JPS6397919A - 液晶パネル - Google Patents
液晶パネルInfo
- Publication number
- JPS6397919A JPS6397919A JP61244630A JP24463086A JPS6397919A JP S6397919 A JPS6397919 A JP S6397919A JP 61244630 A JP61244630 A JP 61244630A JP 24463086 A JP24463086 A JP 24463086A JP S6397919 A JPS6397919 A JP S6397919A
- Authority
- JP
- Japan
- Prior art keywords
- wirings
- liquid crystal
- wiring
- picture element
- element electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000011159 matrix material Substances 0.000 claims abstract description 26
- 239000010409 thin film Substances 0.000 claims abstract description 10
- 239000012212 insulator Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 abstract description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 abstract description 3
- 239000011521 glass Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 241000047703 Nonion Species 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 231100000331 toxic Toxicity 0.000 description 1
- 230000002588 toxic effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アクティブマトリクス基板をその一方のみ(
板としたl液晶パネルに関する〔従来の技(11〕 従来のスイッチ素子マトリクス基板を用いたdk品パネ
ルは、SID 83 DIGEST Pi56の
様にアクティブマトリクス基板上に形成されたスイッチ
素子により画素電極と対向L(板上の電極との間に配線
からの所定の信号を書込み、次の(11号が来るまでこ
れを保持して液晶を駆動するものである。
板としたl液晶パネルに関する〔従来の技(11〕 従来のスイッチ素子マトリクス基板を用いたdk品パネ
ルは、SID 83 DIGEST Pi56の
様にアクティブマトリクス基板上に形成されたスイッチ
素子により画素電極と対向L(板上の電極との間に配線
からの所定の信号を書込み、次の(11号が来るまでこ
れを保持して液晶を駆動するものである。
画素電極に書込よれる信号は、SID 831) I
G E S T P 156の引用文献にあるよう
にフィールドごとに液晶に印加される電界が反転して、
液晶を交、lt駆動する。これは液晶を直流駆動すると
その寿命が極端に短くなるためである。
G E S T P 156の引用文献にあるよう
にフィールドごとに液晶に印加される電界が反転して、
液晶を交、lt駆動する。これは液晶を直流駆動すると
その寿命が極端に短くなるためである。
しかし前述の従来技術では、第2図に示すように画素電
極20と配線21との間に電気的結合があり、配線の信
号変化により画素電極に保持されている電荷がリークし
たり、電位が変動して液晶に印加される実効電圧が変化
する。
極20と配線21との間に電気的結合があり、配線の信
号変化により画素電極に保持されている電荷がリークし
たり、電位が変動して液晶に印加される実効電圧が変化
する。
第2図(a)にスイッチ素子27を使ったマトリクス基
板の1画素分の概略図をm2図(b)、(C)にそれぞ
れトランジスタ25と非線形素子2Gを用いたマトリク
ス基板の1画素分の電気等価回路を示す。
板の1画素分の概略図をm2図(b)、(C)にそれぞ
れトランジスタ25と非線形素子2Gを用いたマトリク
ス基板の1画素分の電気等価回路を示す。
例えば、フィールドによる信号の極性反転は、上下でコ
ントラストむらが生ずる。これは配線の信号が反転して
から画素電極の信号が反転するまでの時間が上下で異な
るため、画素電極と配線の間での容量C′、と抵抗R’
+による電位変動やリークの一’3 ?3’度が上下で
異なりl成品24に印加された実効電圧が上下で異なる
ことによるものである。
ントラストむらが生ずる。これは配線の信号が反転して
から画素電極の信号が反転するまでの時間が上下で異な
るため、画素電極と配線の間での容量C′、と抵抗R’
+による電位変動やリークの一’3 ?3’度が上下で
異なりl成品24に印加された実効電圧が上下で異なる
ことによるものである。
また表示のパターンによっては、クロストークが生ずる
。これは同一フィールド内でも配線信号の変化により配
線の電位が変化し前述と同様画素電位か変化するもので
ある。
。これは同一フィールド内でも配線信号の変化により配
線の電位が変化し前述と同様画素電位か変化するもので
ある。
なお配線を」二下方向に形成したため表示」二のむらが
上下に発生ずるが、配線を左右方向にすれば左右の方向
にムラが生ずる。
上下に発生ずるが、配線を左右方向にすれば左右の方向
にムラが生ずる。
本従来例では、ポリシリコンTPT(Thin−F’+
1m−Transistor)のアクティブマトリ
クス基板を一例として示したが、アモルファスシリコン
TPTやCd5TET、N11M(MCtal−1ns
ulater−Mclal)、ダイオードといったスイ
ッチ素子のマトリクスJ)1.仮を用いた液晶パネルも
同様である。
1m−Transistor)のアクティブマトリ
クス基板を一例として示したが、アモルファスシリコン
TPTやCd5TET、N11M(MCtal−1ns
ulater−Mclal)、ダイオードといったスイ
ッチ素子のマトリクスJ)1.仮を用いた液晶パネルも
同様である。
本発明の[1的はこのような問題点を解決するもので、
その目的とするところは均質で良好な表示を実現する液
晶パネルを提供することにある。
その目的とするところは均質で良好な表示を実現する液
晶パネルを提供することにある。
’t(K品パネルを構成する一方の基板となるスイッチ
素子マトリクス基板において、画素ff2極に不要な電
気的影〒グをおよぼす構成要素をシールドし、画素用(
灰を電気雑音から保護するための電気シールド膜をスケ
ッチ素子マトリクス基板に有することを特徴とする。
素子マトリクス基板において、画素ff2極に不要な電
気的影〒グをおよぼす構成要素をシールドし、画素用(
灰を電気雑音から保護するための電気シールド膜をスケ
ッチ素子マトリクス基板に有することを特徴とする。
シールド膜の素材としては、A I、IVXrl、1o
等の金層、合金、半導体、ITO等の透明導電体などの
導電性物質が考えられる。
等の金層、合金、半導体、ITO等の透明導電体などの
導電性物質が考えられる。
本発明の上記の構成によれば、シールド膜を一定電位に
保つことにより、電気的に画素電極と結合していた不要
な影響を切離すことが出来る。すなわち第3図に示すよ
うに配線21、シールド膜31は絶縁体32によりおお
われており、画素用tM’i 20と配線21の間での
抵抗は十分に大きく画素電顕20から配線21.シール
ド1z31へのリーク電流は極端に小さくなり、無視出
来るレベルとなる。また配線信号からの電位の変動は配
線がシールド膜により完全におおわれており、かつシー
ルド膜は一定電位に保たれていることから配(11!と
画素電極とは容量的に独立した形となり、配ヤj!信号
による画素電極への影響は無(なる。
保つことにより、電気的に画素電極と結合していた不要
な影響を切離すことが出来る。すなわち第3図に示すよ
うに配線21、シールド膜31は絶縁体32によりおお
われており、画素用tM’i 20と配線21の間での
抵抗は十分に大きく画素電顕20から配線21.シール
ド1z31へのリーク電流は極端に小さくなり、無視出
来るレベルとなる。また配線信号からの電位の変動は配
線がシールド膜により完全におおわれており、かつシー
ルド膜は一定電位に保たれていることから配(11!と
画素電極とは容量的に独立した形となり、配ヤj!信号
による画素電極への影響は無(なる。
第1図1は本発明の実施例におけるスイッチ素子マトリ
クス基板の一画素を示す主要図である。スイッチ素子と
してポリシリコン薄膜トランジスタを(以後ポリ5iT
FTと略す)をガラス基板1−1−に形成し、画素電極
20と配線21及びシールド吸引をマトリクス状に配置
したポリ5iTFT@マトリクス基板を示すもので、第
1図(a)は一画素分を示す平面図であり、第1図(b
)は!311 ’の断面図である。配線21はシールド
吸引によりおおわれており、配線21の電気的変動が画
素電極20へ影響しないようにしである。配線21の電
気的変動とは表示画像信号に従ったi+2品駆動のため
の電圧変化であり、また液晶の寿命を長くするために一
般的に行われる信号の交流反転による電圧変化である。
クス基板の一画素を示す主要図である。スイッチ素子と
してポリシリコン薄膜トランジスタを(以後ポリ5iT
FTと略す)をガラス基板1−1−に形成し、画素電極
20と配線21及びシールド吸引をマトリクス状に配置
したポリ5iTFT@マトリクス基板を示すもので、第
1図(a)は一画素分を示す平面図であり、第1図(b
)は!311 ’の断面図である。配線21はシールド
吸引によりおおわれており、配線21の電気的変動が画
素電極20へ影響しないようにしである。配線21の電
気的変動とは表示画像信号に従ったi+2品駆動のため
の電圧変化であり、また液晶の寿命を長くするために一
般的に行われる信号の交流反転による電圧変化である。
導電性のシールド膜が一定電位に固定されており、配線
21の電位がこれらの信号によって変化してもシールド
膜31によって電気的にシールドしており画素電極20
に影?7をおよぼずことはない。
21の電位がこれらの信号によって変化してもシールド
膜31によって電気的にシールドしており画素電極20
に影?7をおよぼずことはない。
第1図に示したポリ5iTFT基板は以下のようにして
形成した。
形成した。
透明絶縁L(仮1上にポリSi薄膜2を減圧CVDによ
り形成し、これを所定の形状に選択的に除去した後、S
i酸化膜を形成してゲート絶縁膜となす。さらにポリS
i薄膜3を形成して所定の形4kに選択的に除去してゲ
ート電極及びゲート配線を形成する。このとき配線抵抗
を小さくするため、リンやボロン等の不純物をポリSt
形成中に導入したドープト・+j?すSi薄膜形成を行
うか、ボ’) S r FV 12形成後、不純物を熱
拡散する必要がある。ゲート電極形成後、イオン注入を
行いソース・トレイン形成をする。N型のトランジスタ
の場合リンやひ素のイオン、P型のトランジスタの場合
ボ(ノンイオンを注入する。この後層間絶縁膜を形成し
、居間絶縁膜に開口部形成を行った後、SiやCuを小
り134丁したAIをスパッタ蒸着し所定の形状に選択
的に除去して配線21を形成する。さらに居間絶縁膜形
成を行った後、Si及びC14を小量合作したAIをス
パック蒸着し配線21上をおおうように所定の形状に形
成してシールド■り引とする。さらに居間絶縁膜を形成
して所定の位置に開口部を形成して透明導電膜を所定の
形状にして画素電極20を形成して、TFTマトリクス
基板となす。なおゲート電極や配線さらにはシールド膜
は、上述の例に限定するものではなく導電性薄膜であれ
ば、MOlW 1N iN Cu等の一般的金属や半導
体やIn酸化膜やSn酸化膜等の透明導電膜でもよい。
り形成し、これを所定の形状に選択的に除去した後、S
i酸化膜を形成してゲート絶縁膜となす。さらにポリS
i薄膜3を形成して所定の形4kに選択的に除去してゲ
ート電極及びゲート配線を形成する。このとき配線抵抗
を小さくするため、リンやボロン等の不純物をポリSt
形成中に導入したドープト・+j?すSi薄膜形成を行
うか、ボ’) S r FV 12形成後、不純物を熱
拡散する必要がある。ゲート電極形成後、イオン注入を
行いソース・トレイン形成をする。N型のトランジスタ
の場合リンやひ素のイオン、P型のトランジスタの場合
ボ(ノンイオンを注入する。この後層間絶縁膜を形成し
、居間絶縁膜に開口部形成を行った後、SiやCuを小
り134丁したAIをスパッタ蒸着し所定の形状に選択
的に除去して配線21を形成する。さらに居間絶縁膜形
成を行った後、Si及びC14を小量合作したAIをス
パック蒸着し配線21上をおおうように所定の形状に形
成してシールド■り引とする。さらに居間絶縁膜を形成
して所定の位置に開口部を形成して透明導電膜を所定の
形状にして画素電極20を形成して、TFTマトリクス
基板となす。なおゲート電極や配線さらにはシールド膜
は、上述の例に限定するものではなく導電性薄膜であれ
ば、MOlW 1N iN Cu等の一般的金属や半導
体やIn酸化膜やSn酸化膜等の透明導電膜でもよい。
ゲート絶縁膜としてはCVr)法によるS i O*や
Si3N+でもよい。
Si3N+でもよい。
このようにして形成したTPTマトリクス基板を必要に
応じてSiOx膜形成したあと、通常の液晶パネル組立
て工程に従って、まずポリイミド薄漠形成し、所定の方
向に綿布等によりラビングを行って配向処理を行う。ま
た対向基板となる透明導電膜形成した透明基板に対して
も所定の方向に配向処理を行ってのち、2枚の基板を所
定の間隙を保つように貼合せ、この間隙に液晶を1を人
して液晶パネルとなす。
応じてSiOx膜形成したあと、通常の液晶パネル組立
て工程に従って、まずポリイミド薄漠形成し、所定の方
向に綿布等によりラビングを行って配向処理を行う。ま
た対向基板となる透明導電膜形成した透明基板に対して
も所定の方向に配向処理を行ってのち、2枚の基板を所
定の間隙を保つように貼合せ、この間隙に液晶を1を人
して液晶パネルとなす。
本実施例煉おいては配線21のみをシールド吸引でおお
ったが、第4図、第5図に示すようにスイッチ索子27
も含めておおったり、画素電極20以外をおおったり、
全面をシールド膜でおおうことによりシールド効集をい
っそう向上することが出来る。全面をシールド膜でおお
う場合第5図に示すように画素電極20とトランジスタ
のコンタクト部を除く必要がある。
ったが、第4図、第5図に示すようにスイッチ索子27
も含めておおったり、画素電極20以外をおおったり、
全面をシールド膜でおおうことによりシールド効集をい
っそう向上することが出来る。全面をシールド膜でおお
う場合第5図に示すように画素電極20とトランジスタ
のコンタクト部を除く必要がある。
またシールド吸引は一定電位に保持するため、所定電位
を印加しておく。特殊な場合としスイッチ素子マトリク
ス基板と対向する基板上の電極とシールド股引を接続し
て、通常は一定電位に保持することが考えられ、さらに
)液晶パネルの駆動方法によっては、対電基板上の7r
l極の電位を交流的に変動する場合があり、この場合は
、配線の信号に変動を与える可能性を佇する。
を印加しておく。特殊な場合としスイッチ素子マトリク
ス基板と対向する基板上の電極とシールド股引を接続し
て、通常は一定電位に保持することが考えられ、さらに
)液晶パネルの駆動方法によっては、対電基板上の7r
l極の電位を交流的に変動する場合があり、この場合は
、配線の信号に変動を与える可能性を佇する。
〔実施例2〕
第6図は本発明の液晶パネルのスイッチ素子マトリクス
基板の別の例を示す主要断面図である。゛配線21は絶
縁v!:32をはさんでシールド股引でおおわれており
、シールド吸引は画素電極20と同時に形成されている
。
基板の別の例を示す主要断面図である。゛配線21は絶
縁v!:32をはさんでシールド股引でおおわれており
、シールド吸引は画素電極20と同時に形成されている
。
絶縁ノ、(板上にシリコン薄膜パターン、ゲート絶縁膜
、ゲート電極を形成しソース、ドレイン形成を行った後
、配線21を形成し、絶縁112.32を形成して配線
21をおおい、開口形成後、AIをスパッタ蒸1グして
画素電極20及びシールド膜を同時に形成してTETマ
トリクス基板となし実施例1と同様にして:液晶パネル
とした。ただし:成品は二色性色素を用いたいわゆるゲ
ストホストe品を用いて反射型液晶パネルとした。
、ゲート電極を形成しソース、ドレイン形成を行った後
、配線21を形成し、絶縁112.32を形成して配線
21をおおい、開口形成後、AIをスパッタ蒸1グして
画素電極20及びシールド膜を同時に形成してTETマ
トリクス基板となし実施例1と同様にして:液晶パネル
とした。ただし:成品は二色性色素を用いたいわゆるゲ
ストホストe品を用いて反射型液晶パネルとした。
〔実施例3〕
第7図は本発明による液晶パネルのスイッチ素子マトリ
クス基板の別の例を示す主要断面図である。
クス基板の別の例を示す主要断面図である。
従来例で引用した文献に従ってシリコン薄膜パターン、
ゲート絶縁膜、ゲート絶縁膜、イオン注入、層間絶縁膜
、配線21及び画素電極を形成したノ&板」二に、絶縁
膜を形成し開口形成した後シールド膜31を形成してT
PTマトリクス基板となし、実施例1と同様にして液晶
を封入して液晶パネルとした。
ゲート絶縁膜、ゲート絶縁膜、イオン注入、層間絶縁膜
、配線21及び画素電極を形成したノ&板」二に、絶縁
膜を形成し開口形成した後シールド膜31を形成してT
PTマトリクス基板となし、実施例1と同様にして液晶
を封入して液晶パネルとした。
以上述べたように本発明によれば、画素電極と配線との
間にシールド膜を形成し、配線をシールドすることで、
配線の電気信号が画素電極に対して雑γ?とじて影響し
ないようにすることができる。
間にシールド膜を形成し、配線をシールドすることで、
配線の電気信号が画素電極に対して雑γ?とじて影響し
ないようにすることができる。
これにより
■1i−bi面の上下で画素電極に保[¥される実行電
圧が−・定となりコントラストの点から画面の上下で均
一なものとなる。
圧が−・定となりコントラストの点から画面の上下で均
一なものとなる。
■同一配線につながる画素に白レベルの画素や黒レベル
の画素が混在する場合、白レベルのみ場合あるいは出レ
ベルの場合に比べ透過率(あるいは明るさ)が異なる別
の言い方をすると同一配線につながる他の画素のデータ
に彫りをうけるいわゆるクロストークが、本発明のもが
造で画素電極と配盾!の間で直接容量が形成されない、
あるいは画素電(・Xと対向基板電極との間の容量に比
べ十分に小さなることから配線の電圧変動が容毒結合的
に画素電(塚に影響をおよぼすことなく、クロストーク
を防ぐことが出来る。
の画素が混在する場合、白レベルのみ場合あるいは出レ
ベルの場合に比べ透過率(あるいは明るさ)が異なる別
の言い方をすると同一配線につながる他の画素のデータ
に彫りをうけるいわゆるクロストークが、本発明のもが
造で画素電極と配盾!の間で直接容量が形成されない、
あるいは画素電(・Xと対向基板電極との間の容量に比
べ十分に小さなることから配線の電圧変動が容毒結合的
に画素電(塚に影響をおよぼすことなく、クロストーク
を防ぐことが出来る。
0画素電極と配線の間の電位差が変化するため、画;シ
:電(仮と配線の間に位置する液晶さらに場合によって
は画素電極の周辺の液晶がみだされ、上記の■、■の上
下のコントラストムラやクロストークの原因の1つにな
ったり、雑音となったりしていたが本発明により配線の
信号変化の影響を液晶におよぼさなくなったため上記上
下コントラストl、うやクロストークおよび雑音を敬答
することができた。
:電(仮と配線の間に位置する液晶さらに場合によって
は画素電極の周辺の液晶がみだされ、上記の■、■の上
下のコントラストムラやクロストークの原因の1つにな
ったり、雑音となったりしていたが本発明により配線の
信号変化の影響を液晶におよぼさなくなったため上記上
下コントラストl、うやクロストークおよび雑音を敬答
することができた。
以」二のように本発明により表示品質のより良好な表示
の液晶パネルを実現することが出来る。
の液晶パネルを実現することが出来る。
本実施例においてポリ5iTFTをスイ・ソチ素子とし
て用いたが、アモルファスSiやCdScのT P T
やP I N型、PN型、M I M型のダイオードを
スイッチ素子として用いたマトリクス基板を用いた液晶
パネルでも同様の効果が得られ−る。
て用いたが、アモルファスSiやCdScのT P T
やP I N型、PN型、M I M型のダイオードを
スイッチ素子として用いたマトリクス基板を用いた液晶
パネルでも同様の効果が得られ−る。
第1図(a)、(b)は本発明による実施例におけるT
P Tマトリクス基板の主要断面図と平面図である。 第2図(a)、(b)、(c)は従来のスイッチ素子マ
トリクスを使った液晶パネルの等価回路図。 第3図(a)、(b)、第4図、第5図は本発明による
。(7品パネルに用いたスイッチ素子マトリクス基板の
概要図。第6図、第7図は本発明による実施例における
TPTマトリクス基板の主要断面図。 20・・・画素電極 21・・・配線 31・・・シールド膜 以 上 第1図 G) (c) (幻 (b) 第4図 第5図 第7図
P Tマトリクス基板の主要断面図と平面図である。 第2図(a)、(b)、(c)は従来のスイッチ素子マ
トリクスを使った液晶パネルの等価回路図。 第3図(a)、(b)、第4図、第5図は本発明による
。(7品パネルに用いたスイッチ素子マトリクス基板の
概要図。第6図、第7図は本発明による実施例における
TPTマトリクス基板の主要断面図。 20・・・画素電極 21・・・配線 31・・・シールド膜 以 上 第1図 G) (c) (幻 (b) 第4図 第5図 第7図
Claims (1)
- 【特許請求の範囲】 1、スイッチ素子、配線及び画素電極から構成されたス
イッチ素子マトリクス基板をその一方の基板とする液晶
パネルにおいて、スイッチ素子マトリクス基板上の配線
の少なくとも一部が絶縁体をはさんで導電性薄膜でおお
われていることを特徴とする液晶パネル。 2、絶縁体をはさんで配線をおおっている導電性薄膜が
、一定電位に保持されていることを特徴とする特許請求
の範囲第一項記載の液晶パネル。 3、絶縁体をはさんで配線をおおっている導電性薄膜が
、スイッチ素子マトリクス基板と対向する基板上の電極
と同電位としたことを特徴とする特許請求の範囲第一項
記載の液晶パネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61244630A JPS6397919A (ja) | 1986-10-15 | 1986-10-15 | 液晶パネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61244630A JPS6397919A (ja) | 1986-10-15 | 1986-10-15 | 液晶パネル |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6397919A true JPS6397919A (ja) | 1988-04-28 |
Family
ID=17121608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61244630A Pending JPS6397919A (ja) | 1986-10-15 | 1986-10-15 | 液晶パネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6397919A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6424232A (en) * | 1987-07-20 | 1989-01-26 | Fujitsu Ltd | Thin film transistor matrix |
JPH02254419A (ja) * | 1989-03-28 | 1990-10-15 | Sharp Corp | アクティブマトリクス表示装置 |
DE4009058A1 (de) * | 1990-03-21 | 1991-09-26 | Licentia Gmbh | Fluessigkristallanzeigevorrichtung |
JPH03280020A (ja) * | 1990-03-29 | 1991-12-11 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
JPH0469622A (ja) * | 1990-07-10 | 1992-03-04 | Nec Corp | アクティブマトリクス型液晶表示装置 |
JPH04194823A (ja) * | 1990-11-22 | 1992-07-14 | Hitachi Ltd | 液晶表示装置 |
JP2003503749A (ja) * | 1999-06-25 | 2003-01-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 有機エレクトロルミネセンス表示装置 |
JP2004013176A (ja) * | 2003-10-03 | 2004-01-15 | Mitsubishi Electric Corp | 反射型液晶表示装置 |
WO2005101110A1 (ja) * | 2004-04-16 | 2005-10-27 | Sony Corporation | 液晶表示装置 |
JP2007193366A (ja) * | 2007-04-17 | 2007-08-02 | Advanced Display Inc | 液晶表示装置およびその製造方法 |
JP2008015488A (ja) * | 2006-06-30 | 2008-01-24 | Samsung Electronics Co Ltd | 表示基板及びこれを有する表示パネル |
CN100405137C (zh) * | 2002-12-10 | 2008-07-23 | 乐金显示有限公司 | 玻璃上直接布线型液晶显示板及其制造方法 |
JP2008268905A (ja) * | 2007-03-29 | 2008-11-06 | Nec Lcd Technologies Ltd | 液晶表示装置 |
US8493301B2 (en) | 2007-03-29 | 2013-07-23 | Nlt Technologies, Ltd. | Liquid crystal display device |
JP2013254121A (ja) * | 2012-06-07 | 2013-12-19 | Panasonic Liquid Crystal Display Co Ltd | 液晶表示装置及び液晶表示装置の製造方法 |
JP2014010435A (ja) * | 2012-07-03 | 2014-01-20 | Dainippon Printing Co Ltd | 表示パネル及びその表示パネルを備えた表示装置 |
-
1986
- 1986-10-15 JP JP61244630A patent/JPS6397919A/ja active Pending
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6424232A (en) * | 1987-07-20 | 1989-01-26 | Fujitsu Ltd | Thin film transistor matrix |
JPH02254419A (ja) * | 1989-03-28 | 1990-10-15 | Sharp Corp | アクティブマトリクス表示装置 |
DE4009058A1 (de) * | 1990-03-21 | 1991-09-26 | Licentia Gmbh | Fluessigkristallanzeigevorrichtung |
JPH03280020A (ja) * | 1990-03-29 | 1991-12-11 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
JPH0469622A (ja) * | 1990-07-10 | 1992-03-04 | Nec Corp | アクティブマトリクス型液晶表示装置 |
JPH04194823A (ja) * | 1990-11-22 | 1992-07-14 | Hitachi Ltd | 液晶表示装置 |
JP2003503749A (ja) * | 1999-06-25 | 2003-01-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 有機エレクトロルミネセンス表示装置 |
CN100405137C (zh) * | 2002-12-10 | 2008-07-23 | 乐金显示有限公司 | 玻璃上直接布线型液晶显示板及其制造方法 |
JP2004013176A (ja) * | 2003-10-03 | 2004-01-15 | Mitsubishi Electric Corp | 反射型液晶表示装置 |
WO2005101110A1 (ja) * | 2004-04-16 | 2005-10-27 | Sony Corporation | 液晶表示装置 |
US7683984B2 (en) | 2004-04-16 | 2010-03-23 | Sony Corporation | Liquid crystal display apparatus |
JP2008015488A (ja) * | 2006-06-30 | 2008-01-24 | Samsung Electronics Co Ltd | 表示基板及びこれを有する表示パネル |
JP2008268905A (ja) * | 2007-03-29 | 2008-11-06 | Nec Lcd Technologies Ltd | 液晶表示装置 |
US8493301B2 (en) | 2007-03-29 | 2013-07-23 | Nlt Technologies, Ltd. | Liquid crystal display device |
JP2007193366A (ja) * | 2007-04-17 | 2007-08-02 | Advanced Display Inc | 液晶表示装置およびその製造方法 |
JP2013254121A (ja) * | 2012-06-07 | 2013-12-19 | Panasonic Liquid Crystal Display Co Ltd | 液晶表示装置及び液晶表示装置の製造方法 |
US9847350B2 (en) | 2012-06-07 | 2017-12-19 | Panasonic Liquid Crystal Display Co., Ltd. | Liquid crystal display device and method of manufacturing a liquid crystal display device |
US10276595B2 (en) | 2012-06-07 | 2019-04-30 | Panasonic Liquid Crystal Display Co., Ltd. | Liquid crystal display device and method of manufacturing a liquid crystal display device |
JP2014010435A (ja) * | 2012-07-03 | 2014-01-20 | Dainippon Printing Co Ltd | 表示パネル及びその表示パネルを備えた表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105159001B (zh) | 阵列基板及其制造方法、显示面板以及显示装置 | |
US6075580A (en) | Active matrix type liquid crystal display apparatus with conductive light shield element | |
CN104133312B (zh) | 用于液晶显示装置的阵列基板 | |
US5247289A (en) | Liquid crystal display device with commonly connected capacitor electrodes | |
CN104536215B (zh) | 一种阵列基板及液晶显示面板 | |
JPS6397919A (ja) | 液晶パネル | |
CN105487315A (zh) | Tft阵列基板 | |
CN107221281A (zh) | 显示面板和显示装置 | |
CN101236971B (zh) | 薄膜晶体管基板及包括该基板的显示装置 | |
CN112859463B (zh) | 一种显示面板及显示装置 | |
CN107145014A (zh) | 显示面板和显示面板的制造方法 | |
JP2003195330A (ja) | 液晶表示装置 | |
KR100294350B1 (ko) | 박막트랜지스터 및 액정표시장치 | |
CN101251695A (zh) | 显示装置 | |
US6819385B2 (en) | Transflective pixel structure | |
CN106292084A (zh) | 像素结构及其制作方法 | |
CN101236974A (zh) | 阵列基板和具有其的显示设备 | |
CN107121852A (zh) | 一种阵列基板及液晶面板 | |
CN107991796A (zh) | 阵列基板及其修复方法和液晶显示装置 | |
CN109300995A (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示面板 | |
CN106549023B (zh) | 一种阵列基板、显示面板及显示装置 | |
CN101893774B (zh) | 液晶显示面板及其制造方法 | |
JPH0567210B2 (ja) | ||
CN109143696A (zh) | 一种像素结构及显示装置 | |
CN108490705A (zh) | 阵列基板、液晶显示面板与显示装置 |