JP2014010435A - 表示パネル及びその表示パネルを備えた表示装置 - Google Patents

表示パネル及びその表示パネルを備えた表示装置 Download PDF

Info

Publication number
JP2014010435A
JP2014010435A JP2012149536A JP2012149536A JP2014010435A JP 2014010435 A JP2014010435 A JP 2014010435A JP 2012149536 A JP2012149536 A JP 2012149536A JP 2012149536 A JP2012149536 A JP 2012149536A JP 2014010435 A JP2014010435 A JP 2014010435A
Authority
JP
Japan
Prior art keywords
pixel
electrode
common electrode
capacitor
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012149536A
Other languages
English (en)
Other versions
JP6079007B2 (ja
Inventor
Shinya Fujimoto
慎也 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2012149536A priority Critical patent/JP6079007B2/ja
Publication of JP2014010435A publication Critical patent/JP2014010435A/ja
Application granted granted Critical
Publication of JP6079007B2 publication Critical patent/JP6079007B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】簡易な構成によって各画素の寄生容量を抑制し、かつ、キャパシタの保持容量を大きくすること可能で、簡易なプロセスによって製造可能な表示パネル等を提供する。
【解決手段】本実施形態の各ピクセル20は、基板50上に積層され、ゲート電極51、ソース電極52及びドレイン電極53を有する有機TFT21と、データ線Xと有機TFT21を介して接続されるとともに、基板50上に積層される基準電極61と、基準電極61上に、かつ、ゲート電極51の非形成領域上に積層されるコモン電極70と、コモン電極70上で、かつ、ゲート電極51の非形成領域上に積層されつつ、異なる走査線Yに属する隣接するピクセル20の、ゲート電極51の形成領域上に形成される画素電極81と、を有し、各ピクセル20のコモン電極70が、隣接する他のピクセル20のコモン電極70と電気的かつ物理的に接続される構成を有している。
【選択図】図2

Description

本発明は、表示パネル及びその表示素子パネルを備えた表示装置に関する。
近年、液晶ディスプレイ、有機ELディスプレイ及び電子ペーパー等の表示装置は、より一層の薄型化、フレキシブル化、及び、大画面化とともに、その製造コストを抑制しつつ、高階調の表示機能が求められている。特に、これらの表示装置においては、パッシブマトリクス駆動方式とアクティブマトリクス駆動方式の2つの駆動方式があり、双方にそれぞれの利点がある。また、アクティブマトリクス駆動方式は、パッシブマトリクス駆動方式より、高階調実現が可能であるが、薄膜トランジスタ(TFT)及び保持容量を画素内に形成する必要があることから、製造コストが高い。
一方、アクティブマトリクス駆動型表示装置を比較的安価に製造する製造方法として、表示装置に用いるTFTを含めた複数の画素から構成される表示パネルを、スクリーン印刷又はグラビア印刷等の印刷によって形成する手法が検討されている。
また、アクティブマトリクス駆動型表示装置は、各画素の構造上発生する寄生容量に対して十分に大きな保持容量を確保する必要がある。しかしながら、このような印刷によって生成される表示パネルにおいては、一般的なTFT作成法であるフォトリソグラフィ法に比べ、高精細なパターン作製が困難であることから、寄生容量が増加し、保持容量が減少する傾向にある。
そこで、このようなアクティブマトリクス駆動型表示装置にあっては、例えば、各画素のキャパシタ構造部の絶縁膜の膜厚のみを薄くすることによって当該保持容量を確保するもの(例えば、特許文献1、2)が知られている。
特開2008−20774号公報 特開2010−262006号公報
しかしながら、上記各特許文献であっては、キャパシタ構造部の絶縁膜の膜厚のみを薄くする構成を実現するために、各画素における構造が複雑になり、かつ、製造工程におけるプロセスも増加してしまう。
本発明は、上記課題を解決するためになされたものであって、その目的は、各画素の構造を変化させること無く、各画素の寄生容量を抑制しつつ、かつ、キャパシタの保持容量を大きくすること可能であり、簡易なプロセスによって製造可能な表示パネル等を提供することにある。
(1)上記課題を解決するための本発明に係る表示パネルは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線の各交点に設けられた複数のピクセルであって、前記走査線及び前記データ線からの制御信号に基づいて、画素表示が制御される複数のピクセルと、を備え、各ピクセルが、基板上に積層され、ゲート電極、ソース電極及びドレイン電極を有する薄膜トランジスタと、前記データ線と前記薄膜トランジスタを介して接続されるとともに、前記基板上に積層される基準電極と、前記基準電極上に、かつ、前記ゲート電極の非形成領域上に積層されるコモン電極と、前記コモン電極上で、かつ、前記ゲート電極の非形成領域上に積層されつつ、異なる前記走査線に属する隣接するピクセルの前記ゲート電極の形成領域上に形成される画素電極と、を有することを特徴とする。
本発明によれば、各ピクセルが、薄膜トランジスタと、データ線と薄膜トランジスタを介して接続されるとともに、基板上に薄膜トランジスタが形成された面と同一平面上に形成される基準電極と、基準電極上に、かつ、ゲート電極の非形成領域上に積層されるコモン電極と、コモン電極上で、かつ、ゲート電極の非形成領域上に積層されつつ、異なる前記走査線に属する隣接するピクセルの前記ゲート電極の形成領域上に形成される画素電極とを有し、各ピクセルのコモン電極が、隣接する他のピクセルのコモン電極と電気的かつ物理的に接続される。
すなわち、本発明に係る表示パネルは、基準電極上と画素電極との間にコモン電極又は他のピクセルのコモン電極が形成されることになるので、画素電極を、該当する薄膜トランジスタのゲート電極上を避けて形成することができる。
したがって、本発明に係る表示パネルは、画素電極とコモン電極及間の膜厚を基準電極とコモン電極間の膜厚に対して薄くした場合であっても、各画素において、ゲート電極と画素電極のオーバーラップ、又は、データ線と画素電極のオーバーラップによって発生する寄生容量が大きくならず、キャパシタを構成する電極間の距離を短くすることができるので、キャパシタの保持容量を大きくすることができる。
また、本発明に係る表示パネルは、基準電極とコモン電極によってキャパシタを形成すること、及び、コモン電極と画素電極によってキャパシタを形成することができるので、これらのキャパシタを電気的に並列に接続する構造を有することによって各ピクセルの保持容量を大きくすることができる。
この結果、本発明に係る表示パネルは、簡易な構成によって各画素の寄生容量を抑制しつつ、キャパシタの保持容量を大きくすることができるとともに、寄生容量に対するデザインのフレキシブル性を維持し、かつ、簡易なプロセスによって製造することができる。
(2)また、本発明に係る表示パネルは、前記各ピクセルでは、前記基準電極と前記コモン電極によって第1キャパシタが形成されるとともに、前記コモン電極と前記画素電極及び前記ゲート電極と前記画素電極によって第2キャパシタが形成され、前記各ピクセルが、前記第1キャパシタと前記第2キャパシタが電気的に並列接続する構造を備える構成を有している。
本発明によれば、各ピクセルにおいて、基準電極とコモン電極によって第1キャパシタが形成されるとともに、コモン電極と画素電極によって第2キャパシタが形成され、各ピクセルが、第1キャパシタと第2キャパシタが電気的に並列接続する構造を備えるので、本発明に係る表示パネルは、各ピクセルにおける保持容量を大きくすることができる。
(3)また、本発明に係る表示パネルは、前記各ピクセルのコモン電極が、該当するピクセルが属するデータ線上に形成されている構成を有している。
本発明によれば、各ピクセルのコモン電極が、該当するピクセルが属するデータ線上に形成されているので、本発明に係る表示パネルは、データ線と画素電極によって生じる寄生容量をも抑制することができる。したがって、本発明に係る表示パネルは、簡易な構成によって各ピクセルの寄生容量を小さくすることができる。
(4)また、本発明に係る表示パネルは、前記各ピクセルのコモン電極が、前記基準電極上に、かつ、前記ゲート電極の非形成領域上に積層される第1領域と、前記該当するピクセルが属するデータ線上に形成されている第2領域と、前記第1領域と前記第2領域とを接続する第1接続部と、前記第1領域と隣接するピクセルのコモン電極と接続する第2接続部と、を有している構成をしている。
この発明によれば、前記各ピクセルのコモン電極が、前記基準電極上に、かつ、前記ゲート電極の非形成領域上に積層される第1領域と、前記該当するピクセルが属するデータ線上に形成されている第2領域と、前記第1領域と前記第2領域とを接続する第1接続部と、前記第1領域と隣接するピクセルのコモン電極と接続する第2接続部と、を有しているので、本発明に係る表示パネルは、たとえ、データ線上におけるコモン電極が当該データ線と短絡した場合であっても、第1接続部のみ後処理すれば、当該データ線からピクセルデータが供給される他のピクセルが欠陥画素になるなどの当該他のピクセルに与える不具合を防止することができる。
(5)また、本発明に係る表示パネルは、前記薄膜トランジスタのチャネルを形成する半導体層上であって前記ゲート電極下に形成されるとともに、前記基準電極と前記コモン電極との間に形成される第1誘電体層と、前記コモン電極又は前記ゲート電極と前記画素電極との間に形成される第2誘電体層と、を更に備える、構成を有している。
この発明によれば、薄膜トランジスタのチャネルを形成する半導体層上であってゲート電極下に形成されるとともに、基準電極と前記コモン電極との間に形成される第1誘電体層と、コモン電極又はゲート電極と画素電極との間に形成される第2誘電体層と、を更に備えるので、本発明に係る表示パネルは、単一のコモン電極を用いて第1キャパシタと第2キャパシタを構成することができるとともに、ゲート絶縁膜と基準電極と前記コモン電極との間に形成されるキャパシタの誘電体及びゲート電極と画素電極との間に形成されるキャパシタとコモン電極と画素電極との間に形成されるキャパシタの誘電体をそれぞれ共用することができる。
したがって、本発明に係る表示パネルは、簡易な構成によって各画素の寄生容量を抑制しつつ、かつ、キャパシタの保持容量を大きくすること可能であり、簡易なプロセスによって製造することができる。
(6)上記課題を解決するための本発明に係る表示装置は、(1)〜(5)のいずれかのアクティブマトリクス駆動型の表示パネルと、複数の走査線を駆動する走査線駆動回路と、複数のデータ線を駆動するデータ線駆動回路と、を備えることを特徴とする。
本発明によれば、表示パネルの各ピクセルが、薄膜トランジスタと、データ線と薄膜トランジスタを介して接続されるとともに、基板上に薄膜トランジスタが形成された面と同一平面上に形成される基準電極と、基準電極上に、かつ、ゲート電極の非形成領域上に誘電体層等を介して積層されるコモン電極と、コモン電極上で、かつ、ゲート電極の非形成領域上に誘電体層等を介して積層されつつ、異なる前記走査線に属する隣接するピクセルの前記ゲート電極の形成領域上に形成される画素電極とを有し、各ピクセルのコモン電極が、隣接する他のピクセルのコモン電極と電気的かつ物理的に接続される。
したがって、本発明に係る表示装置は、画素電極を該当する薄膜トランジスタのゲート電極上を避けて形成することができるので、例えば、当該ゲート電極と画素電極で挟まれた誘電体層によって生じる寄生容量を抑制することができる。
また、本発明に係る表示装置は、例えば、基準電極とコモン電極に挟まれた誘電体層によってキャパシタを形成すること、及び、コモン電極と画素電極によって挟まれた誘電体層によってキャパシタを形成することができるので、これらのキャパシタを電気的に並列に接続する構造を有することによって保持容量を大きくすることができる。
特に、本発明に係る表示装置は、画素電極とコモン電極間に存在する誘電体層を基準電極とコモン電極に存在する誘電体層に対して厚さを薄くしても、各画素において、ゲート電極と画素電極及びデータ線と画素電極間のオーバーラップなどによって発生する寄生容量が一般的な画素構成に比べて非常に少なくなることから、キャパシタを構成する各電極の線幅やアライメントズレ等により発生する寄生容量の影響を小さくすることができる。
この結果、本発明に係る表示装置は、簡易な構成によって各画素の寄生容量を抑制しつつ、かつ、キャパシタの保持容量を大きくすること可能であり、寄生容量に対するデザインのフレキシブル性を維持しつつ、簡易なプロセスによって製造することができる。
本発明に係る表示パネル及び表示装置は、簡易な構成によって各画素の寄生容量を抑制しつつ、かつ、キャパシタの保持容量を大きくすること可能であり、寄生容量に対するデザインのフレキシブル性を維持しつつ、簡易なプロセスによって製造することができる。
本発明に係る表示装置の構成を示す構成図であって、各ピクセルについて等価回路を用いて示す構成図である。 一実施形態における一のピクセルの構成を示す上面図である。 一実施形態における画素電極を省略した場合の一のピクセルの構成を示す上面図である。 一実施形態におけるピクセルの構成を示す断面図であって、データ線の配列方向(図2のA−A’)から観察されたピクセル構成を示す断面図である。 一実施形態におけるピクセルの構成を示す断面図であって、走査線の配列方向(図2のB−B’)から観察されたピクセル構成を示す断面図である。 一実施形態のピクセルの構成原理を説明するために用いる当該ピクセルの等価回路図である。 従来のピクセルの等価回路図である。 本発明のピクセルの構成原理を説明するための図(その1)である。 本発明のピクセルの構成原理を説明するための図(その2)である。 比較例のピクセルの構成を示す上面図(その1)である。 比較例のピクセルの構成を示す上面図(その2)である。
以下、本発明の実施形態について、図面を参照しながら説明する。なお、以下の実施形態は、有機半導体を用いた薄膜トランジスタ(TFT)を有するピクセル回路によって各画素が構成されるアクティブマトリクス駆動型の表示パネル及び表示装置に対して、本発明に係る表示パネル及びそれを用いた表示装置を適用した場合の実施形態である。ただし、本発明は、その技術的思想を含む範囲内で以下の実施形態に限定されない。
[1]表示装置
まず、図1を用いて本実施形態の表示装置100について説明する。なお、図1は、各画素について等価回路を用いて示す本実施形態の表示装置100の構成を示す構成図である。
本実施形態においては、電気泳動媒体素子又は電子粉流体などの電気表示材料をピクセル20毎に制御する表示パネル10を用いて本実施形態の表示装置を説明する。なお、電気泳動媒体素子又は電子粉流体などの電気表示材料は、一般的に電子ペーパーの用途に用いるものである。また、本実施形態の表示装置100は、各画素の液晶表示素子を駆動する表示パネルを有する表示装置であっても、各画素の有機EL素子を駆動する表示パネルを有する表示装置であってもよい。
本実施形態の表示装置(以下、「バックプレーン」ともいう。)100は、図1に示すように、電気表示材料を個々に制御する複数のピクセル20を有し、所定の画像を表示する表示パネル10と、複数のデータ線Xを介して各ピクセル20を制御するデータ線駆動回路30と、複数の走査線Yを介して各ピクセル20を制御する走査線駆動回路40と、を備えている。
表示パネル10は、図1に示すように、列方向に沿って延伸するm列のデータ線X1〜Xm(mは整数)と、行方向に沿って延伸するn行の走査線Y1〜Yn(nは整数)との交差部に対応する位置に、n行m列に配列された複数の(n×m個の)ピクセル20を有している。
各ピクセル20は、電気泳動媒体素子又は電子粉流体などの図示しない電気表示材料を制御するために用いる有機TFT21及びキャパシタCsを有し、各ピクセル20に供給された該当する走査線Y及びデータ線Xからの信号(以下、「ピクセルデータ」という。)に基づいて、電気表示材料を制御するための構造を有している。
特に、有機TFT21は、ゲート電極51、ソース電極52、ドレイン電極53、有機半導体層54及びゲート絶縁膜55から構成されていればよく、構造形態としては、トップゲートボトムコンタクト構造、又は、トップゲートトップコンタクト構造のいずれの構造であってもよい。
また、各ピクセル20のキャパシタ(保持容量)Csとしては、第1キャパシタ22、第2キャパシタ23及び画素の情報を保持する情報保持用キャパシタ24が形成され、第1キャパシタ22、第2キャパシタ23及び情報保持用キャパシタ24は、有機TFT21とコモン電極(Vcom)70に接続されている。
なお、本実施形態の有機TFT21及びキャパシタCsを含む本実施形態のピクセル20の構造の詳細については後述する。
データ線駆動回路30は、図示しない制御回路の制御の下、複数のデータ線X1〜Xmを有し、この各データ線X1〜Xmを介し各ピクセル20にピクセルデータをそれぞれ供給する。特に、データ線X1〜Xmは、各ピクセル20の有機TFT21のソース電極52に接続される。
なお、ピクセルデータは、階調表示を行うための多値のデータに相当する信号であって、例えば、複数通りの電圧値の信号を各ピクセル20に供給する。
走査線駆動回路40は、図示しない制御回路の制御の下、図1に示すように、n行の複数の走査線Y1〜Ynを有し、所定のタイミングでn行の走査線Y1〜Ynを順に一つずつ選択する垂直走査を行うように構成されている。特に、走査線Y1〜Ynは、各ピクセル20の有機TFT21のゲート電極51に接続される。また、走査線駆動回路40は、n×m個のピクセル20のうち選択された一つの走査線Yに接続された各ピクセル20(一行分の画素)の有機TFT21をオン状態に設定する。
[2]ピクセル
次に、図2〜図8の各図を用いて本実施形態のピクセル20について説明する。なお、図2は、本実施形態の一のピクセル20の構成を示す上面図であり、図3は、図2において画素電極81を省略した場合の一のピクセル20の構成を示す上面図である。また、図4は、データ線Xの配列方向(図2のA−A’)から観察された本実施形態のピクセル20の構成を示す断面図であり、図5は、走査線Yの配列方向(図2のB−B’)から観察された本実施形態のピクセル20の構成を示す断面図である。さらに、図6は、本実施形態のピクセル20の構成原理を説明するために用いる当該ピクセル20の等価回路図、図7は、従来のピクセルの等価回路図、並びに、図8及び図9は、本発明のピクセル20の構成原理を説明するための図である。
[2.1]ピクセルの構成
(ピクセルの基本構成)
本実施形態の各ピクセル20は、図2〜図5に示すように、基板50上に積層され、ゲート電極51、ソース電極52及びドレイン電極53を有する有機TFT21と、データ線Xと有機TFT21を介して接続されるとともに、基板50上に積層される基準電極61と、基準電極61上に、かつ、ゲート電極51の非形成領域上に積層されるコモン電極70と、コモン電極70上で、かつ、ゲート電極51の非形成領域上に積層されつつ、異なる走査線Yに属する隣接するピクセル20の、ゲート電極51の形成領域上に形成される画素電極81と、を有し、各ピクセル20のコモン電極70が、隣接する他のピクセル20のコモン電極70と電気的かつ物理的に接続される構成を有している。
そして、本実施形態の各ピクセル20おいて、図6の等価回路に示すように、このような構成を有することによって、基準電極61とコモン電極70によって第1キャパシタ22が形成されるとともに、コモン電極70と画素電極81とによって、及び、ゲート電極51画素電極81とによって第2キャパシタ23が形成され、第1キャパシタ22と第2キャパシタ23が電気的に並列接続される。したがって、各ピクセル20は、各ピクセル20の保持容量を大きくすることができるようになっている。
また、本実施形態の各ピクセル20は、例えば、図7に示す従来のピクセル構造によって発生する寄生容量Cp1及びCp2を抑制し、又は、キャンセルすることができるので、簡易な構成によって各画素の寄生容量を抑制しつつ、かつ、各ピクセル20のキャパシタCsの保持容量を大きくすること可能であり、簡易なプロセスによって製造することができるようになっている。
なお、図6及び図7に示す寄生容量Cp0は、有機半導体層54とゲート電極51との間に発生する寄生容量である。
通常、各ピクセルにおいて、有機TFTのゲート電極上に当該有機TFTの駆動によって制御される画素電極(すなわち、同一のピクセルに属する画素電極)が形成されている場合には、図8に示すように、その構造上、ゲート電極と画素電極との間において寄生容量Cp1が発生し、画素間の階調のバラツキや画素表示性能の劣化など寄生容量Cp1によるフィードスルー電圧の影響が大きくなる。
また、寄生容量Cp1は、有機TFTのサイズに比例して大きくなり、有機TFTを印刷など微細に形成することができない場合には、その影響は少なくない。なお、図8は、データ線Xの配列方向から観察された、ゲート電極51上に画素電極が形成さている場合のピクセルの構成を示す断面図である。
一方、寄生容量Cp1を小さくするためには、又は、抑制するためには、当該寄生容量Cp1が発生する電極同士を厚膜化した絶縁層によって十分に離隔する必要がある。しかしながら、絶縁膜を厚膜化した場合には、コンタクトホール等によってピクセル電極と基準電極間の導通の確保することが困難となる場合も多い。
また、このような構造において、各ピクセルにおける保持容量を確保するためには、上記したように、当該保持容量を確保するための構造(すなわち、キャパシタの構造)を複雑にする必要があり、簡易な構成及び簡易なプロセスによって形成することは難しい。
そこで、本実施形態のピクセル20は、上記のような構成を有することによって、画素電極81を、当該画素電極81を駆動する同一のピクセル20に属する有機TFT21のゲート電極51上に積層することを避けて形成するので、当該ゲート電極51と画素電極81によって生じる寄生容量Cp1を抑制することができるようになっている。
すなわち、本実施形態においては、図4及び図6に示すように、有機TFT21のゲート電極51上には、隣接する他のピクセル20に属する画素電極81’(隣接する他の走査線Yによって制御される画素電極)が形成されるので、画素電極81のサイズを確保しつつ(画素の開口率を維持しつつ)、当該ゲート電極51と画素電極81によって生じる寄生容量を抑制することができるようになっている。
また、本実施形態のピクセル20は、図4及び図5に示すように、基準電極61とコモン電極70によって第1キャパシタ22を形成すること、及び、コモン電極70と画素電極81によって、かつ、ゲート電極51と隣接する画素電極81’とによって第2キャパシタ23を形成することができるので、これらのキャパシタを電気的に並列に接続する構造を有することによって各ピクセル20における保持容量を大きくすることができるようになっている。
特に、本実施形態においては、図4に示すように、ゲート電極51と隣接する他の走査線Yによって制御される画素電極81’とによっても第2キャパシタ23を形成することができる。すなわち、該当するピクセルが駆動する際には、他の走査線Yによって制御される画素電極81’は、駆動していないので、この関係から、ゲート電極51と隣接する他の走査線Yによって制御される画素電極81’とによっても第2キャパシタ23を形成することができる。したがって、各ピクセル20における保持容量を大きくすることができるようになっている。
すなわち、従来のピクセル構造であればゲート電極と画素電極との間で寄生容量となる寄生容量Cp1が、各ピクセル20においては、図6に示すように、電位変動の無い他の走査線Y(j−1)と接続されるので、当該寄生容量Cp1を保持容量Csとして用いることができるようになる。したがって、本実施形態のピクセル20においては、寄生容量Cp1そのものを抑制することができるので、当該ゲート電極51と画素電極81と間の距離、具体的には、ゲート電極51と画素電極81間に形成される誘電体層として機能する絶縁層(後述の第2絶縁層63)の厚さを考慮する必要はない。
したがって、本実施形態においては、画素電極81とコモン電極70及び基準電極61とコモン電極70との厚さを薄くしても、各画素において、ゲート電極51と画素電極81にオーバーラップなどによって発生する寄生容量Cp1を大きくすることなく、キャパシタCsを構成する各電極の距離を短くすることができるので、各ピクセル20におけるキャパシタCsの保持容量を大きくすることができるようになっている。
特に、本実施形態のピクセル20では、有機TFT21のチャネルを形成する有機半導体層54上であってゲート電極51下に形成されるとともに、基準電極61とコモン電極70間に形成され、誘電体層として機能する第1絶縁層62と、コモン電極70と画素電極81との間に形成され、誘電体層として機能する第2絶縁層63と、備える構成を有している。
この構成により、各ピクセル20は、単一のコモン電極70を用いて第1キャパシタ22と第2キャパシタ23を構成することができるとともに、有機TFT21のゲート絶縁膜55と、基準電極61とコモン電極70との間に形成される第1キャパシタ22の誘電体とを共用することができるようになっている。
この結果、本実施形態のピクセル20は、簡易な構成によって各画素の寄生容量Cp1を抑制しつつ、かつ、キャパシタCsの保持容量を大きくすること可能であるので、印刷などによって有機TFT21を微細に形成することができない場合であっても、寄生容量を抑制するための絶縁層を厚くする等のピクセル20全体の構造を厚くすることなく、寄生容量に対するデザインのフレキシブル性を維持しつつ、簡易なプロセスによって製造することができるようになっている。
なお、例えば、本実施形態の第1絶縁層62は、本発明の第1誘電体層を構成し、第2絶縁層63は、本発明の第2誘電体層を構成する。
(ピクセルとデータ線Xとの構成上の関係)
本実施形態においては、図5に示すように、各ピクセル20のコモン電極70が、該当するピクセル20が属するデータ線X上に形成されている構成を有している。特に、各ピクセル20のコモン電極70が、基準電極61上に、かつ、ゲート電極51の非形成領域上に積層される第1領域71と、該当するピクセル20が属するデータ線X上に形成されている第2領域72と、第1領域71と第2領域72とを接続する第1接続部と、第1領域71と隣接するピクセル20のコモン電極70と接続する第2接続部と、を有している。
なお、「該当するピクセル」とは、コモン電極が形成されているピクセルをいい、「該当するピクセルが属するデータ線」とは、当該ピクセルにピクセルデータを供給するデータ線をいう。
通常、各ピクセルにおいては、開口率を高めるために画素電極を大きくする必要があり、画素電極をデータ線上まで拡大することも想定される。また、プロセスによっては画素電極のアライメントの調整が的確にできない場合も多く、データ線が、当該データ線によってピクセルデータを供給するピクセルの画素電極に結果的に覆われることも多い。このため、図7及び図9に示すように、データ線Xと画素電極81によって寄生容量Cp2(=寄生容量Cp2A+Cp2B)が発生し、上述と同様に、画素間の階調のバラツキや画素表示性能の劣化など寄生容量によるフィードスルー電圧の影響が大きくなる。なお、図9は、走査線Yの配列方向から観察された、データ線X上に画素電極81が形成さている場合のピクセル20の構成を示す断面図である。
そこで、本実施形態のピクセル20は、上記のような構成を有することによって、図5に示すように、コモン電極70をデータ線X上に覆うように形成することができるので、図6に示すように、データ線Xと画素電極81との間に発生する寄生容量Cp2の一部(すなわち、図6に示すCp2B)の寄生容量Cp2Bを保持容量Csとして用いることができるようになり、寄生容量Cp2を抑制することができるので、簡易な構成によって各ピクセル20の寄生容量を小さくすることができるようになっている。
特に、本実施形態のピクセル20は、たとえ、データ線X上におけるコモン電極70が当該データ線Xと短絡した場合であっても、第1接続部73のみ切断する後処理を実行すれば、当該データ線Xからピクセルデータが供給される他のピクセル20が欠陥画素になるなどの当該他のピクセル20に与える不具合を防止することができるようになっている。
なお、平面視上における基準電極61とデータ線Xとの間には、所定の幅のスペースが形成されており、その幅は、5μm〜20μm程度であり、表示パネル10におけるピクセル20のドット密度(単位dpi)によって決定される。
また、寄生容量Cp2A及び保持容量Cp2Bは、データ線Xがコモン電極70によって被覆される範囲で決定される。すなわち、寄生容量Cp2Aは、データ線Xと画素電極とによって発生するものであり、保持容量Cp2Bは、データ線Xがコモン電極70によって被覆されることによっての走査線Yによって制御される画素電極81’とコモン電極70とによって発生するものである。
[2.2]基板
基板50は、有機TFT21及び基準電極61を含め各ピクセル20の支持基板をなす絶縁性のものである。基板50としては、無機基板又は有機基板を用いることができる。
無機基板としては、画像表示装置のTFT基板として一般に用いられているガラス基板を好ましく挙げることができる。また、耐熱性の点ではやや劣るとされる安価な無アルカリガラス基板等であってもよい。ガラス基板の厚さは特に限定されないが、通常、0.1mm以上、2mm以下程度である。
有機基板としては、例えば、ポリエーテルサルホン、ポリエチレンナフタレート、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、又は熱可塑性ポリイミド、等からなる有機基板、又はそれらの複合基板を挙げることができる。このような有機基板は、剛性を有するものであってもよいし、厚さが5μm以上500μm以下程度の薄いフレキシブルなフィルム状のものであってもよい。フレキシブルな有機基板(プラスチック基板ともいう。)の使用は、有機TFTをフレキシブル基板とすることができるので、フレキシブルな表示装置等に適用できる。
[2.3]有機TFT
(全体構成)
本実施形態有機TFT21は、図2〜図5に示すように、例えば、トップゲートボトムコンタクト構造の有し、基板50上に形成されるソース電極52及びドレイン電極53と、ソース電極52及びドレイン電極53に両側で接触し、かつ、ソース電極52及びドレイン電極53を跨ぐように形成された有機半導体層54と、ソース電極52とドレイン電極53と有機半導体層54とを覆うように形成されたゲート絶縁膜55と、ゲート絶縁膜55上に形成されたゲート電極51と、を少なくとも有している。
(ゲート電極)
ゲート電極51は、有機半導体層54のチャネル領域に平面視で対向するように設けられる。また、ゲート電極51は、第2絶縁層63及び隣接する他の走査線Yによって制御される画素電極81’とによっても第2キャパシタ23を形成することができるようになっている。
ゲート電極51の形成材料としては、金、銀、銅、チタン、クロム、コバルト、ニッケル、アルミニウム、ニオブ、タンタル、モリブデン等の単金属及びその合金、ITO等の遷移金属酸化物、金属ナノ粒子、導電性高分子等を挙げることができる。
また、ゲート電極51は、蒸着(マスク蒸着も含む。)、スパッタリング等の方法で成膜され、その後にフォトリソグラフィ等でパターニングして形成される。ゲート電極51の厚さは特に限定されないが、通常、20nm〜2μm程度である。
(ゲート絶縁膜)
ゲート絶縁膜55は、ゲート電極51と有機半導体層54との間を絶縁するための絶縁膜である。また、本実施形態においては、ゲート絶縁膜55は、第1絶縁層62によって形成される。
(有機半導体層)
有機半導体層54は、図2に示すように、厚さ方向(図面の上下方向)においてはゲート電極51とゲート絶縁膜55との間に設けられ、面内方向(図面の左右方向)においてはソース電極52とドレイン電極53との間に両者を跨いで層状に設けられている。ソース電極52とドレイン電極53との間の有機半導体層54はチャネル領域を含む。また、有機半導体層54は、種々の電荷輸送性の有機半導体層54材料によって形成することができる。例えば、有機半導体層54を1種又は2種以上の材料で形成してもよい。
有機半導体層54の形成材料としては、本態様の有機TFT21の用途等に応じて、所望の半導体特性を備える有機半導体層54を形成できる材料であれば特に限定されるものではなく、一般的に有機TFT21に用いられる有機半導体層54材料を用いることができる。このような有機半導体層材料としては、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、ペンタセン等の低分子系有機半導体層材料、及び、ポリピロール、ポリ(N−置換ピロール)、ポリ(3−置換ピロール)、ポリ(3,4−二置換ピロール)等のポリピロール類、ポリチオフェン、ポリ(3−置換チオフェン)、ポリ(3,4−二置換チオフェン)、ポリベンゾチオフェン等のポリチオフェン類、ポリイソチアナフテン等のポリイソチアナフテン類、ポリチェニレンビニレン等のポリチェニレンビニレン類、ポリ(p−フェニレンビニレン)等のポリ(p−フェニレンビニレン)類、ポリアニリン、ポリ(N−置換アニリン)等のポリアニリン類、ポリアセチレン等のポリアセチレン類、ポリジアセチレン、ポリアズレン等のポリアズレン類等の高分子系有機半導体層材料を挙げることができる。なかでも本態様においては、ペンタセン又はポリチオフェン類を好適に用いることができる。
有機半導体層54の電荷移動度は、なるべく高いことが望ましく、少なくとも、0.001cm/Vs以上であることが望ましい。有機半導体層54は、マスク蒸着法、スピンコート法、グラビア印刷法、ダイコート法等によって形成することできる。有機半導体層54の厚さは特に限定されないが、通常、10nm〜1μm程度である。
(ソース電極及びドレイン電極)
ソース電極52とドレイン電極53は、その間に設けられる有機半導体層54のチャネル領域を画定するように形成される。通常、ソース電極52のチャネル領域側の端部と、ドレイン電極53のチャネル領域側の端部とが向かい合い、両端部間がチャネル領域となる。
ソース電極52とドレイン電極53の形成材料として、例えば、ITO(インジウム錫オキサイド)、酸化インジウム、IZO(インジウム亜鉛オキサイド)、SnO、ZnO等の透明導電膜、ポリアニリン、ポリアセチレン、ポリアルキルチオフェン誘導体、ポリシラン誘導体のような導電性高分子、また、アルミニウム、銀等の単体金属及びその合金、金属ナノ粒子、MgAg等のマグネシウム合金、AlLi、AlCa、AlMg等のアルミニウム合金、Li、Caをはじめとするアルカリ金属類、を挙げることができる。
また、ソース電極52とドレイン電極53は、蒸着(マスク蒸着も含む。)、ソース電極52とドレイン電極53と同様に、スパッタリング等の方法で成膜され、その後にフォトリソグラフィ等でパターニングして形成される。ソース電極52とドレイン電極53の厚さは特に限定されないが、通常、10nm〜1μm程度である。
[2.4]基準電極
基準電極61は、基板50上に積層されて形成されるとともに、ドレイン電極53と電気的に及び物理的に接続される。具体的には、基準電極61は、ドレイン電極53と一体的に形成されるとともに、ソース電極52及びドレイン電極53と基板50上の同一平面上に形成される。そして、基準電極61は、このような構造を有しているため、データ線Xと有機TFT21を介して電気的に接続されるようになっている。
また、基準電極61上には、第1絶縁層62によって形成される第1誘電体膜及びコモン電極70が積層されており、当該基準電極61は、第1絶縁層62及びコモン電極70とともに第1キャパシタ22を構成する。
一方、基準電極61は、当該基準電極61が属するピクセル20が取得するピクセルデータを供給するデータ線Xに同一平面上に隣接して形成され、コンタクトホール91を介して画素電極81に接続される。
具体的には、基準電極61の形成材料として、ソース電極52とドレイン電極53の形成材料と同様に、例えば、ITO(インジウム錫オキサイド)、酸化インジウム、IZO(インジウム亜鉛オキサイド)、SnO、ZnO等の透明導電膜、ポリアニリン、ポリアセチレン、ポリアルキルチオフェン誘導体、ポリシラン誘導体のような導電性高分子、また、アルミニウム、銀等の単体金属及びその合金、金属ナノ粒子、MgAg等のマグネシウム合金、AlLi、AlCa、AlMg等のアルミニウム合金、Li、Caをはじめとするアルカリ金属類、を挙げることができる。
また、基準電極61は、ソース電極52及びドレイン電極53の形成時において、蒸着(マスク蒸着も含む。)、スパッタリング等の方法で成膜され、その後にフォトリソグラフィ等でパターニングして形成されることによって、ドレイン電極53と一体的に形成される。基準電極61の厚さは特に限定されないが、ドレイン電極53と同様に、通常、10nm〜1μm程度である。
[2.5]コモン電極
コモン電極70は、図2〜図5に示すように、各ピクセル20のコモン電極70が、該当するピクセル20が属するデータ線X上に形成されている構成を有している。そして、コモン電極70は、上述したように、基準電極61上に、かつ、ゲート電極51の非形成領域上に積層される第1領域71と、該当するピクセル20が属するデータ線X上に形成されている第2領域72と、第1領域71と第2領域72とを接続する第1接続部73と、第1領域71と隣接するピクセル20のコモン電極70と接続する第2接続部74と、を有している構成をしている。
第1領域71は、有機TFT21が形成された領域、及び、基準電極61と画素電極81を接続するコンタクトホール91が形成された領域を避けつつ、基準電極61上に第1絶縁層62を介して積層されて形成されている。そして、第1領域71の形状は、基準電極61上に、かつ、ゲート電極51の非形成領域上に積層されていれば特に限定されない。例えば、第1領域71は、複数の四角形形状を組み合わせて形状を有している。
また、第1領域71は、走査線Yの延伸方向に隣接する他のピクセル20のコモン電極70と接続するための2つの第2接続部74を有している。具体的には、第2接続部74は、所定の幅を有するライン形状によって形成され、データ線Xを跨ぐように走査線Yに平行に延伸し、隣接する他のピクセル20のコモン電極70の第1領域71と電気的にかつ物理的に接続されている。
第2領域72は、該当するピクセル20が属するデータ線Xを被覆するように矩形形状によって形成されており、データ線Xの延伸方向において、当該データ線Xのピクセル20に隣接する全ての領域が被覆されるように形成されてもよいし、当該データ線Xの一部が被覆されず、第1領域71の長さに合わせて形成されていてもよい。
また、第2領域72は、走査線Yの延伸方向に延伸し、第1領域71と接続する隣接するための2つの第1接続部73を有している。具体的には、第1接続部73は、第2接続部74と同様に、所定の幅を有するライン形状によって形成され、走査線Yに平行に延伸し、第1領域71と電気的にかつ物理的に接続されている。そして、製造工程の後処理において、検査によってデータ線Xとコモン電極70が短絡していると判定された場合には、第1接続部73は、レーザ等によって切断可能に形成されている。
コモン電極70の形成材料としては、Al、Ti、Ag等の単金属及びその合金、金属ナノ粒子、ITO(インジウム錫酸化物)、IZO(インジウム亜鉛酸化物)等を挙げることができる。コモン電極70の形成方法としては、DCマグネトロンスパッタリング法等が好ましく適用され、形成されたコモン電極70の厚さは、10nm〜1μm程度が好ましい。
[2.6]画素電極
画素電極81は、コモン電極70上に第2絶縁層63を介して積層されて構成される。特に、本実施形態の画素電極81は、コモン電極70上で、かつ、ゲート電極51が平面視において形成されていない非形成領域上に積層されて構成される。そして、画素電極81の一部が異なる走査線Yに属する隣接するピクセル20のゲート電極51の形成領域上に形成される。また、画素電極81の形状は、特に限定されないが、例えば、四角形形状の矩形形状によって形成される。
画素電極81は、コンタクトホール91を介して基準電極61と接続される。また、画素電極81の電位は、走査線Y及びデータ線Xから供給されたピクセルデータに基づいて制御される。なお、電気泳動媒体素子又は電子粉流体などの電気表示材料は、画素電極81と図示しない対向電極とによって形成される情報保持用キャパシタ24を用いて制御される。
画素電極81の形成材料としては、Al、Ti、Ag等の単金属及びその合金、金属ナノ粒子、ITO(インジウム錫酸化物)、IZO(インジウム亜鉛酸化物)等を挙げることができる。画素電極81の形成方法としては、DCマグネトロンスパッタリング法等が好ましく適用され、形成された画素電極81の厚さは、10nm〜1μmが好ましい。
[2.7]第1絶縁層
第1絶縁層62は、ゲート絶縁膜55及び誘電体層として機能し、ソース電極52、ドレイン電極53及び基準電極61上に、有機半導体層54を覆うように積層されて形成される。第1絶縁層62の形成材料としては、絶縁性が高く、誘電率が比較的高く、ゲート絶縁膜55及び誘電体層として適しているものであれば各種の材料を用いることができる。好ましくは、第1絶縁層62の形成材料としては、ポリビニルフェノール、ポリビニルピロリドン、ポリ塩化ビフェニル、ポリビニルアルコール、ポリメタクリル酸メチル等の絶縁性ポリマーを挙げることができる。
なお、第1絶縁層62の形成材料としては、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等であってもよい。また、例えば、酸化イットリウム、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化タンタル、酸化ニオブ、酸化スカンジウムのうち少なくとも1種又は2種以上によって形成されたものであってもよい。さらに、酸化ケイ素、窒化ケイ素、酸窒化ケイ素等のケイ素の酸化物、窒化物、酸窒化物、チタン酸バリウムストロンチウム等の複合酸化物であってもよい。
そして、このような材料からなる第1絶縁層62は、は、蒸着、スパッタリング、スピンコート法等の方法で形成することができる。第1絶縁層62の厚さは特に限定されないが、通常、100nm〜5μm程度である。
[2.8]第2絶縁層
第2絶縁層63は、パッシベーション層及び誘電体層として機能し、ゲート電極51及びコモン電極70上に積層されて形成される。第2絶縁層63の形成材料としては、第1絶縁層62と同様に、絶縁性が高く、誘電率が比較的高く、誘電体層として適しているものであれば各種の材料を用いることができる。好ましくは、第2絶縁層63の形成材料としては、ポリビニルフェノール、ポリビニルピロリドン、ポリ塩化ビフェニル、ポリビニルアルコール、ポリメタクリル酸メチル等の絶縁性ポリマーを挙げることができる。
なお、第2絶縁層63の形成材料としては、例えば、酸化イットリウム、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化タンタル、酸化ニオブ、酸化スカンジウムのうち少なくとも1種又は2種以上によって形成されたものであってもよい。さらに、酸化ケイ素、窒化ケイ素、酸窒化ケイ素等のケイ素の酸化物、窒化物、酸窒化物、チタン酸バリウムストロンチウム等の複合酸化物であってもよい。
そして、このような材料からなる第2絶縁層63は、蒸着、スパッタリング、スピンコート法等の方法で形成することができる。第2絶縁層63の厚さは特に限定されないが、通常、100nm〜100μm程度である。
[3]シミュレーション結果
次に、図10及び図11本実施形態のピクセル20の構成に基づくシミュレーション結果について比較を参照しつつ説明する。なお、図10は、比較例1のピクセル20の構成を示す上面図であり、図11は、比較例2のピクセル20の構成を示す上面図である。
本シミュレーションは、比較例と本実施形態におけるピクセル20の開口率と、各ピクセル20が有する寄生容量と保持容量の差に基づく階調表示性能と、を評価する上で実施したものである。
[3.1]開口率
本実施形態のようなピクセル20に含まれる有機TFT21を印刷などの微細に形成することができないプロセスを用いて製造する場合には、画素電極81のアライメントが5μm〜20μm程度適した位置からずれることが想定される。そこで、本シミュレーションについては、データ線Xの幅L及びデータ線Xと基準電極61との間のスペースSをこの範囲で変化させつつ、表示パネル10の解像度の指標であるピクセル20のドット密度(単位dpi)毎に開口率を算出した。なお、電子ペーパーなどの表示装置100においては、開口率としては、85%程度以上が適正の値となる。
Figure 2014010435
Figure 2014010435
Figure 2014010435
[3.2]保持容量及び寄生容量
電子ペーパーなどの表示装置100においては、フィードスルー電圧の影響の低減など適正な階調表示性能を有するためには、保持容量/寄生容量が20倍−50倍程度必要となる。そこで、本シミュレーションについては、階調表示性能については、開口率と同様に、データ線Xの幅L及びデータ線Xと基準電極61との間のスペースSを上記範囲で変化させつつ、第2絶縁層63の厚さを変化させた場合の保持容量C/寄生容量Cpについて算出した。
Figure 2014010435
Figure 2014010435
Figure 2014010435
Figure 2014010435
Figure 2014010435
Figure 2014010435
[3.3]評価
開口率については、データ線Xの幅L及びスペースSが小さく、アライメントによるずれも小さい場合には、比較例1及び2においても適正な開口率が確保されているが、データ線Xの幅L及びスペースSが大きくなるに従って、比較例1及び2については、適正な開口率を確保することが難しくなっている。特に、比較例2にあっては、データ線Xの幅L及びスペースSが10μmでアライメントによるずれが10μmであると、解像度が低くても適用することができないことがわかる。また、本実施形態は、データ線Xの幅L及びスペースSが20μmでアライメントによるずれが10μmであっても、比較的低い解像度あれば、適正な開口率を確保することができることがわかった。
また、階調表示性能については、データ線Xの幅L及びスペースSが小さく、アライメントによるずれも小さい場合には、適正な階調表示が可能な値を示すが、データ線Xの幅L及びスペースSが大きくなるに従って、保持容量C/寄生容量Cpの値が小さくなり、使用に適さないことがわかった。特に、第2絶縁層63の厚さを薄くすると、実施例では値が良くなるが、比較例1については悪化している。第2絶縁層63を第1絶縁層62に対して薄くした場合に、本実施形態がより効果的に機能することがわかった。
したがって、本実施形態のピクセル20は、高い開口率を確保しつつ、十分な保持容量を有することができるので、有機TFT21などを印刷等の微細なパターニングによって形成しなくても、適切な表示性能を有していることがわかった。
X データ線
Y 走査線
10 表示パネル
20 ピクセル
21 有機TFT
22 第1キャパシタ
23 第2キャパシタ
24 情報保持用キャパシタ
30 水平駆動回路
40 垂直駆動回路
51 ゲート電極
52 ソース電極
53 ドレイン電極
61 基準電極
62 第1絶縁層
63 第2絶縁層
70 コモン電極
71 第1領域
72 第2領域
73 第1接続部
74 第2接続部
81 画素電極
91 コンタクトホール
100 表示装置

Claims (6)

  1. 複数の走査線と、
    複数のデータ線と、
    前記走査線と前記データ線の各交点に設けられた複数のピクセルであって、前記走査線及び前記データ線からの制御信号に基づいて、画素表示が制御される複数のピクセルと、
    を備え、
    前記複数のピクセルの各ピクセルが、
    基板上に積層され、ゲート電極、ソース電極及びドレイン電極を有する薄膜トランジスタと、
    前記データ線と前記薄膜トランジスタを介して接続されるとともに、前記基板上に積層される基準電極と、
    前記基準電極上に、かつ、前記ゲート電極の非形成領域上に積層されるコモン電極と、
    前記コモン電極上で、かつ、前記ゲート電極の非形成領域上に積層される画素電極であって、異なる前記走査線に属し、隣接するピクセルの前記ゲート電極の形成領域上に形成される画素電極と、
    を有することを特徴とする表示パネル。
  2. 前記各ピクセルでは、前記基準電極と前記コモン電極によって第1キャパシタが形成されるとともに、前記コモン電極と前記画素電極及び前記ゲート電極と前記画素電極によって第2キャパシタが形成され、
    前記各ピクセルが、前記第1キャパシタと前記第2キャパシタが電気的に並列接続する構造を備える、請求項1に記載の表示パネル。
  3. 前記各ピクセルのコモン電極が、該当するピクセルが属するデータ線上に形成されている、請求項1又は2に記載の表示パネル。
  4. 前記各ピクセルのコモン電極が、
    前記基準電極上に、かつ、前記ゲート電極の非形成領域上に積層される第1領域と、 前記該当するピクセルが属するデータ線上に形成されている第2領域と、
    前記第1領域と前記第2領域とを接続する第1接続部と、
    前記第1領域と隣接するピクセルのコモン電極と接続する第2接続部と、
    を有している、請求項3に記載の表示パネル。
  5. 前記薄膜トランジスタのチャネルを形成する半導体層上であって前記ゲート電極下に形成されるとともに、前記基準電極と前記コモン電極との間に形成される第1誘電体層と、
    前記コモン電極又は前記ゲート電極と前記画素電極との間に形成される第2誘電体層と、
    を更に備える、請求項1〜4のいずれか1項に記載の表示パネル。
  6. 請求項1〜5のいずれか1項に記載の表示パネルと、
    複数の走査線を駆動する走査線駆動回路と、
    複数のデータ線を駆動するデータ線駆動回路と、
    を備えることを特徴とする表示装置。
JP2012149536A 2012-07-03 2012-07-03 表示パネル及びその表示パネルを備えた表示装置 Expired - Fee Related JP6079007B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012149536A JP6079007B2 (ja) 2012-07-03 2012-07-03 表示パネル及びその表示パネルを備えた表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012149536A JP6079007B2 (ja) 2012-07-03 2012-07-03 表示パネル及びその表示パネルを備えた表示装置

Publications (2)

Publication Number Publication Date
JP2014010435A true JP2014010435A (ja) 2014-01-20
JP6079007B2 JP6079007B2 (ja) 2017-02-15

Family

ID=50107165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012149536A Expired - Fee Related JP6079007B2 (ja) 2012-07-03 2012-07-03 表示パネル及びその表示パネルを備えた表示装置

Country Status (1)

Country Link
JP (1) JP6079007B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015102867A (ja) * 2013-11-22 2015-06-04 エバーディスプレイ オプトロニクス(シャンハイ) リミテッド 有機発光ダイオードストレージキャパシタ構造及び製造方法
CN107369690A (zh) * 2016-05-11 2017-11-21 三星显示有限公司 显示装置
CN108780797A (zh) * 2016-03-31 2018-11-09 高通股份有限公司 通过引入透明存储电容器和通孔的高孔径比显示器
JP2023505359A (ja) * 2019-12-13 2023-02-08 ホアウェイ・テクノロジーズ・カンパニー・リミテッド ディスプレイおよび電子デバイス
JP7331318B2 (ja) 2018-05-16 2023-08-23 京東方科技集團股▲ふん▼有限公司 Oled表示基板、oled表示基板の製造方法及び表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6397919A (ja) * 1986-10-15 1988-04-28 Seiko Epson Corp 液晶パネル
JPH05203994A (ja) * 1991-09-24 1993-08-13 Toshiba Corp 液晶表示装置
JPH1138449A (ja) * 1997-01-31 1999-02-12 Fujitsu Ltd 薄膜トランジスタマトリクス基板及びその製造方法
JP2000267594A (ja) * 1999-03-18 2000-09-29 Sanyo Electric Co Ltd 表示装置
JP2004177545A (ja) * 2002-11-26 2004-06-24 Hitachi Displays Ltd 液晶表示装置
JP2011519072A (ja) * 2008-04-29 2011-06-30 プラスティック ロジック リミテッド オフセット上部画素電極構成

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6397919A (ja) * 1986-10-15 1988-04-28 Seiko Epson Corp 液晶パネル
JPH05203994A (ja) * 1991-09-24 1993-08-13 Toshiba Corp 液晶表示装置
JPH1138449A (ja) * 1997-01-31 1999-02-12 Fujitsu Ltd 薄膜トランジスタマトリクス基板及びその製造方法
JP2000267594A (ja) * 1999-03-18 2000-09-29 Sanyo Electric Co Ltd 表示装置
JP2004177545A (ja) * 2002-11-26 2004-06-24 Hitachi Displays Ltd 液晶表示装置
JP2011519072A (ja) * 2008-04-29 2011-06-30 プラスティック ロジック リミテッド オフセット上部画素電極構成

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015102867A (ja) * 2013-11-22 2015-06-04 エバーディスプレイ オプトロニクス(シャンハイ) リミテッド 有機発光ダイオードストレージキャパシタ構造及び製造方法
CN108780797A (zh) * 2016-03-31 2018-11-09 高通股份有限公司 通过引入透明存储电容器和通孔的高孔径比显示器
CN107369690A (zh) * 2016-05-11 2017-11-21 三星显示有限公司 显示装置
CN107369690B (zh) * 2016-05-11 2023-06-02 三星显示有限公司 显示装置
JP7331318B2 (ja) 2018-05-16 2023-08-23 京東方科技集團股▲ふん▼有限公司 Oled表示基板、oled表示基板の製造方法及び表示装置
JP2023505359A (ja) * 2019-12-13 2023-02-08 ホアウェイ・テクノロジーズ・カンパニー・リミテッド ディスプレイおよび電子デバイス
JP7460251B2 (ja) 2019-12-13 2024-04-02 ホアウェイ・テクノロジーズ・カンパニー・リミテッド ディスプレイおよび電子デバイス

Also Published As

Publication number Publication date
JP6079007B2 (ja) 2017-02-15

Similar Documents

Publication Publication Date Title
US10795417B2 (en) Display device having a planar surface portion and a curved surface portion
US10665823B2 (en) Flexible display device
KR102023295B1 (ko) 표시 장치, 반도체 장치 및 표시 장치의 제조 방법
JP6079007B2 (ja) 表示パネル及びその表示パネルを備えた表示装置
US9947723B2 (en) Multiple conductive layer TFT
RU2499326C2 (ru) Конфигурация смещенного верхнего пиксельного электрода
US8987744B2 (en) Thin film transistor
KR20080027891A (ko) 가요성 터치 스크린 디스플레이
US11145684B2 (en) Array substrate, liquid crystal panel and liquid crystal display device
EP1866979A2 (en) Multiple conductive layer tft
JP2006286773A (ja) 薄膜トランジスタ装置およびその製造方法並びに薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ
JP2019124771A (ja) 表示装置
US8642364B2 (en) Thin film transistor structure, method of manufacturing the same, and electronic device
JP5287262B2 (ja) アクティブマトリクス基板、電気泳動表示装置及び電子機器
TW201411853A (zh) 薄膜電晶體及其製造方法,以及顯示單位及電子裝置
JP5370637B2 (ja) 薄膜トランジスタ、アクティブマトリックス回路並びに表示装置
JP2009021309A (ja) 電子素子及びその製造方法、並びに該電子素子を備えた表示装置
JP5103742B2 (ja) 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
EP1863095A2 (en) Thin film transistor array panel and method of manufacturing the same
WO2008106017A1 (en) Patterning self-aligned transistors using back surface illumination
JP7163772B2 (ja) 有機薄膜トランジスタとその製造方法および画像表示装置
JP6331644B2 (ja) 薄膜トランジスタアレイおよびその製造方法
WO2007111044A1 (ja) 液晶表示装置
JP5532655B2 (ja) 有機薄膜トランジスタ、その製造方法及び画像表示装置
JP2010117468A (ja) 表示素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170102

R150 Certificate of patent or registration of utility model

Ref document number: 6079007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees