JP2019124771A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2019124771A
JP2019124771A JP2018003913A JP2018003913A JP2019124771A JP 2019124771 A JP2019124771 A JP 2019124771A JP 2018003913 A JP2018003913 A JP 2018003913A JP 2018003913 A JP2018003913 A JP 2018003913A JP 2019124771 A JP2019124771 A JP 2019124771A
Authority
JP
Japan
Prior art keywords
tft
oxide semiconductor
display device
substrate
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018003913A
Other languages
English (en)
Other versions
JP7085352B2 (ja
Inventor
明紘 花田
Akihiro Hanada
明紘 花田
伊藤　友幸
Tomoyuki Ito
友幸 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2018003913A priority Critical patent/JP7085352B2/ja
Priority to CN201880086103.0A priority patent/CN111587453B/zh
Priority to PCT/JP2018/044508 priority patent/WO2019138734A1/ja
Publication of JP2019124771A publication Critical patent/JP2019124771A/ja
Priority to US16/911,930 priority patent/US20200326571A1/en
Application granted granted Critical
Publication of JP7085352B2 publication Critical patent/JP7085352B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】ポリイミド基板を用いた表示装置において、基板が帯電することによるＴＦＴの特性変動を抑制する。【解決手段】樹脂で形成された基板１００の一方の面に酸化物半導体１０７によって形成された第１のＴＦＴと第１のポリシリコン１０２によって形成された第２のＴＦＴが存在する表示装置であって、前記第１のＴＦＴと前記第２のＴＦＴは平面で視て別な場所に形成され、前記第２のＴＦＴは前記第１のＴＦＴよりも、断面で視て、前記基板１００に近く形成され、前記酸化物半導体１０７はチャネル長とチャネル幅を有し、前記酸化物半導体１０７と前記基板１００の間には、前記第１のポリシリコン１０２と同じ材料で形成され、前記第１のポリシリコン１００が形成されているのと同じ層の上に形成された第２のポリシリコン５０が存在していることを特徴とする表示装置。【選択図】図７

Description

本発明は表示装置に係り、特に基板を湾曲させることができるフレキシブル表示装置に関する。
有機ＥＬ表示装置や液晶表示装置は表示装置を薄くすることによって、フレキシブルに湾曲させて使用することができる。この場合、素子を形成する基板を薄いガラスあるいは薄い樹脂によって形成する。
有機ＥＬ表示装置では、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）による駆動トランジスタによって有機発光層を駆動する。駆動トランジスタにノイズが侵入すると、駆動トランジスタの閾値が変化し、正確な輝度の再現が出来なくなる。
引用文献１には、トップゲートタイプのＴＦＴを用いて駆動トランジスタを形成した有機ＥＬ表示装置において、外部からのノイズによる駆動トランジスタの閾値の変動を抑えるために、ＴＦＴより下層にシールド用の金属薄膜を用いることが記載されている。
特開２０１７−５０５４５７号公報
有機ＥＬ表示装置の基板をポリイミド等の樹脂で形成すればフレキシブルな有機ＥＬ表示装置を形成することが出来る。しかし、樹脂を用いた基板では、ガラス基板の場合に比較して、有機ＥＬ表示装置を長時間動作させた場合、輝度変動が生ずることがわかった。この輝度変動は、長時間動作させることによって樹脂基板内に電荷の分布が生じ、駆動トランジスタ付近の樹脂の帯電が駆動トランジスタの特性に影響を与える結果であると考えられる。
酸化物半導体で構成したＴＦＴは、リーク電流が小さいという特徴を有している。したがって、低周波駆動が可能であり、消費電力の低減を図ることが出来る。しかし、酸化物半導体によるＴＦＴは、基板等に有機された固定電荷による影響を受けやすいという問題もある。
また、酸化物半導体を用いたＴＦＴを液晶表示装置に用いるような場合は、バックライトからの影響を受けやすい。したがって、遮光層を設けることが必要になる。
低温ポリシリコン（以後ＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎという）によるＴＦＴは、リーク電流が比較的大きいが、移動度が高いという特性がある。したがって、ＬＴＰＳを用いたＴＦＴを走査線駆動回路等の周辺駆動回路に用い、酸化物半導体を用いたＴＦＴを画素領域の駆動トランジスタあるいはスイッチングトランジスタとして用いることが合理的である。このような構成をハイブリッド構造と呼んでいる。本明細書では、ポリシリコンとして低温ポリシリコンの場合で説明するが、他のポリシリコンの場合についても同様である。
ハイブリッド構造においては、ＬＴＰＳを用いたＴＦＴと酸化物半導体を用いたＴＦＴとは連続したプロセスで製造される。この場合、２種類のＴＦＴについて、帯電による影響の軽減、バックライトからの遮光等を考慮した構成とする必要がある。
本発明の課題は、樹脂基板を用いた場合の、基板の帯電による影響を抑制した構成、外光によるＴＦＴへの影響を抑制する構成、さらには、ハイブリッド構造において、これらの問題を合理的に解決することが出来る構成を実現することである。
本発明は上記課題を克服するものであり、代表的な手段は次のとおりである。
（１）樹脂で形成された基板上に酸化物半導体によって形成された第１のＴＦＴと第１のポリシリコンによって形成された第２のＴＦＴを有する表示装置であって、
前記第１のＴＦＴと前記第２のＴＦＴは平面で視て重ならない場所に形成され、
前記第２のＴＦＴは前記第１のＴＦＴよりも、断面で視て、前記基板に近く形成され、
前記酸化物半導体と前記基板の間には、前記第１のポリシリコンと同じ材料で形成され、前記第１のポリシリコンが形成されているのと同じ層の上に形成された第２のポリシリコンが存在していることを特徴とする表示装置。
（２）樹脂で形成された基板の一方の面に酸化物半導体によって形成された第１のＴＦＴが存在する表示装置であって、平面で視て、前記酸化物半導体と重複した領域に、前記基板と接触して第１の導電膜が形成され、前記第１の導電膜の上に、無機材料からなる下地膜が形成され、前記酸化物半導体はチャネル長とチャネル幅を有し、前記第１の導電膜の前記チャネル長方向の長さは、前記酸化物半導体の前記チャネル方向の長さよりも大きいことを特徴とする表示装置。
（３）前記基板には、平面で視て、前記第１のＴＦＴとは別な場所にポリシリコンによる第２のＴＦＴが形成され、前記第２のＴＦＴは前記第１のＴＦＴよりも、断面で視て、前記基板に近く形成されていることを特徴とする（２）に記載の表示装置。
有機ＥＬ表示装置の平面図である。 有機ＥＬ表示装置の表示領域の断面図である。 有機ＥＬ表示装置の画素部の等価回路である。 基板の帯電を説明する断面図である。 基板の帯電の影響を説明する断面図である。 比較例によるＴＦＴ付近の断面図である。 本発明によるＴＦＴ付近の断面図である。 本発明の製造プロセスの一部を示す断面図である。 本発明によるＴＦＴ付近の平面図である。 実施例２によるＴＦＴ付近の断面図である。 実施例２の第２の形態によるＴＦＴ付近の断面図である。 実施例２の第３の形態によるＴＦＴ付近の断面図である。 実施例２の第４の形態によるＴＦＴ付近の断面図である。 液晶表示装置の平面図である。 液晶表示装置の表示領域の断面図である。 走査線に印加される電圧の例である。
以下に実施例を用いて本発明の内容を詳細に説明する。
図１は本発明が適用されるフレキシブル基板１００を有する有機ＥＬ表示装置の平面図である。図１の有機ＥＬ表示装置は、表示領域１０と端子領域３０が存在している。表示領域１０には横方向（ｘ方向）に走査線１１が延在し、縦方向（ｙ方向）に配列している。また、映像信号線１２が縦方向に延在して横方向に配列している。そして、電源線１３が縦方向に延在し、横方向に配列している。走査線１１と、映像信号線１２または電源線１３で囲まれた領域に画素１４が形成されている。
図１において、表示領域１０以外の部分に端子領域３０が形成され、端子領域３０にはドライバＩＣ３１が搭載されている。映像信号はドライバＩＣ３１においてアレンジされ、表示領域１０に供給される。また、端子領域３０には、有機ＥＬ表示装置に電源や信号を供給するためのフレキシブル配線基板３２が接続している。
図１において、表示領域１０の両側には走査線駆動回路２０が形成されている。また、表示領域１０の上側（ｙ方向上側）には、電流供給領域２１が形成されている。電流は端子領域３０に接続しているフレキシブル配線基板３１から電流バスラインに供給され、電流バスラインは、表示領域１０の上側（ｙ方向の上側）の電流供給領域２１に配線される。そして、電流は、電流供給領域２１から電源線１３によって各画素１４に供給される。表示領域１０の下側に配線が集中することを回避するためである。
図２は、図１に示す有機ＥＬ表示装置の表示領域の層構造の例を示す断面図である。図２において、ガラス基板９０は、支持基板として使用される場合もあるが、本発明では、フレキシブル表示装置が完成した後除去される。つまり、樹脂基板だけでは、プロセスを通すことが出来ないので、製造工程では、ガラス基板の上に有機ＥＬ表示装置の各要素を形成し、有機ＥＬ表示装置が完成した後、レーザアブレーション等によってガラス基板９０が除去される。
図２において、ガラス基板９０の上に樹脂で形成されたＴＦＴ基板１００が形成されている。樹脂にはポリイミドが使用されている。ポリイミドは機械的強度、耐熱性等から、フレキシブル表示装置の基板としては、すぐれた性質を有している。以後、樹脂基板はポリイミド基板として説明する。
ポリアミド酸を含むポリイミド材料は、スリットコーター、ロッドコーターあるいはインクジェット等によって塗布され、焼成されてイミド化して固化する。ポリイミド基板１００の厚さは１０μｍ乃至２０μｍである。しかし、ポリイミドはガラスに比べて帯電をしやすい。この現象は、ポリイミドは、ガラスのような完全な絶縁物ではないので、上に形成される電極の電位によって電荷が移動するためであると推測される。
図２において、ＴＦＴ基板１００の上に、下地膜１０１が形成されている。ポリイミドからの水分や不純物が半導体層１０７や有機ＥＬ層を汚染することを防止するためである。下地膜１０１は、例えば、酸化シリコン（ＳｉＯ）によって窒化シリコン（ＳｉＮ）をサンドイッチしたような３層の積層膜で形成される。これに加えて、酸化アルミニウム（ＡｌＯｘ）が使用される場合もある。
下地膜１０１の上に半導体層１０７が形成されている。半導体層１０７は例えば酸化物半導体で形成される。酸化物半導体１０７は、ポリイミドの耐熱温度である３５０℃程度の温度で形成することが可能である。酸化物半導体１０８のうち光学的に透明でかつ結晶質でないものをＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ＴＡＯＳには、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）等がある。本発明では、酸化物半導体１０７にＩＧＺＯを用いた例で説明する。
半導体層１０７を覆ってゲート絶縁膜１０８が形成され、ゲート絶縁膜１０８の上にゲート電極１０９が形成される。ゲート電極１０９は、例えば、ＭｏＷ等で形成されるが、抵抗を小さくしたい場合は、ＡｌをＴｉ等でサンドイッチした構成が用いられる。その後、ゲート電極１０９をマスクにして、Ａｒ原子等のイオンインプランテーションを行い、半導体層１０７に、ドレイン１０７１とソース１０７２を形成する。半導体層１０７の内、ゲート電極１０９の直下がチャネルとなる。
ゲート電極１０９を覆って層間絶縁膜１１０が形成される。層間絶縁膜１１０の上にドレイン電極１１１とソース電極１１２が形成される。層間絶縁膜１１０およびゲート絶縁膜１０８にスルーホール１３１を形成し、ドレイン電極１１１とドレイン１０７１を接続し、スルーホール１３２を形成してソース電極１１２とソース１０７２を接続している。
ドレイン電極１１１、ソース電極１１２、層間絶縁膜１１０を覆って有機パッシベーション膜１２０が形成される。有機パッシベーション膜１２０は、アクリル等の透明樹脂で形成される。有機パッシベーション膜１２０は平坦化膜を兼ねているので、２μｍ乃至４μｍと、厚く形成される。
有機パッシベーション膜１２０の上に、反射膜１２１１とアノード１２１２が積層して形成される。反射膜１２１１とアノード１２１２の積層体を下部電極１２１と呼ぶ。反射膜１２１１は例えば反射率の高い銀で形成され、アノード１２１２はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）で形成される。なお、有機パッシベーション膜１２０にスルーホール１３０を形成して、ソース電極１１２と下部電極１２１を接続している。
下部電極１２１を覆って、バンク１２２が形成される。バンク１２２は、アクリル等の透明樹脂で形成される。バンク１２２の役割は、下部電極１２１の上に形成される有機ＥＬ層１２３が下部電極１２１の端部によって段切れ生ずることを防止することと、各画素を区画することである。
バンク１２０に形成されたホールに有機ＥＬ層１２３を形成する。有機ＥＬ層１２３は、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層等の複数の層で形成され、各層は数ｎｍ〜１００ｎｍ程度の非常に薄い膜である。
有機ＥＬ層１２３を覆って上部電極（カソード）１２４が形成される。カソードは表示領域全面に共通に形成される。カソード１２４は、透明導電膜であるＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等によって形成されるほか、銀等の金属の薄膜で形成される場合もある。
その後、カソード１２４側からの水分の侵入を防止するために、カソード１２４を覆って保護膜１２５を、ＣＶＤを用いてＳｉＮによって形成する。有機ＥＬ層１２３は熱に弱いために保護膜１２５を形成するためのＣＶＤは１００℃程度の低温ＣＶＤによって形成される。保護膜１２５には、この他、機械的な保護のために、アクリル等の透明樹脂膜が積層される場合もある。
トップエミッション型の有機ＥＬ表示装置は、反射電極１２１１が存在しているために、画面は、外光を反射する。これを防止するために、表面に偏光板１２７を配置して、外光による反射を防止している。偏光板１２７は、一方の面に粘着材１２６を有しており、保護膜１２５に圧着することによって、有機ＥＬ表示装置に接着させている。粘着材１２６の厚さは３０μｍ程度であり、偏光板１２７の厚さは１００μｍ程度である。
このようにしてガラス基板上にフレキシブル表示装置を形成した後、ポリイミドによるＴＦＴ基板１００とガラス基板９０の界面にレーザを照射してＴＦＴ基板１００からガラス基板９０を除去する。これによって、樹脂基板を有するフレキシブル表示装置が完成する。
図３および図４は、有機ＥＬ表示装置を例にとって、駆動ＴＦＴにおいてソース電流が変動するメカニズムを説明する図である。図３は有機ＥＬ表示装置の画素部の等価回路の例である。図３において、走査線１１が横方向に延在している。また、カソード線１２４が横方向に延在しているが、これは、等価回路上での表現であり、カソード１２４は図２で説明したとおり、表示領域１０を覆って全面に形成されている。映像信号線１２が縦方向に延在し、また、電源線１３が縦方向に延在している。走査線１１と映像信号線１２あるいは電源線１３によって囲まれた領域が画素になっている。
図３において、スイッチングトランジスタＴ１のドレインが映像信号線１２と接続し、ゲートが走査線１１と接続している。駆動トランジスタＴ２のドレインが電源線１３と接続し、ソースが有機ＥＬ層ＥＬと接続している。駆動トランジスタＴ２のゲートはスイッチングトランジスタＴ１のソースと接続している。また、駆動トランジスタＴ２のゲートとソースの間に蓄積容量Ｃｓが接続されている。
図３において、スイッチングトランジスタＴ１が走査信号を受けると、スイッチングトランジスタを通して映像信号が蓄積容量Ｃｓに蓄積され、駆動トランジスタＴ２は、蓄積容量Ｃｓに蓄積された電荷による電位にしたがって、有機ＥＬ層ＥＬに電流を供給する。図２で説明したトランジスタは図３における駆動トランジスタＴ２である。駆動トランジスタＴ２の一方の電極は蓄積容量Ｃｓの一方の電極となっているので、面積が大きく、駆動トランジスタＴ２のゲート電極１０９は、ＴＦＴ基板１００を構成するポリイミドの影響を大きく受ける。
図４は、駆動トランジスタ付近の模式断面図である。図４において、ガラス基板９０の上にポリイミド基板１００が形成され、その上に下地膜１０１が形成されている。下地膜１０１の上に半導体層１０７が形成されている。半導体層１０７は例えば、酸化物半導体で形成されている。半導体層１０７の上にゲート絶縁膜１０８が形成され、その上にゲート電極１０９が形成されている。半導体層１０８において、ゲート電極１０９の直下に相当する部分がチャネルになっており、他の部分は、ソースあるいはドレインとなっている。駆動トランジスタのゲート電極１０９は他の領域に延在して蓄積容量Ｃｓの一方の電極となっている。
有機ＥＬ表示装置に連続して画像を表示させるということは、ゲート電極１０９に連続して直流電圧を印加するということである。ゲート電極１０９に電圧を印加するということは、同じ電位にある、蓄積容量Ｃｓの一方の電極に連続して直流電圧が印加されているということである。そして、蓄積容量Ｃｓの電極の面積のほうがゲート電極１０９の面積よりも大きい。
そうすると、図４に示すように、ＴＦＴ基板１００であるポリイミドの一部が帯電することになる。帯電をする電荷はポリイミド基板１００の別な場所、例えば、ＴＦＴの部分から移動する。図４においては、ポリイミドの抵抗Ｒｐｉを通してマイナス電荷が蓄積容量の一方の電極側に移動した結果ＴＦＴ付近のポリイミド基板１００がプラスに帯電したことを示している。そうすると、ＴＦＴのソース電流がこの影響を受けて変動することになる。このような、基板１００の帯電の影響によるＴＦＴの特性変動は、特に酸化物半導体を用いたＴＦＴにおいて顕著である。
酸化物半導体１０７を用いたＴＦＴは、リーク電流が小さいという特徴を有している。これは、画素電極の電位を長時間安定して保持できることを意味する。したがって、ＴＦＴに酸化物半導体１０７を用いることによって、低周波駆動を行い、消費電力を低減することが出来る。しかし、酸化物半導体１０７の移動度は、周辺駆動回路を構成するには十分でない場合がある。
一方、ＬＴＰＳは、移動度が大きい。しかし、ＬＴＰＳは、酸化物半導体に比べてリーク電流が多いという問題を有している。そこで、酸化物半導体によるＴＦＴを、画素における駆動ＴＦＴあるいはスイッチングＴＦＴに用い、ＬＴＰＳによるＴＦＴを周辺駆動回路に用いることが合理的である。この構成をハイブリッド構造と呼ぶ。
図５は、酸化物半導体１０７によるＴＦＴとＬＴＰＳ１０２によるＴＦＴを同じ基板１００上に形成した場合のＴＦＴ付近の構成を示す断面図である。酸化物半導体１０７を用いたＴＦＴは表示領域に形成され、ＬＴＰＳ１０２を用いたＴＦＴは、周辺駆動回路に形成されるので、実際には、両ＴＦＴは離れて配置されるが、図５では、層構成をわかり易くするために、ＬＴＰＳ１０２によるＴＦＴと酸化物半導体１０７によるＴＦＴを隣り合わせて記載している。
図５において、左側はＬＴＰＳ１０２によるＴＦＴであり、右側が酸化物半導体１０７によるＴＦＴである。図５において、ガラス基板９０の上にポリイミドで形成されたＴＦＴ基板１００が形成され、その上に下地膜１０１が形成されている。下地膜１０１の構成は図２で説明したとおりである。下地膜１０１の上にＬＴＰＳによる半導体層１０２が形成されている。ＬＴＰＳは、まず、ａ-Ｓｉを下地膜１０１の上にＣＶＤによって被着し、このａ-Ｓｉ膜にエキシマレーザを照射することによってポリシリコンに変換したものである。ＬＴＰＳは５０ｎｍ程度の厚さで形成される。
ＬＴＰＳ１０２を覆って第１ゲート絶縁膜１０３が形成され、その上に第１ゲート電極１０４が形成されている。ゲート電極１０４は例えばＭｏ、ＭｏＷ等の金属又は合金、あるいは、Ｔｉ−Ａｌ−Ｔｉ等の積層膜によって形成される。図５において、ＬＴＰＳ１０２のゲート電極１０４に対応する部分にチャネルが形成され、その両脇にドレインおよびソースが形成される。
第１ゲート電極１０４を覆って例えば窒化シリコン（ＳｉＮ）による第１層間絶縁膜１０５、及び、酸化シリコン（ＳｉＯ）による第２層間絶縁膜１０６が形成される。ＬＴＰＳによるＴＦＴの特性の安定化のためには、第１層間絶縁膜１０５はＳｉＮで形成されるのが好ましい。一方、図５の右側に形成される酸化物半導体１０７は、ＳｉＮと接触すると、ＳｉＮから供給される水素によって特性が変動する。これを防止するために、第２層間絶縁膜１０６をＳｉＯで形成している。
図５の右側において、第２層間絶縁膜１０６の上に酸化物半導体１０７が例えばＩＧＺＯによって形成されている。酸化物半導体１０７の厚さは例えば１０ｎｍから１００ｎｍである。酸化物半導体１０７を覆って第２ゲート絶縁膜１０８が形成されている。そして、酸化物半導体１０７の上方で、第２ゲート絶縁膜１０８の上に第２ゲート電極１０９が形成されている。酸化物半導体１０７において、第２ゲート電極１０９に対応する部分にチャネルが形成され、その両脇にドレイン１０７１およびソース１０７２が形成される。
第２ゲート電極１０９を覆ってＳｉＯによる第３層間絶縁膜１１０が形成されている。第３層間絶縁膜１１０は第２ゲート絶縁膜１０８を挟んで酸化物半導体１０７の近くに形成されるので、酸化物半導体１０７に酸素を供給し、酸化物半導体１０７の特性を安定化できるように、ＳｉＯで形成される。
図５の左側のＴＦＴに、ドレイン電極１１１およびソース電極１１２を接続するために、第３層間絶縁膜１１０、第２ゲート絶縁膜１０８、第２層間絶縁膜１０６、第１層間絶縁膜１０５、第１ゲート絶縁膜１０３の５層の絶縁膜にスルーホール１１５、１１６を形成する。また、右側のＴＦＴにドレイン電極１１３及びソース電極１１４を接続するために、第３層間絶縁膜１１０、第２ゲート絶縁膜１０８にスルーホール１１７、１１８を形成する。
図５において、ＬＴＰＳ１０２用のスルーホール１１５、１１６、及び、酸化物半導体１０７用スルーホール１１７、１１８は同時に形成される。ＬＴＰＳ１０２用スルーホールを形成する時に、佛酸(ＨＦ)洗浄をおこなう。この時に同時に洗浄される酸化物半導体１０７用スルーホールを介して酸化物半導体１０７が消失することを防止するために、スルーホール１１７、１１８に対応する酸化物半導体１０７の部分に金属等によるエッチングストッパーを形成する場合もある。
図５において、表示装置を動作させると、図３及び図４で説明したように、酸化物半導体１０７で形成されたＴＦＴに対応するＴＦＴ基板１００に電荷が誘起される。この電荷によって、酸化物半導体１０７によるＴＦＴの特性が変動する。なお、図４では、酸化物半導体１０７の下に下地膜１０１のみが存在し、図５では酸化物半導体１０７の下には、第２層間絶縁膜１０６、第１層間絶縁膜１０５、第１ゲート絶縁膜１０３、下地膜１０１の４層が存在しているが、ＴＦＴ基板１００に電荷が誘起される現象は同じである。
図６は、この問題を対策するための、比較例としてのＴＦＴの断面図である。図６において、左側のＬＴＰＳ１０２によるＴＦＴの構成は図５で説明したのと同様である。図６の右側のＴＦＴにおいて、第２層間絶縁膜１０６及び第１層間絶縁膜１０５を挟んで、酸化物半導体１０７の下方にシールド層６０が形成されている。シールド層６０は、例えば、グランド（ＧＮＤ）電位に接続され、このシールド層６０によって、ＴＦＴ基板１００に誘起された電荷をシールドする。なお、シールド層６０は、ゲート電圧を印加することによって、酸化物半導体によるＴＦＴにおけるボトムゲート電極（第３ゲート電極）とする場合もある。
シールド層６０は、第１ゲート電極１０４と同じ金属材料で、第１ゲート電極１０４と同時に形成される。また、金属で形成されたシールド層６０は、酸化物半導体１０７に対する背面からの光に対する遮光膜としての役割も有する。一方、シールド層６０によって、十分なシールド効果を得ようとすると、ある程度の面積が必要である。
シールド層６０の面積を大きくすると、図６に示すように、酸化物半導体１０７のドレイン１０７１およびソース１０７２との間に大きな寄生容量、Ｃｇｄ及びＣｇｓが発生する。この寄生容量Ｃｇｄ及びＣｇｓは、仮に、シールド層６０をボトムゲートとして使用する場合は、画素電極あるいはアノードへのゲート電圧の飛び込み等の問題を引き起こし、また、シールド層６０にグランド電位（ＧＮＤ）を印加する場合は、ＴＦＴの動作速度を遅くする等の問題を引き起こす。
図７は、これを対策した本発明の実施例１の構成を示す断面図である。図７において、左側のＬＴＰＳ１０２によるＴＦＴの構成は、図５及び図６で説明した構成と同じである。図７における右側の酸化物半導体１０７によるＴＦＴの構成が図６と異なっている。
図７において、酸化物半導体１０７の下方に形成された、第３ゲート電極６０（シールド層６０）は、酸化物半導体１０７のチャネルに対するボトムゲート及び遮光層としての役割を持つための最低限の面積となっている。したがって、ＴＦＴ基板１００に誘起された電荷に対しては充分なシールド効果を有していない。しかし、第３ゲート電極６０は、面積を小さくしているので、酸化物半導体のドレイン１０７１あるいはソース１０７２等との間に形成される寄生容量Ｃｇｄ、Ｃｇｓは最低限に抑えることが出来る。
図７において、ＬＴＰＳで形成されたシールド層５０がＴＦＴ基板に誘起された電荷に対するシールドの役割を持っている。シールド層５０は、図７における左側のＴＦＴ用のＬＴＰＳ１０２を形成する時に同時に形成される。シールド層５０はＬＴＰＳで形成されているが、イオンインプランテーションによるドーピングによって導電性が付与されている。
シールド層５０には、例えば、グランド電位（ＧＮＤ）が印加される。ここで、グランド電位とは基準電位のことであり、必ずしもアース電位のことではない。つまり、基準電位は、カソード電位等であることもありうる。
図７に示すように、ＬＴＰＳによるシールド層５０は、酸化物半導体１０７におけるドレイン１０７１とソース１０７２との間に、第１層間絶縁膜１０５、第２層間絶縁膜１０６に加え、第１ゲート絶縁膜１０３が存在している。その分、寄生容量を小さくすることが出来る。一方、酸化物半導体１０７との間の寄生容量を小さくできるために、シールド層５０の面積を大きくして、十分なシールド効果を付与することが出来る。
図８は、ＬＴＰＳによるシールド層５０を形成するプロセスを示す断面図である。ＬＴＰＳによるシールド層５０は、ＬＴＰＳＴＦＴを形成する時のＬＴＰＳ１０２と同時にパターニングされる。その後、ＴＦＴ用ＬＴＰＳ１０２及びシールド層５０用ＬＴＰＳを覆って第１ゲート絶縁膜１０３で覆う。その後、ＬＴＰＳ１０２にチャネル部を形成するために、ＬＴＰＳ１０２のチャネルに対応する部分にレジスト４００を形成する。
その後、イオンインプランテーションによって、レジスト４００が存在している部分以外のＬＴＰＳに、リン（Ｐ）、ボロン（Ｂ）等をドープして導電性を付与する。図８はイオンインプランテーションによってＬＴＰＳにドレイン１０２１及びソース１０２２を形成している状態を示す断面図である。図８に示すように、ＴＦＴのドレイン１０２１及びソース１０２２を形成すると同時に、シールド層５０を構成するＬＴＰＳに対して導電性を付与する。
図８に示すイオンインプランテーションは、例えば、リン（Ｐ）を１×１０１４ｉｏｎｓ/ｃｍ２ドープしている。図８に示すように、本発明におけるシールド層５０の形成には、追加のプロセスは不要である。
図９は、酸化物半導体１０７によるＴＦＴの平面図である。図９において、最下層にＬＴＰＳによるシールド層５０が形成されている。シールド層５０の上にボトムゲートを構成する第３ゲート電極６０が存在し、その上に酸化物半導体１０７が形成されている。図９において、横方向（ｘ方向）がチャネル長方向であり、縦方向（ｙ方向）がチャネル幅方向である。
図９に示すように、シールド層５０の横方向の幅ｗ２は、第３ゲート電極の横方向の幅ｗ１よりも大きい。図９では、酸化物半導体１０７の横方向の幅ｗ３はシールド層５０の幅ｗ２よりも大きいが、シールド効果としては、シールド層５０の幅ｗ２が酸化物半導体１０７の横方向の幅ｗ３よりも大きいほうがよい。シールド層５０の縦方向の幅ｗ５は酸化物半導体１０７の幅ｗ４よりも大きい。つまり、ＬＴＰＳによるシールド層５０は、第３ゲート電極６０よりも、酸化物半導体１０７から離れて形成されているので、面積を広くすることが出来る。
なお、図６において、ボトムゲート６０が不要な場合、あるいは、遮光膜としてのボトムゲート６０が不要な場合は、図７における第３ゲート電極６０を省略することが出来る。
このように、本発明によれば、シールド層５０をＬＴＰＳによって形成することにより、酸化物半導体１０７を用いたＴＦＴを基板に誘起された電荷の影響からシールドすることが出来るとともに、シールド層を形成したことに起因する寄生容量の増大を抑制することが出来る。
図１０は、本発明の実施例２を示す断面図である。実施例１では、ＴＦＴ基板に誘起される電荷に対するシールドとして、ＬＴＰＳを用いている。実施例１では、酸化物半導体１０７とシールド層５０との間に、第２層間絶縁膜１０６、第１層間絶縁膜１０５、第１ゲート絶縁膜１０３の３層の絶縁膜が存在しているので、寄生容量を抑制することが出来る。
図１０に示す実施例２の構成は、シールドのための層７０を、下地膜１０１の下に形成することによって、シールド層７０と酸化物半導体１０７との間の寄生容量をさらに低減するものである。図７において、下地膜１０１の下に、導電性材料で形成されたシールド層７０が形成されている。導電性材料は、金属であることが好ましく、金属として、例えば、ゲート電極と同じ材料を使用することが出来る。
図１０において、酸化物半導体１０７とシールド層７０との間には第２層間絶縁膜１０６、第１層間絶縁膜１０５、第１ゲート絶縁膜１０３、下地膜１０１が存在しているので、実施例１の場合よりもさらに、酸化物半導体１０７とシールド層７０との距離を大きくすることが出来る。また、下地膜１０１は、ＳｉＯ/ＳｉＮ/ＳｉＯの３層で形成されることが多いので、さらに、距離を大きくすることが出来る。
シールド層７０を金属で形成する場合は、遮光膜としての役割も持たせることが出来る。シールド層７０の厚さは例えば、５０ｎｍ程度あれば、シールド効果は充分に得ることが出来る。一方、遮光膜としての役割を持たせる場合は、１００ｎｍ程度あることが望ましい。
酸化物半導体１０７はチャネル長とチャネル幅を持ち、シールド層７０のチャネル長方向の長さは、酸化物半導体１０７のチャネル長方向の長さよりも大きいほうがよい。また、シールド層７０のチャネル幅方向の幅は、酸化物半導体１０７のチャネル幅方向の幅よりも大きいほうがよい。
図１１は、実施例２の第２の形態を示す断面図である。本実施例におけるシールド層７０は金属で形成され、遮光効果を有する。したがって、酸化物半導体１０７によるＴＦＴがボトムゲートを必要としない場合は、遮光効果を兼ねた第３ゲート電極６０を省略することが出来る。
図１１において、酸化物半導体１０７に下方には、絶縁層を挟んで、シールド層７０のみが存在している。したがって、寄生容量は図１０の場合よりもさらに低減することが出来る。シールド層７０の構成は図１０で説明したのと同様である。
図１２は、実施例２の第３の形態を示す断面図である。図１２が図１０と異なる点は、ＬＴＰＳ１０２の下に遮光膜７１が形成されていることである。ＬＴＰＳ１０２についても、ＴＦＴ基板１００における帯電の影響を受ける。また、ＬＴＰＳ１０２についても、背面からの光による光電流が発生する。図１２は、ＬＴＰＳ１０２についても、ＴＦＴ基板１００に発生する電荷に対するシールド効果と遮光効果を兼ねたシールド層７１を形成している。
図１２において、シールド層７１の幅は、ＬＴＰＳ１０２のチャネルを下からカバーする程度の面積に形成されている。チャネル部分のシールドとチャネル部分の遮光効果のためである。一方、平面で視た場合、シールド層７１と、ＬＴＰＳのドレイン１０２１およびソース１０２１との重複は小さくし、寄生容量の発生を防止している。
図１３は、実施例２の第４の形態を示す断面図である。図１３が図１１と異なる点は、ＬＴＰＳ１０２の下に遮光膜７１が形成されていることである。その他の構成は図１１と同じである。図１３における遮光膜７１の構成は、図１２で説明した遮光膜７１の構成と同じである。図１３の構成によって、ＴＦＴ基板１００における帯電の影響を酸化物半導体１０７に対してのみでなく、ＬＴＰＳ１０２に対しても軽減することが出来る。
実施例１及び２は有機ＥＬ表示装置について本発明を適用した場合である。本発明は、液晶表示装置についても適用することが出来る。すなわち、ポリイミド等の樹脂基板を使用することによって、フレキシブル表示装置とすることは液晶表示装置についても行われるからである。
但し、液晶表示装置は、画素領域においては、有機ＥＬ表示装置におけるような駆動トランジスタは存在せず、スイッチングＴＦＴのみが存在する。しかし、スイッチングＴＦＴにおいても、ポリイミドの帯電の影響は受ける。すなわち、ポリイミドが帯電することによって、スイッチングＴＦＴのスレッショルド電圧（閾値電圧）が影響を受け、これによって、画素に蓄積される映像信号の値が影響を受けるからである。
図１４は液晶表示装置の平面図である。図１４において、ＴＦＴ基板１００と対向基板２００がシール材４０によって接着し、内部に液晶が封入されている。ＴＦＴ基板１００と対向基板２００が重なっている部分に表示領域１０が形成されている。表示領域１０には走査線１１が横方向（ｘ方向）に延在し、縦方向（ｙ方向）に配列している。また、映像信号線１２が縦方向（ｙ方向）に延在し、横方向（ｘ方向）に配列している。走査線１１と映像信号線１２で囲まれた領域が画素１４になっている。
ＴＦＴ基板１００と対向基板２００が重なっていない部分が端子領域３０となっている。端子領域３０には、ドライバＩＣ３１が載置され、フレキシブル配線基板３２が接続している。
図１５は、本発明における液晶表示装置の画素部の断面図である。図１５に示すＴＦＴはスイッチングＴＦＴであるが、断面構成は図２の駆動ＴＦＴと同じである。すなわち、ＴＦＴはトップゲートで、半導体層１０７には酸化物半導体が用いられている。図１５において、有機パッシベーション膜１２０までは、図２と同じ構成である。
図１５において、有機パッシベーション膜１２０の上にはＩＴＯによってコモン電極１５０が平面状に形成され、コモン電極１５０を覆って容量絶縁膜１５１がＳｉＮによって形成されている。容量絶縁膜１５１の上にＩＴＯによって画素電極１５２が形成されている。画素電極１５２は櫛歯状の平面形状となっている。画素電極１５２を覆って液晶を初期配向させるための配向膜１５３が形成されている。
画素電極１５２に映像信号が印加されると、画素電極１５２とコモン電極１５０の間に矢印のような電気力線が発生して液晶分子３０１を回転させて画素における光の透過率を制御する。また、画素電極１５２とコモン電極１５０の間に容量絶縁膜１５１を挟んで保持容量が形成される。
図１５において、液晶層３００を挟んで対向基板２００が形成され、対向基板２００の内側にカラーフィルタ２０１とブラックマトリクス２０２が形成されている。カラーフィルタ２０１とブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成され、オーバーコート膜２０３を覆って配向膜２０４が形成されている。
図１５において、ＴＦＴ基板１００および対向基板２００はポリイミド等の樹脂で形成されている。製造工程においては、ポリイミドで形成されたＴＦＴ基板１００はガラス基板の上に形成されるが、液晶表示装置が完成した後、レーザアブレーション等によってガラス基板は除去されている。
図１５におけるゲート電極１０９には、走査線１１と同じ電位が印加される。図１６は図１５に示すようなトップゲートの場合のＴＦＴにおいて、走査線に印加される電圧を示す図である。図１６において、ＶＧＴはゲート電圧であり、ＧＮＤはグラウンド電位であり、Ｖcomはコモン電極の電位である。ＳＩＧは映像信号のレベルを示すが、これはゲート電極に印加されるわけではない。図１６に示すように、ゲート電極、すなわち走査線は選択された時のみ、＋９Ｖの電圧になるが、殆どの時間は−８Ｖが印加されている。したがって、ポリイミド基板に実施例１で説明したような電荷が誘起される。
この電荷は、スイッチングＴＦＴの閾値電圧を変化させる。閾値電圧が変化するということは、輝度の再現性に影響を与えることである。したがって、実施例１で説明したようなポリイミドを用いることによって、走査線によって誘起される電荷の量を抑えることが出来、これに起因する輝度変動を抑えることが出来る。つまり、本発明は、液晶表示装置にも適用することが出来る。
なお、本実施例では、走査線電位による影響を、液晶表示装置を用いて説明したが、走査線電位の影響は有機ＥＬ表示装置においても同様である。
また、液晶表示装置についても、ハイブリッド構成とすることによって、酸化物半導体を用いたＴＦＴと、ＬＴＰＳを用いたＴＦＴの特徴を生かした構成とすることが出来る。すなわち、画素領域には酸化物半導体を用いて、リーク電流が小さく、画素電極の電位変動の小さい構成とする。また、周辺駆動回路には、移動度の大きいＬＴＰＳを用いたＴＦＴを配置することによって、高性能な駆動回路を形成することが出来る。そして、このような液晶表示装置についても、本発明を適用することによって、基板におけるチャージアップの影響を軽減し、安定した特性を有する液晶表示装置を実現することが出来る。
１０…表示領域、 １１…走査線、 １２…映像信号線、 １３…電源線、 １４…画素、 ２０…周辺駆動回路、 ２１…電流供給領域、 ３０…端子領域、 ３１…ドライバＩＣ、 ３２…フレキシブル配線基板、 ４０…シール材、 ５０…シールド層、 ６０…シールド層（第３ゲート電極）、 ７０…金属シールド層、 ７１…ＬＴＰＳ用金属シールド層、 ９０…ガラス基板、 １００…ＴＦＴ基板、 １０１…下地膜、 １０２…ＬＴＰＳ半導体層、 １０３…第１ゲート絶縁膜、 １０４…第１ゲート電極、 １０５…第１層間絶縁膜、 １０６…第２層間絶縁膜、 １０７…酸化物半導体、 １０８…第２ゲート絶縁膜、 １０９…第２ゲート電極、 １１０…第３層間絶縁膜、 １１１…第１ドレイン電極、 １１２…第１ソース電極、 １１３…第２ドレイン電極バンク、 １１４…第２ソース電極、 １２０…有機パッシベーション膜、 １２１…下部電極、 １２２…バンク、 １２３…有機ＥＬ層、 １２４…上部電極、 １２５…保護層、 １２６…粘着材、 １２７…円偏光板、 １３０…スルーホール、 １３１…スルーホール、 １３２…スルーホール、 １５０…コモン電極、 １５１…容量絶縁膜、 １５２…画素電極、 １５３…配向膜、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０３…オーバーコート膜、 ２０４…配向膜、 ３００…液晶層、 ３０１…液晶分子、 ４００…レジスト、 ５００…帯電、 １０２１…ドレイン、 １０２２…ソース、 １０７１…ドレイン、 １０２２…ソース、 １２１１…反射電極、 １２１２…アノード、 Ｔ１…駆動トランジスタ、 Ｔ２…スイッチングトランジスタ、 Ｃｓ…蓄積容量、 ＥＬ…有機ＥＬ層

Claims (20)

  1. 樹脂で形成された基板上に酸化物半導体によって形成された第１のＴＦＴと第１のポリシリコンによって形成された第２のＴＦＴを有する表示装置であって、
    前記第１のＴＦＴと前記第２のＴＦＴは平面で視て重ならない場所に形成され、
    前記第２のＴＦＴは前記第１のＴＦＴよりも、断面で視て、前記基板に近く形成され、
    前記酸化物半導体と前記基板の間には、前記第１のポリシリコンと同じ材料で形成され、前記第１のポリシリコンが形成されているのと同じ層の上に形成された第２のポリシリコンが存在していることを特徴とする表示装置。
  2. 前記第２のポリシリコンの前記酸化物半導体のチャネル長方向の長さは、前記酸化物半導体のチャネル長方向の長さよりも大きいことを特徴とする請求項１に記載の表示装置。
  3. 前記第２のポリシリコンの前記酸化物半導体のチャネル幅方向の幅は、前記酸化物半導体のチャネル幅方向の幅よりも大きいことを特徴とする請求項１に記載の表示装置。
  4. 前記酸化物半導体の下層には、絶縁膜を挟んで、前記第２のＴＦＴのゲート電極と同じ材料で同じ層の上に形成された金属層が形成され、
    前記金属層の前記酸化物半導体のチャネル長方向の長さは、前記酸化物半導体の前記チャネル長方向の長さよりも小さいことを特徴とする請求項１に記載の表示装置。
  5. 前記酸化物半導体の下層には、絶縁膜を挟んで、前記第２のＴＦＴのゲート電極と同じ材料で同じ層の上に形成された金属層が形成され、
    前記金属層の前記酸化物半導体のチャネル長方向の長さは、前記第２のポリシリコンの前記チャネル長方向の長さよりも小さいことを特徴とする請求項１に記載の表示装置。
  6. 前記酸化物半導体の下層には、絶縁膜を挟んで、前記第２のＴＦＴのゲート電極と同じ材料で同じ層の上に形成された金属層が形成され、
    前記金属層には、ゲート電位が供給されることを特徴とする請求項１に記載の表示装置。
  7. 前記酸化物半導体の下層には、絶縁膜を挟んで、前記第２のＴＦＴのゲート電極と同じ材料で同じ層の上に形成された金属層が形成され、
    前記金属層には、基準電位が供給されることを特徴とする請求項１に記載の表示装置。
  8. 前記第２のポリシリコンには基準電位が供給されることを特徴とする請求項１に記載の表示装置。
  9. 前記第１のＴＦＴはトップゲートであることを特徴とする請求項１に記載の表示装置。
  10. 前記第２のＴＦＴはトップゲートであることを特徴とする請求項１に記載の表示装置。
  11. 樹脂で形成された基板上に酸化物半導体によって形成された第１のＴＦＴを有する表示装置であって、
    平面で視て、前記酸化物半導体と重複した領域に、前記基板と接触して第１の導電膜が形成され、前記第１の導電膜の上に、無機材料からなる下地膜が形成され、
    前記酸化物半導体はチャネル長とチャネル幅を有し、
    前記第１の導電膜の前記チャネル長方向の長さは、前記酸化物半導体の前記チャネル長方向の長さよりも大きいことを特徴とする表示装置。
  12. 前記第１の導電膜の前記チャネル幅方向の幅は、前記酸化物半導体の前記チャネル幅方向の幅よりも大きいことを特徴とする請求項１１に記載の表示装置。
  13. 前記第１の導電膜は金属で形成されていることを特徴とする請求項１１に記載の表示装置。
  14. 前記第１の導電膜には基準電位が印加されていることを特徴とする請求項１１に記載の表示装置。
  15. 前記基板には、平面で視て、前記第１のＴＦＴとは重ならない場所にポリシリコンによる第２のＴＦＴが形成され、
    前記第２のＴＦＴは前記第１のＴＦＴよりも、断面で視て、前記基板に近く形成されていることを特徴とする請求項１１に記載の表示装置。
  16. 平面で視て、前記ポリシリコンと重複する部分を有し前記基板と前記下地膜の間には、第１の導電膜と同じ材料で形成された第２の導電膜が形成されていることを特徴とする請求項１１に記載の表示装置。
  17. 前記ポリシリコンは、チャネル長とチャネル幅を有し、
    前記第２の導電膜の前記チャネル長さ方向の長さは、前記ポリシリコンの前記チャネル長さ方向の長さよりも小さいことを特徴とする請求項１１に記載の表示装置。
  18. 前記第２の導電膜には基準電位が印加されることを特徴とする請求項１１に記載の表示装置。
  19. 前記酸化物半導体と前記下地膜の間には、前記第２のＴＦＴのゲート電極と同じ材料で、同じ層の上に形成された金属膜が形成され、
    前記金属膜の前記チャネル長さ方向の長さは、前記酸化物半導体の前記チャネル長さ方向の長さよりも小さいことを特徴とする請求項１５に記載の表示装置。
  20. 前記金属膜にはゲート電位が供給されることを特徴とする請求項１９に記載の表示装置。
JP2018003913A 2018-01-15 2018-01-15 表示装置 Active JP7085352B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018003913A JP7085352B2 (ja) 2018-01-15 2018-01-15 表示装置
CN201880086103.0A CN111587453B (zh) 2018-01-15 2018-12-04 显示装置
PCT/JP2018/044508 WO2019138734A1 (ja) 2018-01-15 2018-12-04 表示装置
US16/911,930 US20200326571A1 (en) 2018-01-15 2020-06-25 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018003913A JP7085352B2 (ja) 2018-01-15 2018-01-15 表示装置

Publications (2)

Publication Number Publication Date
JP2019124771A true JP2019124771A (ja) 2019-07-25
JP7085352B2 JP7085352B2 (ja) 2022-06-16

Family

ID=67219632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018003913A Active JP7085352B2 (ja) 2018-01-15 2018-01-15 表示装置

Country Status (4)

Country Link
US (1) US20200326571A1 (ja)
JP (1) JP7085352B2 (ja)
CN (1) CN111587453B (ja)
WO (1) WO2019138734A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021060058A1 (ja) * 2019-09-24 2021-04-01 東レ株式会社 樹脂膜、電子デバイス、樹脂膜の製造方法および電子デバイスの製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202204995A (zh) * 2020-03-20 2022-02-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR20210152083A (ko) * 2020-06-05 2021-12-15 삼성디스플레이 주식회사 표시 장치
CN112038325B (zh) * 2020-08-20 2022-08-23 武汉华星光电半导体显示技术有限公司 显示面板
US20220336676A1 (en) * 2020-09-18 2022-10-20 Chengdu Boe Optoelectronics Technology Co.,Ltd. Display substrate, display panel and display device
CN112289807A (zh) * 2020-10-27 2021-01-29 武汉华星光电半导体显示技术有限公司 一种oled显示面板
KR20220067659A (ko) * 2020-11-17 2022-05-25 삼성디스플레이 주식회사 표시 장치
CN112786670B (zh) * 2021-01-11 2022-07-29 武汉华星光电半导体显示技术有限公司 一种阵列基板、显示面板及阵列基板的制作方法
WO2022219449A1 (ja) * 2021-04-16 2022-10-20 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
CN114242736A (zh) * 2021-12-17 2022-03-25 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312398A (ja) * 1996-05-22 1997-12-02 Toyota Central Res & Dev Lab Inc 半導体装置およびその製造方法
JP2004327539A (ja) * 2003-04-22 2004-11-18 Seiko Epson Corp 半導体装置の製造方法及び半導体装置、並びにこれを備えた電気光学装置及び電子機器
JP2009135350A (ja) * 2007-12-03 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011048339A (ja) * 2009-08-25 2011-03-10 Samsung Mobile Display Co Ltd 有機発光表示装置及びその製造方法
US20150123084A1 (en) * 2013-11-05 2015-05-07 Samsung Display Co., Ltd. Thin film transistor array substrate, organic light-emitting display apparatus and method of manufacturing the thin film transistor array substrate
WO2016067154A1 (ja) * 2014-10-29 2016-05-06 株式会社半導体エネルギー研究所 表示素子、表示装置、または電子機器
JP2016534390A (ja) * 2013-08-26 2016-11-04 アップル インコーポレイテッド シリコン薄膜トランジスタ及び半導体酸化物薄膜トランジスタを有するディスプレイ
JP2017505457A (ja) * 2014-01-21 2017-02-16 アップル インコーポレイテッド 底部シールドを有する有機発光ダイオードディスプレイ
JP2017143255A (ja) * 2016-02-05 2017-08-17 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP2017143239A (ja) * 2015-08-04 2017-08-17 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作成方法
JP2017208473A (ja) * 2016-05-19 2017-11-24 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521275B1 (ko) * 2003-06-16 2005-10-13 삼성에스디아이 주식회사 씨모스 박막 트래지스터 및 이를 사용한 디스플레이디바이스
US20080150013A1 (en) * 2006-12-22 2008-06-26 Alpha & Omega Semiconductor, Ltd Split gate formation with high density plasma (HDP) oxide layer as inter-polysilicon insulation layer
KR20120037838A (ko) * 2010-10-12 2012-04-20 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자소자
CN102709184B (zh) * 2011-05-13 2016-08-17 京东方科技集团股份有限公司 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板
CN103268876B (zh) * 2012-09-27 2016-03-30 厦门天马微电子有限公司 静电释放保护电路、显示面板和显示装置
KR102141557B1 (ko) * 2013-12-26 2020-08-05 엘지디스플레이 주식회사 어레이 기판
KR102325191B1 (ko) * 2015-01-05 2021-11-10 삼성디스플레이 주식회사 표시 장치
CN204479880U (zh) * 2015-02-28 2015-07-15 厦门天马微电子有限公司 一种彩膜基板及液晶显示装置
CN106876412A (zh) * 2017-03-15 2017-06-20 厦门天马微电子有限公司 一种阵列基板以及制作方法
CN107204345B (zh) * 2017-05-23 2019-08-13 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN107316873B (zh) * 2017-07-19 2020-03-10 武汉天马微电子有限公司 一种阵列基板及显示装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312398A (ja) * 1996-05-22 1997-12-02 Toyota Central Res & Dev Lab Inc 半導体装置およびその製造方法
JP2004327539A (ja) * 2003-04-22 2004-11-18 Seiko Epson Corp 半導体装置の製造方法及び半導体装置、並びにこれを備えた電気光学装置及び電子機器
JP2009135350A (ja) * 2007-12-03 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011048339A (ja) * 2009-08-25 2011-03-10 Samsung Mobile Display Co Ltd 有機発光表示装置及びその製造方法
JP2016534390A (ja) * 2013-08-26 2016-11-04 アップル インコーポレイテッド シリコン薄膜トランジスタ及び半導体酸化物薄膜トランジスタを有するディスプレイ
US20150123084A1 (en) * 2013-11-05 2015-05-07 Samsung Display Co., Ltd. Thin film transistor array substrate, organic light-emitting display apparatus and method of manufacturing the thin film transistor array substrate
JP2017505457A (ja) * 2014-01-21 2017-02-16 アップル インコーポレイテッド 底部シールドを有する有機発光ダイオードディスプレイ
WO2016067154A1 (ja) * 2014-10-29 2016-05-06 株式会社半導体エネルギー研究所 表示素子、表示装置、または電子機器
JP2017143239A (ja) * 2015-08-04 2017-08-17 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作成方法
JP2017143255A (ja) * 2016-02-05 2017-08-17 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP2017208473A (ja) * 2016-05-19 2017-11-24 株式会社ジャパンディスプレイ 表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021060058A1 (ja) * 2019-09-24 2021-04-01 東レ株式会社 樹脂膜、電子デバイス、樹脂膜の製造方法および電子デバイスの製造方法
CN114341270A (zh) * 2019-09-24 2022-04-12 东丽株式会社 树脂膜、电子器件、树脂膜的制造方法及电子器件的制造方法
CN114341270B (zh) * 2019-09-24 2024-03-08 东丽株式会社 树脂膜、电子器件、树脂膜的制造方法及电子器件的制造方法

Also Published As

Publication number Publication date
US20200326571A1 (en) 2020-10-15
WO2019138734A1 (ja) 2019-07-18
CN111587453A (zh) 2020-08-25
JP7085352B2 (ja) 2022-06-16
CN111587453B (zh) 2023-04-04

Similar Documents

Publication Publication Date Title
WO2019138734A1 (ja) 表示装置
US10317763B2 (en) Display device
JP7370375B2 (ja) 表示装置及び半導体装置
KR102141557B1 (ko) 어레이 기판
JP5685805B2 (ja) 半導体装置、半導体装置の製造方法、および電子機器
US10439010B2 (en) Display device
WO2019146264A1 (ja) 表示装置及びその製造方法
US8835929B2 (en) Pixel structure and thin film transistor
TWI575732B (zh) 畫素結構及其顯示面板
KR102089244B1 (ko) 더블 게이트형 박막 트랜지스터 및 이를 포함하는 유기 발광 다이오드 표시장치
CN104350533A (zh) 薄膜半导体基板、发光面板以及薄膜半导体基板的制造方法
US20240046861A1 (en) Display panel and mobile terminal
JP7250558B2 (ja) 表示装置及び半導体装置
US9123820B2 (en) Thin film transistor including semiconductor oxide layer having reduced resistance regions
JP2017201665A (ja) 表示装置
US11374025B2 (en) Display device and manufacturing method thereof
US20080073686A1 (en) Thin-Film Transistor Array and Method for Manufacturing the Same
US10409126B2 (en) Thin film transistor unaffected by light and display apparatus having the same
JP2019040026A (ja) 表示装置
JP2015170642A (ja) 表示装置
JP2006058730A (ja) 表示装置
KR20100049384A (ko) 유기전계 발광소자용 어레이 기판
US20230402468A1 (en) Display apparatus
WO2019077836A1 (ja) 表示装置
WO2019171815A1 (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220606

R150 Certificate of patent or registration of utility model

Ref document number: 7085352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150