CN112786670B - 一种阵列基板、显示面板及阵列基板的制作方法 - Google Patents

一种阵列基板、显示面板及阵列基板的制作方法 Download PDF

Info

Publication number
CN112786670B
CN112786670B CN202110029637.3A CN202110029637A CN112786670B CN 112786670 B CN112786670 B CN 112786670B CN 202110029637 A CN202110029637 A CN 202110029637A CN 112786670 B CN112786670 B CN 112786670B
Authority
CN
China
Prior art keywords
layer
wire
metal layer
auxiliary
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110029637.3A
Other languages
English (en)
Other versions
CN112786670A (zh
Inventor
张向向
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110029637.3A priority Critical patent/CN112786670B/zh
Publication of CN112786670A publication Critical patent/CN112786670A/zh
Application granted granted Critical
Publication of CN112786670B publication Critical patent/CN112786670B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板、显示面板及阵列基板的制作方法。阵列基板包括基层、第一金属层、第二金属层以及非晶硅层；第一金属层具有至少一电容电极走线；第一金属层设于基层上；第二金属层具有至少一栅极走线；第二金属层设于第一金属层的上方，栅极走线与电容电极走线正对设置形成电容；非晶硅层具有至少一有源走线，有源走线设于栅极走线的上方。本发明通过在基层的内部设置第一金属层作为屏蔽层，屏蔽层中的电容电极走线对于栅极形成电容，可通过电路电容减小基层对薄膜晶体管沟道的影响。同时，进一步设置复位电路结构，与屏蔽层电性连接，用于接通一复位电压消除置于有源层界面处的电荷，进一步改善薄膜晶体管的可靠性。

Description

一种阵列基板、显示面板及阵列基板的制作方法
技术领域
本发明涉及显示技术邻域，特别涉及一种阵列基板、显示面板及阵列基板的制作方法。
背景技术
目前用于电子产品的屏幕屏占比愈来愈大，全面屏已成为人们追逐的趋势。手机的四个边框位置都是采用无边框，力求提升手机的可视角度更大，让手机的看上去更有科技感，另外同样机身正面的面积可以容纳更大的屏幕，对于视觉体验有着显著的提升。
其中，有机发光二极管(Organic Light Emitting Diode，简称OLED)显示技术与传统的液晶显示器(Liquid Crystal Display，简称LCD)不同，采用有机发光材料，无需设置背光模组，是一种电流驱动型装置。OLED通常采用柔性聚酰亚胺材料制作衬底层，使用化学气相沉积(CVD)以及物理气相沉积(PVD)成膜形成薄膜晶体管(Thin Film Transistor，简称TFT)，这使得OLED显示屏幕可以做得更轻更薄，且OLED显示屏幕可视角度更大。但是聚酰亚胺由于材料特性原因，对薄膜晶体管的沟道又会产生各种效应，最明显的影响是衬底层内的电荷引起的背沟道效应(Back Channel Effect)，这些效应直接影响薄膜晶体管的可靠性。
发明内容
本发明提供了一种阵列基板、显示面板及阵列基板的制作方法以解决现有技术中聚酰亚胺构成的衬底层内的电荷引起的背沟道效应直接影响薄膜晶体管的可靠性的技术问题。
解决上述问题的技术方案是，本发明提供了一种阵列基板，包括基层、第一金属层、第二金属层以及非晶硅层；所述第一金属层具有至少一电容电极走线；所述第一金属层设于所述基层上；所述第二金属层具有至少一栅极走线；所述第二金属层设于所述第一金属层的上方，所述栅极走线与所述电容电极走线正对设置形成电容；所述非晶硅层具有至少一有源走线，所述有源走线设于所述栅极走线的上方。
进一步地，所述阵列基板还包括缓冲层、栅极绝缘层、第三金属层、层间绝缘层、接线层、像素定义层以及支撑层；所述缓冲层，设于所述基层上并完全覆盖所述第一金属层；所述第二金属层设于所述缓冲层上；所述栅极绝缘层设于所述缓冲层上并完全覆盖所述第二金属层；所述非晶硅层设于所述栅极绝缘层上；所述第三金属层设于所述缓冲层上；所述第三金属层具有至少一源漏极走线，所述源漏极走线设于所述有源走线上；所述层间绝缘层，设于所述栅极绝缘层上并完全覆盖所述第三金属层；所述接线层设于所述层间绝缘层上；所述接线层具有至少一阳极走线，所述阳极走线与所述源漏极走线电连接；所述像素定义层设于所述接线层上；所述支撑层设于所述像素定义层上。
进一步地，所述基层包括玻璃基板、柔性衬底层以及阻隔层；所述柔性衬底层设于所述玻璃基板上；所述阻隔层设于所述柔性衬底层上。
进一步地，所述第一金属层中还包括至少一第一辅助走线；所述第一辅助走线之间相互电连接；所述缓冲层中设有第一过孔；所述非晶硅层中还包括至少一第二辅助走线，所述第二辅助走线与所述第一辅助走线对应设置；所述第二辅助走线中设有第二过孔，所述第二过孔对应贯穿至所述缓冲层的表面并裸露所述第一过孔；所述第三金属层中还包括至少一第三辅助走线，所述第三辅助走线覆盖在所述第二辅助走线的表面并延伸至所述第二过孔的内表面，且穿过所述第一过孔与所述第一辅助走线电连接；所述层间绝缘层中设有第三过孔，所述第三过孔与所述第二过孔的边缘对应设置；所述接线层中还包括至少一第四辅助走线，所述第四辅助走线穿过所述第三过孔与所述第三辅助走线电连接；所述第四辅助走线用于接入一复位电压以消除置于所述基层与所述缓冲层界面处的电荷以及所述缓冲层与所述栅极绝缘层界面处的电荷。
进一步地，所述第二金属层还包括换线走线，所述换线走线与所述栅极走线设于同一层且电性连接。
本发明还提供一种阵列基板的制作方法，包括步骤：
在一基层上制作第一金属层，所述第一金属层具有至少一电容电极走线；
在所述第一金属层的上方制作第二金属层，所述第二金属层具有至少一栅极走线；所述栅极走线与所述电容电极走线正对设置形成电容；以及
在所述栅极走线的上方制作非晶硅层，所述非晶硅层具有至少一有源走线。
进一步地，所述阵列基板的制作方法还包括步骤：
在所述基层上制作缓冲层，所述缓冲层完全覆盖所述第一金属层；所述第二金属层设于所述缓冲层上；
在所述缓冲层上制作栅极绝缘层，所述栅极绝缘层完全覆盖所述第二金属层；所述非晶硅层设于所述栅极绝缘层上；
在所述非晶硅层上制作第三金属层；所述第三金属层具有至少一源漏极走线，所述源漏极走线设于所述有源走线上；
在所述栅极绝缘层上制作层间绝缘层，所述层间绝缘层完全覆盖所述第三金属层；
在所述层间绝缘层上制作接线层；所述接线层具有至少一阳极走线，所述阳极走线与所述源漏极走线电连接；
在所述接线层上制作像素定义层；以及
在所述像素定义层上制作支撑层。
进一步地，在制作所述第一金属层时，所述第一金属层中还包括至少一第一辅助走线；所述第一辅助走线之间相互电连接；在制作所述缓冲层时，所述缓冲层中设有第一过孔；在制作所述非晶硅层时，所述非晶硅层中还包括至少一第二辅助走线，所述第二辅助走线与所述第一辅助走线对应设置；所述第二辅助走线中设有第二过孔，所述第二过孔对应贯穿至所述缓冲层的表面并裸露所述第一过孔；在制作所述第三金属层时，所述第三金属层中还包括至少一第三辅助走线，所述第三辅助走线覆盖在所述第二辅助走线的表面并延伸至所述第二过孔的内表面，且穿过所述第一过孔与所述第一辅助走线电连接；在制作所述层间绝缘层时，所述层间绝缘层中设有第三过孔，所述第三过孔与所述第二过孔的边缘对应设置；在制作所述接线层时，所述接线层中还包括至少一第四辅助走线，所述第四辅助走线穿过所述第三过孔与所述第三辅助走线电连接；所述第四辅助走线用于接入一复位电压以消除置于所述基层与所述缓冲层界面处的电荷以及所述缓冲层与所述栅极绝缘层界面处的电荷。
进一步地，在制作所述第二金属层时，所述第二金属层还包括换线走线，所述换线走线与所述栅极走线设于同一层且电性连接。
本发明还提供一种显示面板，包括前文所述的阵列基板。
本发明的有益效果是，提供了一种阵列基板、显示面板及阵列基板的制作方法，通过在基层的内部设置第一金属层作为屏蔽层，屏蔽层中的电容电极走线对于栅极形成电容，并将栅极形成于有源层下方，可通过电路电容减小基层对薄膜晶体管沟道的影响。同时，进一步设置复位电路结构，与所述屏蔽层电性连接，用于接通一复位电压消除置于所述有源层界面处的电荷，进一步改善薄膜晶体管的可靠性。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本发明实施例中的显示面板的截面结构示意图。
图2为本发明实施例中的显示面板的制作方法流程图。
附图中的标识如下：
基层1，第一金属层2，缓冲层3，
第二金属层4，栅极绝缘层5，非晶硅层6，
第三金属层7，层间绝缘层8，接线层9，
像素定义层10，支撑层11，电容电极走线21，
第一辅助走线22，第一过孔31，第二过孔32，
第三过孔33，栅极走线41，换线走线42，
有源走线61，第二辅助走线62，源漏极走线71，
第三辅助走线72，阳极走线91，第四辅助走线92，
阵列基板100，玻璃基板111，柔性衬底层112，
阻隔层113。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是附图中的方向，本文所使用的方向用语是用来解释和说明本发明，而不是用来限定本发明的保护范围。当某些组件，被描述为“在”另一组件“上”时，所述组件可以直接置于所述另一组件上；也可以存在一中间组件，所述组件置于所述中间组件上，且所述中间组件置于另一组件上。
如图1所示，本发明实施例中提供了一种阵列基板100，包括基层1、第一金属层2、缓冲层3、第二金属层4、栅极绝缘层5、非晶硅层6、第三金属层7、层间绝缘层8、接线层9、像素定义层10以及支撑层11。
具体地讲，所述第一金属层2具有至少一电容电极走线21；所述第一金属层2设于所述基层1上；所述缓冲层3设于所述基层1上并完全覆盖所述第一金属层2；所述第二金属层4设于所述缓冲层3上；所述第二金属层4具有至少一栅极走线41；所述第二金属层4设于所述第一金属层2的上方，所述栅极走线41与所述电容电极走线21正对设置形成电容；所述栅极绝缘层5设于所述缓冲层3上并完全覆盖所述第二金属层4；所述非晶硅层6设于所述栅极绝缘层5上；所述非晶硅层6具有至少一有源走线61，所述有源走线61设于所述栅极走线41的上方；所述第三金属层7设于所述缓冲层3上；所述第三金属层7具有至少一源漏极走线71，所述源漏极走线71设于所述有源走线61上；所述层间绝缘层8，设于所述栅极绝缘层5上并完全覆盖所述第三金属层7；所述接线层9设于所述层间绝缘层8上；所述接线层9具有至少一阳极走线91，所述阳极走线91与所述源漏极走线71电连接；所述像素定义层10设于所述接线层9上；所述支撑层11设于所述像素定义层10上。
本实施例中，所述基层1包括玻璃基板111、柔性衬底层112以及阻隔层113；所述柔性衬底层112设于所述玻璃基板111上；所述阻隔层113设于所述柔性衬底层112上。
本实施例中，所述第一金属层2中还包括至少一第一辅助走线22；所述第一辅助走线22之间相互电连接；所述缓冲层3中设有第一过孔31；所述非晶硅层6中还包括至少一第二辅助走线62，所述第二辅助走线62与所述第一辅助走线22对应设置；所述第二辅助走线62中设有第二过孔32，所述第二过孔32对应贯穿至所述缓冲层3的表面并裸露所述第一过孔31；所述第三金属层7中还包括至少一第三辅助走线72，所述第三辅助走线72覆盖在所述第二辅助走线62的表面并延伸至所述第二过孔32的内表面，且穿过所述第一过孔31与所述第一辅助走线22电连接；所述层间绝缘层8中设有第三过孔33，所述第三过孔33与所述第二过孔32的边缘对应设置；所述接线层9中还包括至少一第四辅助走线92，所述第四辅助走线92穿过所述第三过孔33与所述第三辅助走线72电连接。所述第一辅助走线22、所述第二辅助走线62、所述第三辅助走线72、所述第四辅助走线92相互电连接构成一个复位电路结构；所述第四辅助走线92用于接入一复位电压以消除置于所述基层1与所述缓冲层3界面处的电荷以及所述缓冲层3与所述栅极绝缘层5界面处的电荷。
本实施例中，所述第二金属层4还包括换线走线42，所述换线走线42与所述栅极走线41设于同一层且电性连接。
如图2所示，本发明还提供一种阵列基板的制作方法，包括步骤S1-S10：
S1、制作第一金属层步骤，在一基层1上制作第一金属层2，所述第一金属层2具有至少一电容电极走线21；
S2、制作缓冲层步骤，在所述基层1上制作缓冲层3，所述缓冲层3完全覆盖所述第一金属层2；所述缓冲层3的材质包括氮化物半导体；
S3、制作第二金属层步骤，在所述第一金属层2的上方的所述缓冲层3上制作第二金属层4，所述第二金属层4具有至少一栅极走线41；所述栅极走线41与所述电容电极走线21正对设置形成电容；
S4、制作栅极绝缘层步骤，在所述缓冲层3上制作栅极绝缘层5，所述栅极绝缘层5完全覆盖所述第二金属层4；所述栅极绝缘层5的材质包括氧化物半导体；
S5、制作非晶硅层步骤，在所述栅极走线41的上方的所述栅极绝缘层5上制作非晶硅层6，所述非晶硅层6具有至少一有源走线61。其中所述有源走线61通过对所述非晶硅层6利用IMP离子植入形成，所述有源走线61的中部为沟道，所述非晶硅层6的材质优选为多晶硅；
S6、制作第三金属层步骤，在所述非晶硅层6上制作第三金属层7；所述第三金属层7具有至少一源漏极走线71，所述源漏极走线71设于所述有源走线61上；
S7、制作层间绝缘层步骤，在所述栅极绝缘层5上制作层间绝缘层8，所述层间绝缘层8完全覆盖所述第三金属层7；
S8、制作接线层步骤，在所述层间绝缘层8上制作接线层9；所述接线层9具有至少一阳极走线91，所述阳极走线91与所述源漏极走线71电连接；
S9、制作像素定义层步骤，在所述接线层9上制作像素定义层10；以及
S10、制作支撑层步骤，在所述像素定义层10上制作支撑层11。
本实施例中，在制作所述第一金属层2时，所述第一金属层2中还包括至少一第一辅助走线22；所述第一辅助走线22之间相互电连接；在制作所述缓冲层3时，所述缓冲层3中设有第一过孔31；在制作所述非晶硅层6时，所述非晶硅层6中还包括至少一第二辅助走线62，所述第二辅助走线62与所述第一辅助走线22对应设置；所述第二辅助走线62中设有第二过孔32，所述第二过孔32对应贯穿至所述缓冲层3的表面并裸露所述第一过孔31；形成所述第一过孔31及第二过孔32的方式为干法刻蚀；在制作所述第三金属层7时，所述第三金属层7中还包括至少一第三辅助走线72，所述第三辅助走线72覆盖在所述第二辅助走线62的表面并延伸至所述第二过孔32的内表面，且穿过所述第一过孔31与所述第一辅助走线22电连接；在制作所述层间绝缘层8时，所述层间绝缘层8中设有第三过孔33，所述第三过孔33与所述第二过孔32的边缘对应设置；在制作所述接线层9时，所述接线层9中还包括至少一第四辅助走线92，所述第四辅助走线92穿过所述第三过孔33与所述第三辅助走线72电连接。所述第一辅助走线22、所述第二辅助走线62、所述第三辅助走线72、所述第四辅助走线92相互电连接构成一个复位电路结构；所述第四辅助走线92用于接入一复位电压以消除置于所述基层1与所述缓冲层3界面处的电荷以及所述缓冲层3与所述栅极绝缘层5界面处的电荷。
本实施例中，在制作所述第二金属层4时，所述第二金属层4还包括换线走线42，所述换线走线42与所述栅极走线41设于同一层且电性连接。
基于同样的发明构思，本公开实施例提供一种显示面板，该显示面板包括由以上实施例所提供的阵列基板100。本公开实施例中的显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例提供的显示面板的工作原理，与前述阵列基板100的实施例工作原理一致，具体结构关系及工作原理参见前述阵列基板100实施例，此处不再赘述。
本发明的有益效果是，提供了一种阵列基板、显示面板及阵列基板的制作方法，通过在基层的内部设置第一金属层作为屏蔽层，屏蔽层中的电容电极走线对于栅极形成电容，并将栅极形成于有源层下方，可通过电路电容减小基层对薄膜晶体管沟道的影响。同时，进一步设置复位电路结构，与所述屏蔽层电性连接，用于接通一复位电压消除置于所述有源层界面处的电荷，进一步改善薄膜晶体管的可靠性。
以上对本申请实施例所提供的一种阵列基板、显示面板及阵列基板的制作方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (6)

1.一种阵列基板，其特征在于，包括：
基层；
第一金属层，具有至少一电容电极走线；所述第一金属层设于所述基层上；
第二金属层，具有至少一栅极走线；所述第二金属层设于所述第一金属层的上方，所述栅极走线与所述电容电极走线正对设置形成电容；以及
非晶硅层，具有至少一有源走线，所述有源走线设于所述栅极走线的上方；
缓冲层，设于所述基层上并完全覆盖所述第一金属层；所述第二金属层设于所述缓冲层上；
栅极绝缘层，设于所述缓冲层上并完全覆盖所述第二金属层；所述非晶硅层设于所述栅极绝缘层上；
第三金属层，设于所述缓冲层上；所述第三金属层具有至少一源漏极走线，所述源漏极走线设于所述有源走线上；
层间绝缘层，设于所述栅极绝缘层上并完全覆盖所述第三金属层；
接线层，设于所述层间绝缘层上；所述接线层具有至少一阳极走线，所述阳极走线与所述源漏极走线电连接；
像素定义层，设于所述接线层上；以及
支撑层，设于所述像素定义层上；
所述第一金属层中还包括至少一第一辅助走线；所述第一辅助走线之间相互电连接；
所述缓冲层中设有第一过孔；
所述非晶硅层中还包括至少一第二辅助走线，所述第二辅助走线与所述第一辅助走线对应设置；所述第二辅助走线中设有第二过孔，所述第二过孔对应贯穿至所述缓冲层的表面并裸露所述第一过孔；
所述第三金属层中还包括至少一第三辅助走线，所述第三辅助走线覆盖在所述第二辅助走线的表面并延伸至所述第二过孔的内表面，且穿过所述第一过孔与所述第一辅助走线电连接；
所述层间绝缘层中设有第三过孔，所述第三过孔与所述第二过孔的边缘对应设置；
所述接线层中还包括至少一第四辅助走线，所述第四辅助走线穿过所述第三过孔与所述第三辅助走线电连接；所述第四辅助走线用于接入一复位电压以消除置于所述基层与所述缓冲层界面处的电荷以及所述缓冲层与所述栅极绝缘层界面处的电荷。
2.根据权利要求1所述的阵列基板，其特征在于，所述基层包括：
玻璃基板；
柔性衬底层，设于所述玻璃基板上；以及
阻隔层，设于所述柔性衬底层上。
3.根据权利要求1所述的阵列基板，其特征在于，所述第二金属层还包括
换线走线，与所述栅极走线设于同一层且电性连接。
4.一种阵列基板的制作方法，其特征在于，包括步骤：
在一基层上制作第一金属层，所述第一金属层具有至少一电容电极走线；
在所述第一金属层的上方制作第二金属层，所述第二金属层具有至少一栅极走线；所述栅极走线与所述电容电极走线正对设置形成电容；以及
在所述栅极走线的上方制作非晶硅层，所述非晶硅层具有至少一有源走线；
在所述基层上制作缓冲层，所述缓冲层完全覆盖所述第一金属层；所述第二金属层设于所述缓冲层上；
在所述缓冲层上制作栅极绝缘层，所述栅极绝缘层完全覆盖所述第二金属层；所述非晶硅层设于所述栅极绝缘层上；
在所述非晶硅层上制作第三金属层；所述第三金属层具有至少一源漏极走线，所述源漏极走线设于所述有源走线上；
在所述栅极绝缘层上制作层间绝缘层，所述层间绝缘层完全覆盖所述第三金属层；
在所述层间绝缘层上制作接线层；所述接线层具有至少一阳极走线，所述阳极走线与所述源漏极走线电连接；
在所述接线层上制作像素定义层；以及
在所述像素定义层上制作支撑层；
在制作所述第一金属层时，所述第一金属层中还包括至少一第一辅助走线；所述第一辅助走线之间相互电连接；
在制作所述缓冲层时，所述缓冲层中设有第一过孔；
在制作所述非晶硅层时，所述非晶硅层中还包括至少一第二辅助走线，所述第二辅助走线与所述第一辅助走线对应设置；所述第二辅助走线中设有第二过孔，所述第二过孔对应贯穿至所述缓冲层的表面并裸露所述第一过孔；
在制作所述第三金属层时，所述第三金属层中还包括至少一第三辅助走线，所述第三辅助走线覆盖在所述第二辅助走线的表面并延伸至所述第二过孔的内表面，且穿过所述第一过孔与所述第一辅助走线电连接；
在制作所述层间绝缘层时，所述层间绝缘层中设有第三过孔，所述第三过孔与所述第二过孔的边缘对应设置；
在制作所述接线层时，所述接线层中还包括至少一第四辅助走线，所述第四辅助走线穿过所述第三过孔与所述第三辅助走线电连接；所述第四辅助走线用于接入一复位电压以消除置于所述基层与所述缓冲层界面处的电荷以及所述缓冲层与所述栅极绝缘层界面处的电荷。
5.根据权利要求4所述的阵列基板的制作方法，其特征在于，
在制作所述第二金属层时，所述第二金属层还包括换线走线，所述换线走线与所述栅极走线设于同一层且电性连接。
6.一种显示面板，其特征在于，包括如权利要求1-3中任一项所述的阵列基板。
CN202110029637.3A 2021-01-11 2021-01-11 一种阵列基板、显示面板及阵列基板的制作方法 Active CN112786670B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110029637.3A CN112786670B (zh) 2021-01-11 2021-01-11 一种阵列基板、显示面板及阵列基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110029637.3A CN112786670B (zh) 2021-01-11 2021-01-11 一种阵列基板、显示面板及阵列基板的制作方法

Publications (2)

Publication Number Publication Date
CN112786670A CN112786670A (zh) 2021-05-11
CN112786670B true CN112786670B (zh) 2022-07-29

Family

ID=75756438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110029637.3A Active CN112786670B (zh) 2021-01-11 2021-01-11 一种阵列基板、显示面板及阵列基板的制作方法

Country Status (1)

Country Link
CN (1) CN112786670B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745325B (zh) * 2021-08-26 2023-09-26 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法、移动终端
CN113745253B (zh) * 2021-09-06 2022-11-08 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN114171574B (zh) * 2021-12-08 2023-05-09 武汉华星光电半导体显示技术有限公司 显示面板
CN114512548A (zh) * 2022-02-25 2022-05-17 武汉华星光电半导体显示技术有限公司 薄膜晶体管、oled显示面板

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000352941A (ja) * 1999-06-14 2000-12-19 Sony Corp 表示装置
JP2004126139A (ja) * 2002-10-01 2004-04-22 Hitachi Displays Ltd 表示装置
CN101075053A (zh) * 2006-05-18 2007-11-21 株式会社日立显示器 图像显示装置
CN102918577A (zh) * 2010-06-03 2013-02-06 夏普株式会社 显示装置
CN102933960A (zh) * 2010-06-03 2013-02-13 夏普株式会社 离子传感器、显示装置、离子传感器驱动方法和离子浓度计算方法
CN107871472A (zh) * 2016-09-26 2018-04-03 株式会社日本显示器 显示装置
CN109300917A (zh) * 2018-09-30 2019-02-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN110429114A (zh) * 2019-07-23 2019-11-08 武汉华星光电半导体显示技术有限公司 显示面板的制备方法、显示面板及显示装置
CN110993666A (zh) * 2019-12-09 2020-04-10 武汉华星光电半导体显示技术有限公司 一种显示面板及电子装置
CN111403452A (zh) * 2020-03-26 2020-07-10 武汉华星光电半导体显示技术有限公司 一种显示面板、显示模组及电子装置
CN111587453A (zh) * 2018-01-15 2020-08-25 株式会社日本显示器 显示装置
WO2020184533A1 (ja) * 2019-03-11 2020-09-17 株式会社ジャパンディスプレイ 表示装置及び半導体装置
CN111682033A (zh) * 2020-07-07 2020-09-18 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101722913B1 (ko) * 2008-09-12 2017-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US20160351119A1 (en) * 2014-02-06 2016-12-01 Joled Inc. Display apparatus
CN111710684A (zh) * 2020-06-10 2020-09-25 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000352941A (ja) * 1999-06-14 2000-12-19 Sony Corp 表示装置
JP2004126139A (ja) * 2002-10-01 2004-04-22 Hitachi Displays Ltd 表示装置
CN101075053A (zh) * 2006-05-18 2007-11-21 株式会社日立显示器 图像显示装置
CN102918577A (zh) * 2010-06-03 2013-02-06 夏普株式会社 显示装置
CN102933960A (zh) * 2010-06-03 2013-02-13 夏普株式会社 离子传感器、显示装置、离子传感器驱动方法和离子浓度计算方法
CN107871472A (zh) * 2016-09-26 2018-04-03 株式会社日本显示器 显示装置
CN111587453A (zh) * 2018-01-15 2020-08-25 株式会社日本显示器 显示装置
CN109300917A (zh) * 2018-09-30 2019-02-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
WO2020184533A1 (ja) * 2019-03-11 2020-09-17 株式会社ジャパンディスプレイ 表示装置及び半導体装置
CN110429114A (zh) * 2019-07-23 2019-11-08 武汉华星光电半导体显示技术有限公司 显示面板的制备方法、显示面板及显示装置
CN110993666A (zh) * 2019-12-09 2020-04-10 武汉华星光电半导体显示技术有限公司 一种显示面板及电子装置
CN111403452A (zh) * 2020-03-26 2020-07-10 武汉华星光电半导体显示技术有限公司 一种显示面板、显示模组及电子装置
CN111682033A (zh) * 2020-07-07 2020-09-18 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Also Published As

Publication number Publication date
CN112786670A (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
CN112786670B (zh) 一种阵列基板、显示面板及阵列基板的制作方法
US10367052B2 (en) Display panel and display device
US10254876B2 (en) Array substrate, fabricating method thereof and display device
US10325938B2 (en) TFT array substrate, method for manufacturing the same, and display device
CN111668237B (zh) 一种显示基板及其制备方法、驱动方法、显示装置
KR102089244B1 (ko) 더블 게이트형 박막 트랜지스터 및 이를 포함하는 유기 발광 다이오드 표시장치
US20230337483A1 (en) Array substrate and display panel
US11782547B2 (en) Display substrate and manufacturing method therefor, and display device
US20190181209A1 (en) Pixel structure, method for fabricating the same, and display device
CN109585367B (zh) 显示装置、显示面板、阵列基板及其制造方法
CN113270427A (zh) 一种显示基板及其制备方法、显示面板
CN215896392U (zh) 一种显示基板、显示面板
CN111834292B (zh) 一种显示基板及其制作方法、显示面板及显示装置
US20120270392A1 (en) Fabricating method of active device array substrate
US8497948B2 (en) Pixel structure and method for fabricating the same
US10784290B1 (en) Method of manufacturing array substrate and array substrate
CN100452412C (zh) 像素结构与制造方法及含像素结构的光电装置与制造方法
WO2022083354A1 (zh) 显示基板及其制作方法、显示装置
CN106856199B (zh) 显示面板及其制造方法
US11329074B2 (en) Array substrate, manufacturing method thereof, and display panel
KR20190117860A (ko) 표시 장치
US10062715B2 (en) TFT array substrate and manufacturing method thereof
CN112002739A (zh) 显示面板、显示屏及电子设备
US11462607B2 (en) Display substrate, method of manufacturing the same and display device
CN114326232A (zh) 阵列基板及其制造方法、显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant