CN109300917A - 一种阵列基板及其制备方法、显示面板 - Google Patents

一种阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN109300917A
CN109300917A CN201811163079.4A CN201811163079A CN109300917A CN 109300917 A CN109300917 A CN 109300917A CN 201811163079 A CN201811163079 A CN 201811163079A CN 109300917 A CN109300917 A CN 109300917A
Authority
CN
China
Prior art keywords
electrode
thin film
pattern
layer
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811163079.4A
Other languages
English (en)
Other versions
CN109300917B (zh
Inventor
方金钢
丁录科
刘军
程磊磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811163079.4A priority Critical patent/CN109300917B/zh
Publication of CN109300917A publication Critical patent/CN109300917A/zh
Priority to US16/394,381 priority patent/US20200105789A1/en
Application granted granted Critical
Publication of CN109300917B publication Critical patent/CN109300917B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2024—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure of the already developed image
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供一种阵列基板及其制备方法、显示面板，涉及显示技术领域，可改善源极与金属遮光层接触不良的问题。一种阵列基板，包括衬底，依次设置在所述衬底上的金属遮光层、缓冲层、以及薄膜晶体管，所述薄膜晶体管包括栅极、有源层、以及源极和漏极；所述缓冲层包括第一过孔，所述第一过孔露出所述金属遮光层；所述源极通过设置于所述第一过孔中的导电结构与所述金属遮光层电连接。

Description

一种阵列基板及其制备方法、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板。
背景技术
如图1所示，阵列基板包括位于衬底10与薄膜晶体管之间、且依次设置在衬底10上的金属遮光层11和缓冲层12。为了实现较好的氧化物特性稳定性，缓冲层12的材料为纯氧化硅，且缓冲层12的厚度比较大。采用干法刻蚀形成缓冲层12和层间绝缘层14的图形时，为保证刻蚀完全，需要有较大的过刻量，即，位于缓冲层12靠近衬底10一侧的金属遮光层11也会被刻蚀，其中，缓冲层12和层间绝缘层14的厚度之和越大，所需的过刻量也越大，进而可能导致薄膜晶体管的源极133与金属遮光层11接触不良。
发明内容
本发明的实施例提供一种阵列基板及其制备方法、显示面板，可改善源极与金属遮光层接触不良的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种阵列基板，包括衬底，依次设置在所述衬底上的金属遮光层、缓冲层、以及薄膜晶体管，所述薄膜晶体管包括栅极、有源层、以及源极和漏极；所述缓冲层包括第一过孔，所述第一过孔露出所述金属遮光层；所述源极通过设置于所述第一过孔中的导电结构与所述金属遮光层电连接。
可选的，所述薄膜晶体管为顶栅型薄膜晶体管；所述有源层包括沟道区、位于所述沟道区两侧的源极区和漏极区，所述沟道区在所述衬底上的正投影与所述栅极在所述衬底上的正投影重叠；所述源极通过层间绝缘层中的第二过孔与所述导电结构电连接，所述源极还通过所述层间绝缘层中的第三过孔与所述源极区电连接；所述漏极通过层间绝缘层中的第四过孔与所述漏极区电连接；所述有源层与所述导电结构通过同一半导体薄膜得到，且所述源极区、所述漏极区、所述导电结构通过对所述半导体薄膜进行导体化后得到。
进一步可选的，所述薄膜晶体管还包括设置于所述有源层与所述栅极之间的栅绝缘层；所述栅绝缘层在所述衬底上的正投影与所述沟道区在所述衬底上的正投影完全重叠。
可选的，所述薄膜晶体管为底栅型薄膜晶体管；所述导电结构和所述栅极通过同一导电薄膜得到，所述底栅型薄膜晶体管包括栅绝缘层，所述源极通过所述栅绝缘层中的第五过孔与所述导电结构电连接。
可选的，所述阵列基板还包括存储电容；所述存储电容包括层叠设置的第一电极、第二电极和第三电极，且所述第一电极、所述第二电极和所述第三电极之间相互绝缘。
进一步可选的，所述阵列基板还包括像素电极，所述像素电极与所述薄膜晶体管的源极电连接；所述第一电极与所述像素电极同层设置、所述第二电极与所述源极和所述漏极同层设置、所述第三电极与所述导电结构同层设置。
可选的，所述阵列基板为有机致电发光二极管阵列基板，所述有机致电发光二极管阵列基板还包括有机致电发光二极管发光器件，所述有机致电发光二极管发光器件包括依次层叠设置的阳极、有机材料功能层和阴极；在所述阵列基板包括像素电极的情况下，所述像素电极作为所述阳极。
第二方面，提供一种显示面板，包括第一方面所述的阵列基板。
第三方面，提供一种阵列基板的制备方法，包括：在衬底上依次形成金属遮光层和缓冲层，所述缓冲层包括第一过孔，所述第一过孔露出所述金属遮光层；在缓冲层背离所述衬底一侧形成薄膜晶体管和导电结构，所述薄膜晶体管的源极通过位于所述第一过孔中的导电结构与所述金属遮光层电连接。
可选的，所述薄膜晶体管为顶栅型薄膜晶体管；所述形成所述薄膜晶体管和所述导电结构，包括：在缓冲层背离所述衬底一侧形成半导体薄膜，并在所述半导体薄膜上方形成光刻胶；对所述光刻胶进行曝光、显影形成第一光刻胶图案；对所述半导体薄膜进行刻蚀，形成第一图案和第二图案；对所述第一图案和所述第二图案进行导体化处理，所述第一图案经导体化形成有源层，所述第二图案经导体化形成导电结构；
其中，所述有源层包括沟道区、位于所述沟道区两侧的源极区和漏极区，所述沟道区在所述衬底上的正投影与所述栅极在所述衬底上的正投影重叠；所述源极通过层间绝缘层中的第二过孔与所述导电结构电连接，所述源极还通过所述层间绝缘层中的第三过孔与所述源极区电连接；所述漏极通过所述层间绝缘层中的第四过孔与所述漏极区电连接。
进一步可选的，所述半导体薄膜的材料为金属氧化物；所述对所述第一图案和所述第二图案进行导体化处理，包括：采用化学气相沉积法，利用包含H原子的气体对所述第一图案和所述第二图案进行导体化处理；或者，利用干法刻蚀对所述第一图案和第二图案进行导体化处理。
可选的，在形成所述第一图案和所述第二图案之后，对所述第一图案和所述第二图案进行导体化处理之前，形成所述薄膜晶体管的方法还包括：在所述第一图案和所述第二图案背离所述衬底一侧依次形成绝缘薄膜和导电薄膜，并在所述导电薄膜上方形成光刻胶；对所述光刻胶进行曝光、显影，形成第二光刻胶图案；采用湿法刻蚀对所述导电薄膜进行刻蚀，形成所述栅极；采用干法刻蚀对所述绝缘薄膜进行刻蚀，形成所述薄膜晶体管的栅绝缘层。对所述第一图案和所述第二图案进行导体化处理，包括：
利用所述第二光刻胶图案覆盖所述第一图案，并对所述第一图案进行导体化处理，以得到导体化的所述源极区和所述漏极区；对所述第二图案进行导体化处理，以得到所述导电结构。
可选的，所述薄膜晶体管为底栅型薄膜晶体管；所述形成所述薄膜晶体管和所述导电结构，包括：在所述缓冲层背离所述衬底一侧形成导电薄膜，并在所述导电薄膜上方形成光刻胶；对所述光刻胶进行曝光、显影，形成第三光刻胶图案；对所述导电薄膜进行刻蚀，形成栅极金属层，所述栅极金属层包括所述栅极和所述导电结构。
可选的，所述方法还包括：在所述衬底上依次形成第一电极、第二电极和第三电极，所述第一电极、所述第二电极和所述第三电极之间相互绝缘，并构成存储电容。
进一步可选的，所述阵列基板还包括像素电极；所述第一电极与所述像素电极通过同一次构图工艺得到，所述第二电极与所述源极和所述漏极通过同一次构图工艺得到，所述第三电极与所述导电结构通过同一次构图工艺得到。
本发明实施例提供一种阵列基板及其制备方法、显示面板，通过将导电结构设置在第一过孔中，相较于现有技术，可在形成包含第一过孔的缓冲层之后、形成层间绝缘层或栅绝缘层之前，形成导电结构，一方面，由于在形成导电结构之前，仅需对缓冲层进行刻蚀形成第一过孔，缓冲层的厚度(缓冲层的厚度通常为)相较于缓冲层与层间绝缘层(层间绝缘层的厚度通常为)14的厚度之和更小，或者，缓冲层的厚度相较于缓冲层与栅绝缘层的厚度之和更小，因此，在对缓冲层进行过刻刻蚀时，相较于现有技术，对金属遮光层的刻蚀量更小，金属遮光层中在衬底上的正投影与第一过孔在衬底上的正投影重叠的部分所保留的厚度更大；另一方面，源极需通过层间绝缘层中的第二过孔或栅绝缘层上的过孔与导电结构电连接，而在形成层间绝缘层或栅绝缘层时，导电结构可以对金属遮光层起到保护作用，可避免金属遮光层被刻蚀，综上，相较于现有技术，本发明实施例的金属遮光层在衬底上的正投影与第一过孔在衬底上的正投影重叠的部分所保留的厚度更大，可改善源极与金属遮光层接触不良的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种阵列基板的示意图；
图2为本发明实施例提供的一种阵列基板的示意图；
图3为本发明实施例提供的一种阵列基板的示意图；
图4为本发明实施例提供的一种阵列基板的示意图；
图5为本发明实施例提供的一种阵列基板的示意图；
图6为本发明实施例提供的一种制备阵列基板的流程示意图；
图7为本发明实施例提供的一种阵列基板的示意图；
图8为本发明实施例提供的一种制备阵列基板的过程示意图；
图9为本发明实施例提供的一种制备阵列基板的流程示意图；
图10为本发明实施例提供的一种制备阵列基板的过程示意图；
图11为本发明实施例提供的一种制备阵列基板的过程示意图；
图12为本发明实施例提供的一种制备阵列基板的过程示意图；
图13为本发明实施例提供的一种制备阵列基板的流程示意图；
图14为本发明实施例提供的一种制备阵列基板的过程示意图；
图15为本发明实施例提供的一种制备阵列基板的过程示意图；
图16为本发明实施例提供的一种制备阵列基板的过程示意图；
图17为本发明实施例提供的一种制备阵列基板的过程示意图；
图18为本发明实施例提供的一种制备阵列基板的流程示意图；
图19为本发明实施例提供的一种制备阵列基板的过程示意图；
图20为本发明实施例提供的一种制备阵列基板的过程示意图。
附图标记：
10-衬底；11-金属遮光层；12-缓冲层；121-第一过孔；131-有源层；132-栅极；133-源极；134-漏极；135-栅绝缘层；1351-第五过孔；14-层间绝缘层；141-第二过孔；142-第三过孔；143-第四过孔；20-导电结构；31-第一电极；32-第二电极；33-第三电极；41-半导体薄膜；411-第一图案；412-第二图案；42-光刻胶；421-第一光刻胶图案；422-第二光刻胶图案；423-第三光刻胶图案；43-绝缘薄膜；44-导电薄膜；45-导电薄膜。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板，如图2和图3所示，包括衬底10，依次设置在衬底10上的金属遮光层11、缓冲层12、以及薄膜晶体管，薄膜晶体管包括栅极132、有源层131、以及源极133和漏极134；缓冲层12包括第一过孔121，第一过孔121露出金属遮光层11；源极133通过设置于第一过孔121中的导电结构20与金属遮光层11电连接。
此处，通过使源极133通过导电结构20与金属遮光层11电连接，可避免金属遮光层11与栅极132之间产生寄生电容，从而影响阵列基板的工作效率。
需要说明的是，第一，不对金属遮光层11的材料进行限定，顾名思义，金属遮光层11的材料为金属，且具有导电、遮光的作用。其中，金属遮光层11的厚度应足以遮挡光线。
示例的，金属遮光层11的材料可以是钼、钼铌、钼钛等耐高温耐氧化的金属材料。
第二，所述阵列基板为显示用阵列基板，所述阵列基板可以用于有机电致发光二极管(Organic Light Emitting Diode，简称OLED)显示面板，也可以用于液晶显示面板(Liquid Crystal Display，简称LCD)显示面板。
其中，当所述阵列基板用于OLED显示面板时，所述OLED显示面板还包括OLED发光器件，所述OLED发光器件包括依次层叠设置的阳极、有机材料功能层和阴极；其中，OLED发光器件可以是顶发光结构，也可以是底发光结构，或者，还可以是阳极、阴极均可透光的双面发光结构。
本发明实施例优选OLED发光器件为底发光结构，或者，阳极、阴极均可透光的双面发光结构，这样一来，金属遮光层11还可以用作界定阵列基板的子像素区域的黑矩阵。
在上述基础上，由于金属遮光层11通过导电结构20与薄膜晶体管的源极133电连接，因此，金属遮光层11仅需设置在薄膜晶体管在衬底10上的正投影所在的区域即可，本领域的技术人员应该知道，薄膜晶体管所在的区域不能使光透过，因此，金属遮光层11并不会影响光线透过阵列基板。
当然，根据实际需求，金属遮光层11也可以设置在其他区域。
第三，导电结构20可以全部设置于第一过孔121中；如图2和图3所示，导电结构20中的一部分设置于第一过孔121中，另一部分设置于缓冲层12背离衬底10一侧的表面。其中，在导电结构20全部设置于第一过孔121中的情况下，导电结构20可以完全填充第一过孔121，也可以部分填充第一过孔121。
当然，导电结构20的尺寸应至少满足：源极133可以通过导电结构20与金属遮光层11电连接，并且，导电结构20不与薄膜晶体管中的其他结构电连接(例如，导电结构不与栅极电连接)。
第四，不对导电结构20的制备方式进行限定，导电结构20可以由一层薄膜单独形成；导电结构20也可以与阵列基板上的其他结构通过同一薄膜形成。
其中，导电结构20与阵列基板上的其他结构通过同一薄膜形成时，导电结构20可以与阵列基板上的其他结构通过同一制备工艺得到，也可以通过不同制备工艺得到。
第五，如图2所示，薄膜晶体管可以是顶栅型；如图3所示，薄膜晶体管也可以是底栅型。相较于底栅型薄膜晶体管，顶栅型薄膜晶体管具有较高的开态电流(Ion)、更高的开口率、以及更好的稳定性。
其中，如图2所示，顶栅型薄膜晶体管包括依次设置在衬底10上的有源层131、栅绝缘层135、栅极132、以及与有源层131接触的源极133和漏极134，栅极与源极133和漏极134之间通过层间绝缘层14隔开；如图3所示，底栅型薄膜晶体管包括依次设置在衬底10上的栅极132、栅绝缘层135、有源层131、以及与有源层131接触的源极133和漏极134。
对于顶栅型薄膜晶体管，源极133通过层间绝缘层14中的第二过孔141与位于第一过孔121中的导电结构20电连接。
对于底栅型薄膜晶体管，源极133通过栅绝缘层135中的过孔与位于第一过孔121中的导电结构20电连接。
本发明实施例提供一种阵列基板，通过将导电结构20设置在第一过孔121中，相较于现有技术，可在形成包含第一过孔121的缓冲层12之后、形成层间绝缘层14或栅绝缘层135之前，形成导电结构20，一方面，由于在形成导电结构20之前，仅需对缓冲层12进行刻蚀形成第一过孔121，缓冲层12的厚度(缓冲层的厚度通常为)相较于缓冲层12与层间绝缘层(层间绝缘层的厚度通常为)14的厚度之和更小，或者，缓冲层12的厚度相较于缓冲层12与栅绝缘层135的厚度之和更小，因此，在对缓冲层12进行过刻刻蚀时，相较于现有技术，对金属遮光层11的刻蚀量更小，金属遮光层11中在衬底10上的正投影与第一过孔121在衬底10上的正投影重叠的部分所保留的厚度更大；另一方面，源极133需通过层间绝缘层14中的第二过孔141或栅绝缘层135上的过孔与导电结构20电连接，而在形成层间绝缘层14或栅绝缘层135时，导电结构20可以对金属遮光层11起到保护作用，可避免金属遮光层11被刻蚀，综上，相较于现有技术，本发明实施例的金属遮光层11在衬底10上的正投影与第一过孔121在衬底10上的正投影重叠的部分所保留的厚度更大，可改善源极133与金属遮光层11接触不良的问题。
可选的，如图2所示，薄膜晶体管为顶栅型薄膜晶体管；有源层131包括沟道区、位于所述沟道区两侧的源极区和漏极区，沟道区在衬底10上的正投影与栅极132在衬底10上的正投影重叠；源极133通过层间绝缘层14中的第二过孔141与导电结构20电连接，源极133还通过层间绝缘层14中的第三过孔142与所述源极区电连接；漏极134通过层间绝缘层14中的第四过孔143与漏极区电连接；有源层131与导电结构20通过同一半导体薄膜得到，且源极区、漏极区、导电结构20通过对半导体薄膜进行导体化后得到。
此处，为了提高源极133和漏极134与有源层131之间的欧姆接触，使顶栅型薄膜晶体管具有较好的开关特性，有源层131中的源极区和漏极区均经导体化得到。
需要说明的是，第一，沟道区在衬底10上的正投影可以恰好与栅极132在衬底10上的正投影完全重叠；在此基础上，沟道区在衬底10上的正投影还可以超出栅极132在衬底10上的正投影所在的区域。此处，沟道区在衬底10上的正投影不与源极133和漏极134在衬底10上的正投影重叠。
第二，不对半导体薄膜的材料进行限定，只要通过对半导体薄膜进行导体化处理后，可以得到具有导电性的源极区、漏极区、以及导电结构20即可。
示例的，半导体薄膜的材料可以包括金属氧化物，例如氧化铟镓锌(indiumgallium zinc oxide，简称IGZO)、氧化铟锡锌(indium tin oxide zinc，简称ITZO)中的至少一种。
半导体薄膜的材料也可以包括多晶硅。
第三，不对利用半导体薄膜形成有源层131和导电结构20的工艺进行限定。例如，可以采用构图工艺形成有源层131和导电结构20的图案，其中，可以利用同一次构图工艺形成有源层131和导电结构20的图案，当然，也可以通过不同次构图工艺形成有源层131和导电结构20的图案。优选利用同一次构图工艺形成有源层131和导电结构20的图案，以简化阵列基板的制备工艺、减少掩模板的数量。
第四，半导体薄膜的材料不同，导体化的方式不同。
示例的，半导体薄膜的材料为金属氧化物，可以采用化学气相沉积法(ChemicalVapor Deposition，简称CVD)，利用包含H原子的气体对半导体薄膜进行导体化处理，其中，包含H原子的气体可以是氢气(H2)或者氨气(NH3)，H原子(或离子)可以对金属氧化物进行离子轰击，将金属氧化物中的O离子去除；或者，可以利用干法刻蚀(dry etching)对半导体薄膜进行导体化处理，由于干法刻蚀对金属氧化物无刻蚀作用，可利用干法刻蚀时的气体中包含的原子对金属氧化物进行轰击，将金属氧化物中的金属与氧之间的化学键打断，从而使金属氧化物失氧，干法刻蚀所用的气体可以是氦气，对金属氧化物进行轰击的原子为氦原子。
此处，对半导体薄膜进行导体化处理，实际应为：假设待形成的有源层131的图案对应为第一图案、待形成的导电结构20的图案对应为第二图案，形成第一图案和第二图案后，对第一图案进行导体化处理，以得到具有导电性的源极区、漏极区；对第二图案进行导体化处理，以得到导电结构20。
其中，可以同时对第一图案和第二图案进行导体化处理，也可以分开对第一图案和第二图案进行导体化处理。优选同时对第一图案和第二图案进行导体化处理，以简化阵列基板的制备工艺、减少掩模板的数量。
本发明实施例中，由于有源层131与导电结构20的图案通过同一半导体薄膜形成，可简化制备工艺和掩模板的数量。
进一步可选的，如图2所示，薄膜晶体管还包括设置于有源层131与栅极132之间的栅绝缘层135；栅绝缘层135在衬底10上的正投影与沟道区在衬底10上的正投影完全重叠。
此处，可采用干法刻蚀形成栅绝缘层135，这样一来，栅绝缘层135在衬底10上的投影，与用于形成栅绝缘层135的光刻胶图案在衬底10上的投影完全重叠；在此基础上，还可以利用用于形成栅绝缘层135的光刻胶图案覆盖待形成的有源层131的第一图案，以对第一图案中未被覆盖的部分进行导体化处理，被光刻胶图案覆盖的部分即为有源层131的沟道区，这样一来，栅绝缘层135在衬底10上的正投影与沟道区在衬底10上的正投影完全重叠。
本发明实施例中，栅绝缘层135在衬底10上的正投影与沟道区在衬底10上的正投影完全重叠，即，形成栅绝缘层135所用的光刻胶图案和对半导体薄膜进行导体化处理所用的光刻胶图案，可以是同一光刻胶图案，这样一来，可简化阵列基板的制备工艺、减少掩模板的数量。
此外，对于顶栅型薄膜晶体管，参考图2，导电结构20还可以与栅极通过同一导电薄膜得到。
此处，可以采用构图工艺形成导电结构20和栅极132的图案，其中，可以利用同一次构图工艺形成导电结构20和栅极132的图案，当然，也可以通过不同次构图工艺形成导电结构20和栅极132的图案。优选利用同一次构图工艺形成导电结构20和栅极132的图案，以简化阵列基板的制备工艺、减少掩模板的数量。
并且，由于栅极132和导电结构20形成于层间绝缘层14之前，因此，在形成导电结构20之前，仅在形成第一过孔121时，会对金属遮光层11过刻刻蚀，相较于现有技术，对金属遮光层11的刻蚀量更小，金属遮光层11中在衬底10上的正投影与第一过孔121在衬底10上的正投影重叠的部分所保留的厚度更大，可改善源极133与金属遮光层11接触不良的问题。
可选的，薄膜晶体管为底栅型薄膜晶体管；导电结构20和栅极132通过同一导电薄膜得到，底栅型薄膜晶体管包括栅绝缘层135，源极133通过栅绝缘层135中的第五过孔1351与导电结构20电连接。
需要说明的是，不对利用导电薄膜形成导电结构20和栅极132的工艺进行限定。例如，可以采用构图工艺形成导电结构20和栅极132的图案，其中，可以利用同一次构图工艺形成导电结构20和栅极132的图案，当然，也可以通过不同次构图工艺形成导电结构20和栅极132的图案。优选利用同一次构图工艺形成导电结构20和栅极132的图案，以简化阵列基板的制备工艺、减少掩模板的数量。
本发明实施例中，由于导电结构20和栅极132的图案通过同一导电薄膜形成，可简化制备工艺和掩模板的数量，相较于导电结构20与有源层131通过同一半导体薄膜形成的方案，本发明实施例还可省去对导电结构20进行导体化的步骤。
可选的，如图4所示，阵列基板还包括存储电容；存储电容包括层叠设置的第一电极31、第二电极32和第三电极33，且第一电极31、第二电极32和第三电极33之间相互绝缘。图4仅示出顶栅型薄膜晶体管时的存储电容，对于底栅型薄膜晶体管，也可包括所述存储电容。
需要说明的是，第一电极31、第二电极32和第三电极33之间相互绝缘，是指：第一电极31、第二电极32和第三电极33之间两两绝缘。即，第一电极31与第二电极32之间绝缘，第一电极31与第三电极33之间绝缘，第二电极32与第三电极33之间绝缘。
其中，第一电极31、第二电极32、以及第三电极33构成了三明治结构的电容。
本发明实施例中，相较于具有两个电极的存储电容，三明治结构的存储电容可在与具有两个电极的存储电容的电容值相同的情况下，减小存储电容在衬底10上的投影的面积，进而增大阵列基板的开口率。
进一步可选的，如图4所示，阵列基板还包括像素电极18，像素电极18与薄膜晶体管的源极133电连接；第一电极31与像素电极18同层设置、第二电极32与源极133和漏极134同层设置、第三电极33与导电结构20同层设置。图4仅示出顶栅型薄膜晶体管时的存储电容，对于底栅型薄膜晶体管，也可包括所述存储电容。
其中，当所述阵列基板用作LCD显示面板时，像素电极18与公共电极共同作用，可驱动液晶发生偏转；当所述阵列基板用作OLED显示面板时，像素电极可作为OLED发光器件中的阳极。
需要说明的是，由于第一电极31、像素电极18、第二电极32、源极133和漏极134、第三电极33、遮光金属层11均为导电材料，因此，第一电极31与像素电极18可以由不同薄膜制备得到，也可以由同一薄膜制备得到；第二电极32与源极133和漏极134可以由不同薄膜制备得到，也可以由同一薄膜制备得到；第三电极33与导电结构20可以由不同薄膜制备得到，也可以由同一薄膜制备得到。
优选第一电极31与像素电极18由同一薄膜制备得到、第二电极32与源极133和漏极134由同一薄膜制备得到、第三电极33与导电结构20由同一薄膜制备得到，这样一来，可以简化阵列基板的制备工艺，减少掩模板的数量。
在此基础上，存储电容的第一电极31、第二电极32、以及第三电极33还可以与阵列基板上的其他导电的结构同层设置，例如，第一电极31、第二电极32、以及第三电极33中的任意一个可以与栅极132或者遮光金属层11同层设置。
考虑到对于顶栅型薄膜晶体管，在缓冲层12上形成具有一定图案的栅绝缘层135，在形成栅绝缘层135的过程中，对缓冲层12存在一定的过刻刻蚀，导致过刻刻蚀后的缓冲层12的厚度均一性较差，且其材料二氧化硅受到一定程度的损伤，介电常数存在差异，因此，缓冲层12易影响其下方的金属遮光层11与其他电极形成存储电容。
基于此，选取第一电极31与像素电极18同层设置、第二电极32与源极133和漏极134同层设置、第三电极33与导电结构20同层设置，可利用平坦层17和钝化层15作为第一电极31与第二电极32之间的绝缘层，利用层间绝缘层14作为第二电极32与第三电极33之间的绝缘层，一方面，无需再在第一电极31与第二电极32之间、第二电极32与第三电极33之间形成绝缘层，可简化制备工艺；一方面，第一电极31与第二电极32之间的间距、第二电极32与第三电极33之间的间距均较小，间距越小，可使得存储电容的电容越大；一方面，若第一电极31与像素电极18通过同一薄膜得到、第二电极32与源极133和漏极134通过同一薄膜得到、第三电极33与导电结构20通过同一薄膜得到，则在像素电极18、源极133和漏极134、以及导电结构20的材料均为透明导电材料时，第一电极31、第二电极32与第三电极33的材料也为透明导电材料，存储电容可不影响阵列基板的开口率。
当然，当薄膜晶体管为顶栅型薄膜晶体管、且导电结构20并非与栅极132通过同一导电薄膜得到时，也可以将与导电结构20同层设置的第二电极32，替换为与栅极132同层设置。
存储电容也可以只包含两个电极，存储电容的两个电极与金属遮光层11、源极133、栅极132、导电结构20、像素电极18中的任意两个同层设置。
其中，在两个电极分别与栅极132和导电结构20同层设置时，栅极132与导电结构20之间需形成绝缘层。
进一步可选的，阵列基板为OLED阵列基板，OLED阵列基板还包括OLED发光器件，OLED发光器件包括依次层叠设置的阳极、有机材料功能层和阴极；在阵列基板包括像素电极18的情况下，像素电极18作为阳极。
本发明实施例中，一方面，当阵列基板为OLED阵列基板时，若OLED发光器件为底发光结构，或者，阳极、阴极均可透光的双面发光结构，金属遮光层11还可以用作界定阵列基板的子像素区域的黑矩阵；另一方面，像素电极18作为作所述阳极，可简化阵列基板的制备工艺。
本发明实施例还提供一种阵列基板，如图5和图6所示，包括衬底10，依次设置在衬底10上的金属遮光层11、缓冲层12、以及薄膜晶体管，薄膜晶体管包括栅极132和栅绝缘层135；缓冲层12包括第一过孔121，第一过孔121露出金属遮光层11；栅极132通过设置于第一过孔121中的导电结构20与金属遮光层11电连接。
其中，所述薄膜晶体管可看作双栅型薄膜晶体管，栅极132为双栅型薄膜晶体管的顶栅电极，金属遮光层11为双栅型薄膜晶体管的底栅电极，顶栅电极通过层间绝缘层14上的过孔与导电块136电连接，导电结构20通过第一过孔121和第二过孔141与导电块136，以使得顶栅电极与导电结构20电连接。由于栅极132与金属遮光层11电连接，因此，二者之间不会产生寄生电容。
本发明实施例提供一种阵列基板，在形成包含第一过孔121的缓冲层12后，在第一过孔121中形成导电结构20，通过使栅极132通过导电结构20与金属遮光层11电连接，可利用导电结构20弥补在形成第一过孔121时，金属遮光层11被过刻刻蚀的部分，以使得栅极132与金属遮光层11更好地电连接。
本发明实施例提供一种显示面板，包括前述任一实施例所述的阵列基板。
此处，所述显示面板可以是LCD显示面板，也可以是OELD显示面板。
当显示面板为LCD显示面板时，背光源提供给显示面板用于显示的光源。显示面板包括阵列基板、对盒基板、以及设置在二者之间的液晶层，阵列基板包括薄膜晶体管，与薄膜晶体管的源极133电连接的像素电极18；进一步的还可以包括公共电极。对盒基板可以包括黑矩阵和彩膜16。此处，彩膜16可以设置在对盒基板上，也可设置在阵列基板上；公共电极可以设置在阵列基板上，也可设置在对置基板上。
当显示面板为OLED显示面板时，由于OLED显示面板为自发光显示面板，可提供给自身用于显示的光源。OLED显示面板包括阵列基板和封装基板。其中，阵列基板可以包括薄膜晶体管，与薄膜晶体管的漏极133电连接的阳极、阴极、以及位于阳极和阴极之间的有机材料功能层。
本发明实施例提供一种显示面板，包括所述阵列基板，通过将导电结构20设置在第一过孔121中，相较于现有技术，可在形成包含第一过孔121的缓冲层12之后、形成层间绝缘层14或栅绝缘层135之前，形成导电结构20，一方面，由于在形成导电结构20之前，仅需对缓冲层12进行刻蚀形成第一过孔121，缓冲层12的厚度(缓冲层的厚度通常为)相较于缓冲层12与层间绝缘层(层间绝缘层的厚度通常为)14的厚度之和更小，或者，缓冲层12的厚度相较于缓冲层12与栅绝缘层135的厚度之和更小，因此，在对缓冲层12进行过刻刻蚀时，相较于现有技术，对金属遮光层11的刻蚀量更小，金属遮光层11中在衬底10上的正投影与第一过孔121在衬底10上的正投影重叠的部分所保留的厚度更大；另一方面，源极133需通过层间绝缘层14中的第二过孔141或栅绝缘层135上的过孔与导电结构20电连接，而在形成层间绝缘层14或栅绝缘层135时，导电结构20可以对金属遮光层11起到保护作用，可避免金属遮光层11被刻蚀，综上，相较于现有技术，本发明实施例的金属遮光层11在衬底10上的正投影与第一过孔121在衬底10上的正投影重叠的部分所保留的厚度更大，可改善源极133与金属遮光层11接触不良的问题。
本发明实施例提供一种阵列基板的制备方法，如图7所示，具体可通过如下步骤实现：
S10、如图8所示，在衬底10上依次形成金属遮光层11和缓冲层12，缓冲层12包括第一过孔121，第一过孔121露出金属遮光层11。
此处，缓冲层12的材料为绝缘材料，例如可以是纯氧化硅，可利用干法刻蚀形成第一过孔121。
需要说明的是，第一，不对金属遮光层11的材料进行限定，顾名思义，金属遮光层11的材料为金属，且具有导电、遮光的作用。其中，金属遮光层11的厚度应足以遮挡光线。
示例的，金属遮光层11的材料可以是钼、钼铌、钼钛等耐高温耐氧化的金属材料。
第二，所述阵列基板为显示用阵列基板，所述阵列基板可以用于OLED显示面板，也可以用于LCD显示面板。
其中，当所述阵列基板用于OLED显示面板时，所述OLED显示面板还包括OLED发光器件，所述OLED发光器件包括依次层叠设置的阳极、有机材料功能层和阴极；其中，OLED发光器件可以是顶发光结构，也可以是底发光结构，或者，还可以是阳极、阴极均可透光的双面发光结构。
本发明实施例优选OLED发光器件为底发光结构，或者，阳极、阴极均可透光的双面发光结构，这样一来，金属遮光层11还可以用作界定阵列基板的子像素区域的黑矩阵。在上述基础上，由于金属遮光层11通过导电结构20与薄膜晶体管的源极133电连接，因此，金属遮光层11仅需设置在薄膜晶体管在衬底10上的正投影所在的区域即可，本领域的技术人员应该知道，薄膜晶体管所在的区域不能使光透过，因此，金属遮光层11并不会影响光线透过阵列基板。
当然，根据实际需求，金属遮光层11也可以设置在其他区域。
S20、如图2和图3所示，在缓冲层12背离衬底10一侧形成薄膜晶体管和导电结构20，薄膜晶体管的源极133通过位于第一过孔121中的导电结构20与金属遮光层11电连接。
需要说明的是，第一，导电结构20可以全部设置于第一过孔121中；如图2和图3所示，导电结构20中的一部分设置于第一过孔121中，另一部分设置于缓冲层12背离衬底10一侧的表面。其中，在导电结构20全部设置于第一过孔121中的情况下，导电结构20可以完全填充第一过孔121，也可以部分填充第一过孔121。
当然，导电结构20的尺寸应至少满足：源极133可以通过导电结构20与金属遮光层11电连接，并且，导电结构20不与薄膜晶体管中的其他结构电连接(例如，导电结构不与栅极电连接)。
第二，不对导电结构20的制备方式进行限定，导电结构20可以由一层薄膜单独形成；导电结构20也可以与阵列基板上的其他结构通过同一薄膜形成。
其中，导电结构20与阵列基板上的其他结构通过同一薄膜形成时，导电结构20可以与阵列基板上的其他结构通过同一制备工艺得到，也可以通过不同制备工艺得到。
第三，如图2所示，薄膜晶体管可以是顶栅型；如图3所示，薄膜晶体管也可以是底栅型。相较于底栅型薄膜晶体管，顶栅型薄膜晶体管具有较高的开态电流(Ion)、更高的开口率、以及更好的稳定性。
其中，如图2所示，顶栅型薄膜晶体管包括：依次在衬底10上形成有源层131、栅绝缘层135、栅极132、层间绝缘层14、以及与有源层131接触的源极133和漏极134；如图3所示，底栅型薄膜晶体管包括：依次在衬底10上形成栅极132、栅绝缘层135、有源层131、以及与有源层131接触的源极133和漏极134。
对于顶栅型薄膜晶体管，源极133通过层间绝缘层14中的第二过孔141与位于第一过孔121中的导电结构20电连接。
对于底栅型薄膜晶体管，源极133通过栅绝缘层135中的过孔与位于第一过孔121中的导电结构20电连接。
本发明实施例提供一种阵列基板的制备方法，与前述阵列基板具有相同的技术效果，在此不再赘述。
可选的，薄膜晶体管为顶栅型薄膜晶体管；所述形成薄膜晶体管和导电结构20，如图9所示，具体可通过如下步骤实现：
S201、如图10所示，在缓冲层12背离所述衬底10一侧形成半导体薄膜41，并在半导体薄膜41上方形成光刻胶42。
需要说明的是，不对半导体薄膜41的材料进行限定，只要通过对半导体薄膜41进行导体化处理后，可以得到具有导电性的源极区、漏极区、以及导电结构20即可。
示例的，半导体薄膜41的材料可以包括金属氧化物，例如IGZO、ITZO中的至少一种。
半导体薄膜41的材料也可以包括多晶硅。
S202、如图11所示，对光刻胶42进行曝光、显影形成第一光刻胶图案421。
S203、如图12所示，对半导体薄膜41进行刻蚀，形成第一图案411和第二图案412。
此处，对于不同材料的半导体薄膜41，其刻蚀方式不同，例如半导体薄膜41的材料包括金属氧化物时，可以采用湿法刻蚀形成第一图案411和第二图案412。
在此基础上，所述方法还包括：在形成第一图案411和第二图案412后，剥离第一光刻胶图案421。
S203、对第一图案411和第二图案412进行导体化处理，第一图案411经导体化形成有源层131，第二图案412经导体化形成如图2所示的导电结构20。
需要说明的是，半导体薄膜41的材料不同，导体化的方式不同。
示例的，半导体薄膜41的材料为金属氧化物，可以采用化学气相沉积法，利用包含H原子的气体对半导体薄膜进行导体化处理，其中，包含H原子的气体可以是氢气(H2)或者氨气(NH3)，H原子(或离子)可以对金属氧化物进行离子轰击，将金属氧化物中的O离子去除；或者，可以利用干法刻蚀对半导体薄膜41进行导体化处理，由于干法刻蚀对金属氧化物41无刻蚀作用，可利用干法刻蚀时的气体中包含的原子对金属氧化物进行轰击，将金属氧化物中的金属与氧之间的化学键打断，从而使金属氧化物失氧，干法刻蚀所用的气体可以是氦气，对金属氧化物进行轰击的原子为氦原子。
此处，对半导体薄膜41进行导体化处理，实际应为：通过半导体薄膜41形成有源层131和导电结构20的图案，假设有源层131对应第一图案411、导电结构20对应第二图案412，形成第一图案411和第二图案412后，对第一图案411和第二图案412进行导体化处理，以得到具有导电性的源极区、漏极区、以及导电结构20。
其中，可以同时对第一图案411和第二图案412进行导体化处理，也可以分开对第一图案411和第二图案412进行导体化处理。优选同时对第一图案411和第二图案412进行导体化处理，以简化阵列基板的制备工艺、减少掩模板的数量。
其中，有源层131包括沟道区、位于沟道区两侧的源极区和漏极区，沟道区在衬底10上的正投影与栅极132在衬底10上的正投影重叠；源极133通过层间绝缘层14中的第二过孔141与导电结构20电连接，源极133还通过层间绝缘层14中的第三过孔142与源极区电连接；漏极134通过层间绝缘层14中的第四过孔143与漏极区电连接。
此处，为了提高源极133和漏极134与有源层131之间的欧姆接触，使顶栅型薄膜晶体管具有较好的开关特性，有源层131中的源极区和漏极区均经导体化得到。
需要说明的是，沟道区在衬底10上的正投影可以恰好与栅极132在衬底10上的正投影完全重叠；在此基础上，沟道区在衬底10上的正投影还可以超出栅极132在衬底10上的正投影所在的区域。
此处，沟道区在衬底10上的正投影不与源极133和漏极134在衬底10上的正投影重叠。
本发明实施例中，由于有源层131与导电结构20的图案通过同一半导体薄膜41形成，可简化制备工艺和掩模板的数量。
进一步可选的，在形成第一图案411和第二图案412之后，对第一图案411和第二图案412进行导体化处理之前，如图13所示，形成薄膜晶体管的方法还包括：
S2011、如图14所示，在第一图案411和第二图案412背离衬底10一侧依次形成绝缘薄膜43和导电薄膜44，并在导电薄膜44上方形成光刻胶42。
此处，绝缘薄膜43用于形成栅绝缘层135，因此，绝缘薄膜43的材料应至少满足可作为栅绝缘层135的条件；导电薄膜44用于形成栅极132，因此，导电薄膜44的材料应至少满足可作为栅极132的条件。
S2012、如图15所示，对光刻胶42进行曝光、显影，形成第二光刻胶图案422。
S2013、如图16所示，采用湿法刻蚀对导电薄膜44进行刻蚀，形成栅极132。
需要说明的是，第一，在采用湿法刻蚀对导电薄膜44进行刻蚀的过程中，对绝缘薄膜43的影响较小，或者无影响。
第二，由于采用湿法刻蚀对导电薄膜44进行刻蚀形成栅极132，刻蚀液可从导电薄膜44的侧面进行刻蚀，因此，栅极132的尺寸小于或等于第二光刻胶图案422的尺寸、且第二光刻胶图案422在衬底10上的正投影完全覆盖栅极132在衬底10上的正投影。
S2014、如图17所示，采用干法刻蚀对绝缘薄膜43进行刻蚀，形成薄膜晶体管的栅绝缘层135。
需要说明的是，第一，在采用干法刻蚀对绝缘薄膜43进行刻蚀的过程中，对栅极132的影响较小，或者无影响。
第二，由于采用干法刻蚀对绝缘薄膜43进行刻蚀形成栅绝缘层135，刻蚀气体从导电薄膜44指向绝缘薄膜43的方向对进行刻蚀绝缘薄膜43，因此，栅绝缘层135的尺寸与第二光刻胶图案422的尺寸基本相等、且第二光刻胶图案422在衬底10上的正投影完全覆盖栅极132在衬底10上的正投影。
对第一图案411和第二图案412进行导体化处理，包括：利用第二光刻胶图案422覆盖第一图案411，并对第一图案411进行导体化处理，以得到导体化的源极区和漏极区；对第二图案412进行导体化处理，以得到导电结构20。
即，第二光刻胶图案422覆盖第一图案411中的一部分(有源层的沟道区)，对第一图案411中未被第二光刻胶图案422覆盖的部分和第二图案412进行导体化处理。
在此基础上，对第一图案411和第二图案412进行导体化处理之后，剥离第二光刻胶图案422。
本发明实施例中，栅绝缘层135在衬底10上的正投影与沟道区在衬底10上的正投影完全重叠，即，形成栅绝缘层135所用的第二光刻胶图案422和对第一图案411和第二图案422进行导体化处理所用的光刻胶图案，可以是同一光刻胶图案，这样一来，可简化阵列基板的制备工艺、减少掩模板的数量。
可选的，薄膜晶体管为底栅型薄膜晶体管；形成薄膜晶体管和导电结构20，如图18所示，具体可通过如下步骤实现：
S211、如图19所示，在缓冲层12背离衬底10一侧形成导电薄膜45，并在导电薄膜45上方形成光刻胶42。
此处，导电薄膜45用于形成栅极132和导电结构20，因此，导电薄膜45的材料应至少满足可作为栅极132和导电结构20。
S212、如图20所示，对光刻胶42进行曝光、显影，形成第三光刻胶图案423。
S213、如图3所示，对导电薄膜45进行刻蚀，形成栅极金属层，栅极金属层包括栅极132和导电结构20。
本发明实施例中，由于栅极132和导电结构20通过同一次构图工艺形成，可简化制备工艺和掩模板的数量，相较于导电结构20与有源层131通过同一次构图工艺形成的方案，本发明实施例还可省去对导电结构20进行导体化的步骤。
可选的，如图4所示，所述方法还包括：在衬底10上依次形成第一电极31、第二电极32和第三电极33，第一电极31、第二电极32和第三电极33之间相互绝缘，并构成存储电容。图4仅示出顶栅型薄膜晶体管时的存储电容，对于底栅型薄膜晶体管，也可包括所述存储电容。
需要说明的是，第一电极31、第二电极32和第三电极33之间相互绝缘，是指：第一电极31、第二电极32和第三电极33之间两两绝缘。即，第一电极31与第二电极32之间绝缘，第一电极31与第三电极33之间绝缘，第二电极32与第三电极33之间绝缘。
其中，第一电极31、第二电极32、以及第三电极33构成了三明治结构的电容。
本发明实施例中，相较于具有两个电极的存储电容，三明治结构的存储电容可在与具有两个电极的存储电容的电容值相同的情况下，减小存储电容在衬底10上的投影的面积，进而增大阵列基板的开口率。
可选的，如图4所示，所述阵列基板还包括像素电极18；第一电极31与像素电极18通过同一次构图工艺得到，第二电极32与源极133和漏极134通过同一次构图工艺得到，第三电极33与导电结构20通过同一次构图工艺得到。
本发明实施例中，由于第一电极31与像素电极18由同一次构图工艺、第二电极32与源极133和漏极134由同一次构图工艺、第三电极33与导电结构由同一次构图工艺，这样一来，可以简化阵列基板的制备工艺，减少掩模板的数量。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种阵列基板，其特征在于，包括衬底，依次设置在所述衬底上的金属遮光层、缓冲层、以及薄膜晶体管，所述薄膜晶体管包括栅极、有源层、以及源极和漏极；
所述缓冲层包括第一过孔，所述第一过孔露出所述金属遮光层；所述源极通过设置于所述第一过孔中的导电结构与所述金属遮光层电连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管为顶栅型薄膜晶体管；
所述有源层包括沟道区、位于所述沟道区两侧的源极区和漏极区，所述沟道区在所述衬底上的正投影与所述栅极在所述衬底上的正投影重叠；所述源极通过层间绝缘层中的第二过孔与所述导电结构电连接，所述源极还通过所述层间绝缘层中的第三过孔与所述源极区电连接；所述漏极通过层间绝缘层中的第四过孔与所述漏极区电连接；
所述有源层与所述导电结构通过同一半导体薄膜得到，且所述源极区、所述漏极区、所述导电结构通过对所述半导体薄膜进行导体化后得到。
3.根据权利要求2所述的阵列基板，其特征在于，所述薄膜晶体管还包括设置于所述有源层与所述栅极之间的栅绝缘层；
所述栅绝缘层在所述衬底上的正投影与所述沟道区在所述衬底上的正投影完全重叠。
4.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管为底栅型薄膜晶体管；
所述导电结构和所述栅极通过同一导电薄膜得到，所述底栅型薄膜晶体管包括栅绝缘层，所述源极通过所述栅绝缘层中的第五过孔与所述导电结构电连接。
5.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括存储电容；
所述存储电容包括层叠设置的第一电极、第二电极和第三电极，且所述第一电极、所述第二电极和所述第三电极之间相互绝缘。
6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括像素电极，所述像素电极与所述薄膜晶体管的源极电连接；
所述第一电极与所述像素电极同层设置、所述第二电极与所述源极和所述漏极同层设置、所述第三电极与所述导电结构同层设置。
7.根据权利要求1-6任一项所述的阵列基板，其特征在于，所述阵列基板为有机致电发光二极管阵列基板，所述有机致电发光二极管阵列基板还包括有机致电发光二极管发光器件，所述有机致电发光二极管发光器件包括依次层叠设置的阳极、有机材料功能层和阴极；
在所述阵列基板包括像素电极的情况下，所述像素电极作为所述阳极。
8.一种显示面板，其特征在于，包括权利要求1-7任一项所述的阵列基板。
9.一种阵列基板的制备方法，其特征在于，包括：
在衬底上依次形成金属遮光层和缓冲层，所述缓冲层包括第一过孔，所述第一过孔露出所述金属遮光层；
在缓冲层背离所述衬底一侧形成薄膜晶体管和导电结构，所述薄膜晶体管的源极通过位于所述第一过孔中的导电结构与所述金属遮光层电连接。
10.根据权利要求9所述的阵列基板的制备方法，其特征在于，所述薄膜晶体管为顶栅型薄膜晶体管；
所述形成所述薄膜晶体管和所述导电结构，包括：
在缓冲层背离所述衬底一侧形成半导体薄膜，并在所述半导体薄膜上方形成光刻胶；
对所述光刻胶进行曝光、显影形成第一光刻胶图案；
对所述半导体薄膜进行刻蚀，形成第一图案和第二图案；
对所述第一图案和所述第二图案进行导体化处理，所述第一图案经导体化形成有源层，所述第二图案经导体化形成导电结构；
其中，所述有源层包括沟道区、位于所述沟道区两侧的源极区和漏极区，所述沟道区在所述衬底上的正投影与所述栅极在所述衬底上的正投影重叠；所述源极通过层间绝缘层中的第二过孔与所述导电结构电连接，所述源极还通过所述层间绝缘层中的第三过孔与所述源极区电连接；所述漏极通过所述层间绝缘层中的第四过孔与所述漏极区电连接。
11.根据权利要求10所述的阵列基板的制备方法，其特征在于，所述半导体薄膜的材料为金属氧化物；
所述对所述第一图案和所述第二图案进行导体化处理，包括：
采用化学气相沉积法，利用包含H原子的气体对所述第一图案和所述第二图案进行导体化处理；
或者，利用干法刻蚀对所述第一图案和第二图案进行导体化处理。
12.根据权利要求10或11所述的阵列基板的制备方法，其特征在于，在形成所述第一图案和所述第二图案之后，对所述第一图案和所述第二图案进行导体化处理之前，形成所述薄膜晶体管的方法还包括：
在所述第一图案和所述第二图案背离所述衬底一侧依次形成绝缘薄膜和导电薄膜，并在所述导电薄膜上方形成光刻胶；
对所述光刻胶进行曝光、显影，形成第二光刻胶图案；
采用湿法刻蚀对所述导电薄膜进行刻蚀，形成所述栅极；
采用干法刻蚀对所述绝缘薄膜进行刻蚀，形成所述薄膜晶体管的栅绝缘层；
对所述第一图案和所述第二图案进行导体化处理，包括：
利用所述第二光刻胶图案覆盖所述第一图案，并对所述第一图案进行导体化处理，以得到导体化的所述源极区和所述漏极区；对所述第二图案进行导体化处理，以得到所述导电结构。
13.根据权利要求9所述的阵列基板的制备方法，其特征在于，所述薄膜晶体管为底栅型薄膜晶体管；
所述形成所述薄膜晶体管和所述导电结构，包括：
在所述缓冲层背离所述衬底一侧形成导电薄膜，并在所述导电薄膜上方形成光刻胶；
对所述光刻胶进行曝光、显影，形成第三光刻胶图案；
对所述导电薄膜进行刻蚀，形成栅极金属层，所述栅极金属层包括所述栅极和所述导电结构。
14.根据权利要求9所述的阵列基板的制备方法，其特征在于，所述方法还包括：
在所述衬底上依次形成第一电极、第二电极和第三电极，所述第一电极、所述第二电极和所述第三电极之间相互绝缘，并构成存储电容。
15.根据权利要求14所述的阵列基板的制备方法，其特征在于，所述阵列基板还包括像素电极；
所述第一电极与所述像素电极通过同一次构图工艺得到，所述第二电极与所述源极和所述漏极通过同一次构图工艺得到，所述第三电极与所述导电结构通过同一次构图工艺得到。
CN201811163079.4A 2018-09-30 2018-09-30 一种阵列基板及其制备方法、显示面板 Active CN109300917B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811163079.4A CN109300917B (zh) 2018-09-30 2018-09-30 一种阵列基板及其制备方法、显示面板
US16/394,381 US20200105789A1 (en) 2018-09-30 2019-04-25 Array substrate, method of manufacturing the same, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811163079.4A CN109300917B (zh) 2018-09-30 2018-09-30 一种阵列基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN109300917A true CN109300917A (zh) 2019-02-01
CN109300917B CN109300917B (zh) 2021-01-26

Family

ID=65161623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811163079.4A Active CN109300917B (zh) 2018-09-30 2018-09-30 一种阵列基板及其制备方法、显示面板

Country Status (2)

Country Link
US (1) US20200105789A1 (zh)
CN (1) CN109300917B (zh)

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585300A (zh) * 2018-12-17 2019-04-05 合肥鑫晟光电科技有限公司 薄膜晶体管及制备方法、像素结构、阵列基板和显示面板
CN110071146A (zh) * 2019-04-09 2019-07-30 深圳市华星光电半导体显示技术有限公司 显示面板和电子设备
CN110109306A (zh) * 2019-04-25 2019-08-09 武汉华星光电技术有限公司 阵列基板及其制造方法、显示面板
CN110112146A (zh) * 2019-05-17 2019-08-09 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板
CN110391180A (zh) * 2019-06-13 2019-10-29 惠科股份有限公司 阵列基板的制作方法、阵列基板和显示装置
CN110444553A (zh) * 2019-08-14 2019-11-12 京东方科技集团股份有限公司 感光装置及其制造方法、探测基板和阵列基板
CN110718562A (zh) * 2019-10-25 2020-01-21 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制造方法和显示面板
CN110729313A (zh) * 2019-11-29 2020-01-24 京东方科技集团股份有限公司 显示面板、显示面板制备方法、显示装置
CN110767665A (zh) * 2019-11-29 2020-02-07 京东方科技集团股份有限公司 一种显示面板、其制备方法及显示装置
CN110931509A (zh) * 2019-11-25 2020-03-27 Tcl华星光电技术有限公司 阵列基板及其制备方法
CN111312732A (zh) * 2020-03-04 2020-06-19 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法、显示模组及电子装置
CN111341814A (zh) * 2020-03-11 2020-06-26 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板的制作方法
CN111415968A (zh) * 2020-04-26 2020-07-14 武汉华星光电半导体显示技术有限公司 显示面板及显示面板的制作方法
CN111430371A (zh) * 2020-03-31 2020-07-17 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及制作方法
CN111554634A (zh) * 2020-05-14 2020-08-18 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示面板
CN111584427A (zh) * 2020-05-25 2020-08-25 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示面板
WO2020215603A1 (zh) * 2019-04-23 2020-10-29 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制备方法
CN111883574A (zh) * 2020-09-02 2020-11-03 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
CN112002739A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 显示面板、显示屏及电子设备
CN112083610A (zh) * 2019-06-13 2020-12-15 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN112366226A (zh) * 2021-01-13 2021-02-12 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN112466948A (zh) * 2020-11-27 2021-03-09 合肥鑫晟光电科技有限公司 栅极驱动电路及其制造方法、阵列基板、显示装置
CN112786670A (zh) * 2021-01-11 2021-05-11 武汉华星光电半导体显示技术有限公司 一种阵列基板、显示面板及阵列基板的制作方法
CN112965310A (zh) * 2021-02-26 2021-06-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
CN113130821A (zh) * 2021-04-19 2021-07-16 合肥鑫晟光电科技有限公司 显示面板及其制造方法、显示装置
CN113745253A (zh) * 2021-09-06 2021-12-03 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2022041367A1 (zh) * 2020-08-31 2022-03-03 武汉华星光电技术有限公司 Tft 器件及其制备方法、阵列基板
WO2023184613A1 (zh) * 2022-04-01 2023-10-05 惠州华星光电显示有限公司 阵列基板及其制作方法
WO2024000494A1 (zh) * 2022-06-30 2024-01-04 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2024065358A1 (zh) * 2022-09-29 2024-04-04 京东方科技集团股份有限公司 阵列基板及其显示面板和制备方法
WO2024066137A1 (zh) * 2022-09-29 2024-04-04 合肥维信诺科技有限公司 阵列基板、显示面板及阵列基板的成型方法
CN112466948B (zh) * 2020-11-27 2024-05-28 合肥鑫晟光电科技有限公司 栅极驱动电路及其制造方法、阵列基板、显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205690B2 (en) * 2019-04-09 2021-12-21 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and electronic device
CN210429814U (zh) * 2019-11-27 2020-04-28 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN113867043B (zh) * 2020-06-30 2023-01-10 京东方科技集团股份有限公司 发光基板及其制备方法、显示装置
CN113192979A (zh) * 2021-04-13 2021-07-30 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN113206038B (zh) * 2021-04-30 2022-04-01 北海惠科光电技术有限公司 阵列基板制造方法及显示面板制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733499A (zh) * 2013-12-23 2015-06-24 乐金显示有限公司 有机发光二极管显示装置及其制造方法
CN107527940A (zh) * 2017-08-24 2017-12-29 京东方科技集团股份有限公司 背板及其制造方法
CN107785405A (zh) * 2017-10-31 2018-03-09 京东方科技集团股份有限公司 阵列基板及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383946B (zh) * 2013-07-12 2016-05-25 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制备方法
CN103472646B (zh) * 2013-08-30 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN106597770B (zh) * 2016-12-28 2019-12-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN108470717B (zh) * 2017-02-22 2021-04-06 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733499A (zh) * 2013-12-23 2015-06-24 乐金显示有限公司 有机发光二极管显示装置及其制造方法
CN107527940A (zh) * 2017-08-24 2017-12-29 京东方科技集团股份有限公司 背板及其制造方法
CN107785405A (zh) * 2017-10-31 2018-03-09 京东方科技集团股份有限公司 阵列基板及其制备方法

Cited By (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585300A (zh) * 2018-12-17 2019-04-05 合肥鑫晟光电科技有限公司 薄膜晶体管及制备方法、像素结构、阵列基板和显示面板
CN109585300B (zh) * 2018-12-17 2022-07-12 合肥鑫晟光电科技有限公司 薄膜晶体管及制备方法、像素结构、阵列基板和显示面板
CN110071146A (zh) * 2019-04-09 2019-07-30 深圳市华星光电半导体显示技术有限公司 显示面板和电子设备
WO2020206772A1 (zh) * 2019-04-09 2020-10-15 深圳市华星光电半导体显示技术有限公司 显示面板和电子设备
CN110071146B (zh) * 2019-04-09 2021-02-02 深圳市华星光电半导体显示技术有限公司 显示面板和电子设备
WO2020215603A1 (zh) * 2019-04-23 2020-10-29 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制备方法
CN110109306A (zh) * 2019-04-25 2019-08-09 武汉华星光电技术有限公司 阵列基板及其制造方法、显示面板
WO2020215404A1 (zh) * 2019-04-25 2020-10-29 武汉华星光电技术有限公司 阵列基板及其制造方法、显示面板
CN110109306B (zh) * 2019-04-25 2020-12-08 武汉华星光电技术有限公司 阵列基板及其制造方法、显示面板
US11335711B2 (en) 2019-04-25 2022-05-17 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel
CN110112146A (zh) * 2019-05-17 2019-08-09 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板
CN110391180A (zh) * 2019-06-13 2019-10-29 惠科股份有限公司 阵列基板的制作方法、阵列基板和显示装置
CN110391180B (zh) * 2019-06-13 2021-07-06 惠科股份有限公司 阵列基板的制作方法、阵列基板和显示装置
CN112083610A (zh) * 2019-06-13 2020-12-15 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US11296249B2 (en) 2019-08-14 2022-04-05 Boe Technology Group Co., Ltd. Photosensitive device and manufacturing method thereof, detection substrate and array substrate
CN110444553A (zh) * 2019-08-14 2019-11-12 京东方科技集团股份有限公司 感光装置及其制造方法、探测基板和阵列基板
CN110718562A (zh) * 2019-10-25 2020-01-21 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制造方法和显示面板
CN110931509A (zh) * 2019-11-25 2020-03-27 Tcl华星光电技术有限公司 阵列基板及其制备方法
CN110729313A (zh) * 2019-11-29 2020-01-24 京东方科技集团股份有限公司 显示面板、显示面板制备方法、显示装置
CN110767665B (zh) * 2019-11-29 2022-05-31 京东方科技集团股份有限公司 一种显示面板、其制备方法及显示装置
CN110767665A (zh) * 2019-11-29 2020-02-07 京东方科技集团股份有限公司 一种显示面板、其制备方法及显示装置
CN111312732B (zh) * 2020-03-04 2024-04-12 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法、显示模组及电子装置
CN111312732A (zh) * 2020-03-04 2020-06-19 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法、显示模组及电子装置
US11751440B2 (en) 2020-03-11 2023-09-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and method of manufacturing display panel
CN111341814A (zh) * 2020-03-11 2020-06-26 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板的制作方法
WO2021179390A1 (zh) * 2020-03-11 2021-09-16 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板的制作方法
CN111430371A (zh) * 2020-03-31 2020-07-17 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及制作方法
US11825701B2 (en) 2020-04-26 2023-11-21 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and manufacturing method thereof
CN111415968A (zh) * 2020-04-26 2020-07-14 武汉华星光电半导体显示技术有限公司 显示面板及显示面板的制作方法
CN111554634A (zh) * 2020-05-14 2020-08-18 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示面板
CN111554634B (zh) * 2020-05-14 2023-01-10 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示面板
CN111584427B (zh) * 2020-05-25 2022-07-08 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示面板
CN111584427A (zh) * 2020-05-25 2020-08-25 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示面板
CN112002739B (zh) * 2020-08-10 2023-06-30 深圳市华星光电半导体显示技术有限公司 显示面板、显示屏及电子设备
CN112002739A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 显示面板、显示屏及电子设备
WO2022041367A1 (zh) * 2020-08-31 2022-03-03 武汉华星光电技术有限公司 Tft 器件及其制备方法、阵列基板
US11791414B2 (en) 2020-08-31 2023-10-17 Wuhan China Star Optoelectronics Technology Co., Ltd. TFT device, manufacturing method thereof, and array substrate
CN111883574A (zh) * 2020-09-02 2020-11-03 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
WO2022111086A1 (zh) * 2020-11-27 2022-06-02 京东方科技集团股份有限公司 栅极驱动电路及其制造方法、阵列基板、显示装置
CN112466948B (zh) * 2020-11-27 2024-05-28 合肥鑫晟光电科技有限公司 栅极驱动电路及其制造方法、阵列基板、显示装置
CN112466948A (zh) * 2020-11-27 2021-03-09 合肥鑫晟光电科技有限公司 栅极驱动电路及其制造方法、阵列基板、显示装置
CN112786670A (zh) * 2021-01-11 2021-05-11 武汉华星光电半导体显示技术有限公司 一种阵列基板、显示面板及阵列基板的制作方法
CN112786670B (zh) * 2021-01-11 2022-07-29 武汉华星光电半导体显示技术有限公司 一种阵列基板、显示面板及阵列基板的制作方法
CN112366226B (zh) * 2021-01-13 2021-04-06 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN112366226A (zh) * 2021-01-13 2021-02-12 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN112965310A (zh) * 2021-02-26 2021-06-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
CN113130821A (zh) * 2021-04-19 2021-07-16 合肥鑫晟光电科技有限公司 显示面板及其制造方法、显示装置
CN113745253A (zh) * 2021-09-06 2021-12-03 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2023184613A1 (zh) * 2022-04-01 2023-10-05 惠州华星光电显示有限公司 阵列基板及其制作方法
WO2024000494A1 (zh) * 2022-06-30 2024-01-04 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2024065358A1 (zh) * 2022-09-29 2024-04-04 京东方科技集团股份有限公司 阵列基板及其显示面板和制备方法
WO2024066137A1 (zh) * 2022-09-29 2024-04-04 合肥维信诺科技有限公司 阵列基板、显示面板及阵列基板的成型方法

Also Published As

Publication number Publication date
US20200105789A1 (en) 2020-04-02
CN109300917B (zh) 2021-01-26

Similar Documents

Publication Publication Date Title
CN109300917A (zh) 一种阵列基板及其制备方法、显示面板
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
CN103456793B (zh) 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR101345376B1 (ko) ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
CN106537567B (zh) 晶体管、显示装置和电子设备
CN110071225A (zh) 显示面板及制作方法
CN108470717A (zh) 阵列基板及其制备方法、显示面板及显示装置
CN109256396A (zh) 一种透明显示基板及透明显示面板
KR100600848B1 (ko) 평판표시장치 및 그 제조방법
CN106920801A (zh) 显示装置
CN106898551A (zh) 制造薄膜晶体管的方法、薄膜晶体管基板和平板显示装置
WO2016145914A1 (en) Thin film transistor, array substrate, and fabrication method thereof, and display apparatus
CN103872060B (zh) 阵列基板及其制造方法
CN104465788A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN107492555A (zh) 晶体管阵列面板
CN109728001A (zh) 一种阵列基板及其制备方法、显示面板
CN107195641A (zh) 一种阵列基板及其制备方法、显示面板
WO2020142881A1 (zh) 薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置
CN109920845A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN109427820A (zh) 一种基板及其制备方法、显示面板
TWI495110B (zh) 顯示面板及其製作方法
CN110098201A (zh) 晶体管器件及其制造方法、显示基板、显示装置
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN109390380A (zh) 显示面板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant