CN106898551A - 制造薄膜晶体管的方法、薄膜晶体管基板和平板显示装置 - Google Patents

制造薄膜晶体管的方法、薄膜晶体管基板和平板显示装置 Download PDF

Info

Publication number
CN106898551A
CN106898551A CN201611186007.2A CN201611186007A CN106898551A CN 106898551 A CN106898551 A CN 106898551A CN 201611186007 A CN201611186007 A CN 201611186007A CN 106898551 A CN106898551 A CN 106898551A
Authority
CN
China
Prior art keywords
oxide semiconductor
electrode
regions
gate electrode
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611186007.2A
Other languages
English (en)
Other versions
CN106898551B (zh
Inventor
崔新逸
赵炫珉
金湘甲
梁成勋
丁有光
安秉斗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to CN202111431829.3A priority Critical patent/CN114256328A/zh
Publication of CN106898551A publication Critical patent/CN106898551A/zh
Application granted granted Critical
Publication of CN106898551B publication Critical patent/CN106898551B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Plasma & Fusion (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种制造薄膜晶体管的方法、薄膜晶体管基板和平板显示装置。其中制造薄膜晶体管的方法包括：在基板上形成氧化物半导体；在基板上层叠绝缘层和金属层以覆盖氧化物半导体；在金属层上形成光敏图案；通过使用光敏图案作为掩模蚀刻金属层而形成栅电极，其中栅电极的一部分交叠氧化物半导体的第一氧化物半导体区域；通过使用光敏图案作为掩模来部分地蚀刻绝缘层而形成栅绝缘膜，其中栅绝缘膜包括在光敏图案下面的具有第一厚度的第一绝缘区域和具有小于第一厚度的第二厚度的第二绝缘区域；以及在栅绝缘膜上执行等离子体处理以使得氧化物半导体的在第二绝缘区域下面的第二氧化物半导体区域变得导电。

Description

制造薄膜晶体管的方法、薄膜晶体管基板和平板显示装置
技术领域
一个或更多的实施方式针对一种制造薄膜晶体管(TFT)的方法、TFT基板和平板显示装置，更具体而言，针对使用氧化物半导体制造TFT的方法，和包括使用该方法制造的TFT的TFT基板和平板显示装置。
背景技术
诸如有机发光二极管显示装置或液晶显示(LCD)装置的平板显示装置包括至少一个薄膜晶体管(TFT)、电容器、以及使所述至少一个TFT和电容器彼此连接的布线。所述至少一个TFT的每个包括包含沟道区、源极区和漏极区的有源层，以及在沟道区上通过栅绝缘层与有源层电绝缘的栅电极。
TFT的有源层通常由诸如非晶硅或多晶硅的半导体材料形成。当有源层是由非晶硅形成时，TFT的迁移率低，因此驱动电路不能高速运行。当有源层是由多晶硅形成时，尽管TFT的迁移率高，但是阈值电压是不均匀的并且需要额外的补偿电路。此外，因为使用低温多晶硅(LTPS)制造TFT的常规方法使用昂贵的激光热处理，所以投资和器材管理成本高，尤其对于大型基板。
发明内容
额外的特征将在以下的描述中被部分地阐述，且部分地将自该描述明显或者可以通过所给出的实施方式的实践而习知。
根据一个或多个实施方式，一种制造薄膜晶体管(TFT)的方法包括：在基板上形成氧化物半导体图案；在其上形成有氧化物半导体图案的基板上顺序地层叠绝缘材料层和金属层；在金属层上形成光敏图案；通过使用光敏图案作为掩模蚀刻金属层而形成栅电极，其中栅电极的至少一部分交叠氧化物半导体图案的第一氧化物半导体区域；通过使用光敏图案作为掩模来部分地蚀刻绝缘材料层而形成栅绝缘膜，其中栅绝缘膜包括在光敏图案下面的具有第一厚度的第一绝缘区域和具有小于第一厚度的第二厚度的第二绝缘区域；并且在栅绝缘膜上执行等离子体处理，使得氧化物半导体图案的在第二绝缘区域下面的第二氧化物半导体区域变得导电。
等离子体处理使用含氢气体。
第二厚度可以在从大约到大约的范围。
该方法还可以包括：去除光敏图案；在栅电极和栅绝缘膜上形成层间绝缘膜；通过蚀刻栅绝缘膜和层间绝缘膜，形成接触孔，第二氧化物半导体区域的一部分经由该接触孔暴露；以及形成经由接触孔电连接到第二氧化物半导体区域的暴露部分的电极。
形成栅电极可以包括使用光敏图案作为掩模湿法蚀刻金属层，其中栅电极的侧表面从光敏图案的侧表面向内设置。
形成栅绝缘膜可以包括通过使用光敏图案作为掩模来部分地干蚀刻绝缘材料层，其中光敏图案的边缘对应于在第一绝缘区域和第二绝缘区域之间的边界。
第一绝缘区域可以包括被栅电极覆盖的中心部分和没有被栅电极覆盖的边缘部分。
执行等离子体处理可以包括：去除光敏图案；和使用栅电极作为掩模执行等离子体处理以形成氧化物半导体图案，氧化物半导体图案包括在第一绝缘区域的中心部分下面的第一氧化物半导体区域、在第一绝缘区域的边缘部分下面的第三氧化物半导体区域、以及在第二绝缘区域下面的导电的第二氧化物半导体区域，其中第三氧化物半导体区域具有小于第一氧化物半导体区域的电阻且大于第二氧化物半导体区域的电阻的电阻。
根据一个或多个实施方式，一种薄膜晶体管(TFT)基板包括：基板；氧化物半导体图案，设置在基板上并且包括半导体特性的第一氧化物半导体区域和导电的第二氧化物半导体区域；栅绝缘膜，设置在其上形成有氧化物半导体图案的基板上并且包括具有第一厚度的第一绝缘区域和具有小于第一厚度的第二厚度的第二绝缘区域；栅电极，设置在第一绝缘区域上，其中栅电极的至少一部分交叠第一氧化物半导体区域；以及层间绝缘层，设置在其上形成有栅电极的栅绝缘膜上，其中第二氧化物半导体区域由于在栅电极和栅绝缘膜上执行的氢气基等离子体工艺而变得导电。
TFT基板还可以包括设置在层间绝缘膜上的电极，该电极经由穿过层间绝缘膜和栅绝缘膜的接触插塞而电连接到第二氧化物半导体区域。
第二厚度可以在从大约到大约的范围。
第一绝缘区域可以包括被栅电极覆盖的中心部分和没有被栅电极覆盖的边缘部分。
氧化物半导体图案可以包括第三氧化物半导体区域，该第三氧化物半导体区域设置在第一氧化物半导体区域和第二氧化物半导体区域之间并且具有小于第一氧化物半导体区域的电阻且大于第二氧化物半导体区域的电阻的电阻。
根据一个或多个实施方式，一种平板显示装置包括：基板；氧化物半导体，设置在基板上并且包括半导体特性的第一氧化物半导体区域和导电的第二氧化物半导体区域；栅绝缘膜，设置在其上形成有氧化物半导体图案的基板上，并且包括具有第一厚度的第一绝缘区域和具有小于第一厚度的第二厚度；栅电极，设置在第一绝缘区域上，其中栅电极的至少一部分交叠第一氧化物半导体区域；层间绝缘膜，设置在其上形成有栅电极的栅绝缘膜上；以及电极，设置在层间绝缘膜上，该电极经由穿过层间绝缘膜和栅绝缘膜的接触插塞而电连接到第二氧化物半导体区域。
第二氧化物半导体区域可以由于在栅电极和栅绝缘膜上执行的氢气基等离子体工艺上而变得导电。
第二厚度可以在从大约到大约的范围。
第一绝缘区域可以包括被栅电极覆盖的中心部分和没有被栅电极覆盖的边缘部分。
氧化物半导体图案可以包括第三氧化物半导体区域，该第三氧化物半导体区域设置在第一氧化物半导体区域和第二氧化物半导体区域之间并且具有小于第一氧化物半导体区域的电阻且大于第二氧化物半导体区域的电阻的电阻。
该平板显示装置还可以包括：电连接到所述电极的像素电极；面对像素电极的对电极；以及设置在像素电极和对电极之间的有机发光层。
该平板显示装置还可以包括：电连接到所述电极的像素电极；面对像素电极的对电极；以及设置在像素电极和对电极之间的液晶层。
附图说明
图1是根据一实施方式的薄膜晶体管(TFT)基板的剖视图。
图2A至2H是根据一实施方式的顺序地示出制造TFT的方法的剖视图。
图3是根据另一实施方式的TFT基板的剖视图。
图4是示出制造图3的TFT的方法的剖视图。
图5是根据一实施方式的有机发光二极管显示装置的剖视图。
图6是根据一实施方式的液晶显示(LCD)装置的剖视图。
具体实施方式
本发明构思的实施方式可以包括各种实施方式和变形，其实施方式将在图中示出并且将在此处被详细地描述。本发明构思的特征和实现所述特征的方法将参考在其中示出本发明构思的示例性实施方式的附图被更全面地描述。然而，本发明构思可以以许多不同的形式实现且不应被理解为限于在此阐述的实施方式。
还将理解，此处使用的术语“包括”和/或“包括……的”表明所述特征或组件的存在，但是不排除一个或多个其它特征或组件的存在或添加。
将理解，当层、区域或元件被称为“形成在”另一层、区域或元件“上”时，它可以直接或间接地形成在所述另一层、区域或元件上。
为了说明的方便，元件的尺寸可以被夸大。
现在将详细参考示例性实施方式，其示例在附图中示出。在图中，相同的元件可以通过相同的附图标记表示，并且将不给出其重复的说明。
图1是根据一实施方式的薄膜晶体管(TFT)基板100的剖视图。
参考图1，TFT基板100包括基板110、氧化物半导体图案115、栅绝缘膜120、栅电极125、层间绝缘膜130和电极135。氧化物半导体图案115设置在基板110上，并且包括具有半导体特性的第一氧化物半导体区域115a和导电特性的第二氧化物半导体区域115b。栅绝缘膜120设置在基板110上以覆盖氧化物半导体图案115。栅绝缘膜120包括具有第一厚度da的第一绝缘区域120a和具有小于第一厚度da的第二厚度db的第二绝缘区域120b。栅电极125设置在第一绝缘区域120a上，并且栅电极125的至少一部分交叠第一氧化物半导体区域115a。层间绝缘膜130设置在栅绝缘膜120上以覆盖栅电极125。电极135设置在层间绝缘膜130上并且经由穿透层间绝缘膜130和栅绝缘膜120的接触插塞CP电连接到第二氧化物半导体区域115b。氧化物半导体图案115和栅电极125可以组成顶栅型TFT。
TFT基板100是在基板110上包括至少一个TFT的装置的一部分。TFT基板100可以是在其中包括TFT的像素布置成矩阵的平板显示装置。例如，TFT基板100可以是有机发光二极管显示装置或液晶显示(LCD)装置。
基板110支撑整个TFT基板100并且保持TFT基板100的刚性。基板110可以具有平坦顶表面并且可以由透明绝缘材料形成。例如，基板110可以由玻璃形成。然而，本发明构思的实施方式不限于此，基板110可以由诸如聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚酰亚胺(PI)、聚醚砜(PES)或聚丙烯酸酯(PAR)的塑料材料形成。基板110可以由诸如金属或碳纤维的不透明材料形成，并且为实现柔性显示器装置，基板110可以由诸如PI膜的柔性塑料材料形成。
此外，诸如势垒(barrier)膜、阻挡膜和/或缓冲膜的辅助膜可以设置在基板110上。辅助膜平坦化基板110的顶表面并且防止杂质的渗入。辅助膜可以由无机绝缘材料形成，并且可以具有单层结构或多层结构。辅助膜可以防止随后将层叠的氧化物半导体图案115被来自基板110的杂质污染，由此保护氧化物半导体图案115并改进界面特性。
氧化物半导体图案115设置在基板110上，并且包括第一氧化物半导体区域115a和第二氧化物半导体区域115b。
第一氧化物半导体区域115a具有半导体特性，并且对应于每个TFT的沟道区。第一氧化物半导体区域115a交叠栅电极125。
第二氧化物半导体区域115b具有导电特性，并且设置在第一氧化物半导体区域115a的两侧。第二氧化物半导体区域115b对应于TFT的源极区和漏极区。第二氧化物半导体区域115b也可以用作用于将TFT电连接到另一TFT或另一元件的布线。第二氧化物半导体区域115b可以从使用含氢气体的等离子体工艺获得其导电特性。
根据一实施方式，氧化物半导体图案115包括氧化物半导体材料。氧化物半导体材料可以包括铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)和锌(Zn)的至少之一的氧化物。例如，氧化物半导体材料可以包括锌氧化物(ZnO)、锌锡氧化物(ZTO)、锌铟氧化物(ZIO)、铟氧化物(InO)、钛氧化物(TiO)、铟镓锌氧化物(IGZO)和铟锌锡氧化物(IZTO)的至少之一。
因为使用氧化物半导体作为有源层的TFT具有比使用硅(Si)作为有源层的TFT更高的迁移率，所以不需要为了提高迁移率的额外的离子掺杂。此外，因为包括氧化物半导体的TFT即使在室温也具有多晶和非晶结构，所以不需要额外的退火工艺并且包括氧化物半导体材料的TFT可以使用低温工艺形成。此外，因为有源层可以使用溅射等形成，所以包括氧化物半导体材料的TFT可用于制造大型基板，因为材料成本可以是低的。
栅绝缘膜120设置在基板110上以覆盖氧化物半导体图案115。栅绝缘膜120包括具有第一厚度da的第一绝缘区域120a和具有小于第一厚度da的第二厚度db的第二绝缘区域120b。
根据一实施方式，第一绝缘区域120a对应于第一氧化物半导体区域115a，并且栅电极125设置在第一绝缘区域120a上。第一绝缘区域120a的一部分，诸如中心部分，被栅电极125覆盖，并且第一绝缘区域120a的剩余部分，诸如边缘部分，没有被栅电极125覆盖。
根据一实施方式，第二绝缘区域120b具有第二厚度db并且覆盖第二氧化物半导体区域115b以及基板110的没有被氧化物半导体图案115覆盖的部分。
根据一实施方式，栅绝缘膜120由硅氧化物(SiO2)形成。在这种情况下，第二绝缘区域120b的第二厚度db可以在从大约到大约的范围。然而，本发明构思的实施方式不限于此，栅绝缘膜120可以由除SiO2以外的绝缘材料形成，并且可以具有单层结构或多层结构。
根据一实施方式，栅绝缘膜120能够改进氧化物半导体图案115的界面特性并且能够防止杂质渗入氧化物半导体图案115。
根据一实施方式，栅电极125设置在栅绝缘膜120的第一绝缘区域120a上，并且栅电极125的至少一部分交叠第一氧化物半导体区域115a。栅电极125可以由金属形成并且可以具有单层结构或多层结构。栅电极125可以通过层叠例如铜(Cu)膜和钛(Ti)层形成。
根据一实施方式，层间绝缘膜130由无机绝缘材料形成并且具有单层结构或多层结构。备选地，层间绝缘膜130可以使用旋涂等由有机绝缘材料形成。此外，层间绝缘膜130可以具有在其中有机绝缘材料和无机绝缘材料交替设置的多层结构。
根据一实施方式，层间绝缘膜130和栅绝缘膜120具有接触孔CH，氧化物半导体图案115的第二氧化物半导体区域115b的一部分通过该接触孔CH暴露。
根据一实施方式，电极135设置在层间绝缘膜130上并且通过在层间绝缘膜130和栅绝缘膜120中的接触孔CH中的接触插塞CP而电连接到第二氧化物半导体区域115b。电极135包括源电极135a和漏电极135b。
根据一实施方式，电极135由例如金属形成，并且可以具有单层结构或多层结构。
根据本实施方式，栅绝缘膜120包括具有第一厚度da的第一绝缘区域120a和具有小于第一厚度da的第二厚度db的第二绝缘区域120b。在栅电极125和第二氧化物半导体区域115b之间完全地设置栅绝缘膜120。
在使氧化物半导体图案115的第二氧化物半导体区域115b导电的常规方法中，栅绝缘膜120的一部分被去除以暴露第二氧化物半导体区域115b。在这种情况下，栅绝缘膜仅设置在栅电极125和第一氧化物半导体区域115a之间，并且层间绝缘膜覆盖第二氧化物半导体区域115b。在这种情况下，形成了在栅绝缘膜和层间绝缘膜之间的界面，其匹配在第一和第二氧化物半导体区域115a和115b之间的边界。在这个结构中，如果高电压被施加在栅电极125和第二氧化物半导体区域115b之间，则电流可以沿着在栅绝缘膜与在栅电极125和第二氧化物半导体区域115b之间的层间绝缘膜间的界面泄漏。此外，因为在栅绝缘膜和层间绝缘膜之间的界面在结构上弱于连续的绝缘膜，所以如果高电压被施加到栅电极125，则在栅绝缘膜和层间绝缘膜之间的界面可能被破坏，由此引起TFT击穿。
然而，根据实施方式，因为栅绝缘膜120覆盖整个氧化物半导体图案115，所以在栅电极125和第二氧化物半导体区域115b之间的电流泄漏能够被防止。此外，因为连续形成的栅绝缘膜120在结构上比在栅绝缘膜120和层间绝缘膜130之间的界面坚固，所以栅绝缘膜120不容易被破坏，由此降低TFT击穿的风险。
此外，因为第二氧化物半导体区域115b使用利用含氢气体的等离子体处理变得导电，所以第二氧化物半导体区域115b不需要被暴露。为了使氢经由等离子体处理渗入第二氧化物半导体区域115b，在第二氧化物半导体区域115b上的第二绝缘区域120b的第二厚度db小于第一绝缘区域120a的第一厚度da。这种结构能够在不用额外掩模的情况下形成。
图2A至2H是根据一实施方式的顺序地示出制造TFT的方法的剖视图。
参考图2A，第一氧化物半导体图案115'形成在基板110上。
基板110具有平坦的顶表面并且可以由诸如玻璃的透明绝缘材料形成。备选地，基板110可以由诸如PI膜的柔性塑料材料形成以实现柔性显示装置。备选地，基板110可以由诸如金属或碳纤维的不透明材料形成。
根据一实施方式，为防止杂质从基板110渗入到随后将被层叠的第一氧化物半导体图案115'中，并因而为保护第一氧化物半导体图案115'且改进它的界面特性，诸如势垒膜、阻挡膜和/或缓冲膜的辅助膜可以设置在基板110上。辅助膜可以由诸如硅氧化物(SiOx)、硅氮化物(SiNx)、铝氧化物(Al2O3)、铪氧化物(HfO3)或钇氧化物(Y2O3)的绝缘氧化物形成以具有多层结构或单层结构。辅助膜可以通过诸如等离子体增强化学气相沉积(PECVD)、常压CVD(APCVD)或低压CVD(LPCVD)的任何适当的沉积方法形成。
根据一实施方式，第一氧化物半导体图案115'形成在基板110上。如图2A所示，氧化物半导体层形成在基板110上，之后，第一氧化物半导体图案115'使用光刻和蚀刻形成。
氧化物半导体材料可以包括In、Ga、Sn、Zr、V、Hf、Cd、Ge、Cr、Ti和Zn的至少之一的氧化物。例如，氧化物半导体材料可以包括ZnO、ZTO、ZIO、InO、TiO、IGZO和IZTO的至少之一。例如，氧化物半导体材料可以包括2:2:1的原子比的In、Ga和Zn。
然而，本发明构思的实施方式不限于此，氧化物半导体材料可以包括诸如In-Sn-Ga-Zn-O基材料的四元金属氧化物，诸如In-Ga-Zn-O基材料、In-Sn-Zn-O基材料、In-Al-Zn-O基材料、Sn-Ga-Zn-O基材料、Al-Ga-Zn-O基材料或Sn-Al-Zn-O基材料的三元金属氧化物，诸如In-Zn-O基材料、Sn-Zn-O基材料、Al-Zn-O基材料、Zn-Mg-O基材料、Sn-Mg-O基材料或In-Mg-O基材料的二元合金氧化物，或诸如In-O基材料、Sn-O基材料、Zn-O基材料、Ti-O基材料或Cd-O基材料的一元金属氧化物。In-Ga-Zn-O基氧化物半导体可以包括与成分比无关的至少In、Ga和Zn，并且还可以包括除In、Ga和Zn之外的一种或更种元素。
参考图2B，根据一实施方式，第一绝缘层120'和第一金属层125'顺序层叠在基板110上以覆盖第一氧化物半导体图案115'。
根据一实施方式，第一绝缘材料层120'沉积于在其上形成了第一氧化物半导体图案115'的基板110上。第一绝缘材料层120'可以由SiO2形成。然而，本发明构思的实施方式不限于此，第一绝缘材料层120'可以由诸如硅氮化物(SiNx)、铝氧化物(Al2O3)、铜氧化物(CuOx)、铽氧化物(Tb4O7)、钇氧化物(Y2O3)、铌氧化物(Nb2O5)或镨氧化物(Pr2O3)的无机绝缘材料形成为单层结构或多层结构。第一绝缘材料层120'可以通过诸如PECVD、APCVD或LPCVD的任何适当的沉积方法形成。
根据一实施方式，第一金属材料层125'沉积在第一绝缘材料层120'上。第一金属材料层125'由从银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、铅(Pb)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中选出的至少一种金属材料形成。第一金属材料层125'可以通过层叠例如Cu膜和Ti膜形成。
参考图2C，根据一实施方式，光敏图案PR形成在第一金属材料层125'上。
根据一实施方式，光敏有机材料层层叠在第一金属材料层125'上，其后，光敏图案PR可以通过使用光掩模的曝光或显影形成，如图2C所示。
光敏有机材料的示例包括烯烃基有机材料、丙烯基有机材料和酰亚胺基有机材料。例如，光敏有机材料可以包括PI。光敏有机材料可以是其暴露部分被移除的正光敏材料，或其暴露部分被硬化的负光敏材料。
参考图2D，根据一实施方式，第一金属材料层125'使用光敏图案PR作为掩模被蚀刻。第一金属材料层125'可以使用蚀刻剂被各向同性地湿蚀刻。结果，对应于光敏图案PR的栅电极125可以如图2D所示地形成。栅电极125的至少一部分交叠图1的第一氧化物半导体图案115的第一氧化物半导体区域115a。
根据一实施方式，第一金属材料层125'在湿法蚀刻期间被蚀刻超过掩模。结果，栅电极125的侧表面从光敏图案PR的侧表面向内设置。
参考图2E，根据一实施方式，第一绝缘材料层120'使用光敏图案PR作为掩模被部分地蚀刻。第一绝缘材料层120'的设置在光敏图案PR下面的部分没有被蚀刻，并且第一绝缘材料层120'的没有被光敏图案PR覆盖的部分被稍微蚀刻。结果，栅绝缘膜120的具有第一厚度da的第一绝缘区域120a与具有小于第一厚度da的第二厚度db的第二绝缘区域120b一起形成在光敏图案PR下面。
当栅绝缘膜120由SiO2形成时，第二绝缘区域120b的第二厚度db在从大约到大约的范围。当第二厚度db小于时，氧化物半导体图案115的第一氧化物半导体区域115a可能在随后的氢气等离子体工艺期间变得导电。此外，当第二厚度db大于时，氧化物半导体图案115的第二氧化物半导体区域115b可能不因随后的氢气等离子体工艺而变得导电。
根据一实施方式，在第一绝缘材料层120'上执行使用光敏图案PR作为掩模的各向同性干蚀刻。由于各向同性干蚀刻，在第一绝缘区域120a和第二绝缘区域120b之间的边界可以对应于光敏图案PR的边缘。因此，栅电极125设置在第一绝缘区域120a的一部分(也就是，中心部分)上，并且第一绝缘区域120a的剩余部分(也就是，边缘部分)将暴露。
参考图2F，根据一实施方式，在基板110上的图2E的结构上执行等离子体处理。等离子体处理可以使用含氢气体执行。
结果，形成包括半导体特性的第一氧化物半导体区域115a和导电的第二氧化物半导体区域115b的氧化物半导体图案115。
根据一实施方式，氧化物半导体图案115的第二氧化物半导体区域115b由于氢等离子体而变得导电。第二氧化物半导体区域115b的氧化物半导体材料由于氢等离子体而通过还原变得导电。在这种情况下，因为光敏图案PR用作掩模，所以设置在第一绝缘区域120a下面的第一氧化物半导体区域115a不因等离子体而变得导电。
具有相对小的第二厚度db的第二绝缘区域120b设置在第二氧化物半导体区域115b上。因此，氢可以在等离子体处理期间穿过第二绝缘区域120b扩散到第二氧化物半导体区域115b中，并且第二氧化物半导体区域115b的氧化物半导体材料通过与氢反应而还原。为了使用等离子体处理使氧化物半导体材料变得导电，第二厚度db应该小于或等于
如果第二厚度db小于则氧化物半导体图案115的第一氧化物半导体区域115a也将在氢等离子体处理期间变得导电。结果，整个氧化物半导体图案115可以变成导电的，由此致使TFT不起作用。
等离子体处理是允许高能量等离子体粒子与材料表面碰撞来改变材料表面的化学或物理特性的工艺。根据本发明构思的一实施方式，含氢气体可以被用于等离子体处理。除氢之外，气体还可以包含氩、氦、氙、氮、氮氧化物和氧的至少之一。
因为氧化物半导体通过使等离子体处理在其上执行而还原，所以在氧化物半导体中的氧空位被引起并且增加。增加的氧空位增大了氧化物半导体材料的载流子浓度。结果，氧化物半导体材料变得导电并且容易地传导电流通过。
参考图2G，根据一实施方式，光敏图案PR被从栅电极125去除。光敏图案PR可以通过灰化被去除。
接着，根据一实施方式，第二绝缘材料层层叠在栅绝缘膜120和栅电极125上。第二绝缘材料层可以包括诸如SiO2、SiNx、Al2O3、CuOx、Tb4O7、Y2O3、Nb2O5或Pr2O3的无机绝缘材料。第二绝缘材料可以具有单层结构或多层结构。第二绝缘材料层可以使用诸如PECVD、APCVD或LPCVD的任何适当的沉积方法形成
备选地，第二绝缘材料层可以使用旋涂等由从聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂中选出的至少一种有机绝缘材料形成。此外，第二绝缘材料层可以具有在其中有机绝缘材料和无机绝缘材料交替设置的多层结构。
接着，根据一实施方式，在第二绝缘材料层和栅绝缘膜120上执行光刻和蚀刻，形成具有接触孔CH的层间绝缘膜130，其中第二氧化物半导体区域115b的一部分经由该接触孔CH暴露。
参考图2H，根据一实施方式，包括填充在栅绝缘膜120和层间绝缘膜130中的接触孔CH的接触插塞CP的第二金属层135'层叠在层间绝缘膜130上。接触插塞CP电连接到第二氧化物半导体区域115b。
第二金属材料层135'可以由Ag、Mg、Al、Pt、Pb、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W和Cu的至少之一形成。第二金属材料层135'可以具有单层结构或多层结构。
参考图1，通过在第二金属材料层135'上执行光刻和蚀刻，形成电极135，该电极135经由在接触孔CH中的接触插塞CP电连接第二氧化物半导体区域115b。电极135包括源电极135a和漏电极135b。
图3是根据另一实施方式的TFT基板100a的剖视图。
参考图3，TFT基板100a包括基板110、氧化物半导体图案116、栅绝缘膜120、栅电极125、层间绝缘膜130和电极135。
除了氧化物半导体图案116之外，TFT基板100a与图1的TFT基板100基本上相同。将不给出与在图1中的元件相同的元件的重复说明。
氧化物半导体图案116包括第一氧化物半导体区域116a、第二氧化物半导体区域116b和第三氧化物半导体区域116c。第一氧化物半导体区域116a设置在第二氧化物半导体区域116b之间。每个第三氧化物半导体区域116c设置在第一氧化物半导体区域116a和其中一个第二氧化物半导体区域116b之间。
根据一实施方式，第三氧化物半导体区域116c的电阻小于第一氧化物半导体区域116a的电阻并且大于第二氧化物半导体区域116b的电阻。因为第二氧化物半导体区域116b是导电的，所以第二氧化物半导体区域116b具有非常低的电阻。因为第一氧化物半导体区域116a是半导体，所以第一氧化物半导体区域116a具有在导体和绝缘体的电阻之间的电阻。因为第三氧化物半导体区域116c具有小于第一氧化物半导体区域116a的电阻并且大于第二氧化物半导体区域116b的电阻的电阻，所以可以防止强电场形成在第一氧化物半导体区域116a和第二氧化物半导体区域116b之间。因此，诸如TFT的阈值电压的TFT特性由于强电场而改变的可能性可以减小，由此改进可靠性。
如上所述，栅绝缘膜120包括具有第一厚度da的第一绝缘区域120a和具有小于第一厚度da的第二厚度db的第二绝缘区域120b。栅电极125设置在第一绝缘区域120a的一部分上。第一绝缘区域120a包括被栅电极125覆盖的中心部分和没有被栅电极125覆盖的边缘部分。
根据一实施方式，第一氧化物半导体区域116a设置在第一绝缘区域120a的被栅电极125覆盖的中心部分下面。也就是，在第一氧化物半导体区域116a和第三氧化物半导体区域116c之间的边界能够通过栅电极125的边缘限定。
根据一实施方式，第三氧化物半导体区域116c设置在第一绝缘区域120a的没有被栅电极125覆盖的边缘部分下面。也就是，在第三氧化物半导体区域116c和第二氧化物半导体区域116b之间的边界能够通过栅绝缘膜120的梯状部分，也就是，在第一绝缘区域120a和第二绝缘区域120b之间的边界限定。
根据一实施方式，第二氧化物半导体区域116b设置在第二绝缘区域120b下面。
图4是示出制造图3的TFT的方法的剖视图。
TFT基板100a的TFT能够使用参考图2A至2E描述的方法的工艺形成。接着，可以执行图4的工艺。接着，可以执行参考图2G至2H描述的方法的工艺。
首先，参考图2E，通过使用光敏图案PR作为掩模而部分地蚀刻第一绝缘材料层120'，形成包括第一绝缘区域120a和第二绝缘区域120b的栅绝缘膜120。
参考图4，根据一实施方式，光敏图案PR被从栅电极125去除。光敏图案PR可以通过灰化被去除。
根据一实施方式，在形成于基板110上的结构上执行等离子体处理。等离子体处理可以使用含氢气体执行。结果，形成氧化物半导体图案116，其包括在第一绝缘区域120a的被栅电极125覆盖的中心部分下面的第一氧化物半导体区域116a、在第一绝缘区域120a的没有被栅电极125覆盖的边缘部分下面的第三氧化物半导体区域116c、以及在第二绝缘区域120b下面的导电的第二氧化物半导体区域116b。
根据一实施方式，第三氧化物半导体区域116c对应于第一绝缘区域120a的边缘部分并且设置在第一氧化物半导体区域116a和第二氧化物半导体区域116b之间。
根据一实施方式，氧化物半导体图案116的第二氧化物半导体区域116b和第三氧化物半导体区域116c由于氢基等离子体而变得导电。第二氧化物半导体区域116b和第三氧化物半导体区域116c的氧化物半导体材料由于被氢基等离子体还原而变得导电。在这种情况下，因为栅电极125用作掩模，所以设置在第一绝缘区域120a的中心部分下面的第一氧化物半导体区域116a不受等离子体影响。
具有相对小的第二厚度db的第二绝缘区域120b设置在第二氧化物半导体区域116b上。因此，氢可以在等离子体处理期间穿过第二绝缘区域120b扩散到第二氧化物半导体区域116b中，并且氢与第二氧化物半导体区域116b的氧化物半导体材料反应并且还原第二氧化物半导体区域116b的氧化物半导体材料。
具有相对更大的第一厚度da的第一绝缘区域120a设置在第三氧化物半导体区域116c上。因此，比穿过第二绝缘区域120b少的氢可以穿过第一绝缘区域120a扩散。比到第二氧化物半导体区域116b少的量的氢可以扩散到第三氧化物半导体区域116c中。因此，尽管第三氧化物半导体区域116c也变得导电，但是因为第三氧化物半导体区域116c比第二氧化物半导体区域116b的传导性小，所以第三氧化物半导体区域116c具有比第二氧化物半导体区域116b的电阻大的电阻。
返回参考图2G，根据一实施方式，具有接触孔CH的层间绝缘膜130形成在栅绝缘膜120和栅电极125上，其中第二氧化物半导体区域116b的一部分经由接触孔CH暴露。
图5是根据一实施方式的有机发光二极管显示装置200的剖视图。
参考图5，有机发光二极管显示装置200包括基板210、氧化物半导体图案215、栅绝缘膜220、栅电极225、层间绝缘膜230、电极235、像素电极245、像素限定膜250、有机发光层255和对电极260。
氧化物半导体图案215设置在基板210上，包括半导体特性的第一氧化物半导体区域215a和导电的第二氧化物半导体区域215b，并且对应于图1的氧化物半导体图案115。氧化物半导体图案215可以被图3的氧化物半导体图案116替换。栅绝缘膜220设置在基板210上以覆盖氧化物半导体图案215，包括具有第一厚度da的第一绝缘区域220a和具有小于第一厚度da的第二厚度db的第二绝缘区域220b，并且对应于图1的栅绝缘膜120。
栅电极225设置在第一绝缘区域220a上，具有交叠第一氧化物半导体区域215a的至少一部分，并且对应于图1的栅电极125。层间绝缘膜230设置在栅绝缘膜220上以覆盖栅电极225并且对应于图1的层间绝缘膜130。电极235设置在层间绝缘膜230上，经由穿过层间绝缘膜230和栅绝缘膜220的接触插塞CP电连接到第二氧化物半导体区域215b，并且对应于图1的电极135。电极235包括源电极235a和漏电极235b。
基板210、氧化物半导体图案215、栅绝缘膜220、栅电极225、层间绝缘膜230和电极235分别对应于图1和3的基板110、氧化物半导体图案115、栅绝缘膜120、栅电极125、层间绝缘膜130和电极135，因此将不给出其重复的说明。
根据一实施方式，有机发光显示装置200包括覆盖层间绝缘膜230和电极235的保护层240。保护层240具有通孔VH，电极235的一部分经由该通孔VH暴露。通孔VH可以使用光刻和蚀刻形成。
保护层240可以使用旋涂等由从聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂中选出的有机绝缘材料形成。根据一实施方式，保护层240具有平坦的顶表面，这能够防止随后形成的有机发光二极管装置的缺陷。
根据一实施方式，有机发光二极管显示装置200包括形成在保护层240上的像素电极245、对电极260和有机发光层255。像素电极245能被用作OLED的阳极并且对电极260能被用作OLED的阴极。然而，本发明构思的实施方式不限于此，并且像素电极245和对电极260可以分别是阴极和阳极。
OLED可以发射对应于从TFT接收的驱动电流的亮度的光。
根据一实施方式，像素电极245形成在保护层240上并且通过在保护层240中的通孔VH电连接到TFT，例如源电极235a。像素电极245可以由适于发射型有机发光显示装置200的任何材料形成。例如，当有机发光显示装置200是其中图像在朝向基板210的方向上被显示的底发射显示装置或其中图像在两个方向上被显示的双发射显示装置时，像素电极245可以由透明金属氧化物形成。像素电极245可以包括从诸如ITO、IZO、ZnO和In2O3的透明导电氧化物选出的至少一种材料。当有机发光显示装置200是其中图像在远离基板210的方向上被显示的顶发射显示装置时，像素电极245还包括由光反射材料形成的反射电极。尽管像素电极245和电极235在图5中是分离元件，但是根据一实施方式，像素电极245和电极235可以彼此一体形成。
根据一实施方式，有机发光显示装置200包括通过使保护层240上的像素电极245的一部分暴露而限定发光部分的像素限定膜250。
根据一实施方式，有机发光层255设置在像素电极245的被像素限定膜250暴露的部分上。有机发光层255设置在像素电极245和对电极260之间。除有机发光层255之外，诸如空穴传输层(HTL)、空穴注入层(HIL)、电子传输层(HTL)和电子注入层(EIL)的至少一种功能层可以设置在像素电极245上并且可以具有单层结构或多层结构。
根据一实施方式，对电极260面对像素电极245。对电极260可以通过被完全沉积在基板210上而形成作为公共电极。对电极260可以通过薄地沉积Ag、Mg、Al、Pt、Pb、Au、Ni、Nd、Ir、Cr、Li、Ca、锂氟化物(LiF)和其化合物的一种形成。基于光发射方向，对电极260可以包括反射电极和/或半透明电极。
根据一实施方式，有机发光显示装置200还包括设置在包括无机材料的对电极260上以保护对电极260的盖层。有机发光显示装置200包括面对基板210并且使用封装构件来封装基板210的封装基板270，从而防止氧气和水分从外部引入。备选地，代替封装基板270，有机发光显示装置200可以包括通过交替地层叠至少一个有机膜和至少一个无机膜而形成的薄膜封装层。
图6是根据一实施方式的LCD装置300的剖视图。
参考图6，LCD装置包括基板310、氧化物半导体图案315、栅绝缘膜320、栅电极325、层间绝缘膜330、电极335、保护层340、像素电极345、液晶层350和对电极355。
氧化物半导体图案315设置在基板310上，包括半导体特性的第一氧化物半导体区域315a和导电的第二氧化物半导体区域315b，并且对应于图1的氧化物半导体图案115。氧化物半导体图案315可以用图3的氧化物半导体图案116替换。栅绝缘膜320设置在基板310上以覆盖氧化物半导体图案315，包括具有第一厚度da的第一绝缘区域320a和具有小于第一厚度da的第二厚度db的第二绝缘区域320b，并且对应于图1的栅绝缘膜120。
栅电极325设置在第一绝缘区域320a上，具有交叠第一氧化物半导体区域315a的至少一部分，并且对应于图1的栅电极125。层间绝缘膜330设置在栅绝缘膜330上以覆盖栅电极325并且对应于图1的层间绝缘膜130。电极335设置在层间绝缘膜330上，通过穿过层间绝缘膜330和栅绝缘膜320的接触插塞CP电连接到第二氧化物半导体区域320b，并且对应于图1的电极135。电极335包括源电极335a和漏电极335b。
基板310、氧化物半导体图案315、栅绝缘膜320、栅电极325、层间绝缘膜330和电极335分别对应于图1和3的基板110、氧化物半导体图案115、栅绝缘膜120、栅电极125、层间绝缘膜130和电极135，因此将不给出其重复的说明。
根据一实施方式，LCD装置300还包括保护层340、像素电极345、液晶层350、对电极355、平坦化层360、滤色器365、黑矩阵370和对基板380。
根据一实施方式，保护层340覆盖层间绝缘膜330和电极335，并且具有通孔VH，电极335的一部分通过该通孔VH暴露。保护层340可以使用旋涂等由有机绝缘材料形成，并且具有平坦的顶表面。
根据一实施方式，液晶层350设置于TFT形成在其上的基板310与对电极355和滤色器365形成在其上的对基板380之间。
根据一实施方式，黑矩阵370、滤色器365、平坦化层360和对电极355顺序地形成在对基板380上。
根据一实施方式，黑矩阵370阻挡形成图像不必要的光。黑矩阵370可以阻挡由沿像素边缘的不规则的液晶分子行为导致的光泄漏或沿滤色器365边缘的混色。
根据一实施方式，滤色器365为传播通过像素的光赋予颜色。滤色器365可以是红色过滤器、绿色过滤器和蓝色过滤器的一种。
根据一实施方式，平坦化层360覆盖黑矩阵370和滤色器365。平坦化层360可以使用旋涂等由有机绝缘材料形成，并且具有平坦的顶表面。
根据一实施方式，对电极355由透明导电材料形成，并且可以被称为公共电极。例如，对电极355可以由诸如ITO、IZO或ITZO的透明导电金属氧化物形成。
根据一实施方式，像素电极345从TFT的源电极335a接收像素信号，并且电势差形成在像素电极345和对电极355之间。一旦电势差形成，液晶层350的分子由于介电各向异性而旋转，其控制能够传播通过液晶层350的光的量。光从光源入射到液晶层350。因此从液晶层350发出的光的量可以通过调整在像素电极345和对电极355之间的电势差调整，由此允许发出具有期望亮度和期望颜色的光。
根据制造按照一个或多个实施方式的TFT的方法，因为具有根据区域而不同的厚度的栅绝缘膜完全覆盖氧化物半导体图案，所以可以防止电流在栅极和漏极之间泄漏，这可以降低TFT的击穿风险。因为没有增加掩模，所以制造成本可以降低。因此，TFT可以长寿命地可靠运行。
虽然已经参考附图描述了一个或多个示例性实施方式，但是本领域的普通技术人员将理解，可以在其中进行形式和细节的各种改变而不脱离由权利要求限定的精神和范围。
本申请要求享有2015年12月21日在韩国知识产权局提交的第10-2015-0182791号韩国专利申请的优先权和权益，该韩国专利申请的内容通过引用整体合并于此。

Claims (20)

1.一种制造薄膜晶体管的方法，所述方法包含：
在基板上形成氧化物半导体图案；
在其上形成有所述氧化物半导体图案的所述基板上顺序地层叠绝缘材料层和金属层；
在所述金属层上形成光敏图案；
通过使用所述光敏图案作为掩模蚀刻所述金属层而形成栅电极，其中所述栅电极的至少一部分交叠所述氧化物半导体图案的第一氧化物半导体区域；
通过使用所述光敏图案作为掩模部分地蚀刻所述绝缘材料层而形成栅绝缘膜，其中所述栅绝缘膜包括在所述光敏图案下面的具有第一厚度的第一绝缘区域和具有小于所述第一厚度的第二厚度的第二绝缘区域；以及
在所述栅绝缘膜上执行等离子体处理，使得所述氧化物半导体图案的在所述第二绝缘区域下面的第二氧化物半导体区域变得导电。
2.根据权利要求1所述的方法，其中所述等离子体处理使用含氢气体。
3.根据权利要求1所述的方法，其中所述第二厚度在从到的范围。
4.根据权利要求1所述的方法，还包括：
去除所述光敏图案；
在所述栅电极和所述栅绝缘膜上形成层间绝缘膜；
通过蚀刻所述栅绝缘膜和所述层间绝缘膜，形成接触孔，其中所述第二氧化物半导体区域的一部分通过该接触孔暴露；以及
形成通过所述接触孔电连接到所述第二氧化物半导体区域的暴露部分的电极。
5.根据权利要求1所述的方法，其中形成所述栅电极包含使用所述光敏图案作为掩模湿法蚀刻所述金属层，其中所述栅电极的侧表面从所述光敏图案的侧表面向内设置。
6.根据权利要求1所述的方法，其中形成所述栅绝缘膜包含使用所述光敏图案作为掩模部分地干蚀刻所述绝缘材料层，其中所述光敏图案的边缘对应于在所述第一绝缘区域和所述第二绝缘区域之间的边界。
7.根据权利要求1所述的方法，其中所述第一绝缘区域包含被所述栅电极覆盖的中心部分和没有被所述栅电极覆盖的边缘部分。
8.根据权利要求7所述的方法，其中执行所述等离子体处理包含：
去除所述光敏图案；以及
使用所述栅电极作为掩模执行等离子体处理以形成包含在所述第一绝缘区域的所述中心部分下面的所述第一氧化物半导体区域、在所述第一绝缘区域的所述边缘部分下面的第三氧化物半导体区域以及在所述第二绝缘区域下面的所述导电的第二氧化物半导体区域的所述氧化物半导体图案，
其中所述第三氧化物半导体区域具有小于所述第一氧化物半导体区域的电阻且大于所述第二氧化物半导体区域的电阻的电阻。
9.一种薄膜晶体管基板，包含：
基板；
氧化物半导体图案，设置在所述基板上并且包含半导体特性的第一氧化物半导体区域和导电的第二氧化物半导体区域；
栅绝缘膜，设置在其上形成有所述氧化物半导体图案的所述基板上，并且包含具有第一厚度的第一绝缘区域和具有小于所述第一厚度的第二厚度的第二绝缘区域；
栅电极，设置在所述第一绝缘区域上，其中所述栅电极的至少一部分交叠所述第一氧化物半导体区域；以及
层间绝缘膜，设置在其上形成有所述栅电极的所述栅绝缘膜上，
其中所述第二氧化物半导体区域由于在所述栅电极和栅绝缘膜上执行的氢气基等离子体工艺而变得导电。
10.根据权利要求9所述的薄膜晶体管基板，还包含电极，该电极设置在所述层间绝缘膜上并且通过穿过所述层间绝缘膜和所述栅绝缘膜的接触插塞电连接到所述第二氧化物半导体区域。
11.根据权利要求9所述的薄膜晶体管基板，其中所述第二厚度在从到的范围内。
12.根据权利要求9所述的薄膜晶体管基板，其中所述第一绝缘区域包含被所述栅电极覆盖的中心部分和没有被所述栅电极覆盖的边缘部分。
13.根据权利要求12所述的薄膜晶体管基板，其中所述氧化物半导体图案包含第三氧化物半导体区域，该第三氧化物半导体区域设置在所述第一氧化物半导体区域和第二氧化物半导体区域之间并且具有小于所述第一氧化物半导体区域的电阻且大于所述第二氧化物半导体区域的电阻的电阻。
14.一种平板显示装置，包含：
基板；
氧化物半导体图案，设置在所述基板上并且包含半导体特性的第一氧化物半导体区域和导电的第二氧化物半导体区域；
栅绝缘膜，设置在其上形成有所述氧化物半导体图案的所述基板上并且包含具有第一厚度的第一绝缘区域和具有小于所述第一厚度的第二厚度的第二绝缘区域；
栅电极，设置在所述第一绝缘区域上，其中所述栅电极的至少一部分交叠所述第一氧化物半导体区域；
层间绝缘膜，设置在其上形成有所述栅电极的所述栅绝缘膜上；和
电极，设置在所述层间绝缘膜上，通过穿过所述层间绝缘膜和所述栅绝缘膜的接触插塞而电连接到所述第二氧化物半导体区域。
15.根据权利要求14所述的平板显示装置，其中所述第二氧化物半导体区域由于在所述栅电极和所述栅绝缘膜上执行的氢气基等离子体工艺而变得导电。
16.根据权利要求14所述的平板显示装置，其中所述第二厚度在从到的范围内。
17.根据权利要求14所述的平板显示装置，其中所述第一绝缘区域包含被所述栅电极覆盖的中心部分和没有被所述栅电极覆盖的边缘部分。
18.根据权利要求17所述的平板显示装置，其中所述氧化物半导体图案包含第三氧化物半导体区域，该第三氧化物半导体区域设置在所述第一氧化物半导体区域和所述第二氧化物半导体区域之间并且具有小于所述第一氧化物半导体区域的电阻且大于所述第二氧化物半导体区域的电阻的电阻。
19.根据权利要求14所述的平板显示装置，还包含：
电连接到所述电极的像素电极；
面对所述像素电极的对电极；和
设置在所述像素电极和所述对电极之间的有机发光层。
20.根据权利要求14所述的平板显示装置，还包含：
电连接到所述电极的像素电极；
面对所述像素电极的对电极；和
设置在所述像素电极和所述对电极之间的液晶层。
CN201611186007.2A 2015-12-21 2016-12-20 制造薄膜晶体管的方法、薄膜晶体管基板和平板显示装置 Active CN106898551B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111431829.3A CN114256328A (zh) 2015-12-21 2016-12-20 薄膜晶体管基板和显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150182791A KR102448033B1 (ko) 2015-12-21 2015-12-21 박막 트랜지스터의 제조 방법, 박막 트랜지스터 기판, 및 평판 표시 장치
KR10-2015-0182791 2015-12-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111431829.3A Division CN114256328A (zh) 2015-12-21 2016-12-20 薄膜晶体管基板和显示装置

Publications (2)

Publication Number Publication Date
CN106898551A true CN106898551A (zh) 2017-06-27
CN106898551B CN106898551B (zh) 2021-12-24

Family

ID=59064562

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201611186007.2A Active CN106898551B (zh) 2015-12-21 2016-12-20 制造薄膜晶体管的方法、薄膜晶体管基板和平板显示装置
CN202111431829.3A Pending CN114256328A (zh) 2015-12-21 2016-12-20 薄膜晶体管基板和显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111431829.3A Pending CN114256328A (zh) 2015-12-21 2016-12-20 薄膜晶体管基板和显示装置

Country Status (3)

Country Link
US (1) US10283529B2 (zh)
KR (1) KR102448033B1 (zh)
CN (2) CN106898551B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107248516A (zh) * 2017-07-21 2017-10-13 上海天马微电子有限公司 阵列基板、阵列基板的制造方法、显示面板和显示装置
CN108288586A (zh) * 2018-01-08 2018-07-17 深圳市华星光电半导体显示技术有限公司 一种p型薄膜晶体管及其制备方法
CN109920856A (zh) * 2019-02-27 2019-06-21 合肥鑫晟光电科技有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN110034245A (zh) * 2017-12-27 2019-07-19 三星显示有限公司 制造显示装置的方法
CN110061064A (zh) * 2019-05-05 2019-07-26 广州新视界光电科技有限公司 一种薄膜晶体管及其制作方法、显示基板、面板、装置
WO2021134423A1 (zh) * 2019-12-31 2021-07-08 广州新视界光电科技有限公司 一种薄膜晶体管的制备方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017111296A (ja) * 2015-12-16 2017-06-22 株式会社ジャパンディスプレイ 表示装置
CN106981520B (zh) * 2017-04-12 2020-07-07 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
WO2020039588A1 (ja) * 2018-08-24 2020-02-27 シャープ株式会社 表示デバイスの製造方法および表示デバイス
CN109256397B (zh) * 2018-09-20 2021-09-21 合肥鑫晟光电科技有限公司 显示基板及其制备方法、显示装置
CN111522164A (zh) * 2019-02-01 2020-08-11 群创光电股份有限公司 电子装置
KR102666776B1 (ko) 2019-05-10 2024-05-21 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 표시 장치의 제조 방법 및 박막 트랜지스터 기판
CN112186004A (zh) * 2019-07-04 2021-01-05 乐金显示有限公司 显示设备
CN114207832A (zh) * 2019-08-09 2022-03-18 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN114141865B (zh) * 2021-11-18 2024-01-09 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法、移动终端
WO2023177157A1 (ko) * 2022-03-14 2023-09-21 주성엔지니어링(주) 박막 트랜지스터 및 이의 제조 방법
CN115360141B (zh) * 2022-08-23 2024-05-03 昆山龙腾光电股份有限公司 金属氧化物薄膜晶体管阵列基板及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020008797A1 (en) * 2000-01-26 2002-01-24 Shunpei Yamazaki Liquid-crystal display device and method of fabricating the same
KR20050117128A (ko) * 2004-06-09 2005-12-14 삼성에스디아이 주식회사 엘디디 구조를 갖는 박막트랜지스터 및 그의 제조방법
CN101207156A (zh) * 2006-12-20 2008-06-25 株式会社半导体能源研究所 半导体装置及其制造方法
US20090004872A1 (en) * 2001-11-07 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7511303B2 (en) * 2000-07-31 2009-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
US20120218495A1 (en) * 2011-02-28 2012-08-30 Sony Corporation Display device and electronic apparatus including the same
CN103314431A (zh) * 2010-09-29 2013-09-18 葛迪恩实业公司 制造氧化物薄膜晶体管阵列的方法和结合其的装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102207063B1 (ko) 2012-12-12 2021-01-25 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
KR102044667B1 (ko) 2013-05-28 2019-11-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법
KR102174962B1 (ko) 2013-09-24 2020-11-06 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR102188690B1 (ko) 2014-01-20 2020-12-09 삼성디스플레이 주식회사 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
TWI685116B (zh) 2014-02-07 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置
US10361290B2 (en) * 2014-03-14 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising adding oxygen to buffer film and insulating film

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020008797A1 (en) * 2000-01-26 2002-01-24 Shunpei Yamazaki Liquid-crystal display device and method of fabricating the same
US7511303B2 (en) * 2000-07-31 2009-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
US20090004872A1 (en) * 2001-11-07 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
KR20050117128A (ko) * 2004-06-09 2005-12-14 삼성에스디아이 주식회사 엘디디 구조를 갖는 박막트랜지스터 및 그의 제조방법
CN101207156A (zh) * 2006-12-20 2008-06-25 株式会社半导体能源研究所 半导体装置及其制造方法
CN103314431A (zh) * 2010-09-29 2013-09-18 葛迪恩实业公司 制造氧化物薄膜晶体管阵列的方法和结合其的装置
US20120218495A1 (en) * 2011-02-28 2012-08-30 Sony Corporation Display device and electronic apparatus including the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107248516A (zh) * 2017-07-21 2017-10-13 上海天马微电子有限公司 阵列基板、阵列基板的制造方法、显示面板和显示装置
CN107248516B (zh) * 2017-07-21 2020-04-03 上海天马微电子有限公司 阵列基板、阵列基板的制造方法、显示面板和显示装置
CN110034245A (zh) * 2017-12-27 2019-07-19 三星显示有限公司 制造显示装置的方法
CN110034245B (zh) * 2017-12-27 2023-04-11 三星显示有限公司 制造显示装置的方法
CN108288586A (zh) * 2018-01-08 2018-07-17 深圳市华星光电半导体显示技术有限公司 一种p型薄膜晶体管及其制备方法
CN109920856A (zh) * 2019-02-27 2019-06-21 合肥鑫晟光电科技有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
US11342431B2 (en) 2019-02-27 2022-05-24 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate and display device
CN110061064A (zh) * 2019-05-05 2019-07-26 广州新视界光电科技有限公司 一种薄膜晶体管及其制作方法、显示基板、面板、装置
CN110061064B (zh) * 2019-05-05 2022-06-28 广州新视界光电科技有限公司 一种薄膜晶体管及其制作方法、显示基板、面板、装置
WO2021134423A1 (zh) * 2019-12-31 2021-07-08 广州新视界光电科技有限公司 一种薄膜晶体管的制备方法

Also Published As

Publication number Publication date
CN106898551B (zh) 2021-12-24
KR102448033B1 (ko) 2022-09-28
KR20170074267A (ko) 2017-06-30
US10283529B2 (en) 2019-05-07
CN114256328A (zh) 2022-03-29
US20170179164A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
CN106898551A (zh) 制造薄膜晶体管的方法、薄膜晶体管基板和平板显示装置
US10714557B2 (en) Substrate for display device and display device including the same
CN104637438B (zh) 柔性显示器及其制造方法
KR20230050291A (ko) 표시 장치 및 이의 제조 방법
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
CN104218041B (zh) 阵列基板及制备方法和显示装置
JP6019329B2 (ja) 表示装置および電子機器
CN111785759A (zh) 显示面板及显示装置
KR102075530B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치
WO2015029286A1 (ja) 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
CN103872060B (zh) 阵列基板及其制造方法
TW201322341A (zh) 半導體元件以及其製造方法
TW201413975A (zh) 薄膜電晶體陣列基板及其製造方法
EP2808916B1 (en) Method of manufacturing an organic light emitting display device
KR20130098906A (ko) 트랜지스터, 트랜지스터 제조 방법, 반도체 장치 및 반도체 장치 제조 방법, 표시 장치, 및 전자 기기
KR20180035954A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
JP2015122417A (ja) 半導体装置およびその製造方法、並びに表示装置および電子機器
TWI549265B (zh) 畫素結構及其製造方法
CN213150776U (zh) 显示面板及显示装置
US20160149042A1 (en) Semiconductor device and method of manufacturing the same, and display unit and electronic apparatus
WO2013187046A1 (ja) 薄膜トランジスタ
TW201405834A (zh) 半導體裝置及其製造方法
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
KR20140141459A (ko) 유기발광표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant