CN111430371A - 阵列基板、显示面板、显示装置及制作方法 - Google Patents

阵列基板、显示面板、显示装置及制作方法 Download PDF

Info

Publication number
CN111430371A
CN111430371A CN202010242660.6A CN202010242660A CN111430371A CN 111430371 A CN111430371 A CN 111430371A CN 202010242660 A CN202010242660 A CN 202010242660A CN 111430371 A CN111430371 A CN 111430371A
Authority
CN
China
Prior art keywords
layer
substrate
interlayer dielectric
groove
orthographic projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010242660.6A
Other languages
English (en)
Inventor
徐攀
李永谦
林奕呈
王玲
王国英
张星
韩影
张大成
刘烺
许晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010242660.6A priority Critical patent/CN111430371A/zh
Publication of CN111430371A publication Critical patent/CN111430371A/zh
Priority to US17/914,929 priority patent/US20230115948A1/en
Priority to PCT/CN2021/074949 priority patent/WO2021196877A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供了一种阵列基板、显示面板、显示装置及制作方法，以改善现有技术的阵列基板线路较多，打孔所需区域较大，不利于高像素分辨率实现的问题。所述阵列基板，包括：层间介质层，所述层间介质层位于所述有源层的背离所述缓冲层的一侧，所述层间介质层具有过孔，所述过孔包括第一分部和第二分部，所述第一分部在所述衬底基板的正投影与所述第二分部在所述衬底基板的正投影接触，所述过孔的第一分部贯穿所述层间介质层、所述缓冲层，并暴露部分所述遮光层，所述第二分部贯穿所述层间介质层，并暴露至少部分所述有源层；源漏极层，所述源漏极层位于所述层间介质层的背离所述有源层的一侧。

Description

阵列基板、显示面板、显示装置及制作方法
技术领域
本公开涉及显示技术领域，尤其涉及阵列基板、显示面板、显示装置及制作方法。
背景技术
目前市场出现的新型显示装置，有源矩阵有机发光二极体(Active-matrixorganic light-emitting diode，AMOLED)是最火热的一种产品。市场对AMOLED的显示器需求比较旺盛。小到手机屏大到超大尺寸的TV系列。而大尺寸TV系列主要使用的白光OLED(WOLED)底发射结构，比较成熟的工艺就是氧化物顶栅(Oxide Top Gate)工艺。
Oxide Top Gate工艺中最成熟的工艺流程(Process)是：遮光层(LS)→有源层(Active)→栅极层(GI&GT)→层间介质层(CNT&ILD)→源漏层(SD)→金属线保护层(PVX)→平坦层(PLN)→OLED阳极层(ITO)→像素定义层(PDL)。其中，制作过程需要包括LS通过SD层连接Active层工艺。但现有技术在将LS层与Active层连接时，存在需要较大的打孔所需区域，而由于AMOLED阵列基板的线路本身较多，较大的打孔所需区域不利于AMOLED高像素密度(Pixels Per Inch，PPI)的实现。
发明内容
本公开实施例提供一种阵列基板，其中，包括：
衬底基板；
遮光层，所述遮光层位于衬底基板的一侧；
缓冲层，所述缓冲层位于所述遮光层的背离所述衬底基板的一侧；
有源层，所述有源层位于所述缓冲层的背离所述遮光层的一侧，所述有源层在所述衬底基板的正投影被所述遮光层在所述衬底基板的正投影覆盖；
层间介质层，所述层间介质层位于所述有源层的背离所述缓冲层的一侧，所述层间介质层具有过孔，所述过孔包括第一分部和第二分部，所述第一分部在所述衬底基板的正投影与所述第二分部在所述衬底基板的正投影接触，所述过孔的第一分部贯穿所述层间介质层、所述缓冲层，并暴露部分所述遮光层，所述过孔的第二分部贯穿所述层间介质层，并暴露至少部分所述有源层；
源漏极层，所述源漏极层位于所述层间介质层的背离所述有源层的一侧，所述源漏极层经所述第一分部电连接所述遮光层，经所述第二分部电连接所述有缘层。
在一种可能的实施方式中，所述层间介质层在朝向所述第一分部的侧壁具有台阶结构，所述台阶结构在所述衬底基板的正投影为半封闭框形图案。
在一种可能的实施方式中，所述台阶结构在所述衬底基板的正投影的中心与第一区域的中心不重叠，其中，所述第一区域为所述遮光层的被所述第一分部暴露的区域。
在一种可能的实施方式中，所述台阶结构包括：与所述层间介质层的背离所述缓冲层的表面连接的第一倾斜面，以及与所述层间介质层的面向所述缓冲层的表面连接的第二倾斜面，以及连接所述第一倾斜面和所述第二倾斜面的平面；
所述缓冲层在朝向所述第一分部的侧壁具有第三倾斜面；所述第二倾斜面与所述第三倾斜面位于同一倾斜面。
在一种可能的实施方式中，所述有源层在所述衬底基板的正投影与所述第一分部在所述衬底基板的正投影接触。
在一种可能的实施方式中，所述有源层在所述衬底基板的正投影与所述第一分部在所述衬底基板的正投影之间存在间隙。
在一种可能的实施方式中，所述有源层的材质包括半导体氧化物。
在一种可能的实施方式中，所述过孔在暴露所述遮光层位置处的深度为
Figure BDA0002433073850000031
在一种可能的实施方式中，所述过孔在暴露所述有源层的位置处的深度为
Figure BDA0002433073850000032
在一种可能的实施方式中，所述过孔的坡度角为40°～80°。
在一种可能的实施方式中，所述阵列基板包括驱动晶体管，所述源漏极层为所述驱动晶体管的源漏极层。
在一种可能的实施方式中，所述遮光层的材质为金属。
本公开实施例还提供一种显示面板，其中，包括如本公开实施例提供的所述阵列基板。
本公开实施例还提供一种显示装置，其中，包括如本公开实施例提供的所述显示面板。
本公开实施例还提供一种阵列基板的制作方法，其中，包括：
在衬底基板的一侧形成遮光层；
在所述遮光层的背离所述衬底基板的一侧形成缓冲层；
在所述缓冲层的背离所述遮光层的一侧形成有源层；
在所述有源层的背离所述缓冲层的一侧形成层间介质层；
由所述层间介质层的背离所述有源层的一侧打孔，形成贯穿所述层间介质层、所述缓冲层，并暴露部分所述遮光层的过孔的第一分部，以及形成贯穿所述层间介质层，并暴露至少部分所述有源层的所述过孔的第二分部,所述第一分部在所述衬底基板的正投影与所述第二分部在所述衬底基板的正投影接触；
在所述层间介质层的背离所述有源层的一侧形成源漏极层，所述源漏极层覆盖所述过孔,经所述第一分部电连接所述遮光层，经所述第二分部电连接所述有缘层。
在一种可能的实施方式中，所述由所述层间介质层的背离所述有源层的一侧打孔，形成贯穿所述层间介质层、所述缓冲层，并暴露部分所述遮光层的过孔的第一分部，以及形成贯穿所述层间介质层，并暴露至少部分所述有源层的所述过孔的第二分部，包括：
对所述层间介质层的与所述有源层所在区域互不交叠的部分进行刻蚀，形成凹槽，其中，所述凹槽在所述衬底基板的正投影与所述有源层在所述衬底基板的正投影互不交叠；
继续刻蚀所述凹槽所在区域的所述层间介质层以及所述缓冲层，以暴露部分所述遮光层，并刻蚀所述凹槽以外区域的部分所述层间介质层，以暴露至少部分所述有源层，形成通槽，所述通槽在所述衬底基板的正投影覆盖部分所述有源层在所述衬底基板的正投影，以及覆盖部分所述遮光层在所述衬底基板的正投影，所述通槽与所述凹槽在所述遮光层所在的区域交叠，形成套孔。
在一种可能的实施方式中，继续刻蚀所述凹槽所在区域的所述层间介质层以及所述缓冲层，以暴露部分所述遮光层，并刻蚀所述凹槽以外区域的部分所述层间介质层，以暴露至少部分所述有源层，形成通槽，包括：
继续刻蚀所述凹槽所在区域的所述层间介质层以及所述缓冲层，以暴露部分所述遮光层，形成第二子通槽，并刻蚀所述凹槽以外区域的部分所述层间介质层，以暴露至少部分所述有源层，形成第一子通槽，其中，所述第一子通槽与所述第二子通槽连接，所述第二子通槽在所述衬底基板的正投影被所述凹槽在所述衬底基板的正投影覆盖。
在一种可能的实施方式中，所述对所述层间介质层的与所述有源层所在区域互不交叠的部分进行刻蚀，包括：
对所述层间介质层的与所述有源层所在区域互不交叠的部分进行刻蚀，并控制刻蚀的深度与第一厚度相等，其中，所述第一厚度为所述缓冲层在所述遮光层所在位置处的厚度与所述有源层的厚度之和。
在一种可能的实施方式中，所述凹槽在所述衬底基板的正投影与所述有源层在所述衬底基板的正投影具有间隙。
在一种可能的实施方式中，所述凹槽在所述衬底基板的正投影与所述有源层在所述衬底基板的正投影接触。
附图说明
图1为现有技术的一种连接有源层与遮光层的阵列基板的剖视结构示意图；
图2为图1对应的俯视结构示意图；
图3a为本公开实施例提供的一种阵列基板的结构示意图；
图3b为本公开实施例提供的一种遮光部的俯视结构示意图；
图4a为本公开实施例提供的具有台阶结构的阵列基板的剖视结构示意图；
图4b为本公开实施例提供的具有台阶结构的阵列基板的俯视结构示意图；
图4c为本公开实施例提供的有源层与第一分部具有间隙的阵列基板的结构示意图；
图5a为过孔包括凹槽以及通槽的俯视结构示意图；
图5b为图5a对应的俯视结构示意图；
图6为本公开实施例提供的通槽的具体结构示意图；
图7为图6对应的俯视结构示意图；
图8为本公开实施例提供的一种阵列基板的制作流程图；
图9a为本公开实施例提供的制作完遮光层的阵列基板的剖视结构示意图；
图9b为本公开实施例提供的制作完遮光层的阵列基板的俯视结构示意图；
图10a为本公开实施例提供的制作完有源层的阵列基板的剖视结构示意图；
图10b为本公开实施例提供的制作完有源层的阵列基板的俯视结构示意图；
图11为本公开实施例提供的制作完层间介质层的阵列基板的剖视结构示意图；
图12a为制作完凹槽后的阵列基板的剖视结构示意图；
图12b为制作完凹槽后的阵列基板的俯视结构示意图；
图13a为本公开实施例提供的制作完通槽的阵列基板的剖视结构示意图；
图13b为本公开实施例提供的制作完通槽的阵列基板的俯视结构示意图；
图14a为本公开实施例提供的制作完源漏极层的阵列基板的剖视结构示意图；
图14b为本公开实施例提供的制作完源漏极层的阵列基板的俯视结构示意图。
具体实施方式
为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
为了保持本公开实施例的以下说明清楚且简明，本公开省略了已知功能和已知部件的详细说明。
传统工艺中，过孔的设计有一定的规则，结合图1-图2所示，阵列基板包括依次位于衬底基板01之上的遮光层02、缓冲层03、有源层04、层间介质层05、源漏极层06，其中，有源层04与遮光层02经两个过孔通过源漏极层06连接。每种过孔都有最小的尺寸规则，以图1和图2为例，比如W和L为过孔的最小宽和长。而a为有源层04的图案(Active)大于层间介质层孔051(ILD hole)的距离(即，制作完成后，有源层04在衬底基板的正投影要能覆盖层间介质层孔051在衬底基板的正投影)，c为源漏极层06的图案大于层间介质层孔051(ILDhole)的距离，具体的a、c、W和L是由层与层之间的曝光对位偏差(Overlap)、曝光时尺寸的均匀性偏差(Torrance)和刻蚀时尺寸的变化量(Bias)共同决定的。
上述这些值都是有设备和工艺能力决定的，因此，设计时必须满足这些基本规则方可。传统工艺中遮光层和有源层连接时，主要是两种方式：
如图1和图2所示，两个过孔包括层间介质层过孔051(ILD过孔)和连接孔052(CNT过孔)，其中，在沉积层间介质层05后，先制作连接孔052(CNT过孔)，连接孔052(CNT过孔)需要刻层间介质层05与缓冲层03，来实现源漏极层06与遮光层02搭接；然后，再制作层间介质层过孔051(ILD过孔)，层间介质层过孔051(ILD过孔)需要刻层间介质层05，来实现源漏极层06与有源层04搭接。
由上可知，有源层04与遮光层02连接，需至少两个过孔。为实现该搭接，至少需要的空间是两个过孔大小，和有源层04、遮光层02、源漏极层06与过孔的曝光对位偏差(Overlap)。占用的面积比较大，不利于高PPI的像素设计。
基于此，参见图3a所示，本公开实施例提供一种阵列基板，其中，包括：
衬底基板1；
遮光层2，遮光层2位于衬底基板1的一侧，遮光层2的材质具体可以为金属(具体可以为钼Mo、钼铌MoNb或钼铌MoAl)，以对有源层4进行遮光，遮光层2具体可以包括第一遮光部21，以及除第一遮光部21以外的第二遮光部22，即，结合图3b所示，遮光部2中除第一遮光部21的以外区域均可以作为第二遮光部22，其中，第一遮光部21在衬底基板1的正投影可以与有源层4在衬底基板1的正投影重叠；
缓冲层3，缓冲层3位于遮光层2的背离衬底基板1的一侧；
有源层4，有源层4位于缓冲层3的背离遮光层2的一侧，有源层4在衬底基板1的正投影被遮光层2在衬底基板1的正投影覆盖，有源层4的材质具体可以为氧化物半导体；
层间介质层5，层间介质层5位于有源层4的背离缓冲层3的一侧，层间介质层5具有过孔50，过孔50包括第一分部51和第二分部52，第一分部51在衬底基板1的正投影与第二分部52在衬底基板1的正投影接触，第一分部51贯穿层间介质层5、缓冲层3，并暴露部分遮光层2，第二分部52贯穿层间介质层5，并暴露至少部分有源层4；
源漏极层6，源漏极层6位于层间介质层5的背离有源层4的一侧，源漏极层6经第一分部51电连接遮光层2，经第二分部52电连接有源层4，源漏极层6具体可以包括源极和漏极，其中，具体可以是源极经过过孔电连接有源层4和遮光层2。
本公开实施例提供的阵列基板，其中，包括：衬底基板；遮光层，缓冲层，有源层，层间介质层，层间介质层具有过孔，过孔的第一分部贯穿层间介质层、缓冲层，并暴露部分遮光层，过孔的第二分部贯穿层间介质层，并暴露至少部分有源层，源漏极层经过孔电连接有源层和遮光层，即，通过设置一个过孔，该过孔在暴露遮光层的同时，也暴露有源层，最终可以通过源漏极层经过该过孔实现将遮光层和有源层连接，相比于现有技术需要通过两个单独的过孔实现将遮光层和有源层连接时，由于每个过孔有最小的尺寸限制，且两个过孔之间也需要一定的间距，进而导致在将遮光层和有源层连接时，需要较大的打孔所需区域，而本公开实施例提供的连接方式，通过一个过孔可以将遮光层和有源层连接，在过孔需要的最小尺寸相同的情况下，本公开实施例在连接有源层和遮光层所需要的区域较小，进而可以改善现有技术的阵列基板线路较多，打孔所需区域较大，不利于高像素分辨率的实现。
在具体实施时，本公开实施例中的阵列基板具体可以为AMOLED的阵列基板。通常而言，阵列基板上可以包括驱动晶体管，以及开关晶体管，而本公开实施例中的源漏极层、有源层、遮光层具体可以为AMOLED的阵列基板上的驱动晶体管的源漏极层、有源层、遮光层，即，将驱动晶体管对应位置处的遮光层与有源层通过驱动晶体管的源极电连接。可以理解的是，由于遮光层的材质一般为金属，而金属材质的遮光层在阵列基板的驱动过程中，一般需要对其加载合适的电位，以避免与其它电极形成耦合电容，影响阵列基板的正常驱动过程，而遮光层与源极连接，可以在避免遮光层对驱动过程由于耦合电容存在影响驱动过程的同时，也可以避免对晶体管产生其它额外的影响。
在具体实施时，参见图4a和图4b所示，层间介质层5在朝向第一分部51的侧壁具有台阶结构55，台阶结构55在衬底基板1的正投影为半封闭框形图案(如图4b中的斜线区域)。本公开实施例中，层间介质层5在朝向第一分部51的侧壁具有台阶结构55，即，在制作过孔时，可以在层间介质层5厚度方向的中部形成台阶结构55，使层间介质层5上方的源漏极层6在经层间介质层5以及缓冲层3与遮光层2搭接时，在台阶结构55处具有较大的覆盖区域，避免源漏极层6直接由层间介质层5的上表面延伸至遮光层2时，段差较大，容易使源漏极层6发生断线不良，进而导致源漏极层6与遮光层2的搭接不良问题。
在具体实施时，结合图4b所示，台阶结构55在衬底基板1的正投影的中心O1与第一区域的中心O2不重叠，其中，第一区域为遮光层2的被第一分部51暴露的区域，即，第一区域为属于遮光层2的区域，且为被第一分部51暴露的区域(也即图4b中被台阶结构55包围的遮光层2)。本公开实施例中，由于图4b中台阶结构55的右侧边界(也即台阶结构55的开口)与第一区域的右侧边界重叠，即为同一条线段，使得台阶结构55在衬底基板1的正投影的中心O1与第一区域的中心O2不重叠，进而可以避免若二者要求完全重叠时，需要较高的工艺制作精度，制作满足需求的过孔的难度较大，制作良率较低的问题。当然，若不考虑制作工艺难度，台阶结构55在衬底基板1的正投影的中心O1与第一区域的中心O2也可以重叠。
具体的，结合图4a所示，台阶结构55包括：与层间介质层5的背离缓冲层3的表面连接的第一倾斜面551，以及与层间介质层5的面向缓冲层3的表面连接的第二倾斜面552，以及连接第一倾斜面551和第二倾斜面552的平面553；缓冲层3在朝向第一分部51的侧壁具有第三倾斜面31；第二倾斜面552与所述第三倾斜面31位于同一倾斜面。
在具体实施时，有源层4在衬底基板1的正投影与第一分部51在衬底基板1的正投影可以是接触，也可以是二者之间具有一定的距离，即，结合图4b所示，有源层4在衬底基板1的正投影与第一分部51在所述衬底基板的正投影接触；或者，结合图4c所示，有源层4在衬底基板1的正投影与第一分部51在衬底基板1的正投影之间存在间隙。
在具体实施时，有源层4的材质包括半导体氧化物。具体的，例如，可以为铟镓锌氧化物(indium gallium zinc oxide，IGZO)或铟锌氧化物(indium-doped zinc oxide，IZO)。
在具体实施时，结合图4a所示，过孔50在暴露遮光层2位置处的深度S1为
Figure BDA0002433073850000101
过孔50在暴露有源层4的位置处的深度为
Figure BDA0002433073850000102
Figure BDA0002433073850000103
通常而言，层间介质层5的膜厚度
Figure BDA0002433073850000104
缓冲层3厚度
Figure BDA0002433073850000105
Figure BDA0002433073850000106
进而，本公开实施例中，可以设置过孔50在暴露遮光层2位置处的深度S1为
Figure BDA0002433073850000107
(即为层间介质层5的最小厚度
Figure BDA0002433073850000108
与缓冲层3的最小厚度
Figure BDA0002433073850000109
之和)
Figure BDA00024330738500001010
(即为层间介质层5的最大厚度
Figure BDA00024330738500001011
与缓冲层3的最大厚度
Figure BDA00024330738500001012
之和)。相应的，过孔50在暴露有源层4的位置处的深度可以为
Figure BDA00024330738500001013
即，与层间介质层5的厚度相等。
在具体实施时，参见图4a所示，过孔50的坡度角α可以为40°～80°。
在具体实施时，参见图5a和图5b所示，过孔50可以包括：凹槽53以及通槽54，凹槽53在衬底基板1的正投影与有源层4在衬底基板1的正投影互不交叠，通槽54在衬底基板1的正投影覆盖部分有源层4在衬底基板1的正投影，以及覆盖部分遮光层2在衬底基板1的正投影，通槽54与凹槽53在遮光层2所在的区域交叠，形成套孔，即，凹槽53位于遮光层2所在区域且与有源层4不交叠的位置，通槽54位于遮光层2所在区域以及与有源层4所在的区域，凹槽53与通槽54构成过孔。本公开实施例中，过孔包括凹槽53以及通槽54，在具体制作过孔时，可以通过两次刻蚀过程形成过孔，即，先通过第一次光刻工艺，在与有源层4不交叠的位置处先刻蚀一部分厚度的层间介质层5，形成凹槽53，之后，再通过第二次光刻工艺对凹槽53处以及有源层4所在位置处进行刻蚀，以形成暴露遮光层2、以及有源层4的通槽54，即，可以避免由于层间介质层5和缓冲层3总体厚度较厚，一次较难刻蚀完成，而且，由于过孔不同位置处的深度不同，两次刻蚀可以实现本公开过孔所需的不同位置深度不同的特点。
在具体实施时，参见图6和图7所示，通槽54可以包括位于有源层4所在区域的第一子通槽541，以及与第一子通槽541连接的第二子通槽542，第一子通槽541在衬底基板1的正投影被凹槽53在衬底基板1的正投影覆盖。第一子通槽541可以暴露遮光层2，第二子通槽542可以暴露有源层4，第一子通槽541与第二子通槽542在平行与衬底基板1的方向上相互衔接导通。本公开实施例中，通槽54可以包括第一子通槽541和第二子通槽542，凹槽53在衬底基板1的正投影覆盖第一子通槽541在衬底基板1的正投影，即，非有源层4所在区域处的通槽54的尺寸小于凹槽53的尺寸，二者形成套孔，套孔处的凹槽53开口尺寸比第一子通槽541的开孔尺寸大，结合图3a、图5a和图6所示，可以在层间介质层5厚度方向的中部形成梯度(也即形成台阶结构55)，使层间介质层5上方的源漏极层6在经层间介质层5以及缓冲层3与遮光层2搭接时，在凹槽53处具有较大的覆盖区域，避免若凹槽53开口尺寸与第一子通槽541的开孔尺寸相同时，源漏极层6直接由层间介质层5的上表面延伸至遮光层2时，段差较大，容易使源漏极层6发生断线不良，进而导致源漏极层6与遮光层2的搭接不良问题。
在具体实施时，结合图5a所示，凹槽53的深度d小于层间介质层5的自身膜层厚度。具体的，凹槽53的深度d与第一厚度相等，其中，第一厚度为缓冲层3在遮光层2所在位置处的厚度d1与有源层4的厚度d2之和，即，d＝d1+d2。本公开实施例中，凹槽53的深度d与第一厚度相等，其中，第一厚度为缓冲层3在遮光层2所在位置处的厚度与有源层4的厚度之和，可以在第二次刻蚀时，在第一子通槽541所在位置刻蚀到遮光层2时，可以使第二子通槽542所在位置刻蚀到有源层4，通过一次刻蚀形成暴露不同膜层的通槽54。
在具体实施时，凹槽53在衬底基板1的正投影可以是与有源层4在衬底基板1的正投影具有间隙。或者，结合图5b所示，凹槽53在衬底基板1的正投影也可以是与有源层4在衬底基板1的正投影接触，本公开实施例中，凹槽53在衬底基板1的正投影与有源层4在衬底基板1的正投影接触，可以在满足使打孔所需区域最小化时，使源极与有源层4、遮光层2具有较大的接触面积，导通效果较佳。
在具体实施时，参见图5b所示，凹槽53在衬底基板1的正投影为正方形。通槽54在衬底基板1的正投影为矩形。在具体实施时，考虑到工艺的差异，凹槽53在衬底基板1的正投影可能较难制作成完全规整的正方形，即，本公开实施例中的凹槽53在衬底基板1的正投影为正方形，也可以指凹槽53在衬底基板1的正投影类似于正方形，同理，通槽54在衬底基板1的正投影也可以为类矩形。
基于同一公开构思，本公开实施例还提供一种显示面板，其中，包括如本公开实施例提供的阵列基板。
基于同一公开构思，本公开实施例还提供一种显示装置，其中，包括如本公开实施例提供的显示面板。
基于同一公开构思，本公开实施例还提供一种阵列基板的制作方法，参见图8所示，该制作方法可以制作本公开实施例提供的阵列基板，其中，制作方法可以包括：
步骤S101、在衬底基板的一侧形成遮光层；
步骤S102、在遮光层的背离衬底基板的一侧形成缓冲层；
步骤S103、在缓冲层的背离遮光层的一侧形成有源层；
步骤S104、在有源层的背离缓冲层的一侧形成层间介质层；
步骤S105、由层间介质层的背离有源层的一侧打孔，形成贯穿层间介质层、缓冲层，并暴露部分遮光层的过孔的第一分部，以及形成贯穿层间介质层，并暴露至少部分有源层的过孔的第二分部，第一分部在衬底基板的正投影与第二分部在衬底基板的正投影接触；
步骤S106、在层间介质层的背离有源层的一侧形成源漏极层，源漏极层覆盖过孔,经第一分部电连接遮光层，经第二分部电连接有源层。
在具体实施时，关于步骤S105，即，由层间介质层的背离有源层的一侧打孔，形成贯穿层间介质层、缓冲层，并暴露部分遮光层的过孔的第一分部，以及形成贯穿层间介质层，并暴露至少部分有源层的过孔的第二分部，包括：
步骤S1051、对层间介质层的与有源层所在区域互不交叠的部分进行刻蚀，形成凹槽，其中，凹槽在衬底基板的正投影与有源层在衬底基板的正投影互不交叠。具体的，对层间介质层的与有源层所在区域互不交叠的部分进行刻蚀，并控制刻蚀的深度d与第一厚度相等，其中，第一厚度为缓冲层3在遮光层2所在位置处的厚度d1与有源层4的厚度d2之和。具体的，凹槽在衬底基板的正投影与有源层在衬底基板的正投影具有间隙。或者，凹槽在衬底基板的正投影与有源层在衬底基板的正投影接触。
步骤S1052、继续刻蚀凹槽所在区域的层间介质层以及缓冲层，以暴露部分遮光层，并刻蚀凹槽以外区域的部分层间介质层，以暴露至少部分有源层，形成通槽，通槽在衬底基板的正投影覆盖部分有源层在衬底基板的正投影，以及覆盖部分遮光层在衬底基板的正投影，通槽与凹槽在遮光层所在的区域交叠，形成套孔。
具体的，关于步骤S1052、继续刻蚀凹槽所在区域的层间介质层以及缓冲层，以暴露部分遮光层，并刻蚀凹槽以外区域的部分层间介质层，以暴露至少部分有源层，形成通槽，包括：
继续刻蚀凹槽所在区域的层间介质层以及缓冲层，以暴露部分遮光层，形成第一子通槽，并刻蚀凹槽以外区域的部分层间介质层，以暴露至少部分有源层，形成第二子通槽，其中，第一子通槽与第二子通槽连接，第一子通槽在衬底基板的正投影被凹槽在衬底基板的正投影覆盖。
为了更清楚地理解本公开实施例提供的阵列基板的制作方法，以下结合图9a-图14b对本公开实施例提供的阵列基板的制作方法进行详细说明如下：
步骤一、在衬底基板1的一侧形成遮光层2，如图9a和图9b所示；
步骤二、在遮光层2的背离衬底基板1的一侧形成缓冲层3，如图10a所示；
步骤三、在缓冲层3的背离遮光层2的一侧形成有源层4，如图10a和图10b所示；
步骤四、在有源层4的背离缓冲层3的一侧形成层间介质层5，如图11所示；
步骤五、对层间介质层5的与有源层4所在区域互不交叠的部分进行刻蚀，形成凹槽53，并控制刻蚀的深度与第一厚度相等，其中，第一厚度为缓冲层3在遮光层2所在位置处的厚度d1与有源层4的厚度d2之和，如图12a和图12b所示。
步骤六、继续刻蚀凹槽53所在区域的层间介质层5以及缓冲层3，以暴露部分遮光层2，并刻蚀凹槽53以外区域的部分层间介质层5，以暴露至少部分有源层4，形成通槽54，如图13a和图13b所示。
步骤七、在层间介质层5的背离有源层的一侧形成源漏极层6，源漏极层6覆盖过孔，如图14a和图14b所示。
本公开实施例有益效果如下：本公开实施例提供的阵列基板，其中，包括：衬底基板；遮光层，缓冲层，有源层，层间介质层，层间介质层具有过孔，过孔的第一分部贯穿层间介质层、缓冲层，并暴露部分遮光层，过孔的第二分部贯穿层间介质层，并暴露至少部分有源层，源漏极层经过孔电连接有源层和遮光层，即，通过设置一个过孔，该过孔在暴露遮光层的同时，也暴露有源层，最终可以通过源漏极层经过该过孔实现将遮光层和有源层连接，相比于现有技术需要通过两个单独的过孔实现将遮光层和有源层连接时，由于每个过孔有最小的尺寸限制，且两个过孔之间也需要一定的间距，进而导致在将遮光层和有源层连接时，需要较大的打开所需区域，而本公开实施例提供的连接方式，通过一个过孔可以将遮光层和有源层连接，在过孔需要的最小尺寸相同的情况下，本公开实施例在连接有源层和遮光层所需要的区域较小，进而可以改善现有技术的阵列基板线路较多，打孔所需区域较大，不利于高像素分辨率的实现。
显然，本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (20)

1.一种阵列基板，其中，包括：
衬底基板；
遮光层，所述遮光层位于衬底基板的一侧；
缓冲层，所述缓冲层位于所述遮光层的背离所述衬底基板的一侧；
有源层，所述有源层位于所述缓冲层的背离所述遮光层的一侧，所述有源层在所述衬底基板的正投影被所述遮光层在所述衬底基板的正投影覆盖；
层间介质层，所述层间介质层位于所述有源层的背离所述缓冲层的一侧，所述层间介质层具有过孔，所述过孔包括第一分部和第二分部，所述第一分部在所述衬底基板的正投影与所述第二分部在所述衬底基板的正投影接触，所述过孔的第一分部贯穿所述层间介质层、所述缓冲层，并暴露部分所述遮光层，所述第二分部贯穿所述层间介质层，并暴露至少部分所述有源层；
源漏极层，所述源漏极层位于所述层间介质层的背离所述有源层的一侧，所述源漏极层经所述第一分部电连接所述遮光层，经所述第二分部电连接所述有源层。
2.如权利要求1所述的阵列基板，其中，所述层间介质层在朝向所述第一分部的侧壁具有台阶结构，所述台阶结构在所述衬底基板的正投影为半封闭框形图案。
3.如权利要求2所述的阵列基板，其中，所述台阶结构在所述衬底基板的正投影的中心与第一区域的中心不重叠，其中，所述第一区域为所述遮光层的被所述第一分部暴露的区域。
4.如权利要求2所述的阵列基板，其中，所述台阶结构包括：与所述层间介质层的背离所述缓冲层的表面连接的第一倾斜面，以及与所述层间介质层的面向所述缓冲层的表面连接的第二倾斜面，以及连接所述第一倾斜面和所述第二倾斜面的平面；
所述缓冲层在朝向所述第一分部的侧壁具有第三倾斜面；所述第二倾斜面与所述第三倾斜面位于同一倾斜面。
5.如权利要求1-4任一项所述的阵列基板，其中，所述有源层在所述衬底基板的正投影与所述第一分部在所述衬底基板的正投影接触。
6.如权利要求1-4任一项所述的阵列基板，其中，所述有源层在所述衬底基板的正投影与所述第一分部在所述衬底基板的正投影之间存在间隙。
7.如权利要求1所述的阵列基板，其中，所述有源层的材质包括半导体氧化物。
8.如权利要求1所述的阵列基板，其中，所述过孔在暴露所述遮光层位置处的深度为
Figure FDA0002433073840000021
9.如权利要求8所述的阵列基板，其中，所述过孔在暴露所述有源层的位置处的深度为
Figure FDA0002433073840000022
10.如权利要求1所述的阵列基板，其中，所述过孔的坡度角为40°～80°。
11.如权利要求1所述的阵列基板，其中，所述阵列基板包括驱动晶体管，所述源漏极层为所述驱动晶体管的源漏极层。
12.如权利要1所述的阵列基板，其中，所述遮光层的材质为金属。
13.一种显示面板，其中，包括如权利要求1-12任一项所述的阵列基板。
14.一种显示装置，其中，包括如权利要求12所述的显示面板。
15.一种阵列基板的制作方法，其中，包括：
在衬底基板的一侧形成遮光层；
在所述遮光层的背离所述衬底基板的一侧形成缓冲层；
在所述缓冲层的背离所述遮光层的一侧形成有源层；
在所述有源层的背离所述缓冲层的一侧形成层间介质层；
由所述层间介质层的背离所述有源层的一侧打孔，形成贯穿所述层间介质层、所述缓冲层，并暴露部分所述遮光层的过孔的第一分部，以及形成贯穿所述层间介质层，并暴露至少部分所述有源层的所述过孔的第二分部，所述第一分部在所述衬底基板的正投影与所述第二分部在所述衬底基板的正投影接触；
在所述层间介质层的背离所述有源层的一侧形成源漏极层，所述源漏极层覆盖所述过孔,经所述第一分部电连接所述遮光层，经所述第二分部电连接所述有源层。
16.如权利要求15所述的制作方法，其中，所述由所述层间介质层的背离所述有源层的一侧打孔，形成贯穿所述层间介质层、所述缓冲层，并暴露部分所述遮光层的过孔的第一分部，以及形成贯穿所述层间介质层，并暴露至少部分所述有源层的所述过孔的第二分部，包括：
对所述层间介质层的与所述有源层所在区域互不交叠的部分进行刻蚀，形成凹槽，其中，所述凹槽在所述衬底基板的正投影与所述有源层在所述衬底基板的正投影互不交叠；
继续刻蚀所述凹槽所在区域的所述层间介质层以及所述缓冲层，以暴露部分所述遮光层，并刻蚀所述凹槽以外区域的部分所述层间介质层，以暴露至少部分所述有源层，形成通槽，所述通槽在所述衬底基板的正投影覆盖部分所述有源层在所述衬底基板的正投影，以及覆盖部分所述遮光层在所述衬底基板的正投影，所述通槽与所述凹槽在所述遮光层所在的区域交叠，形成套孔。
17.如权利要求16所述的制作方法，其中，继续刻蚀所述凹槽所在区域的所述层间介质层以及所述缓冲层，以暴露部分所述遮光层，并刻蚀所述凹槽以外区域的部分所述层间介质层，以暴露至少部分所述有源层，形成通槽，包括：
继续刻蚀所述凹槽所在区域的所述层间介质层以及所述缓冲层，以暴露部分所述遮光层，形成第一子通槽，并刻蚀所述凹槽以外区域的部分所述层间介质层，以暴露至少部分所述有源层，形成第二子通槽，其中，所述第一子通槽与所述第二子通槽连接，所述第一子通槽在所述衬底基板的正投影被所述凹槽在所述衬底基板的正投影覆盖。
18.如权利要求16所述的制作方法，其中，所述对所述层间介质层的与所述有源层所在区域互不交叠的部分进行刻蚀，包括：
对所述层间介质层的与所述有源层所在区域互不交叠的部分进行刻蚀，并控制刻蚀的深度与第一厚度相等，其中，所述第一厚度为所述缓冲层在所述遮光层所在位置处的厚度与所述有源层的厚度之和。
19.如权利要求16所述的制作方法，其中，所述凹槽在所述衬底基板的正投影与所述有源层在所述衬底基板的正投影具有间隙。
20.如权利要求16所述的制作方法，其中，所述凹槽在所述衬底基板的正投影与所述有源层在所述衬底基板的正投影接触。
CN202010242660.6A 2020-03-31 2020-03-31 阵列基板、显示面板、显示装置及制作方法 Pending CN111430371A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010242660.6A CN111430371A (zh) 2020-03-31 2020-03-31 阵列基板、显示面板、显示装置及制作方法
US17/914,929 US20230115948A1 (en) 2020-03-31 2021-02-02 Array substrate, display panel, display device and manufacturing method
PCT/CN2021/074949 WO2021196877A1 (zh) 2020-03-31 2021-02-02 阵列基板、显示面板、显示装置及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010242660.6A CN111430371A (zh) 2020-03-31 2020-03-31 阵列基板、显示面板、显示装置及制作方法

Publications (1)

Publication Number Publication Date
CN111430371A true CN111430371A (zh) 2020-07-17

Family

ID=71551766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010242660.6A Pending CN111430371A (zh) 2020-03-31 2020-03-31 阵列基板、显示面板、显示装置及制作方法

Country Status (3)

Country Link
US (1) US20230115948A1 (zh)
CN (1) CN111430371A (zh)
WO (1) WO2021196877A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021196877A1 (zh) * 2020-03-31 2021-10-07 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108346620A (zh) * 2017-01-23 2018-07-31 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN108878449A (zh) * 2018-06-28 2018-11-23 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN109300917A (zh) * 2018-09-30 2019-02-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011135896A1 (ja) * 2010-04-27 2011-11-03 シャープ株式会社 半導体装置及びその製造方法
CN107799570A (zh) * 2017-10-09 2018-03-13 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法
CN109962078B (zh) * 2019-03-28 2021-02-09 合肥鑫晟光电科技有限公司 一种显示基板及其制备方法、显示面板
CN111430371A (zh) * 2020-03-31 2020-07-17 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108346620A (zh) * 2017-01-23 2018-07-31 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN108878449A (zh) * 2018-06-28 2018-11-23 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN109300917A (zh) * 2018-09-30 2019-02-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021196877A1 (zh) * 2020-03-31 2021-10-07 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及制作方法

Also Published As

Publication number Publication date
WO2021196877A1 (zh) 2021-10-07
US20230115948A1 (en) 2023-04-13

Similar Documents

Publication Publication Date Title
WO2020238412A1 (zh) 电致发光显示基板及其制备方法、电致发光显示装置
WO2016141709A1 (zh) 阵列基板及其制作方法、显示装置
WO2019233267A1 (zh) 薄膜晶体管及制作方法、显示装置
TWI579750B (zh) 觸控面板與其製作方法
WO2019174297A1 (zh) 阵列基板及其制作方法和显示装置
CN110808340B (zh) 显示基板及其制造方法、显示装置
US20170271368A1 (en) Display substrate, manufacturing method for the same, and display device
US20210343805A1 (en) Array substrate, display device, and method for fabricating an array substrate
CN113707725B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN114556277B (zh) 触控基板及显示面板
CN111863931B (zh) 显示面板及显示装置
WO2019029484A1 (zh) 触控显示基板及显示装置
CN114651225A (zh) 电子基板及电子装置
US11637159B2 (en) Display panel and display device with completed covered hollowed regions in frame region
US11758770B2 (en) Display panel and display device with pixel electrode overlapping transparent wires configured to reduce laser-etching damage
WO2022047763A1 (zh) 触控显示面板、触控显示装置和制造方法
CN111430371A (zh) 阵列基板、显示面板、显示装置及制作方法
WO2021248453A1 (zh) 显示面板及其制作方法和显示装置
CN111090196B (zh) 像素阵列基板
EP4213213A1 (en) Display panel and manufacturing method therefor, and display device
US12002817B2 (en) Display substrate, method for manufacturing same, and display device
US20200381456A1 (en) Array substrate and method for manufacturing the same, display device
CN216288456U (zh) 显示面板
US12038660B2 (en) Array substrate and manufacturing method thereof
US20240036423A1 (en) Array substrate and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination