CN112366226B - 显示基板及其制作方法和显示装置 - Google Patents

显示基板及其制作方法和显示装置 Download PDF

Info

Publication number
CN112366226B
CN112366226B CN202110039159.4A CN202110039159A CN112366226B CN 112366226 B CN112366226 B CN 112366226B CN 202110039159 A CN202110039159 A CN 202110039159A CN 112366226 B CN112366226 B CN 112366226B
Authority
CN
China
Prior art keywords
substrate
sub
layer
base plate
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110039159.4A
Other languages
English (en)
Other versions
CN112366226A (zh
Inventor
许程
许晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN202110039159.4A priority Critical patent/CN112366226B/zh
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN112366226A publication Critical patent/CN112366226A/zh
Application granted granted Critical
Publication of CN112366226B publication Critical patent/CN112366226B/zh
Priority to PCT/CN2021/105278 priority patent/WO2022151681A1/zh
Priority to JP2021558710A priority patent/JP2024502388A/ja
Priority to AU2021240181A priority patent/AU2021240181B2/en
Priority to EP21773272.6A priority patent/EP4071822A4/en
Priority to US17/604,931 priority patent/US20230108752A1/en
Priority to KR1020217033420A priority patent/KR20230129069A/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/90—Assemblies of multiple devices comprising at least one organic light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种显示基板及其制作方法和显示装置。在该显示基板中，各子像素包括：导电遮光结构；缓冲层，位于导电遮光结构远离衬底基板的一侧；半导体层，位于缓冲层远离导电遮光结构的一侧；层间绝缘层，位于半导体层远离缓冲层的一侧；以及导电层，位于层间绝缘层远离半导体层的一侧，且包括导电结构。导电遮光结构包括第一主体部和第一凹陷部，第一凹陷部在垂直于衬底基板的方向上的平均厚度小于第一主体部在垂直于衬底基板的方向上的厚度，显示基板还包括第一接触孔，第一接触孔穿过层间绝缘层和缓冲层，导电结构通过第一接触孔与第一凹陷部连接。由此，该显示基板可提高导电结构和导电遮光结构的电连接效果。

Description

显示基板及其制作方法和显示装置
技术领域
本公开实施例涉及一种显示基板及其制作方法和显示装置。
背景技术
随着显示技术的不断发展，有源矩阵有机发光二极管显示装置(AMOLED)因其广色域、高对比度、轻薄设计、自发光、以及宽视角等优点已经成为当前各大厂商的研究热点和技术发展的方向。
目前，有源矩阵有机发光二极管显示装置(AMOLED)已经广泛地应用到各种电子产品中，小到智能手环、智能手表、智能手机、平板电脑等电子产品，大到笔记本电脑、台式电脑、电视机等电子产品。因此，市场对于有源矩阵有机发光二极管显示装置的需求也日益旺盛。
发明内容
本公开实施例提供一种显示基板及其制作方法和显示装置。该显示基板包括衬底基板和位于所述衬底基板上的多个子像素，其中，各所述子像素包括：导电遮光结构，位于所述衬底基板上；缓冲层，位于所述导电遮光结构远离所述衬底基板的一侧；半导体层，位于所述缓冲层远离所述导电遮光结构的一侧；层间绝缘层，位于所述半导体层远离所述缓冲层的一侧；以及导电层，位于所述层间绝缘层远离所述半导体层的一侧，且包括导电结构，所述导电遮光结构包括第一主体部和第一凹陷部，所述显示基板还包括第一接触孔，所述第一接触孔穿过所述层间绝缘层和所述缓冲层，所述导电结构通过所述第一接触孔与所述第一凹陷部电连接，所述第一凹陷部靠近所述导电层的表面的面积大于所述第一凹陷部在所述衬底基板上正投影的面积，所述第一凹陷部在垂直于衬底基板的方向上的平均厚度小于所述第一主体部在垂直于衬底基板的方向上的平均厚度。由此，该显示基板通过在导电遮光结构中设置第一凹陷部，使得第一漏极与导电遮光结构的接触面积增加，接触更加充分，从可降低接触电阻，提高第一漏极和导电遮光结构的电连接效果。
本公开至少一个实施例提供一种显示基板，其包括衬底基板和位于所述衬底基板上的多个子像素，其中，各所述子像素包括：导电遮光结构，位于所述衬底基板上；缓冲层，位于所述导电遮光结构远离所述衬底基板的一侧；半导体层，位于所述缓冲层远离所述导电遮光结构的一侧；层间绝缘层，位于所述半导体层远离所述缓冲层的一侧；以及导电层，位于所述层间绝缘层远离所述半导体层的一侧，且包括导电结构，所述导电遮光结构包括第一主体部和第一凹陷部，所述显示基板还包括第一接触孔，所述第一接触孔穿过所述层间绝缘层和所述缓冲层，所述导电结构通过所述第一接触孔与所述第一凹陷部电连接，所述第一凹陷部靠近所述导电层的表面的面积大于所述第一凹陷部在所述衬底基板上正投影的面积，所述第一凹陷部在垂直于衬底基板的方向上的平均厚度小于所述第一主体部在垂直于衬底基板的方向上的平均厚度。
例如，在本公开一实施例提供的显示基板中，所述缓冲层包括：第一缓冲部，所述第一缓冲部远离所述衬底基板的一侧与所述导电层接触设置，且所述第一缓冲部靠近所述衬底基板的一侧与所述导电遮光结构接触设置；以及第二缓冲部，所述第二缓冲部远离所述衬底基板的一侧与所述层间绝缘层接触设置，且所述第二缓冲部靠近所述衬底基板的一侧与所述导电遮光结构接触设置。
例如，在本公开一实施例提供的显示基板中，所述第一接触孔包括侧壁，所述侧壁至少包括：第一子侧壁，位于所述层间绝缘层；以及第二子侧壁，位于所述缓冲层，所述第一子侧壁与所述衬底基板的夹角构成第一坡度角，所述第二子侧壁与所述衬底基板的夹角构成第二坡度角，所述第一坡度角小于所述第二坡度角；所述第二子侧壁与所述第一缓冲部的接触部位于所述第一缓冲部和所述第二缓冲部之间。
例如，在本公开一实施例提供的显示基板中，所述第一接触孔的所述侧壁还包括：第三子侧壁，位于所述第一缓冲部，所述第三子侧壁与所述衬底基板的夹角构成第三坡度角，所述第一坡度角、所述第二坡度角和所述第三坡度角不同。
例如，在本公开一实施例提供的显示基板中，沿所述第一接触孔的径向，所述第一缓冲部的长度与所述第一缓冲部的平均厚度之比大于所述第一子侧壁的在所述衬底基板上的投影长度与所述层间绝缘层的平均厚度之比。
例如，在本公开一实施例提供的显示基板中，沿所述第一接触孔径向，所述第一子侧壁的在所述衬底基板上的投影长度与所述层间绝缘层的平均厚度之比大于所述第二子侧壁的在所述衬底基板上的投影长度与所述缓冲层的平均厚度之比。
例如，在本公开一实施例提供的显示基板中，所述第二坡度角大于所述所述第三坡度角，所述第一坡度角大于所述第三坡度角。
例如，在本公开一实施例提供的显示基板中，所述第一凹陷部在所述衬底基板上的正投影在平行于所述衬底基板的方向上的尺寸L满足下列公式：
2(Acotβ+Bcotγ+Ccotθ)<L<D
其中，A为所述第一缓冲部的最大厚度，B为所述第二缓冲部的最大厚度，C为所述层间绝缘层的最大厚度，β为所述第一坡度角，γ为所述第二坡度角，θ为所述第三坡度角，D为所述第一接触孔在所述衬底基板上的正投影在平行于所述衬底基板的方向上的最大尺寸。
例如，在本公开一实施例提供的显示基板中，所述第一凹陷部包括第一边缘部，在从所述第一凹陷部的边缘到所述第一凹陷部的中心的方向上，所述第一边缘部在垂直于衬底基板的方向上的厚度逐渐减小。
例如，在本公开一实施例提供的显示基板中，所述第一凹陷部包括第一边缘部，在垂直于所述衬底基板方向上，所述第一边缘部靠近所述导电层的表面的第四坡度角是连续变化的。
例如，在本公开一实施例提供的显示基板中，所述第一凹陷部靠近所述导电结构的表面为连续弧面，或至少一段连续弧面和至少一段平面组合而成的组合面。
例如，在本公开一实施例提供的显示基板中，所述第一凹陷部包括第一边缘部，所述第一边缘部靠近所述导电层的表面上的第四坡度角α满足下列公式：
0<α<k*H/Lmax
其中，Lmax为所述第一凹陷部在所述衬底基板上的正投影的最大孔径，H为所述第一主体部的平均厚度，k为大于1小于等于2的常数。
例如，在本公开一实施例提供的显示基板中，k＝2，所述第四坡度角的范围为1-π/18。
例如，在本公开一实施例提供的显示基板中，所述第一凹陷部包括第一边缘部，所述第一边缘部靠近所述导电层的表面上的第四坡度角α小于所述第三子侧壁的所述第三坡度角，且满足：
(Acotβ+Bcotγ+Ccotθ+L/2tanα)≤D/2，
其中，A为所述第一缓冲部的最大厚度，B为所述第二缓冲部的最大厚度，C为所述层间绝缘层的最大厚度，β为所述第一坡度角，γ为所述第二坡度角，θ为所述第三坡度角，D为所述第一接触孔在所述衬底基板上的正投影在平行于所述衬底基板的方向上的最大尺寸。
例如，本公开一实施例提供的显示基板还包括：平坦层，位于所述导电层远离所述半导体层的一侧，且所述平坦层包括阳极孔；以及阳极，位于所述平坦层远离所述半导体层的一侧，且包括出光部、驱动部和将所述出光部和所述驱动部相连的延伸部，所述驱动部至少部分位于所述阳极孔之内，在至少一个所述子像素中，所述第一接触孔在所述衬底基板上正投影与所述驱动部在所述衬底基板上正投影至少部分交叠，所述显示基板还包括：电源线，位于所述导电层；以及感测线，位于所述导电层；所述电源线和所述感测线在第一方向上排列，所述电源线和所述感测线均沿与所述第一方向相交的第二方向延伸；所述多个子像素包括第一子像素对和第二子像素对，所述第一子像素对包括两个所述子像素，分别位于所述电源线的两侧，所述第二子像素对包括两个所述子像素，分别位于所述感测线的两侧；所述第一子像素对和所述第二子像素对在所述第一方向上交替排列，在所述第二子像素对中的两个所述子像素中，所述阳极孔与所述第一凹陷部在所述衬底基板上正投影存在第一交叠区域，所述第一交叠区域的面积小于所述第一接触孔在所述衬底基板上正投影的面积。
例如，在本公开一实施例提供的显示基板中，所述阳极在所述阳极孔的边缘位置处还包括下凹结构，所述下凹结构的凹陷方向朝向所述导电遮光结构。
例如，在本公开一实施例提供的显示基板中，所述第一凹陷部在所述衬底基板上的正投影在平行于所述衬底基板的方向上的尺寸范围为5-10微米。
例如，在本公开一实施例提供的显示基板中，所述第一接触孔在所述衬底基板上的正投影与所述第一凹陷部在所述衬底基板上的正投影至少部分重叠。
例如，在本公开一实施例提供的显示基板中，各所述子像素包括像素驱动电路，所述像素驱动电路包括第一薄膜晶体管，所述导电结构为所述第一薄膜晶体管的第一漏极。
例如，在本公开一实施例提供的显示基板中，所述第一薄膜晶体管还包括：第一有源层，位于所述半导体层，且包括第一沟道区和位于所述第一沟道区两侧的第一源极区和第一漏极区；第一源极，位于所述导电层，所述显示基板还包括第一过孔和第二过孔，所述第一过孔和所述第二过孔位于所述层间绝缘层之中，所述第一源极通过所述第一过孔与所述第一源极区相连，所述第一漏极通过所述第二过孔与所述第一漏极区相连。
例如，在本公开一实施例提供的显示基板中，所述导电遮光结构还包括：第一绝缘部，所述第一绝缘部在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影至少部分重叠，所述第一绝缘部在所述衬底基板上的正投影与所述第一源极区在所述衬底基板上的正投影至少部分重叠。
例如，在本公开一实施例提供的显示基板中，所述第一绝缘部包括第一镂空部，所述第一镂空部填充有所述缓冲层的材料。
例如，在本公开一实施例提供的显示基板中，所述第一镂空部包括第一镂空环，所述第一镂空环内侧的部分与所述第一镂空环的外侧均为所述导电遮光结构的材料。
例如，在本公开一实施例提供的显示基板中，所述第一绝缘部为氧化部。
例如，本公开一实施例提供的显示基板还包括：栅极绝缘层，位于所述半导体层和所述层间绝缘层之间；栅极层，位于所述栅极绝缘层和所述层间绝缘层之间；钝化层，位于所述导电层远离所述衬底基板的一侧；彩膜层，位于所述钝化层远离所述导电层的一侧，且包括至少三种不同颜色的滤光片；以及阳极层，所述平坦层位于所述彩膜层远离所述钝化层的一侧，所述阳极层位于所述平坦层远离所述彩膜层的一侧，所述阳极位于所述阳极层。
例如，本公开一实施例提供的显示基板还包括：电源连接线，与所述导电遮光结构同层设置，所述电源连接线包括第二主体部和多个电源凹陷部，所述电源凹陷部在垂直于所述衬底基板的方向上的平均厚度均小于所述第二主体部在垂直于所述衬底基板的方向上的平均厚度，所述电源凹陷部靠近所述导电层的表面的面积大于所述电源凹陷部在所述衬底基板上正投影的面积，所述多个电源凹陷部中的至少之一在所述衬底基板上的正投影与所述彩膜层中的所述滤光片在所述衬底基板上的正投影至少部分重叠。
例如，在本公开一实施例提供的显示基板中，所述电源凹陷部包括第二边缘部，在从所述电源凹陷部的边缘到所述电源凹陷部的中心的方向上，所述第二边缘部在垂直于衬底基板的方向上的厚度连续逐渐减小。
例如，在本公开一实施例提供的显示基板中，所述电源凹陷部包括第二边缘部，在垂直于所述衬底基板方向上，所述第二边缘部靠近所述导电层的表面的第五坡度角是连续变化的。
例如，在本公开一实施例提供的显示基板中，所述显示基板还包括电源接触孔，所述电源接触孔位于所述层间绝缘层和所述缓冲层，所述电源接触孔在所述衬底基板上的正投影与所述电源凹陷部在所述衬底基板上的正投影至少部分交叠。
例如，在本公开一实施例提供的显示基板中，所述缓冲层包括：第三缓冲部，位于所述电源接触孔之内，所述第三缓冲部远离所述衬底基板的一侧与所述电源连接线接触设置，且所述第三缓冲部靠近所述衬底基板的一侧与所述导电遮光结构接触设置；以及第四缓冲部，位于所述第三缓冲部远离所述电源凹陷部的中心的一侧，所述电源接触孔的侧壁包括：第四子侧壁，位于所述层间绝缘层；以及第五子侧壁，位于所述第四缓冲部，所述第四子侧壁与所述衬底基板的夹角构成第六坡度角，所述第五子侧壁与所述衬底基板的夹角构成第七坡度角，所述第六坡度角小于所述第七坡度角；所述第五子侧壁与所述第三缓冲部的接触部位于所述第三缓冲部和所述第四缓冲部之间。
例如，在本公开一实施例提供的显示基板中，所述电源接触孔的侧壁还包括：第六子侧壁，位于所述第三缓冲部，所述第六子侧壁与所述衬底基板的夹角构成第八坡度角，所述第六坡度角、所述第七坡度角和所述第八坡度角不同。
例如，在本公开一实施例提供的显示基板中，所述第七坡度角小于所述第二坡度角。
例如，在本公开一实施例提供的显示基板中，所述第八坡度角大于所述第三坡度角。
例如，本公开一实施例提供的显示基板还包括：感测连接线，与所述导电遮光结构同层设置，所述感测连接线包括第三主体部和多个感测凹陷部，所述感测凹陷部在垂直于所述衬底基板的方向上的平均厚度均小于所述第三主体部在垂直于所述衬底基板的方向上的平均厚度，所述感测凹陷部靠近所述导电层的表面的面积大于所述感测凹陷部在所述衬底基板上正投影的面积，所述多个感测凹陷部中的至少之一在所述衬底基板上的正投影与所述彩膜层中的所述滤光片在所述衬底基板上的正投影至少部分重叠。
例如，在本公开一实施例提供的显示基板中，所述感测凹陷部包括第三边缘部，在从所述感测凹陷部的边缘到所述感测凹陷部的中心的方向上，所述第三边缘部在垂直于衬底基板的方向上的厚度连续逐渐减小。
例如，在本公开一实施例提供的显示基板中，所述感测凹陷部包括第三边缘部，在垂直于所述衬底基板方向上，所述第三边缘部靠近所述导电层的表面的第九坡度角是连续变化的。
例如，在本公开一实施例提供的显示基板中，所述显示基板还包括感测接触孔，所述感测接触孔位于所述层间绝缘层和所述缓冲层，所述感测接触孔在所述衬底基板上的正投影与所述感测凹陷部在所述衬底基板上的正投影至少部分交叠。
例如，在本公开一实施例提供的显示基板中，所述缓冲层包括：第五缓冲部，位于所述感测接触孔之内，所述第五缓冲部远离所述衬底基板的一侧与所述感测连接线接触设置，且所述第五缓冲部靠近所述衬底基板的一侧与所述导电遮光结构接触设置；以及第六缓冲部，位于所述第五缓冲部远离所述感测凹陷部的中心的一侧，所述感测接触孔的侧壁包括：第七子侧壁，位于所述层间绝缘层；以及第八子侧壁，位于所述第六缓冲部；所述第七子侧壁与所述衬底基板的夹角构成第十坡度角，所述第八子侧壁与所述衬底基板的夹角构成第十一坡度角，所述第十坡度角小于所述第十一坡度角；所述第八子侧壁与所述第五缓冲部的接触部位于所述第五缓冲部和所述第六缓冲部之间。
例如，在本公开一实施例提供的显示基板中，所述缓冲层还包括：第九子侧壁，位于所述第五缓冲部，所述第九子侧壁与所述衬底基板的夹角构成第十二坡度角，所述第十坡度角、所述第十一坡度角和所述第十二坡度角不同。
例如，在本公开一实施例提供的显示基板中，所述第十一坡度角小于所述第二坡度角。
例如，在本公开一实施例提供的显示基板中，所述第十二坡度角大于所述第三坡度角。
例如，在本公开一实施例提供的显示基板中，各所述子像素包括驱动区和出光区，所述导电遮光结构位于所述驱动区，所述阳极的所述驱动部位于所述驱动区，所述阳极的出光部位于所述出光区。
例如，本公开一实施例提供的显示基板还包括：第一栅线，位于所述栅极层，且沿第一方向延伸；第二栅线，位于所述栅极层，且沿所述第一方向延伸；以及数据线，位于所述导电层，且沿与所述第二方向延伸，所述电源线沿所述第二方向延伸，所述感测线沿所述第二方向延伸，所述多个子像素沿所述第一方向和所述第二方向阵列设置以形成沿所述第二方向排列的多个子像素行和沿所述第一方向排列的多个子像素列，在各所述子像素行中，所述第一栅线位于所述驱动区和所述出光区之间，所述第二栅线位于相邻的两个所述子像素行之间，所述电源线位于相邻的两个所述子像素列之间，所述感测线位于相邻的两个所述子像素列之间，所述数据线位于相邻的两个所述子像素列之间。
例如，在本公开一实施例提供的显示基板中，各所述子像素包括像素驱动电路，所述像素驱动电路包括第一薄膜晶体管，所述第一薄膜晶体管包括第一栅极、第一源极和第一漏极，所述导电结构为所述第一薄膜晶体管的第一漏极，所述像素驱动电路还包括第二薄膜晶体管和第三薄膜晶体管，所述第二薄膜晶体管包括第二栅极、第二源极和第二漏极，所述第三薄膜晶体管包括第三栅极、第三源极和第三漏极，所述半导体层还包括导体化块，所述第一薄膜晶体管的所述第一源极与所述电源线相连，所述第二薄膜晶体管的所述第二源极与所述数据线相连，所述第二薄膜晶体管的第二栅极与所述第一栅线相连，所述第二薄膜晶体管的所述第二漏极与所述第一薄膜晶体管的所述第一栅极和所述导体化块分别相连，所述第三薄膜晶体管的所述第三栅极与所述第二栅线相连，所述第三薄膜晶体管的所述第三源极与所述感测线相连，所述第三薄膜晶体管的所述第三漏极与所述第一薄膜晶体管的所述第一漏极相连，所述导电遮光结构、与所述导电遮光结构相连的所述第一漏极、和位于所述导电遮光结构和所述第一漏极之间的所述导体化块形成存储电容。
例如，在本公开一实施例提供的显示基板中，所述第一薄膜晶体管的所述第一源极通过第一连接部与所述电源线相连，所述第二薄膜晶体管的所述第二源极通过第二连接部与所述数据线相连，所述第一连接部与所述电源线同层设置，所述第二连接部与所述数据线同层设置。
例如，在本公开一实施例提供的显示基板中，所述第一源极到所述第一漏极的方向与所述第一连接部的延伸方向相交，所述第二源极到所述第二漏极的方向与所述第二连接部的延伸方向相交。
例如，在本公开一实施例提供的显示基板中，所述多个子像素至少包括第一颜色子像素、第二颜色子像素、第三颜色子像素和第四颜色子像素，在各所述子像素行，所述第一颜色子像素、所述第二颜色子像素、所述第三颜色子像素和所述第四颜色子像素沿所述第一方向依次排列并形成一个子像素组，所述电源线位于所述子像素组中所述第二颜色子像素和所述第三颜色子像素之间。
例如，在本公开一实施例提供的显示基板中，所述显示基板还包括电源连接线，与所述导电遮光结构同层设置。
例如，在本公开一实施例提供的显示基板中，所述显示基板还包括第二接触孔、第三接触孔和第四接触孔，所述第二接触孔、所述第三接触孔和所述第四接触孔位于所述层间绝缘层和所述缓冲层，在所述子像素组中，所述电源线通过所述第二接触孔与所述电源连接线相连，所述第二颜色子像素的所述第一源极与所述电源线同层相连，所述第三颜色子像素的所述第一源极与所述电源线同层相连，所述第一颜色子像素的所述第一源极通过所述第三接触孔与所述电源连接线相连，所述第四颜色子像素的所述第一源极通过所述第四接触孔与所述电源连接线相连。
例如，在本公开一实施例提供的显示基板中，所述电源连接线包括第二主体部、第二凹陷部、第三凹陷部和第四凹陷部，所述第二凹陷部在所述衬底基板上的正投影与所述第二接触孔在所述衬底基板上的正投影至少部分重叠，所述第三凹陷部在所述衬底基板上的正投影与所述第三接触孔在所述衬底基板上的正投影至少部分重叠，所述第四凹陷部在所述衬底基板上的正投影与所述第四接触孔在所述衬底基板上的正投影至少部分重叠，所述第二凹陷部、所述第三凹陷部和所述第四凹陷部在垂直于所述衬底基板的方向上的厚度均小于所述第二主体部在垂直于所述衬底基板的方向上的厚度，所述第二凹陷部靠近所述电源线的表面的面积大于所述第二凹陷部在所述衬底基板上正投影的面积，所述第三凹陷部远离所述衬底基板的表面的面积大于所述第三凹陷部在所述衬底基板上正投影的面积，所述第四凹陷部远离所述衬底基板的表面的面积大于所述第四凹陷部在所述衬底基板上正投影的面积。
例如，在本公开一实施例提供的显示基板中，所述第二凹陷部、所述第三凹陷部和所述第四凹陷部中的至少之一在所述衬底基板上的正投影与所述彩膜层中的所述滤光片在所述衬底基板上的正投影至少部分重叠。
例如，在本公开一实施例提供的显示基板中，所述第二颜色子像素包括第一颜色滤光片，所述第三颜色子像素包括第二颜色滤光片，所述第四颜色子像素包括第三颜色滤光片，在所述子像素组中，所述第一颜色滤光片和所述第二颜色滤光片中的至少一个在衬底基板上的正投影与所述第二凹陷部在所述衬底基板上的正投影至少部分重叠，所述第三颜色滤光片在所述衬底基板上的正投影与所述第四凹陷部在所述衬底基板上的正投影至少部分重叠。
例如，在本公开一实施例提供的显示基板中，所述感测线位于在第一方向上相邻的两个所述子像素组之间，在第一方向上所述相邻的两个所述子像素组包括第一子像素组和第二子像素组，所述显示基板还包括感测连接线、第五接触孔、第六接触孔、第七接触孔、第八接触孔和第九接触孔，所述感测连接线与所述导电遮光结构同层设置，所述第五接触孔、所述第六接触孔、所述第七接触孔、第八接触孔和第九接触孔位于所述层间绝缘层和所述缓冲层，在所述相邻的两个所述子像素组中，所述感测线通过所述第五接触孔与所述感测连接线相连，所述第一子像素组中的所述第三颜色子像素的所述第三源极通过所述第六接触孔与所述感测连接线相连，所述第一子像素组中的所述第四颜色子像素的所述第三源极通过所述第七接触孔与所述感测连接线相连，所述第一子像素组中的所述第一颜色子像素的所述第三源极通过所述第八接触孔与所述感测连接线相连，所述第二子像素组中的所述第二颜色子像素的所述第三源极通过所述第九接触孔与所述感测连接线相连。
例如，在本公开一实施例提供的显示基板中，所述感测连接线包括第三主体部、第五凹陷部、第六凹陷部、第七凹陷部、第八凹陷部和第九凹陷部，所述第五凹陷部在所述衬底基板上的正投影与所述第五接触孔在所述衬底基板上的正投影至少部分重叠，所述第六凹陷部在所述衬底基板上的正投影与所述第六接触孔在所述衬底基板上的正投影至少部分重叠，所述第七凹陷部在所述衬底基板上的正投影与所述第七接触孔在所述衬底基板上的正投影至少部分重叠，所述第八凹陷部在所述衬底基板上的正投影与所述第八接触孔在所述衬底基板上的正投影至少部分重叠，所述第九凹陷部在所述衬底基板上的正投影与所述第九接触孔在所述衬底基板上的正投影至少部分重叠，所述第五凹陷部、所述第六凹陷部、所述第七凹陷部、所述第八凹陷部和所述第九凹陷部在垂直于衬底基板的方向上的厚度均小于所述第三主体部在垂直于衬底基板的方向上的厚度，所述第五凹陷部靠近所述感测线的表面的面积大于所述第五凹陷部在所述衬底基板上正投影的面积，所述第六凹陷部远离所述衬底基板的表面的面积大于所述第六凹陷部在所述衬底基板上正投影的面积，所述第七凹陷部远离所述衬底基板的表面的面积大于所述第七凹陷部在所述衬底基板上正投影的面积，所述第八凹陷部远离所述衬底基板的表面的面积大于所述第八凹陷部在所述衬底基板上正投影的面积，所述第九凹陷部远离所述衬底基板的表面的面积大于所述第九凹陷部在所述衬底基板上正投影的面积。
例如，在本公开一实施例提供的显示基板中，所述第五凹陷部、所述第六凹陷部、所述第七凹陷部、所述第八凹陷部和所述第九凹陷部中的至少之一在所述衬底基板上的正投影与所述彩膜层中的所述滤光片在所述衬底基板上的正投影至少部分重叠。
例如，在本公开一实施例提供的显示基板中，在所述第二方向上，所述感测连接线位于所述第二栅线远离所述第一栅线的一侧，所述第一子像素组中的所述第二颜色滤光片在所述衬底基板上的正投影与在所述第二方向上相邻的所述第一子像素组的所述第六凹陷部在所述衬底基板上的正投影至少部分重叠，所述第一子像素组中的所述第三颜色滤光片在所述衬底基板上的正投影与在所述第二方向上相邻的所述第七凹陷部在所述衬底基板上的正投影至少部分重叠，所述第二子像素组中的所述第一颜色滤光片在所述衬底基板上的正投影与在所述第二方向上相邻的所述第九凹陷部在所述衬底基板上的正投影至少部分重叠。
例如，在本公开一实施例提供的显示基板中，在所述子像素组中，所述第一颜色滤光片在所述衬底基板上的正投影与所述电源连接线在所述衬底基板上的正投影至少部分重叠，所述第二颜色滤光片在所述衬底基板上的正投影分别与所述电源连接线在所述衬底基板上的正投影和所述第一栅线在所述衬底基板上的正投影至少部分重叠，所述第三颜色滤光片在所述衬底基板上的正投影与所述电源连接线在所述衬底基板上的正投影至少部分重叠。
例如，在本公开一实施例提供的显示基板中，在所述子像素组中，所述第一颜色滤光片在所述衬底基板上的正投影与所述感测连接线在所述衬底基板上的正投影至少部分重叠，所述第二颜色滤光片在所述衬底基板上的正投影分别与所述感测连接线在所述衬底基板上的正投影至少部分重叠，所述第三颜色滤光片在所述衬底基板上的正投影与所述感测连接线在所述衬底基板上的正投影至少部分重叠。
例如，在本公开一实施例提供的显示基板中，所述数据线包括第一数据线、第二数据线、第三数据线和第四数据线，在所述子像素组中，所述第一数据线和所述第二数据线位于所述第一颜色子像素和所述第二颜色子像素之间，所述第一数据线与所述第一颜色子像素的所述第二源极相连，所述第二数据线与所述第二颜色子像素的所述第二源极相连，所述第三数据线和所述第四数据线位于所述第三颜色子像素和所述第四颜色子像素之间，所述第三数据线与所述第三颜色子像素的所述第二源极相连，所述第四数据线与所述第四颜色子像素的所述第二源极相连。
例如，在本公开一实施例提供的显示基板中，在所述子像素组中，所述第一颜色滤光片在所述衬底基板上的正投影与所述第二数据线在所述衬底基板上的正投影至少部分重叠，所述第二颜色滤光片在所述衬底基板上的正投影分别与所述第三数据线在所述衬底基板上的正投影至少部分重叠，所述第三颜色滤光片在所述衬底基板上的正投影和所述第四数据线在所述衬底基板上的正投影至少部分重叠。
例如，在本公开一实施例提供的显示基板中，所述第一薄膜晶体管还包括：第一有源层，位于所述半导体层，且包括第一沟道区和位于所述第一沟道区两侧的第一源极区和第一漏极区；所述第一栅极位于所述栅极层，所述第一栅极在所述衬底基板上的正投影与所述第一沟道区在所述衬底基板上的正投影至少部分重叠；所述第一源极和所述第一漏极均位于所述导电层，所述显示基板还包括第一过孔和第二过孔，所述第一过孔和所述第二过孔位于所述层间绝缘层之中，所述第一源极通过所述第一过孔与所述第一源极区相连，所述第一漏极通过所述第二过孔与所述第一漏极区相连。
例如，在本公开一实施例提供的显示基板中，所述第一沟道区在所述衬底基板上的正投影落入所述第一主体部在所述衬底基板上的正投影。
例如，在本公开一实施例提供的显示基板中，所述显示基板还包括：第四过孔，位于层间绝缘层之中，所述第二漏极通过所述第四过孔与所述导体化块相连，所述导电遮光结构还包括：第二绝缘部，所述第二绝缘部在所述衬底基板上的正投影与所述第四过孔在所述衬底基板上的正投影至少部分重叠。
例如，在本公开一实施例提供的显示基板中，所述第二绝缘部包括第二镂空部，所述第二镂空部填充有所述缓冲层的材料。
例如，在本公开一实施例提供的显示基板中，所述第二镂空部包括第二镂空环，所述第二镂空环内侧的部分与所述第二镂空环的外侧均为所述导电遮光结构的材料。
例如，在本公开一实施例提供的显示基板中，所述第二绝缘部为氧化部。
例如，在本公开一实施例提供的显示基板中，所述第一过孔和所述第四过孔在所述衬底基板上的正投影的形状均为各向异性的图形，且均包括长边。
例如，在本公开一实施例提供的显示基板中，在所述子像素组中，所述第二颜色子像素的所述第一过孔的所述长边和所述第三颜色子像素的所述第一过孔的所述长边均沿所述第一方向延伸，所述第一颜色子像素的所述第一过孔的所述长边和所述第四颜色子像素的所述第一过孔的所述长边均沿所述第二方向延伸。
例如，在本公开一实施例提供的显示基板中，在所述子像素组中，所述第二颜色子像素的所述第四过孔的所述长边和所述第三颜色子像素的所述第四过孔的所述长边均沿所述第二方向延伸，所述第一颜色子像素的所述第四过孔的所述长边和所述第四颜色子像素的所述第四过孔的所述长边均沿所述第一方向延伸。
例如，在本公开一实施例提供的显示基板中，在所述子像素组中，所述第一颜色子像素的所述第四过孔的中心、所述第二颜色子像素的所述第四过孔的中心、所述第三颜色子像素的所述第四过孔的中心和所述第四颜色子像素的所述第四过孔的中心在所述第二方向上错位设置，所述第一颜色子像素的所述第四过孔的中心和所述第四颜色子像素的所述第四过孔的中心位于第一虚拟直线上，所述第二颜色子像素的所述第四过孔的中心和所述第三颜色子像素的所述第四过孔的中心位于与所述第一虚拟直线平行的第二虚拟直线上。
例如，在本公开一实施例提供的显示基板中，所述导电遮光结构的材料选自钼和钛的一种或多种，所述导电层的材料选自铜、钼和钛中的一种或多种。
例如，在本公开一实施例提供的显示基板中，所述导电层包括沿垂直于所述衬底基板的方向上层叠的第一子金属层和第二子金属层，所述第一子金属层的材料为铜，所述第二子金属层的材料为钼钛合金。
例如，在本公开一实施例提供的显示基板中，所述栅极层的材料选自铜、钼和钛中的一种或多种。
例如，在本公开一实施例提供的显示基板中，所述导电遮光结构在垂直于所述衬底基板的方向上的厚度范围为90-120纳米，所述导电层在垂直于所述衬底基板的方向上的厚度范围为200-600纳米。
本公开至少一个实施例还提供一种显示装置，包括上述任一项所述的显示基板。
本公开至少一个实施例还提供一种显示基板的制作方法，其包括：在衬底基板上形成导电遮光材料层；对所述导电遮光材料层进行图案化以形成导电遮光结构；在所述导电遮光结构远离所述衬底基板的一侧形成缓冲层；在所述缓冲层远离所述导电遮光结构的一侧形成半导体层；在所述半导体层远离所述缓冲层的一侧形成层间绝缘层；在所述层间绝缘层和所述缓冲层中形成第一接触孔；在所述层间绝缘层远离所述半导体层的一侧形成导电层；所述导电层包括导电结构，所述导电遮光结构包括第一主体部和第一凹陷部，所述第一凹陷部在垂直于衬底基板的方向上的平均厚度小于所述第一主体部在垂直于衬底基板的方向上的平均厚度，所述第一接触孔穿过所述层间绝缘层和所述缓冲层，所述导电结构通过所述第一接触孔与所述第一凹陷部连接，所述第一凹陷部靠近所述导电层的表面的面积大于所述第一凹陷部在所述衬底基板上正投影的面积。
例如，在本公开一实施例提供的显示基板的制作方法中，在所述层间绝缘层和所述缓冲层中形成第一接触孔包括：在所述缓冲层中形成第一缓冲部和第二缓冲部，所述第一缓冲部远离所述衬底基板的一侧与所述导电层接触设置，且所述第一缓冲部靠近所述衬底基板的一侧与所述导电遮光结构接触设置，所述第二缓冲部远离所述衬底基板的一侧与所述层间绝缘层接触设置，且所述第二缓冲部靠近所述衬底基板的一侧与所述导电遮光结构接触设置。
例如，在本公开一实施例提供的显示基板的制作方法中，所述第一接触孔包括侧壁，所述侧壁至少包括：第一子侧壁，位于所述层间绝缘层；以及第二子侧壁，位于所述缓冲层，所述第一子侧壁与所述衬底基板的夹角构成第一坡度角，所述第二子侧壁与所述衬底基板的夹角构成第二坡度角，所述第一坡度角小于所述第二坡度角；所述第二子侧壁与所述第一缓冲部的接触部位于所述第一缓冲部和所述第二缓冲部之间。
例如，在本公开一实施例提供的显示基板的制作方法中，所述第一接触孔的所述侧壁还包括：第三子侧壁，位于所述第一缓冲部，所述第三子侧壁与所述衬底基板的夹角构成第三坡度角，所述第一坡度角、所述第二坡度角和所述第三坡度角不同。
例如，本公开一实施例提供的显示基板的制作方法还包括：在所述导电层远离所述层间绝缘层的一侧形成平坦层，所述平坦层包括阳极孔；以及在所述平坦层远离所述导电层的一侧形成阳极层以在所述衬底基板上形成多个子像素，各所述子像素包括阳极，所述阳极包括出光部、驱动部和将所述出光部和所述驱动部相连的延伸部，所述驱动部至少部分位于所述阳极孔之内，在至少一个所述子像素中，所述第一接触孔在所述衬底基板上正投影与所述驱动部在所述衬底基板上正投影至少部分交叠，所述显示基板还包括：电源线，位于所述导电层；以及感测线，位于所述导电层；所述电源线和所述感测线在第一方向上排列，所述电源线和所述感测线均沿与所述第一方向相交的第二方向延伸；所述多个子像素包括第一子像素对和第二子像素对，所述第一子像素对包括两个所述子像素，分别位于所述电源线的两侧，所述第二子像素对包括两个所述子像素，分别位于所述感测线的两侧；所述第一子像素对和所述第二子像素对在所述第一方向上交替排列，在所述第二子像素对中的两个所述子像素中，所述阳极孔与所述第一凹陷部在所述衬底基板上正投影存在第一交叠区域，所述第一交叠区域的面积小于所述第一接触孔在所述衬底基板上正投影的面积。
例如，在本公开一实施例提供的显示基板的制作方法中，所述导电层还包括第一源极和第一漏极，所述导电结构为所述第一漏极。
例如，在本公开一实施例提供的显示基板的制作方法中，所述半导体层包括第一有源层，所述第一有源层包括第一沟道区和位于所述第一沟道区两侧的第一源极区和第一漏极区，所述制作方法还包括：在所述层间绝缘层和所述缓冲层中形成第一接触孔的同时在所述层间绝缘层形成第一过孔和第二过孔，所述第一源极通过所述第一过孔与所述第一源极区相连，所述第一漏极通过所述第二过孔与所述第一漏极区相连。
例如，在本公开一实施例提供的显示基板的制作方法中，采用同一刻蚀工艺同时图案化所述层间绝缘层和所述缓冲层以形成所述第一过孔和所述第一接触孔。
例如，在本公开一实施例提供的显示基板的制作方法中，采用半色调掩膜工艺图案化所述层间绝缘层和所述缓冲层以形成所述第一过孔和所述第一接触孔。
例如，在本公开一实施例提供的显示基板的制作方法中，采用半色调掩膜工艺图案化所述层间绝缘层和所述缓冲层以形成所述第一过孔和所述第一接触孔包括：在所述层间绝缘层远离所述衬底基板的一侧形成第一光刻胶；采用第一半色调掩膜对所述第一光刻胶进行曝光和显影，以形成包括第一光刻胶完全去除部、第一光刻胶部分去除部和第一光刻胶保留部的第一光刻胶图案；以所述第一光刻胶图案为掩膜对所述层间绝缘层进行刻蚀，以去除所述第一光刻胶完全去除部对应的层间绝缘层；对所述第一光刻胶图案进行灰化处理，去除所述第一光刻胶部分去除部并减薄所述第一光刻胶保留部以形成第二光刻胶图案；以及以所述第二光刻胶图案为掩膜对所述缓冲层进行刻蚀，所述第一接触孔在所述衬底基板上的正投影与所述第一光刻胶完全去除部在所述衬底基板上的正投影重叠，所述第一过孔在所述衬底基板上的正投影与所述第一光刻胶部分去除部在所述衬底基板上的正投影重叠。
例如，在本公开一实施例提供的显示基板的制作方法中，所述导电遮光结构还包括第一绝缘部，所述第一绝缘部在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影至少部分重叠，所述第一绝缘部在所述衬底基板上的正投影与所述第一源极区在所述衬底基板上的正投影至少部分重叠。
例如，在本公开一实施例提供的显示基板的制作方法中，所述第一绝缘部包括第一镂空部，所述第一镂空部填充有所述缓冲层的材料，对所述导电遮光材料层进行图案化以形成所述导电遮光结构包括：通过同一图案化工艺对所述导电遮光材料层进行图案化以形成所述第一主体部、所述第一凹陷部和所述第一镂空部。
例如，在本公开一实施例提供的显示基板的制作方法中，对所述导电遮光材料层进行图案化以形成导电遮光结构包括：在所述导电遮光结构远离所述衬底基板的一侧形成光刻胶；采用第二半色调掩膜对所述光刻胶进行曝光和显影，以形成包括第二光刻胶完全去除部、第二光刻胶部分去除部和第二光刻胶保留部的第三光刻胶图案；以所述第三光刻胶图案为掩膜对所述导电遮光材料层进行刻蚀，以去除所述第二光刻胶完全去除部对应的导电遮光材料层；对所述第三光刻胶图案进行灰化处理，去除所述第二光刻胶部分去除部并减薄所述第二光刻胶保留部以形成第四光刻胶图案；以及以所述第四光刻胶图案为掩膜对所述导电遮光材料层进行刻蚀，所述第一主体部在所述衬底基板上的正投影与所述第二光刻胶保留部在所述衬底基板上的正投影重叠，所述第一凹陷部在所述衬底基板上的正投影与所述第二光刻胶部分去除部在所述衬底基板上的正投影重叠。
例如，在本公开一实施例提供的显示基板的制作方法中，所述第一凹陷部包括第一边缘部，在从所述第一凹陷部的边缘到所述第一凹陷部的中心的方向上，所述第一边缘部在垂直于衬底基板的方向上的厚度逐渐减小。
例如，在本公开一实施例提供的显示基板的制作方法中，所述第一凹陷部包括第一边缘部，在垂直于所述衬底基板方向上，所述第一边缘部靠近所述导电层的表面的第四坡度角是连续变化的。
例如，在本公开一实施例提供的显示基板的制作方法中，所述第一凹陷部靠近所述导电结构的表面为连续弧面，或至少一段连续弧面和至少一段平面组合而成的组合面。
例如，在本公开一实施例提供的显示基板的制作方法中，所述第一凹陷部包括第一边缘部，所述第一边缘部靠近所述导电层的表面上的第四坡度角α满足下列公式：
0<α<k*H/Lmax
其中，Lmax为所述第一凹陷部在所述衬底基板上的正投影的最大孔径，H为所述第一主体部的平均厚度，k为大于1小于等于2的常数。
例如，在本公开一实施例提供的显示基板的制作方法中，k＝2，所述第四坡度角的范围为1-π/18。
例如，在本公开一实施例提供的显示基板的制作方法中，所述第一凹陷部在所述衬底基板上的正投影在平行于所述衬底基板的方向上的尺寸范围为5-10微米。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种采用顶栅型的氧化物薄膜晶体管的显示基板的剖面示意图；
图2A为另一种显示基板的剖面示意图；
图2B为一种显示基板中接触孔的剖面示意图；
图3为一种显示基板中过孔的剖面示意图；
图4为本公开一实施例提供的一种显示基板的平面示意图；
图5A为本公开一实施例提供的一种显示基板沿图4中AA’线的剖面示意图；
图5B为本公开一实施例提供的一种显示基板沿图4中BB’线的剖面示意图；
图5C为本公开一实施例提供的一种显示基板中凹陷部的光线汇聚作用的示意图；
图5D为本公开一实施例提供的一种显示基板中阳极孔的示意图；
图6A为本公开一实施例提供的一种显示基板中第一凹陷部的剖面示意图；
图6B为本公开一实施例提供的一种显示基板中第一凹陷部的剖面示意图；
图7A为本公开一实施例提供的一种显示基板中像素驱动电路的平面示意图；
图7B为本公开一实施例提供的一种显示基板中像素驱动电路的平面示意图；
图8为本公开一实施例提供的一种显示基板中像素驱动电路的等效电路图；
图9为本公开一实施例提供的一种显示基板中像素驱动电路中各个信号线上信号的时序图；
图10A为本公开一实施例提供的一种显示基板中导电遮光结构的平面示意图；
图10B为本公开一实施例提供的另一种显示基板中导电遮光结构的平面示意图；
图10C为本公开一实施例提供的另一种显示基板中导电遮光结构的平面示意图；
图11A为本公开一实施例提供的另一种显示基板的平面示意图；
图11B为本公开一实施例提供的一种显示基板中电源凹陷部或感测凹陷部的光线汇聚作用的示意图；
图11C为本公开一实施例提供的一种显示基板中电源凹陷部在垂直于衬底基板的方向上的剖面示意图；
图11D为本公开一实施例提供的一种显示基板中感测凹陷部在垂直于衬底基板的方向上的剖面示意图；
图12为本公开一实施例提供的另一种显示基板的平面示意图；
图13为本公开一实施例提供的一种显示基板中第一漏极的剖面示意图；
图14为本公开一实施例提供的一种显示装置的示意图；以及
图15为本公开一实施例提供的一种显示基板的制作方法的流程图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
通常的液晶显示面板中的薄膜晶体管(Thin Film Transistor，TFT)采用非晶硅材料作为其有源层，但是这种薄膜晶体管很难满足需要高迁移率电流驱动的自发光显示装置的驱动需要。因此，有源矩阵有机发光二极管显示装置(AMOLED)通常需要采用具有高载流子迁移率的薄膜晶体管。通常，小尺寸的有源矩阵有机发光二极管显示装置可采用低温多晶硅(LTPS)作为有源层的薄膜晶体管，而大尺寸的有源矩阵有机发光二极管显示装置可采用氧化物(Oxide)作为有源层的薄膜晶体管。
在研究中，本申请的发明人发现：相对于底栅型的薄膜晶体管，顶栅型的薄膜晶体管因具有短沟道的特点，其开态电流Ion得以有效提升，从而可显著提升显示效果并降低功耗。并且，顶栅型的薄膜晶体管中的栅极与源漏极的重叠面积小，因此产生的寄生电容也较小；所以，顶栅型的薄膜晶体管发生栅极和源漏极短路等不良的可能性也较小。
图1为一种采用顶栅型的氧化物薄膜晶体管的显示基板的剖面示意图。如图1所示，该显示基板10包括衬底基板11、遮光层12、缓冲层13、有源层14、栅极绝缘层15、栅极16、层间绝缘层17和导电层18。该显示基板10的制作过程可包括：在衬底基板11上形成遮光层12；在遮光层12远离衬底基板11的一侧形成缓冲层13；在缓冲层13远离衬底基板11的一侧形成氧化物半导体层；对氧化物半导体层进行图案化以形成有源层14，并在非沟道区域完成导体化参杂工艺；在有源层14远离衬底基板11的一侧形成栅极绝缘层15；在栅极绝缘层15远离有源层14的一侧形成栅极16；例如，可采用自对准工艺将栅极绝缘层15和栅极16通过一个掩膜工艺制作。在栅极16远离衬底基板11的一侧形成层间绝缘层17；对形成有层间绝缘层17的显示基板进行刻蚀以同时在层间绝缘层17中形成过孔H1和过孔H2；可以与H1和H2同步刻蚀，一次性地在层间绝缘层17和缓冲层13中形成接触孔CNT；也可以在阵列基板制备过程中依次分别刻蚀缓冲层13和层间绝缘层17，在层间绝缘层17和缓冲层13中形成套孔式的接触孔CNT；在层间绝缘层17远离衬底基板11的一侧形成导电层18，导电层18包括源极S和漏极D，源极S通过第一过孔H1与有源层14的源极区相连，漏极D通过第二过孔H2与有源层14的漏极区相连，并且还通过接触孔CNT与遮光层12相连。
如图1所示，由于漏极D通过第二过孔H2与有源层14的漏极区相连，并且还通过接触孔CNT与遮光层12相连，遮光层12与漏极D可具有相同的电位；另外，漏极D还与阳极25电性相连。图2A为另一种显示基板的剖面示意图。如图2A所示，阳极25、漏极D和遮光层12具有相同的电位，因此阳极25、漏极D和遮光层12可与导电层18中的电极(并不一定为上述的漏极D，可为像素驱动电路中其他薄膜晶体管的漏极)和有源层的导体化块19形成夹层电容。
在上述的制作过程中，由于一些过孔，例如过孔H1和过孔H2只需要刻蚀层间绝缘层，而另一些过孔，例如接触孔CNT，至少需要刻蚀两层绝缘层，例如上述的层间绝缘层和缓冲层，这两类孔需要刻蚀的深度不同、需要刻蚀的材料也不同，因此同时形成这两类孔的实际工艺是非常难控制的。图2B为一种显示基板中接触孔的剖面示意图。如图2B所示，接触孔在不同膜层具有不同的坡度角，导致漏极与遮光层的接触面积变小。在图2B所示的情况下，漏极与遮光层容易出现接触电阻较大、接触不良等现象，从而大大地影响电连接效果。另一方面，图3示出了一种阵列基板中过孔的剖面示意图，如图3所示，在一些实施例中，有源层本身设计地较薄，可能会出现某些部分易缺失或者被刻蚀掉的风险，从而使得过孔直接穿过有源层和缓冲层并与遮光层接触。此时，薄膜晶体管的源极和漏极通过遮光层电连接，从而在源极给电压时造成亮点不良。
对此，本公开实施例提供一种显示基板及其制作方法和显示装置。该显示基板包括衬底基板和位于衬底基板上的多个子像素，各子像素包括：导电遮光结构，位于衬底基板上；缓冲层，位于导电遮光结构远离衬底基板的一侧；半导体层，位于缓冲层远离导电遮光结构的一侧；层间绝缘层，位于半导体层远离缓冲层的一侧；以及导电层，位于层间绝缘层远离半导体层的一侧，且包括导电结构，导电遮光结构包括第一主体部和第一凹陷部，第一凹陷部在垂直于衬底基板的方向上的平均厚度小于第一主体部在垂直于衬底基板的方向上的平均厚度，显示基板还包括第一接触孔，第一接触孔穿过层间绝缘层和缓冲层，导电结构通过第一接触孔与第一凹陷部电连接，第一凹陷部靠近导电层的表面的面积大于第一凹陷部在衬底基板上正投影的面积。由此，该显示基板通过在导电遮光结构中设置第一凹陷部，使得第一漏极与导电遮光结构的接触面积增加，接触更加充分，从可降低接触电阻，提高第一漏极和导电遮光结构的电连接效果。
下面，结合附图对本公开实施例提供的显示基板及其制作方法和显示装置进行详细的说明。
本公开一实施例提供一种显示基板。图4为本公开一实施例提供的一种显示基板的平面示意图；图5A为本公开一实施例提供的一种显示基板沿图4中AA’线的剖面示意图；图5B为本公开一实施例提供的一种显示基板沿图4中BB’线的剖面示意图；图5C为本公开一实施例提供的一种显示基板中凹陷部的光线汇聚作用的示意图；图5D为本公开一实施例提供的一种显示基板中阳极孔的示意图。需要说明的是，图4为从显示基板的阳极层到显示基板的衬底基板的俯视图。
如图4和图5A所示，该显示基板100包括衬底基板110和位于衬底基板110上的多个子像素300；各子像素300包括导电遮光结构122、缓冲层130、半导体层140、层间绝缘层170和导电层180。导电遮光结构122位于衬底基板110上；缓冲层130位于导电遮光结构122远离衬底基板110的一侧；半导体层140位于缓冲层130远离导电遮光结构122的一侧；层间绝缘层170位于半导体层140远离缓冲层130的一侧；导电层180位于层间绝缘层170远离半导体层140的一侧，导电层180包括导电结构181，例如，导电结构181可为第一漏极1841。例如，缓冲层130可起到将导电遮光结构122与半导体层140绝缘的效果；另一方面，缓冲层130还可对衬底基板110上的缺陷或者毛刺进行掩盖，从而提高在缓冲层130上形成的半导体层120的质量。
如图4和图5A所示，导电遮光结构122包括第一主体部1220和第一凹陷部1224，第一凹陷部1224在垂直于衬底基板110的方向上的平均厚度小于第一主体部1220在垂直于衬底基板110的方向上的平均厚度。显示基板100还包括第一接触孔251，第一接触孔251穿过层间绝缘层170和缓冲层130，导电结构181通过第一接触孔251与第一凹陷部1224连接，第一凹陷部1224靠近导电层180的表面的面积大于第一凹陷部1224在衬底基板110上正投影的面积。
在本公开实施例提供的显示基板中，导电遮光结构包括第一主体部和第一凹陷部，导电结构通过第一接触孔与第一凹陷部连接。由于第一凹陷部凹入导电遮光结构，第一凹陷部靠近第一漏极的表面的面积大于第一凹陷部在衬底基板上正投影的面积。由此，该显示基板可使得第一漏极与导电遮光结构的接触面积增加，接触更加充分，从可降低接触电阻，提高第一漏极和导电遮光结构的电连接效果并且可有效地提高由该导电结构形成的电容的充放电效率。
在一些示例中，如图4和图5A所示，各子像素300还包括：平坦层210，位于导电层180远离半导体层140的一侧，且包括阳极孔263；以及阳极225，位于平坦层210远离半导体层140的一侧，且包括出光部225A、驱动部225B和将出光部225A和驱动部225B相连的延伸部225C，驱动部225B至少部分位于阳极孔263之内。在各子像素300中，第一接触孔251在衬底基板110上正投影与驱动部225B在衬底基板110上正投影至少部分交叠。由此，可通过在第一接触孔251上方设置阳极225的驱动部225B，来使得驱动部225位于第一凹陷部1224的上方，从而可在第一凹陷部1224因减薄而导致遮光性能下降时，阳极225的驱动部225B可对透过第一凹陷部1224的光进行遮挡。另外，通过设置阳极225的驱动部225还可增加阳极225的面积，从而增大由阳极构成的夹层电容的电容值。
在一些示例中，如图4和图5A所示，显示基板100还包括：电源线186，位于导电层180；以及感测线187，位于导电层180；多个子像素300包括第一子像素对360A和第二子像素对360B，第一子像素对360A包括两个子像素300，分别位于电源线186的两侧，第二子像素对360B包括两个子像素300，分别位于感测线187的两侧；第一子像素对360A和第二子像素对360B交替排列，在第二子像素对360B中的两个子像素300中，阳极孔263与第一凹陷部1224在衬底基板110上正投影存在第一交叠区域410，第一交叠区域410的面积小于第一接触孔251在衬底基板110上正投影的面积。电源线186和感测线187沿第一方向排列，电源线186和感测线187均沿与第一方向相交的第二方向延伸。由此，在第二子像素对360B中的两个子像素300中，阳极孔263与第一凹陷部1224存在第一交叠区域410，由此，当第一凹陷部1224因减薄而导致遮光性能下降时，阳极孔263位置处的阳极225存在弯曲的界面，从而可将光线进行汇聚，从而避免透过第一凹陷部1224的光线影响正常显示。
在一些示例中，如图5D所示，阳极225在阳极孔263的边缘位置处还包括下凹结构2258，下凹结构2258的凹陷方向朝向导电遮光结构122。由此，当第一凹陷部1224因减薄而导致遮光性能下降时，由于下凹结构存在至少两个倾斜面，从而可反射透过第一凹陷部的光线。另外，由于下凹结构本身属于微结构，该下凹结构还可对透过第一凹陷部的光线进行散射，从而进一步避免透过第一凹陷部1224的光线影响正常显示。需要说明的是，上述的阳极孔的边缘位置是指阳极孔与平坦层远离半导体层的表面的交界处。
例如，上述的导电结构181可为导电层180中的第一漏极1841，第一漏极1841可为子像素300的像素驱动电路中的第一薄膜晶体管的漏极。
在一些示例中，导电遮光结构122的材料可选自钼和钛中的一种或多种；导电层180的材料可选自铜、钼和钛中的一种或多种。例如，导电层180可以为在铜层在上，钼钛混合物在下的多层结构，此时位于下层的钼钛混合物可防止位于上层的铜材料的扩散，避免影响信号线的电连接属性。当然，本公开实施例包括但不限于此，导电遮光结构和第一漏极还可采用其他材料制作。
在一些示例中，导电遮光结构在垂直于衬底基板的方向上的厚度范围为90-120纳米，导电层在垂直于衬底基板的方向上的厚度范围为200-600纳米。
在一些示例中，半导体层的材料可为氧化物半导体，例如氧化铟镓锌(IGZO)。由此，该阵列基板的像素驱动电路中的薄膜晶体管具有高载流子迁移率。
在一些示例中，层间绝缘层可选择一种材料或两种不同的材料，使用不同温度的工艺沉积制成。例如，层间绝缘层的材料可选自氧化硅、氮化硅、氮氧化硅中的一种或多种。
在一些示例中，缓冲层的材料也可选自氧化硅、氮化硅、氮氧化硅中的一种或多种。需要说明的是，缓冲层和层间绝缘层通常采用不同的材料，即时缓冲层和层间绝缘层中的元素组成相同，这些元素的比例也不同。
例如，层间绝缘层的总厚度范围为350-600纳米。例如，层间绝缘层的总厚度可为400纳米。
在一些示例中，如图4和图5A所示，第一凹陷部1224包括第一边缘部12240，在从第一凹陷部1224的边缘到第一凹陷部1224的中心的方向上，第一边缘部12240在垂直于衬底基板110的方向上的厚度连续逐渐减小。由于第一凹陷部1224在垂直于衬底基板的方向上的平均厚度小于第一主体部在垂直于衬底基板的方向上的平均厚度，因此第一凹陷部的遮光性能可能会受到影响。然而，在该示例提供的显示基板中，由于第一边缘部或者整个第一凹陷部在垂直于衬底基板的方向上的厚度连续逐渐减小，使得在第一凹陷部位置处的导电结构远离衬底基板的表面为凸面，该凸面具有使得光线汇聚的功能；当有光线可以穿透第一凹陷部，该凸面可对光线汇聚的作用，从而防止部分环境光在基板内部不受控制的反射，避免环境光影响显示基板的正常显示。需要说明的是，上述的“第一凹陷部的中心”为第一凹陷部在衬底基板上的正投影的平面形状的中心；当第一凹陷部在衬底基板上的正投影为规则形状时，该中心可为该平面形状的几何中心，当第一凹陷部在衬底基板上的正投影为不规则形状时，该中心也可为该平面形状上两点之间的最大直线的中心；另外，上述的“第一凹陷部的边缘”可为第一凹陷部在衬底基板上的正投影的边缘。
例如，如图5C所示，第一凹陷部1224位置处的导电结构181远离衬底基板110的表面为凸面，该凸面具有使得光线汇聚的功能；当有光线可以穿透第一凹陷部，该凸面可对光线汇聚的作用，从而防止部分环境光在基板内部不受控制的反射，避免环境光影响显示基板的正常显示。
在一些示例中，如图4和图5A所示，在垂直于衬底基板110方向上，至少第一凹陷部1224靠近所述边缘的部分，例如上述的第一边缘部12240靠近导电层180的表面的第四坡度角是连续变化的。由此，即时有光线可以穿透第一凹陷部，第一凹陷部可使得位于第一凹陷部位置处的导电结构远离衬底基板的凸面可起到光线汇聚的作用，从而防止光线穿透整个显示基板影响出光区域的显示效果。
在一些示例中，如图4和图5A所示，第一凹陷部1224靠近导电结构，例如第一漏极1841，的表面为连续弧面或至少一段连续弧面和至少一段平面组合而成的组合面。连续弧面或至少一段连续弧面和至少一段平面组合而成的组合面可起到光线汇聚的作用，由此，即时有光线可以穿透第一凹陷部，第一凹陷部也可防止光线穿透整个显示基板而被用户观察到。当然，本公开实施例包括但不限于此，第一凹陷部靠近第一漏极的表面也可为弯折面。
在一些示例中，如图4和图5A所示，第一接触孔251在衬底基板110上的正投影与第一凹陷部1224在衬底基板110上的正投影至少部分重叠。由此，导电层180中的导电结构181，例如第一漏极1841可通过第一接触孔251与第一凹陷部1224相连接。
在一些示例中，如图4所示，第一凹陷部1224整体在衬底基板110上的投影形状可以是各向同性的，如圆形；也可以选择各向异性的，如正方形、矩形、椭圆形、跑道型等，本公开实施例在此不作限定。
图6A为本公开一实施例提供的一种显示基板中第一凹陷部的剖面示意图；图6B为本公开一实施例提供的一种显示基板中第一凹陷部的剖面示意图。如图6A和图6B所示，第一凹陷部1224包括第一边缘部1224，第一边缘部12240靠近导电层180的表面的第四坡度角α满足下列公式：
0<α<k*H/Lmax
其中，Lmax为第一凹陷部在衬底基板上的正投影的最大孔径，H为第一主体部的平均厚度，k为大于1小于等于2的常数。
在一些示例中，第一凹陷部1224靠近第一漏极1841的表面上各个位置的坡度角α的范围为1-π/18。例如，第一凹陷部1224靠近第一漏极1841的表面上各个位置的坡度角α的范围可为1-π/36。
在一些示例中，如图6A和图6B所示，第一凹陷部1224在衬底基板110上的正投影在平行于衬底基板110的方向上的尺寸范围为5-10微米。也就是说，第一凹陷部1224的宽度的尺寸范围是5-10微米。
例如，如图6A和图6B所示，第一凹陷部1224在衬底基板110上的正投影在平行于衬底基板110的方向上的尺寸为7.8微米。
在一些示例中，如图6A和图6B所示，缓冲层130包括：第一缓冲部131，第一缓冲部131远离衬底基板110的一侧与导电层180接触设置，且第一缓冲部131靠近衬底基板110的一侧与导电遮光结构122接触设置；以及第二缓冲部132，第二缓冲部132远离衬底基板110的一侧与层间绝缘层170接触设置，且第二缓冲部132靠近衬底基板110的一侧与导电遮光结构122接触设置。由此，在第一接触孔251中沉积上述的导电结构181时，第一缓冲部131可起到支撑部分导电结构的作用，防止导电结构因落差过大或者坡度角过大而导致的断线不良。从而，该显示基板具有较高的良率。
例如，第一缓冲部131位于第一接触孔251之内，且与导电遮光结构122接触设置；第二缓冲部132位于第一缓冲部131远离第一凹陷部1224的中心的一侧。
在一些示例中，如图6A和图6B所示，第一接触孔251的侧壁至少包括：第一子侧壁2512，位于层间绝缘层170；以及第二子侧壁2514，位于缓冲层130，第一子侧壁2512与衬底基板110的夹角构成第一坡度角β，第二子侧壁2514与衬底基板110的夹角构成第二坡度角γ，第一坡度角β小于第二坡度角γ；第二子侧壁2514与第一缓冲部131的接触部位于第一缓冲部131和第二缓冲部132之间。在该显示基板中，由于缓冲层和层间绝缘层的材料不同，因此刻蚀剂对它们的刻蚀效率也有所不同，从而容易导致形成的第一子侧壁的坡度角与第二子侧壁的坡度角不同。需要说明的是，由于工艺条件等原因，上述的子侧壁实际可能并非光滑的平面，因此上述的各子侧壁与衬底基板构成的坡度角可为各子侧壁的剖面上等间距设置的几个点的连线与衬底基板之间的夹角。
在一些示例中，如图6A和图6B所示，第一接触孔251的侧壁还包括：第三子侧壁2516，位于第一缓冲部131，第三子侧壁2516与衬底基板110的夹角构成第三坡度角，第一坡度角β、第二坡度角γ和第三坡度角θ不同。
例如，第二坡度角γ大于第三坡度角θ，第一坡度角β大于第三坡度角θ。
在一些示例中，如图6A和图6B所示，沿第一接触孔251的径向，第一缓冲部131的长度与第一缓冲部131的平均厚度之比大于第一子侧壁2512的在衬底基板110上的投影长度与层间绝缘层170的平均厚度之比。
在一些示例中，如图6A和图6B所示，沿第一接触孔251径向，第一子侧壁2512的在衬底基板110上的投影长度与层间绝缘层170的平均厚度之比大于第二子侧壁2514的在衬底基板110上的投影长度与缓冲层130的平均厚度之比。
例如，如图6A和图6B所示，第一接触孔251的侧壁包括位于层间绝缘层170中的第一子侧壁2512、位于第一缓冲部131中的第二子侧壁2514和位于第二缓冲部132中的第三子侧壁2516；第一子侧壁2512和第二子侧壁2514相接，第二子侧壁2514和第三子侧壁2516相接，并且第一子侧壁2512的第一坡度角β、第二子侧壁2514的第二坡度角γ和第三子侧壁2516的第三坡度角θ不同。在该显示基板中，由于缓冲层和层间绝缘层的材料不同，因此刻蚀剂对它们的刻蚀效率也有所不同，从而容易导致形成的第一子侧壁的坡度角与第二子侧壁的坡度角不同。
例如，可采用不同温度的工艺沉积制成上述的缓冲层，从而使得缓冲层内部具有不同的致密度，从而可形成上述的第一缓冲部和第二缓冲部。当然，本公开实施例包括但不限于此，上述的第一缓冲部和第二缓冲部可采用其他合适的方法制作。
在一些示例中，如图6A和图6B所示，第一子侧壁2512的第一坡度角β小于第二子侧壁2514的第二坡度角γ，第二子侧壁2514的第二坡度角γ大于第三子侧壁2516的第三坡度角θ，第一子侧壁2512的第一坡度角β大于第三子侧壁2516的第三坡度角θ。也就是说，第二坡度角γ大于第一坡度角β，第一坡度角β大于第三坡度角θ。
例如，第四坡度角α小于第三子侧壁的第三坡度角θ。
例如，如图6A和图6B所示，第一子侧壁2512的第一坡度角β的范围为45-75度；第二子侧壁2514的第二坡度角γ的范围为75-90度；第三子侧壁2516的第三坡度角θ的范围为3-15度。
例如，如图6A和图6B所示，第三子侧壁2516在衬底基板110上的正投影在平行于衬底基板110的方向上的尺寸范围为0.2-1微米。
例如，第三子侧壁2516在衬底基板110上的正投影在平行于衬底基板110的方向上的尺寸为0.5微米。
在一些示例中，如图6A和图6B所示，第一凹陷部1224在衬底基板110上的正投影在平行于衬底基板110的方向上的尺寸L满足下列公式：
2(Acotβ+Bcotγ+Ccotθ)<L<D
其中，A为第一缓冲部的最大厚度，B为第二缓冲部的最大厚度，C为层间绝缘层的最大厚度，β为所述第一坡度角，γ为所述第二坡度角，θ为第三坡度角θ，D为第一接触孔在衬底基板上的正投影在平行于衬底基板的方向上的最大尺寸。
例如，第一凹陷部1224在衬底基板110上的正投影在平行于衬底基板110的方向上的尺寸L满足公式：8(Acotβ+Bcotγ+Ccotθ)<L<D。
在一些示例中，如图6A和图6B所示，第一凹陷部1224包括第一边缘部12240，第一边缘部12240靠近导电层180的表面上的第四坡度角α小于第三子侧壁2516的第三坡度角，且满足(Acotβ+Bcotγ+Ccotθ+L/2tanα)≤D/2，A为第一缓冲部的最大厚度，B为第二缓冲部的最大厚度，C为层间绝缘层的最大厚度，β为第一坡度角，γ为第二坡度角，θ为第三坡度角，D为第一接触孔在衬底基板上的正投影在平行于衬底基板的方向上的最大尺寸。
在一些示例中，如图4和图5A所示，该显示基板100还包括栅极绝缘层150和栅极层160；栅极绝缘层150位于半导体层140远离衬底基板110的一侧；栅极层160位于栅极绝缘层150和层间绝缘层170之间。由此，该显示基板100的像素驱动电路采用的是顶栅型薄膜晶体管，从而可具有短沟道的特点，其开态电流Ion得以有效提升，从而可显著提升显示效果并降低功耗。
在一些示例中，如图4和图5A所示，该显示基板100还包括钝化层190、彩膜层200、平坦层210和阳极层220；钝化层190位于导电层180远离衬底基板110的一侧；彩膜层200位于钝化层190远离导电层180的一侧，且包括至少三种不同颜色的滤光片350；平坦层210位于彩膜层200远离钝化层190的一侧；阳极层220位于平坦层210远离彩膜层200的一侧。
图7A为本公开一实施例提供的一种显示基板中像素驱动电路的平面示意图；图7B为本公开一实施例提供的一种显示基板中像素驱动电路的平面示意图。如图4、图5A、图5B、图7A和图7B所示，各子像素300包括像素驱动电路320，像素驱动电路320包括第一薄膜晶体管T1，第一薄膜晶体管T1还包括第一有源层141、第一栅极161、第一源极1821和上述的第一漏极1841；第一有源层141位于半导体层140，且包括第一沟道区141C和位于第一沟道区141C两侧的第一源极区141S和第一漏极区141D；第一栅极161位于栅极层160，第一栅极161在衬底基板110上的正投影与第一沟道区141C在衬底基板110上的正投影至少部分重叠，第一源极1821和第一漏极1841均位于导电层180。
在一些示例中，栅极层160的材料可选自铜、钼和钛中的一种或多种。例如，栅极层160也可以为在铜层在上，钼钛混合物在下的多层结构，此时位于下层的钼钛混合物可防止位于上层的铜材料的扩散，避免影响信号线的电连接属性。当然，本公开实施例包括但不限于此，第一栅极和第二栅极也可采用其他材料制作。
例如，栅极层可采用单层结构或多层结构，本公开实施例在此不作限制。
在一些示例中，如图5A、图7A和图7B所示，显示基板100还包括第一过孔261和第二过孔262；第一过孔261和第二过孔262位于层间绝缘层170之中，第一源极1821通过第一过孔261与第一源极区141S相连，第一漏极1841通过第二过孔262与第一漏极区141D相连。由此，上述的第一栅极、第一有源层、第一源极和第一漏极可构成上述的第一薄膜晶体管。第一薄膜晶体管可以是顶栅型薄膜晶体管，具有短沟道的特点，其开态电流Ion得以有效提升，从而可显著提升显示效果并降低功耗。
在一些示例中，如图5B、图7A和图7B所示，第二薄膜晶体管T2还包括第二有源层142、第二栅极162、第二源极1822和第二漏极1842；第二有源层142位于半导体层140，且包括第二沟道区142C和位于第二沟道区142C两侧的第二源极区142S和第二漏极区142D；第二栅极162位于栅极层160，第二栅极162在衬底基板110上的正投影与第二沟道区142C在衬底基板110上的正投影至少部分重叠，第二源极1822和第二漏极1842均位于导电层180。第二源极1822通过层间绝缘层170中的过孔H3与第二源极区142S相连，第二漏极1842通过层间绝缘层170中的过孔H4与第二漏极区142D相连。由此，上述的第二栅极、第二有源层、第二源极和第二漏极可构成上述的第二薄膜晶体管。第二薄膜晶体管可以是顶栅型薄膜晶体管，具有短沟道的特点，其开态电流Ion得以有效提升，从而可显著提升显示效果并降低功耗。
在一些示例中，如图5B、图7A和图7B所示，第三薄膜晶体管T3还包括第三有源层143、第三栅极163、第三源极1823和第三漏极1843；第三有源层143位于半导体层140，且包括第三沟道区143C和位于第三沟道区143C两侧的第三源极区143S和第三漏极区143D；第三栅极163位于栅极层160，第三栅极163在衬底基板110上的正投影与第三沟道区143C在衬底基板110上的正投影至少部分重叠，第三源极1823和第三漏极1843均位于导电层180。第三源极1823通过层间绝缘层170中的过孔H5与第三源极区143S相连，第三漏极1843通过层间绝缘层170中的过孔H6与第三漏极区143D相连。由此，上述的第三栅极、第三有源层、第三源极和第三漏极可构成上述的第三薄膜晶体管。第三薄膜晶体管可以是顶栅型薄膜晶体管，具有短沟道的特点，其开态电流Ion得以有效提升，从而可显著提升显示效果并降低功耗。
在一些示例中，如图4、图5A、图5B、图7A和图7B所示，阳极孔263可贯穿钝化层190和上述的平坦层210，阳极225通过钝化层190和平坦层210之中的阳极孔263与第一漏极1841相连。由此，该显示基板可通过第一薄膜晶体管将驱动电流施加在阳极上，以驱动该阳极对应的发光层进行发光显示。
在一些示例中，如图7A和图7B所示，第一过孔261、第二过孔262、第一接触孔251和阳极孔263依次设置。
例如，上述的第一过孔261、第二过孔262、第一接触孔251和阳极孔263在衬底基板110上的正投影的形状可为各向同性的形状，例如圆形，也可为各向异性的形状，例如，矩形、椭圆形、跑道形等；本公开实施例在此不作限制。另外，上述的第一过孔、第二过孔、第一接触孔和第三过孔在衬底基板上的正投影的具体形状可根据显示基板的版图局部实际空间约束情况来调整各位置的孔长边或短边的延伸方向。
在一些示例中，如图4、图5A、图5B、图7A和图7B所示，像素驱动电路320还包括第二薄膜晶体管T2和第三薄膜晶体管T3；第二薄膜晶体管T2包括第二栅极162、第二源极1822和第二漏极1842，第三薄膜晶体管T3包括第三栅极163、第三源极1823和第三漏极1843。半导体层140还包括导体化块147。
图8为本公开一实施例提供的一种显示基板中像素驱动电路的等效电路图。如图7A、图7B和图8所示，第一薄膜晶体管T1的第一源极1821可与电源线186相连，第二薄膜晶体管T2的第二源极1822与数据线185相连，第二薄膜晶体管T2的第二栅极162与第一栅线165相连；例如，第一栅线165与第二薄膜晶体管T2的第二有源层142的第二沟道区142C交叠的部分就是第二栅极162；第二薄膜晶体管T2的第二漏极1842与第一薄膜晶体管T1的第一栅极161和导体化块147分别相连；第三薄膜晶体管T3的第三栅极163与第二栅线166相连；第三薄膜晶体管T3的第三源极1823与感测线187相连；第三薄膜晶体管T3的第三漏极1843与第一薄膜晶体管T1的第一漏极1841相连。此时，阳极225、导电遮光结构122、和位于阳极225和导电遮光结构122之间的第二漏极1842和导体化块147形成夹层电容，即该像素驱动电路的存储电容Cst。此时，导电遮光结构122与阳极225等电位(当第一薄膜晶体管导通时，导电遮光结构与阳极通过第三过孔电连接)为存储电容的一极，导体化块147为存储电容的另一极。
例如，如图5B、图7A和图7B所示，导体化块147位于半导体层140；导体化块147可与第一薄膜晶体管T1的有源层、第二薄膜晶体管T2的有源层和第三薄膜晶体管T3的有源层均不相连，也就是说导体化块147为与第一薄膜晶体管T1的有源层、第二薄膜晶体管T2的有源层和第三薄膜晶体管T3相独立的导体化后的半导体块。当然，本公开实施例包括但不限于此，导体化块也可第一薄膜晶体管的有源层、第二薄膜晶体管的有源层和第三薄膜晶体管的有源层相连，但是与这些有源层之间存在没有导体化的半导体间隔。
例如，如图7A和图7B所示，第二栅线166与第三薄膜晶体管T3的第三有源层143的第三沟道区143C交叠的部分就是第三栅极163。由此，该显示基板可将第三薄膜晶体管T3的一部分设置在第一主体部1220所在的位置之外，即第三薄膜晶体管T3的一部分在衬底基板110上的正投影位于第一主体部1220在衬底基板110上的正投影之外。由此，该显示基板可利用第二栅线166两侧的空间，从而优化了晶体管的分布，并提高了空间的利用率。例如，如图7A和图7B所示，由于第二栅线166与第三薄膜晶体管T3的第三有源层143的第三沟道区143C交叠的部分就是第三栅极163，第三薄膜晶体管T3的一部分还可位于第二栅线166远离第一主体部1220的一侧。
在一些示例中，如图7A和图7B所示，第二漏极1842与第一栅极161可通过同一过孔与第二有源层142的漏极区域相连，从而可降低第二漏极1842遮挡第一栅极161的面积，从而降低实际工艺中成膜形貌继承带来的击穿ILD层而短路的风险。另外，第二漏极1842与第一栅极161可通过同一过孔与第二有源层142的漏极区域相连，还可降低第二有源层142上过孔的数量，提高产品良率。
图9为本公开一实施例提供的一种显示基板中像素驱动电路中各个信号线上信号的时序图。下面，结合图8所示的等效电路图和图9所示的时序图对本公开的像素驱动电路的工作流程进行说明。
如图8和图9所示，以图8中的第一薄膜晶体管T1、第二薄膜晶体管T2和第三薄膜晶体管T3均为P型晶体管为例，在数据写入和复位阶段，第一栅线165和第二栅线166均为开启信号，第二薄膜晶体管T2和第三薄膜晶体管T3导通，数据信号DT通过第二薄膜晶体管T2传输至第一薄膜晶体管T1的第一栅极161和存储电容Cst的第一极，即上述的导体化块147；此时，复位信号通过感测线187和第三薄膜晶体管T3向阳极225写入复位信号；第一薄膜晶体管T1导通并阳极225充电至工作电压；在发光阶段，第一栅线165和第二栅线166上均为关闭信号，由于存储电容Cst的自举起效应，存储电容Cst两端的电压保持不变，第一薄膜晶体管T1工作在饱和状态且电流保持不变；此时，电源线186上的驱动电流通过第一薄膜晶体管T1流向阳极225，从而驱动对应的发光层发光。
如图8和图9所示，该像素驱动电路的工作流程还可包括外部补偿阶过程；在外部补偿过程，第一栅线165和第二栅线166上的信号均为开启信号，第二薄膜晶体管T2和第三薄膜晶体管T3均导通，数据信号DT通过第二薄膜晶体管T2传输至第一薄膜晶体管T1的第一栅极161；此时，模数转换器可通过感测线187和第三薄膜晶体管T3向节点S写入复位信号，第一晶体管T1导通并对节点S进行充电直至第一薄膜晶体管截止，数模转换器对感测线187上的电压取样即可得到第一薄膜晶体管T1的阈值电压。需要说明的是，该外部补偿过程可以在显示装置关机时进行。
在一些示例中，如图4、图5A、图7A和图7B所示，第一沟道区141C在衬底基板110上的正投影落入第一主体部1220在衬底基板110上的正投影。由此，第一主体部1220可对第一沟道区141C起到遮挡光线的作用，从而可稳定第一薄膜晶体管，进而可提高显示质量和使用寿命。
例如，如图4、图5A、图7A和图7B所示，像素驱动电路320在衬底基板110上的正投影与导电遮光结构122在衬底基板110上的正投影至少部分重叠，从而使得整个像素驱动电路320中的各种晶体管或者存储电容均可免于被环境光照射，从而可提高该像素驱动电路320的稳定性。
在一些示例中，如图4和图5A所示，上述的导电遮光结构122还可包括第一绝缘部1221；第一绝缘部1221在衬底基板110上的正投影与第一过孔261在衬底基板110上的正投影至少部分重叠，第一绝缘部1221在衬底基板110上的正投影与第一源极区141S在衬底基板110上的正投影至少部分重叠。上述的第一绝缘部是导电遮光结构的一部分，并且相对于导电遮光结构的其他部分，第一绝缘部与其他部分绝缘。在该显示基板中，当半导体层本身较薄而导致第一源极区存在部分缺失的情况下，刻蚀剂从第一源极区向下刻蚀到第一绝缘部时，由于第一绝缘部与导电遮光结构的其他部分绝缘，即使第一源极通过第一过孔与第一绝缘部相连，也并不会导致第一源极与导电遮光结构的其他部分电连接。由此，该显示基板可降低工艺风险，并提升良率。
图10A为本公开一实施例提供的一种显示基板中导电遮光结构的平面示意图。如图10A所示，第一绝缘部1221包括第一镂空部1221A，第一镂空部1221A填充有缓冲层130的材料。由此，第一绝缘部1221可通过第一镂空部1221A与导电遮光结构122的其他部分绝缘。需要说明的是，第一绝缘部1221本身可为第一镂空部1221A，也就是说，第一绝缘部1221可为导电遮光结构122被去除的部分。
图10B为本公开一实施例提供的另一种显示基板中导电遮光结构的平面示意图。如图10B所示，第一镂空部1221A可为第一镂空环，也即第一镂空部可为环状的镂空部。第一镂空环1221A内侧的部分1221B与第一镂空环1221A的外侧均为导电遮光结构122的材料。由此，第一绝缘部1221可通过设置第一镂空环1221A来实现与导电遮光结构122的其他部分绝缘。
图10C为本公开一实施例提供的另一种显示基板中导电遮光结构的平面示意图。如图10C所示，第一绝缘部1221为氧化部。也就是说，可通过氧化工艺将导电遮光结构122的一部分氧化，以形成上述的第一绝缘部1221。
图11A为本公开一实施例提供的另一种显示基板的平面示意图。如图11A所示，各子像素300包括驱动区310和发光区330；导电遮光结构122位于驱动区310。在该显示基板中，由于像素驱动电路310在衬底基板110上的正投影与驱动区310交叠，通过将导电遮光结构122设置在驱动区310，一方面可起到防止环境光影响像素驱动电路中的薄膜晶体管，另一方面，也可防止环境光透过驱动区并影响显示基板的正常显示。需要说明的是，该显示基板的出光方向可为从阳极层到衬底基板的方向，即该显示基板采用底发射模式，也可为衬底基板到阳极层的方向，即该显示基板采用顶发射模式。
在一些示例中，如图11A所示，该显示基板100还包括第一栅线165、第二栅线166、数据线185、电源线186和感测线187；第一栅线165和第二栅线166均位于栅极层160，并均沿第一方向延伸；数据线185、电源线186和感测线187均位于导电层180，且均沿第二方向延伸。多个子像素300沿第一方向和第二方向阵列设置以形成沿第二方向排列的多个子像素行370和沿第一方向排列的多个子像素列380。在各子像素行370中，第一栅线165位于驱动区310和出光区330之间，第二栅线166位于相邻的两个子像素行370之间；电源线186、感测线187和数据线185均位于相邻的两个子像素列380之间。需要说明的是，上述的第一方向可为子像素阵列的行方向，上述的第二方向可为子像素阵列的列方向。
在一些示例中，如图11A所示，第一薄膜晶体管T1的第一源极1821通过第一连接部1868与电源线186相连，第二薄膜晶体管T2的第二源极1822通过第二连接部1858与数据线185相连，第一连接部1868A与电源线186同层设置，第二连接部1858与数据线185同层设置。
在一些示例中，如图11A所示，第一源极1821到第一漏极1841的方向(即第一沟道区的延伸方向)与第一连接部1868的延伸方向相交，第二源极1822到第二漏极1842的方向(即第二沟道区的延伸方向)与第二连接部1858的延伸方向相交。
例如，如图11A所示，第三源极1823到第三漏极1843的方向(即第二沟道区的延伸方向)与第二栅线166的延伸方向相交。由此，一方面，第二栅线166与第三薄膜晶体管T3的第三有源层143的第三沟道区143C交叠的部分就可作为第三栅极163，从而可利用第二栅线166两侧的空间，并优化了晶体管的分布和提高了空间的利用率；另一方面，第二栅线166上不用设置从第二栅线166上凸起或者弯折的栅极部分，从而还可降低第二栅线166上的压降，提高第二栅线166的电学性能。
例如，如图11A所示，第一源极1821到第一漏极1841的方向(即第一沟道区的延伸方向)与电源线186的延伸方向大致平行，第二源极1822到第二漏极1842的方向(即第二沟道区的延伸方向)与数据线185的延伸方向大致平行。需要说明的是，上述的“大致平行”包括完全平行的情况，也包括两个方向之间的夹角小于10度的情况。
例如，如图11A所示，第三源极1823到第三漏极1843的方向(即第二沟道区的延伸方向)与感测线187的延伸方向大致平行。
在一些示例中，如图11A所示，该显示基板100包括上述的电源线186和电源连接线1865；电源线186位于导电层180；电源连接线1865与导电遮光结构122同层设置，也就是说，电源连接线1865与导电遮光结构122可采用同一膜层通过同一图案化工艺形成。
在一些示例中，如图11A所示，电源连接线1865包括第二主体部1865A和多个电源凹陷部1865K，电源凹陷部1865K在垂直于衬底基板110的方向上的平均厚度均小于第二主体部1865A在垂直于衬底基板110的方向上的平均厚度，电源凹陷部1865K靠近导电层180的表面的面积大于电源凹陷部1865K在衬底基板110上正投影的面积。
在该示例中，如图11A所示，电源连接线1865包括第二主体部1865A和多个电源凹陷部1865K，多个电源凹陷部1865K可用于将电源线186与多个子像素300的像素驱动电路320电性相连。由于电源凹陷部1865K凹入电源连接线1865，各电源凹陷部1865K靠近导电层180的表面的面积大于电源凹陷部1865K在衬底基板110上正投影的面积，从而可使得电连接的接触面积增加，接触更加充分，从可降低接触电阻，提高电连接效果并且可有效地避免压降(IR drop)等问题。
图11B为本公开一实施例提供的一种显示基板中电源凹陷部或感测凹陷部的光线汇聚作用的示意图。如图11A和图11B所示，多个电源凹陷部1865K中的至少之一在衬底基板110上的正投影与彩膜层200中的滤光片350在衬底基板110上的正投影至少部分重叠。与第一凹陷部类似，电源凹陷部也具有使得光线汇聚的作用，并且由于电源凹陷部可与滤光片至少部分重叠，从而可使得环境光被汇聚到对应的滤光片，从而可有效防止环境光光带来的显示不均匀，避免影响观感。
图11C为本公开一实施例提供的一种显示基板中电源凹陷部在垂直于衬底基板的方向上的剖面示意图。如图11C所示，电源凹陷部1865K靠近导电层180的表面的坡度角可与第一凹陷部靠近导电层的表面的坡度角相同。当然，本公开实施例包括但不限于此，电源凹陷部靠近导电层的表面的坡度角可与第一凹陷部靠近导电层的表面的坡度角也可不相同。
在一些示例中，如图11C所示，与第一凹陷部1224类似，电源凹陷部1865K包括第二边缘部18650；在从电源凹陷部1865K的边缘到电源凹陷部1865K的中心的方向上，第二边缘部18650在垂直于衬底基板110的方向上的厚度连续逐渐减小。由于电源凹陷部靠近边缘的部分在垂直于衬底基板的方向上的平均厚度小于第一主体部在垂直于衬底基板的方向上的平均厚度，因此电源凹陷部的遮光性能可能会受到影响。然而，在该示例提供的显示基板中，由于至少电源凹陷部靠近边缘的部分，即第二边缘部18650，在垂直于衬底基板的方向上的厚度连续逐渐减小，使得在电源凹陷部位置处的导电部分(例如电源线的一部分)远离衬底基板的表面为凸面，该凸面具有使得光线汇聚的功能；当有光线可以穿透电源凹陷部，该凸面可对光线汇聚的作用，从而防止部分环境光在基板内部不受控制的反射，避免环境光影响显示基板的正常显示。
例如，如图11C所示，电源凹陷部1865K位置处的导电部分(例如电源线的一部分)远离衬底基板110的表面为凸面，该凸面具有使得光线汇聚的功能；当有光线可以穿透电源凹陷部，该凸面可对光线汇聚的作用，从而防止部分环境光在基板内部不受控制的反射，避免环境光影响显示基板的正常显示。
在一些示例中，如11C所示，与第一凹陷部1224类似，在垂直于衬底基板110方向上，至少电源凹陷部1865K靠近边缘的部分，例如上述的第二边缘部18650导电层导电层180的表面的第五坡度角是连续变化的。由此，即时有光线可以穿透电源凹陷部，电源凹陷部可使得位于电源凹陷部位置处的导电部分远离衬底基板的凸面可起到光线汇聚的作用，从而防止光线穿透整个显示基板影响出光区域的显示效果。
在一些示例中，如图11C所示，显示基板100还包括电源接触孔551，电源接触孔551位于层间绝缘层170和缓冲层130，例如，电源接触孔551贯穿层间绝缘层170和缓冲层130。电源接触孔551在衬底基板110上的正投影与电源凹陷部1865K在衬底基板110上的正投影至少部分交叠。
在一些示例中，如图11C所示，缓冲层130包括：第三缓冲部133，位于电源接触孔551之内，第三缓冲部133远离衬底基板110的一侧与电源连接线接触设置，且第三缓冲部靠近衬底基板的一侧与导电遮光结构接触设置；以及第四缓冲部134，位于第三缓冲部133远离电源凹陷部1865K的中心的一侧。由此，在电源接触孔551中沉积上述的导电层(例如，对应电源线的部分)时，第三缓冲部133可起到支撑部分导电结构的作用，防止导电结构因落差过大或者坡度角过大而导致的断线不良。从而，该显示基板具有较高的良率。
在一些示例中，如图11C所示，电源接触孔551的侧壁包括位于层间绝缘层170中的第四子侧壁5512、位于第四缓冲层134中的第五子侧壁5514和位于第三缓冲部133中的第六子侧壁5516；第四子侧壁5512和第五子侧壁5514相接，第五子侧壁5514和第六子侧壁5516相接，并且第四子侧壁5512与衬底基板110的夹角构成第六坡度角β’、第五子侧壁5514和衬底基板110的夹角构成第七坡度角γ’，第六子侧壁5516与衬底基板110的夹角构成的第八坡度角θ’。第六坡度角、第七坡度角和第八坡度角不同。第五子侧壁5514与第三缓冲部133的接触部位于第三缓冲部133和第四缓冲部134之间
在该显示基板中，由于缓冲层和层间绝缘层的材料不同，因此刻蚀剂对它们的刻蚀效率也有所不同，从而容易导致形成的第四子侧壁的坡度角、第五子侧壁的坡度角与第六子侧壁的坡度角不同。
例如，可采用不同温度的工艺沉积制成上述的缓冲层，从而使得缓冲层内部具有不同的致密度，从而可形成上述的第三缓冲部和第四缓冲部。当然，本公开实施例包括但不限于此，上述的第三缓冲部和第四缓冲部可采用其他合适的方法制作。
在一些示例中，如图11C所示，第六坡度角β’小于第七坡度角γ’，第七坡度角γ’大于第八坡度角θ’，第六坡度角β’大于第八坡度角θ’。也就是说，第七坡度角γ’大于第六坡度角β’，第六坡度角β’大于第八坡度角θ’。
例如，第四坡度角α小于第八坡度角θ’。
在一些示例中，由于电源凹陷部形成在线状或条状的电源连接线上，因此电源凹陷部对应的电源接触孔和第一凹陷部对应的第一接触孔中的侧壁的角度可以不同。例如，电源接触孔中的第七坡度角γ’小于第一接触孔的第三坡度角γ。由此，由于电源接触孔中的第六坡度角较小，使得第五子侧壁更为平缓，从而可更好地防止断线等不良。当然，本公开实施例包括但不限于此，电源接触孔中的第七坡度角γ’也可大于或等于第一接触孔的第二坡度角γ。
在一些示例中，电源接触孔中的第八坡度角θ’大于第一接触孔的第三坡度角θ，从而可减小第三缓冲部的尺寸，增大与电源凹陷部的电连接效果。当然，本公开实施例包括但不限于此，电源接触孔中的第八坡度角也可小于第一接触孔的第四坡度角。
在一些示例中，如图11A所示，该显示基板100包括上述的感测线187和感测连接线1875；感测线187位于导电层180，感测连接线1875与导电遮光结构122同层设置，也就是说，电源连接线1865与导电遮光结构122可采用同一膜层通过同一图案化工艺形成。
在一些示例中，如图11A所示，感测连接线1875包括第三主体部1875A和多个感测凹陷部1875K，感测凹陷部1875K在垂直于衬底基板110的方向上的平均厚度均小于第三主体部1875A在垂直于衬底基板110的方向上的平均厚度，感测凹陷部1875K靠近导电层180的表面的面积大于感测凹陷部1875K在衬底基板110上正投影的面积。
在该示例中，感测连接线1875包括第三主体部1875A和多个感测凹陷部1875K，多个感测凹陷部1875K可用于将感测线187与多个子像素300的像素驱动电路320电性相连。由于感测凹陷部1875K凹入感测连接线1875，各感测凹陷部1875K靠近导电层180的表面的面积大于感测凹陷部1875K在衬底基板110上正投影的面积，从而可使得电连接的接触面积增加，接触更加充分，从可降低接触电阻，提高电连接效果并且可有效地避免压降(IR drop)等问题。
在一些示例中，如图11A和图11B所示，多个感测凹陷部1875K中的至少之一在衬底基板110上的正投影与彩膜层200中的滤光片350在衬底基板110上的正投影至少部分重叠。与第一凹陷部类似，电源凹陷部也具有使得光线汇聚的作用，并且由于电源凹陷部可与滤光片至少部分重叠，从而可使得环境光被汇聚到对应的滤光片，从而可有效防止环境光光带来的显示不均匀，避免影响观感。
图11D为本公开一实施例提供的一种显示基板中感测凹陷部在垂直于衬底基板的方向上的剖面示意图。如图11D所示，感测凹陷部1875K靠近导电层180的表面的坡度角可与第一凹陷部靠近导电层的表面的坡度角相同。当然，本公开实施例包括但不限于此，感测凹陷部靠近导电层的表面的坡度角可与第一凹陷部靠近导电层的表面的坡度角也可不相同。
在一些示例中，如图11D所示，与第一凹陷部1224类似，感测凹陷部1875K包括第三边缘部18750；在从感测凹陷部1875K的边缘到感测凹陷部1875K的中心的方向上，第三边缘部18750在垂直于衬底基板110的方向上的厚度连续逐渐减小。由于感测凹陷部靠近边缘的部分在垂直于衬底基板的方向上的平均厚度小于第一主体部在垂直于衬底基板的方向上的平均厚度，因此感测凹陷部的遮光性能可能会受到影响。然而，在该示例提供的显示基板中，由于至少感测凹陷部靠近边缘的部分在垂直于衬底基板的方向上的厚度连续逐渐减小，使得在感测凹陷部位置处的导电部分(例如感测线的一部分)远离衬底基板的表面为凸面，该凸面具有使得光线汇聚的功能；当有光线可以穿透感测凹陷部，该凸面可对光线汇聚的作用，从而防止部分环境光在基板内部不受控制的反射，避免环境光影响显示基板的正常显示。
例如，如图11D所示，感测凹陷部1875K位置处的导电部分(例如感测线的一部分)远离衬底基板110的表面为凸面，该凸面具有使得光线汇聚的功能；当有光线可以穿透感测凹陷部，该凸面可对光线汇聚的作用，从而防止部分环境光在基板内部不受控制的反射，避免环境光影响显示基板的正常显示。
在一些示例中，如11D所示，与第一凹陷部1224类似，在垂直于衬底基板110方向上，第三边缘部18750靠近导电层180的表面的第九坡度角是连续变化的。由此，即时有光线可以穿透感测凹陷部，感测凹陷部可使得位于感测凹陷部位置处的导电部分远离衬底基板的凸面可起到光线汇聚的作用，从而防止光线穿透整个显示基板影响出光区域的显示效果。
在一些示例中，如图11D所示，显示基板100还包括感测接触孔552，感测接触孔552位于层间绝缘层170和缓冲层130，例如，感测接触孔552贯穿层间绝缘层170和缓冲层130。感测接触孔552在衬底基板110上的正投影与感测凹陷部1875K在衬底基板110上的正投影至少部分交叠。
在一些示例中，如图11D所示，缓冲层130包括：第五缓冲部135，位于感测接触孔552之内，且与感测连接线1875接触设置；以及第六缓冲部136，位于第五缓冲部135远离感测凹陷部1875K的中心的一侧。由此，在感测接触孔552中沉积上述的导电层(例如，对应感测线的部分)时，第五缓冲部135可起到支撑部分导电结构的作用，防止导电结构因落差过大或者坡度角过大而导致的断线不良。从而，该显示基板具有较高的良率。
在一些示例中，如图11D所示，第五缓冲部135远离衬底基板110的一侧与感测连接线1875接触设置，且第五缓冲部135靠近衬底基板110的一侧与导电遮光结构122接触设置。
在一些示例中，如图11D所示，感测接触孔552的侧壁包括位于层间绝缘层170中的第七子侧壁5522、位于第六缓冲层136中的第八子侧壁5524和位于第五缓冲部135中的第九子侧壁5526；第七子侧壁5522和第八子侧壁5524相接，第八子侧壁5524和第九子侧壁5526相接，并且第七子侧壁5522与衬底基板110的夹角构成第十坡度角β”、第八子侧壁5524与衬底基板110的夹角构成第十一坡度角γ”，第九子侧壁5526与衬底基板110的夹角构成第十二坡度角θ”；第十坡度角、第十一坡度角和第十二坡度角不同。在该显示基板中，由于缓冲层和层间绝缘层的材料不同，因此刻蚀剂对它们的刻蚀效率也有所不同，从而容易导致形成的第七子侧壁的坡度角、第八子侧壁的坡度角与第九子侧壁的坡度角不同。
例如，可采用不同温度的工艺沉积制成上述的缓冲层，从而使得缓冲层内部具有不同的致密度，从而可形成上述的第五缓冲部和第六缓冲部。当然，本公开实施例包括但不限于此，上述的第五缓冲部和第六缓冲部可采用其他合适的方法制作。
在一些示例中，如图11D所示，第十坡度角β”小于第十一坡度角γ”，第十一坡度角γ”大于第十二坡度角θ”，第十坡度角β”大于第十二坡度角θ”。也就是说，第十一坡度角γ”大于第十坡度角β”，第十坡度角β”大于第十二坡度角θ”。当然，本公开实施例包括但不限于此。
例如，第四坡度角α小于第十二坡度角θ”。
在一些示例中，由于感测凹陷部形成在线状或条状的感测连接线上，因此感测凹陷部对应的感测接触孔和第一凹陷部对应的第一接触孔中的侧壁的角度可以不同。例如，感测接触孔中的第十一坡度角γ”小于第一接触孔的第三坡度角γ。由此，由于感测接触孔中的第十一坡度角较小，使得第八子侧壁更为平缓，从而可更好地防止断线等不良。当然，本公开实施例包括但不限于此，感测接触孔中的第十一坡度角γ”也可大于或等于第一接触孔的第三坡度角γ。
在一些示例中，感测接触孔中的第十二坡度角θ”大于第一接触孔的第三坡度角θ，从而可减小第五缓冲部的尺寸，增大与感测凹陷部的电连接效果。当然，本公开实施例包括但不限于此，感测接触孔中的第十二坡度角也可小于第一接触孔的第三坡度角。
需要说明的是，上述的电源凹陷部和感测凹陷部的其他的具体形状和尺寸可参见图6A和图6B所示的第一凹陷部的相关描述，在此不再赘述。
在一些示例中，如图11A所示，多个子像素300包括第一颜色子像素300A、第二颜色子像素300B、第三颜色子像素300C和第四颜色子像素300D；在各子像素行370，第一颜色子像素300A、第二颜色子像素300B、第三颜色子像素300C和第四颜色子像素300D沿第一方向依次排列并形成一个子像素组390，电源线186位于子像素组390中第二颜色子像素300B和第三颜色子像素300C之间。
在一些示例中，如图11A所示，显示基板100还包括电源连接线1865，电源连接线1865与导电遮光结构122同层设置；电源线186可通过贯穿层间绝缘层和缓冲层的接触孔与电源连接线1865相连。
在一些示例中，如图11A所示，显示基板100还包括第二接触孔252、第三接触孔253和第四接触孔254，第二接触孔252、第三接触孔253和第四接触孔254位于层间绝缘层170和缓冲层130；在子像素组390中，电源线186通过第二接触孔252与电源连接线1865相连，第二颜色子像素300B的第一源极1821与电源线186同层相连，第三颜色子像素300C的第一源极1821与电源线186同层相连。需要说明的是，上述的同层相连是指第一源极和电源线直接通过同层设置的连接线相连。
在一些示例中，如图11A所示，第一颜色子像素300A的第一源极1821通过第三接触孔253与电源连接线1865相连，第四颜色子像素300D的第一源极1821通过第四接触孔254与电源连接线1865相连。由此，在各像素行，一根电源线可同时驱动四个子像素，从而可降低布线密度。
在一些示例中，如图11A所示，电源连接线1865包括第二主体部1865A、第二凹陷部1865B、第三凹陷部1865C和第四凹陷部1865D；第二凹陷部1865B在衬底基板110上的正投影与第二接触孔252在衬底基板110上的正投影至少部分重叠，第二凹陷部1865B在垂直于衬底基板110的方向上的厚度均小于第二主体部1865A在垂直于衬底基板110的方向上的厚度，第二凹陷部1865B靠近电源线186的表面的面积大于第二凹陷部1865B在衬底基板110上正投影的面积。在该显示基板中，电源线186可通过第二接触孔252与电源连接线1865的第二凹陷部1865B相连。由于第二凹陷部1865B为凹陷结构，第二凹陷部靠近电源线的表面的面积大于第二凹陷部在衬底基板上正投影的面积。由此，该显示基板可使得电源线与电源连接线的接触面积增加，接触更加充分，从可降低接触电阻，提高电源线与电源连接线的电连接效果。
与第一凹陷部类似的是，从第二凹陷部的边缘到第二凹陷部的中心，至少第二凹陷部靠近边缘的部分在垂直于衬底基板的方向上的厚度连续逐渐减小。由于第二凹陷部在垂直于衬底基板的方向上的平均厚度小于第二主体部在垂直于衬底基板的方向上的厚度，因此第二凹陷部的遮光性能可能会受到影响。在该示例提供的显示基板中，由于第二凹陷部在垂直于衬底基板的方向上的厚度连续逐渐减小，即时有光线可以穿透第二凹陷部，第二凹陷部也可起到光线汇聚的作用，从而防止环境光穿透整个显示基板，并避免环境光影响显示基板的正常显示。同样地，第二凹陷部靠近电源线的表面为弧面或弯折面。
在一些示例中，如图11A所示，第三凹陷部1865C在衬底基板110上的正投影与第三接触孔253在衬底基板110上的正投影至少部分重叠，第三凹陷部1865C在垂直于衬底基板110的方向上的厚度均小于第二主体部1865A在垂直于衬底基板110的方向上的厚度，第三凹陷部1865C远离衬底基板110的表面的面积大于第三凹陷部1865C在衬底基板110上正投影的面积。在该显示基板中，第一颜色子像素300A的第一源极1821可通过第三接触孔253与电源连接线1865的第三凹陷部1865C相连；例如，可通过设置在导电层的连接线将第一颜色子像素的第一源极与第三凹陷部相连。由于第三凹陷部为凹陷结构，第三凹陷部远离衬底基板的表面的面积大于第三凹陷部在衬底基板上正投影的面积。由此，该显示基板可使得第一颜色子像素的第一源极与电源连接线的接触面积增加，接触更加充分，从可降低接触电阻，提高第一颜色子像素的第一源极与电源连接线的电连接效果。
与第一凹陷部类似的是，从第三凹陷部的边缘到第三凹陷部的中心，至少第三凹陷部靠近边缘的部分在垂直于衬底基板的方向上的厚度连续逐渐减小。由于第三凹陷部在垂直于衬底基板的方向上的平均厚度小于第二主体部在垂直于衬底基板的方向上的厚度，因此第三凹陷部的遮光性能可能会受到影响。在该示例提供的显示基板中，由于第三凹陷部在垂直于衬底基板的方向上的厚度连续逐渐减小，即时有光线可以穿透第三凹陷部，第三凹陷部也可起到光线汇聚的作用，从而防止环境光穿透整个显示基板，并避免环境光影响显示基板的正常显示。同样地，第三凹陷部靠近电源线的表面也可为弧面或弯折面。
在一些示例中，如图11A所示，第四凹陷部1865D在衬底基板110上的正投影与第四接触孔254在衬底基板110上的正投影至少部分重叠，第四凹陷部1865D在垂直于衬底基板110的方向上的厚度均小于第二主体部1865A在垂直于衬底基板110的方向上的厚度，第四凹陷部1865D远离衬底基板110的表面的面积大于第四凹陷部1865D在衬底基板110上正投影的面积。在该显示基板中，第四颜色子像素300D的第一源极1821可通过第四接触孔254与电源连接线1865的第四凹陷部1865D相连；例如，可通过设置在导电层的连接线将第四颜色子像素的第一源极与第四凹陷部相连。由于第四凹陷部为凹陷结构，第四凹陷部远离衬底基板的表面的面积大于第四凹陷部在衬底基板上正投影的面积。由此，该显示基板可使得第四颜色子像素的第一源极与电源连接线的接触面积增加，接触更加充分，从可降低接触电阻，提高第四颜色子像素的第一源极与电源连接线的电连接效果。
与第一凹陷部类似的是，从第四凹陷部的边缘到第四凹陷部的中心，至少第四凹陷部靠近边缘的部分在垂直于衬底基板的方向上的厚度连续逐渐减小。由于第四凹陷部在垂直于衬底基板的方向上的平均厚度小于第二主体部在垂直于衬底基板的方向上的厚度，因此第四凹陷部的遮光性能可能会受到影响。在该示例提供的显示基板中，由于第四凹陷部在垂直于衬底基板的方向上的厚度连续逐渐减小，即时有光线可以穿透第四凹陷部，第四凹陷部也可起到光线汇聚的作用，从而防止环境光穿透整个显示基板，并避免环境光影响显示基板的正常显示。同样地，第四凹陷部靠近电源线的表面也可为弧面或弯折面。
在一些示例中，如图11A所示，第二凹陷部1865B、第三凹陷部1865C和第四凹陷部1865D中的至少之一在衬底基板110上的正投影与彩膜层200中的滤光片350在衬底基板110上的正投影至少部分重叠，从而可有效防止环境光光带来的显示不均匀，避免影响观感。
在一些示例中，如图11A所示，第二颜色子像素300B包括第一颜色滤光片351，从而可发第一颜色的光；第三颜色子像素300C包括第二颜色滤光片352，从而可发第二颜色的光；第四颜色子像素300D包括第三颜色滤光片353，从而可发第三颜色的光。例如，第一颜色子像素300D可不设置的滤光片，从而发白光。由此，该显示基板可实现全彩显示，并且由于采用白光子像素，从而使得该显示基板的亮度和对比度增加。
例如，第一颜色可为红色(R)，第二颜色可为绿色(G)，第三颜色可为蓝色(B)。当然，本公开实施例包括但不限于此，上述的三种颜色还可为其他颜色。
在一些示例中，如图11A所示，该显示基板100还可包括像素限定层370，像素限定层370包括多个开口375，多个开口375中可设置滤光片350。
例如，如图11A所示，多个开口375包括第一开口3751、第二开口3752和第三开口3753；第一颜色滤光片351至少部分设置在第一开口3751；第二颜色滤光片352至少部分设置在第二开口3752；第三颜色滤光片353至少部分设置在第三开口3753。第三颜色滤光片353的外边缘与第三开口3753的最短距离J3大于第一颜色滤光片351的外边缘与第一开口3751的最短距离J2，第三颜色滤光片353的外边缘与第三开口3753的最短距离J3也大于第二颜色滤光片352的外边缘与第二开口3752的最短距离J1。当然，本公开实施例包括但不限于此，根据不同的产品需求，第二颜色滤光片的外边缘与第二开口的最短距离也可大于第一颜色滤光片的外边缘与第一开口的最短距离和第三颜色滤光片的外边缘与第三开口的最短距离，或者第一颜色滤光片的外边缘与第一开口的最短距离也可大于第二颜色滤光片的外边缘与第二开口的最短距离和第三颜色滤光片的外边缘与第三开口的最短距离。
在一些示例中，如图11A所示，第一颜色滤光片351大部分设置在第一颜色子像素300A的出光区330；第二颜色滤光片352大部分设置在第二颜色子像素300B的出光区330；第三颜色滤光片353大部分设置在第三颜色子像素300C的出光区330。
在一些示例中，如图11A所示，在子像素组390中，第一颜色滤光片351和第二颜色滤光片352中的至少一个在衬底基板110上的正投影与第二凹陷部1865B在衬底基板110上的正投影至少部分重叠，第三颜色滤光片351在衬底基板110上的正投影与第四凹陷部1865D在衬底基板110上的正投影至少部分重叠。由此，即使第二凹陷部或者第四凹陷部由于其厚度较薄而导致遮光性能受到影响，第一颜色滤光片和第二颜色滤光片还可对第二凹陷部起到进一步的遮光作用，第三颜色滤光片可对第四凹陷部起到进一步的遮光作用，从而可防止环境光穿透整个显示基板，并避免环境光影响显示基板的正常显示。
另外，当从第二凹陷部的边缘到第二凹陷部的中心，第二凹陷部在垂直于衬底基板的方向上的厚度连续逐渐减小时，即使有光线透过第二凹陷部，第二凹陷部可将光线汇聚到第一颜色滤光片和第二颜色滤光片的至少之一上，从而可有效防止环境光穿透整个显示基板。当第四凹陷部的边缘到第四凹陷部的中心，第四凹陷部在垂直于衬底基板的方向上的厚度连续逐渐减小时，即使有光线透过第四凹陷部，第四凹陷部可将光线汇聚到第三颜色滤光片上，从而可有效防止环境光光带来的显示不均匀，避免影响观感。
例如，如图11A所示，第三颜色滤光片351在衬底基板110上的正投影与第四凹陷部1865D在衬底基板110上的正投影之间的重叠面积大于第一颜色滤光片351或第二颜色滤光片352在衬底基板110上的正投影与第二凹陷部1865B在衬底基板110上的正投影之间的重叠面积。
在一些示例中，如图11A所示，感测线187位于位于在第一方向上相邻的两个子像素组390之间，在第一方向上相邻的两个子像素组390包括第一子像素组391和第二子像素组392。显示基板100还包括感测连接线1875、第五接触孔255、第六接触孔256、第七接触孔257、第八接触孔258和第九接触孔259；感测连接线1875与导电遮光结构122同层设置，第五接触孔255、第六接触孔256、第七接触孔257、第八接触孔258和第九接触孔259位于层间绝缘层170和缓冲层130之中。在相邻的两个子像素组390中，感测线187通过第五接触孔255与感测连接线1875相连。需要说明的是，为了清楚，图11A没有完整地示出整个第二子像素组，第二子像素组的组成可参见第一子像素组的组成。
在一些示例中，如图11A所示，第一子像素组391中的第三颜色子像素300C的第三源极1843通过第六接触孔256与感测连接线1875相连，第一子像素组391中的第四颜色子像素300D的第三源极1843通过第七接触孔257与感测连接线1875相连。第二子像素组392中的第一颜色子像素300A的第三源极1843通过第八接触孔358与感测连接线1875相连，第二子像素组392中的第二颜色子像素300B的第三源极1843通过第九接触孔359与感测连接线1875相连。由此，在各像素行，一根感测线可同时驱动四个子像素，从而可降低布线密度。另外，由于上述的四个子像素的第三源极均通过接触孔与感测连接线相连，使得各子像素的像素驱动电路的布置空间大致相同，从而可简化各子像素的像素驱动电路的排布。
在一些示例中，如图11A所示，感测连接线1875包括第三主体部1875A、第五凹陷部1875B、第六凹陷部1875C、第七凹陷部1875D、第八凹陷部1875E、第九凹陷部1875F；第五凹陷部1875B在衬底基板110上的正投影与第五接触孔255在衬底基板110上的正投影至少部分重叠，第六凹陷部1875C在衬底基板110上的正投影与第六接触孔266在衬底基板110上的正投影至少部分重叠，第七凹陷部1875D在衬底基板110上的正投影与第七接触孔257在衬底基板110上的正投影至少部分重叠，第八凹陷部1875E在衬底基板110上的正投影与第八接触孔258在衬底基板110上的正投影至少部分重叠，第九凹陷部1875F在衬底基板110上的正投影与第九接触孔259在衬底基板110上的正投影至少部分重叠。
在一些示例中，如图11A所示，第五凹陷部1875B在垂直于衬底基板110的方向上的厚度均小于第三主体部1875A在垂直于衬底基板110的方向上的厚度；第五凹陷部155靠近感测线187的表面的面积大于第五凹陷部1875B在衬底基板110上正投影的面积。在该显示基板中，感测线187可通过第五接触孔255与感测连接线1875的第五凹陷部1875B相连。由于第五凹陷部1865B为凹陷结构，第五凹陷部靠近感测线的表面的面积大于第五凹陷部在衬底基板上正投影的面积。由此，该显示基板可使得感测线与感测连接线的接触面积增加，接触更加充分，从可降低接触电阻，提高感测线与感测连接线的电连接效果。
与第一凹陷部类似的是，从第五凹陷部的边缘到第五凹陷部的中心，第五凹陷部在垂直于衬底基板的方向上的厚度连续逐渐减小。由于第五凹陷部在垂直于衬底基板的方向上的平均厚度小于第三主体部在垂直于衬底基板的方向上的厚度，因此第五凹陷部的遮光性能可能会受到影响。在该示例提供的显示基板中，由于第五凹陷部在垂直于衬底基板的方向上的厚度连续逐渐减小，即时有光线可以穿透第五凹陷部，第五凹陷部也可起到光线汇聚的作用，从而防止环境光穿透整个显示基板，并避免环境光影响显示基板的正常显示。同样地，第五凹陷部靠近电源线的表面为弧面或弯折面。
在一些示例中，如图11A所示，第六凹陷部1875C在垂直于衬底基板110的方向上的厚度均小于第三主体部1875A在垂直于衬底基板110的方向上的厚度，第六凹陷部1875C远离衬底基板110的表面的面积大于第六凹陷部1875C在衬底基板110上正投影的面积。在该显示基板中，第一子像素组391中的第三颜色子像素300C的第三源极1843通过第六接触孔356与感测连接线1875的第六凹陷部1875C相连。由于第六凹陷部1865C为凹陷结构，第六凹陷部1865C远离衬底基板110的表面的面积大于第六凹陷部1865C在衬底基板110上正投影的面积。由此，该显示基板可使得第一子像素组中的第三颜色子像素的第三源极与感测连接线的接触面积增加，接触更加充分，从可降低接触电阻，提高第一子像素组中的第三颜色子像素的第三源极与感测连接线的电连接效果。
与第一凹陷部类似的是，从第六凹陷部的边缘到第六凹陷部的中心，第六凹陷部在垂直于衬底基板的方向上的厚度连续逐渐减小。由于第六凹陷部在垂直于衬底基板的方向上的平均厚度小于第三主体部在垂直于衬底基板的方向上的厚度，因此第六凹陷部的遮光性能可能会受到影响。在该示例提供的显示基板中，由于第六凹陷部在垂直于衬底基板的方向上的厚度连续逐渐减小，即时有光线可以穿透第六凹陷部，第六凹陷部也可起到光线汇聚的作用，从而防止环境光穿透整个显示基板，并避免环境光影响显示基板的正常显示。同样地，第六凹陷部靠近电源线的表面为弧面或弯折面。
在一些示例中，如图11A所示，第七凹陷部1875D在垂直于衬底基板110的方向上的厚度均小于第三主体部1875A在垂直于衬底基板110的方向上的厚度，第七凹陷部1875D远离衬底基板110的表面的面积大于第七凹陷部1875D在衬底基板110上正投影的面积。在该显示基板中，第一子像素组391中的第四颜色子像素300D的第三源极1843通过第七接触孔357与感测连接线1875的第七凹陷部1875D相连。由于第七凹陷部1875D为凹陷结构，第七凹陷部1865D远离衬底基板110的表面的面积大于第七凹陷部1865D在衬底基板110上正投影的面积。由此，该显示基板可使得第一子像素组中的第四颜色子像素的第三源极与感测连接线的接触面积增加，接触更加充分，从可降低接触电阻，提高第一子像素组中的第四颜色子像素的第三源极与感测连接线的电连接效果。
与第一凹陷部类似的是，从第七凹陷部的边缘到第七凹陷部的中心，第七凹陷部在垂直于衬底基板的方向上的厚度连续逐渐减小。由于第七凹陷部在垂直于衬底基板的方向上的平均厚度小于第三主体部在垂直于衬底基板的方向上的厚度，因此第七凹陷部的遮光性能可能会受到影响。在该示例提供的显示基板中，由于第七凹陷部在垂直于衬底基板的方向上的厚度连续逐渐减小，即时有光线可以穿透第七凹陷部，第七凹陷部也可起到光线汇聚的作用，从而防止环境光穿透整个显示基板，并避免环境光影响显示基板的正常显示。同样地，第七凹陷部靠近电源线的表面为弧面或弯折面。
在一些示例中，如图11A所示，第八凹陷部1875E在垂直于衬底基板110的方向上的厚度均小于第三主体部1875A在垂直于衬底基板110的方向上的厚度，第八凹陷部1875E远离衬底基板110的表面的面积大于第八凹陷部1875E在衬底基板110上正投影的面积。在该显示基板中，第二子像素组392中的第一颜色子像素300A的第三源极1843通过第八接触孔358与感测连接线1875的第八凹陷部1875E相连。由于第八凹陷部1875E为凹陷结构，第八凹陷部1865E远离衬底基板110的表面的面积大于第八凹陷部1865E在衬底基板110上正投影的面积。由此，该显示基板可使得第二子像素组中的第一颜色子像素的第三源极与感测连接线的接触面积增加，接触更加充分，从可降低接触电阻，提高第二子像素组中的第一颜色子像素的第三源极与感测连接线的电连接效果。
与第一凹陷部类似的是，从第八凹陷部的边缘到第八凹陷部的中心，第八凹陷部在垂直于衬底基板的方向上的厚度连续逐渐减小。由于第八凹陷部在垂直于衬底基板的方向上的平均厚度小于第三主体部在垂直于衬底基板的方向上的厚度，因此第八凹陷部的遮光性能可能会受到影响。在该示例提供的显示基板中，由于第八凹陷部在垂直于衬底基板的方向上的厚度连续逐渐减小，即时有光线可以穿透第八凹陷部，第八凹陷部也可起到光线汇聚的作用，从而防止环境光穿透整个显示基板，并避免环境光影响显示基板的正常显示。同样地，第八凹陷部靠近电源线的表面为弧面或弯折面。
在一些示例中，如图11A所示，第九凹陷部1875F在垂直于衬底基板110的方向上的厚度均小于第三主体部1875A在垂直于衬底基板110的方向上的厚度，第九凹陷部1875F远离衬底基板110的表面的面积大于第九凹陷部1875F在衬底基板110上正投影的面积。在该显示基板中，第二子像素组392中的第二颜色子像素300B的第三源极1843通过第九接触孔359与感测连接线1875的第九凹陷部1875F相连。由于第九凹陷部1875F为凹陷结构，第九凹陷部1865F远离衬底基板110的表面的面积大于第九凹陷部1865F在衬底基板110上正投影的面积。由此，该显示基板可使得第二子像素组中的第二颜色子像素的第三源极与感测连接线的接触面积增加，接触更加充分，从可降低接触电阻，提高第二子像素组中的第二颜色子像素的第三源极与感测连接线的电连接效果。
与第一凹陷部类似的是，从第九凹陷部的边缘到第九凹陷部的中心，第九凹陷部在垂直于衬底基板的方向上的厚度连续逐渐减小。由于第九凹陷部在垂直于衬底基板的方向上的平均厚度小于第三主体部在垂直于衬底基板的方向上的厚度，因此第九凹陷部的遮光性能可能会受到影响。在该示例提供的显示基板中，由于第九凹陷部在垂直于衬底基板的方向上的厚度连续逐渐减小，即时有光线可以穿透第九凹陷部，第九凹陷部也可起到光线汇聚的作用，从而防止环境光穿透整个显示基板，并避免环境光影响显示基板的正常显示。同样地，第九凹陷部靠近电源线的表面为弧面或弯折面。
在一些示例中，如图11A所示，第五凹陷部1875B、第六凹陷部1875C、第七凹陷部1875D、第八凹陷部1875E、第九凹陷部1875F中的至少之一在衬底基板110上的正投影与彩膜层200中的滤光片350在衬底基板110上的正投影至少部分重叠，从而可有效防止环境光光带来的显示不均匀，避免影响观感。
在一些示例中，如图11A所示，在第二方向上，感测连接线1875位于第二栅线162远离第一栅线161的一侧，第一子像素组391中的第二颜色滤光片352在衬底基板110上的正投影与在第二方向上相邻的第一子像素组391的第六凹陷部1875C在衬底基板110上的正投影至少部分重叠。由此，即使第六凹陷部由于其厚度较薄而导致遮光性能受到影响，第一子像素组中的第二颜色滤光片还可对第六凹陷部起到进一步的遮光作用，从而可防止环境光穿透整个显示基板，并避免环境光影响显示基板的正常显示。
另外，当从第六凹陷部的边缘到第六凹陷部的中心，第六凹陷部在垂直于衬底基板的方向上的厚度连续逐渐减小时，即使有光线透过第六凹陷部，第六凹陷部可将光线汇聚到上述的第二颜色滤光片上，从而可有效防止环境光穿透整个显示基板。
在一些示例中，如图11A所示，第一子像素组391中的第三颜色滤光片353在衬底基板110上的正投影与在第二方向上相邻的第一子像素组391的第七凹陷部1875D在衬底基板110上的正投影至少部分重叠。由此，即使第七凹陷部由于其厚度较薄而导致遮光性能受到影响，第一子像素组中的第三颜色滤光片还可对第七凹陷部起到进一步的遮光作用，从而可防止环境光穿透整个显示基板，并避免环境光影响显示基板的正常显示。
另外，当从第七凹陷部的边缘到第七凹陷部的中心，第七凹陷部在垂直于衬底基板的方向上的厚度连续逐渐减小时，即使有光线透过第七凹陷部，第七凹陷部可将光线汇聚到上述的第三颜色滤光片上，从而可有效防止环境光穿透整个显示基板。
在一些示例中，如图11A所示，第二子像素组392中的第一颜色滤光片351在衬底基板110上的正投影与在第二方向上相邻的第九凹陷部1875F在衬底基板110上的正投影至少部分重叠。由此，即使第九凹陷部由于其厚度较薄而导致遮光性能受到影响，第二子像素组中的第一颜色滤光片还可对第九凹陷部起到进一步的遮光作用，从而可防止环境光穿透整个显示基板，并避免环境光影响显示基板的正常显示。
另外，当从第九凹陷部的边缘到第九凹陷部的中心，第九凹陷部在垂直于衬底基板的方向上的厚度连续逐渐减小时，即使有光线透过第九凹陷部，第九凹陷部可将光线汇聚到上述的第一颜色滤光片上，从而可有效防止环境光穿透整个显示基板。
例如，如图11A所示，第三颜色滤光片351在衬底基板110上的正投影与感测凹陷部1875K在衬底基板110上的正投影之间的重叠面积大于第一颜色滤光片351或第二颜色滤光片352在衬底基板110上的正投影与感测凹陷部1875K在衬底基板110上的正投影之间的重叠面积。
在一些示例中，如图11A所示，在子像素组390中，第一颜色滤光片351在衬底基板110上的正投影与电源连接线1865在衬底基板110上的正投影至少部分重叠，从而可调节像素驱动电路中各种电容的电容值，进而达到较好的电学性能。第二颜色滤光片352在衬底基板110上的正投影分别与电源连接线1865在衬底基板110上的正投影和第一栅线161在衬底基板110上的正投影至少部分重叠，从而也可调节像素驱动电路中各种电容的电容值，进而达到较好的电学性能。第三颜色滤光片353在衬底基板110上的正投影与电源连接线1865在衬底基板110上的正投影至少部分重叠，从而也可调节像素驱动电路中各种电容的电容值，进而达到较好的电学性能。
在一些示例中，如图11A所示，在子像素组390中，第一颜色滤光片351在衬底基板110上的正投影与感测连接线1875在衬底基板110上的正投影至少部分重叠，第二颜色滤光片352在衬底基板110上的正投影分别与感测连接线1875在衬底基板110上的正投影至少部分重叠，第三颜色滤光片353在衬底基板110上的正投影与感测连接线1875在衬底基板110上的正投影至少部分重叠。从而，该显示基板可通过调节滤光片与感测连接线之间的重叠关系来调节像素驱动电路中各种电容的电容值，进而达到较好的电学性能。在一些示例中，如图11A所示，数据线185包括第一数据线185A、第二数据线185B、第三数据线185C和第四数据线185D；在子像素组390中，第一数据线185A和第二数据线185B位于第一颜色子像素300A和第二颜色子像素300B之间，第一数据线185A位于第二数据线185B远离第二颜色子像素300B的一侧；第一数据线185A与第一颜色子像素300A的第二源极1842相连，第二数据线185B与第二颜色子像素300B的第二源极1842相连，第三数据线185C和第四数据线185D位于第三颜色子像素300C和第四颜色子像素300D之间，第三数据线185位于第四数据线185D远离第四颜色子像素300D的一侧；第三数据线185C与第三颜色子像素300C的第二源极1842相连，第四数据线185D与第四颜色子像素300D的第二源极1842相连。由此，该显示基板通过一根数据线来驱动一个子像素列。
在一些示例中，如图11A所示，在子像素组390中，第一颜色滤光片351在衬底基板110上的正投影与第二数据线185A在衬底基板110上的正投影至少部分重叠，第二颜色滤光片352在衬底基板110上的正投影与第三数据线185C在衬底基板110上的正投影至少部分重叠，第三颜色滤光片353在衬底基板110上的正投影与第四数据线185D在衬底基板110上的正投影至少部分重叠。
在一些示例中，如图11A所示，显示基板100还包括：第四过孔264，位于层间绝缘层170之中，第二漏极1842通过第四过孔264与导体化块147相连。导电遮光结构122还包括：第二绝缘部1222，第二绝缘部1222在衬底基板110上的正投影与第四过孔264在衬底基板110上的正投影至少部分重叠。上述的第二绝缘部是导电遮光结构的一部分，并且相对于导电遮光结构的其他部分，第二绝缘部与其他部分绝缘。在该显示基板中，当半导体层本身较薄而导致第二漏极区存在部分缺失的情况下，刻蚀剂从第二漏极区向下刻蚀到第二绝缘部时，由于第二绝缘部与导电遮光结构的其他部分绝缘，即使第二漏极通过第三过孔与第二绝缘部相连，也并不会导致第二漏极与导电遮光结构的其他部分电连接。由此，该显示基板可降低工艺风险，并提升良率。
在一些示例中，如图10A所示，第二绝缘部1222包括第二镂空部1222A，第二镂空部1222A填充有缓冲层130的材料。由此，第二绝缘部1222可通过第二镂空部1222A与导电遮光结构122的其他部分绝缘。需要说明的是，第二绝缘部1222本身可为第二镂空部1222A，也就是说，第二绝缘部1222可为导电遮光结构122被去除的部分。
在一些示例中，如图10B所示，第二镂空部1222A可为第二镂空环，也即第二镂空部可为环状的镂空部。第二镂空环1222A内侧的部分与第二镂空环1222A的外侧均为导电遮光结构122的材料。由此，第二绝缘部1222可通过设置第二镂空环1222A来实现与导电遮光结构122的其他部分绝缘。
在一些示例中，如图10C所示，第二绝缘部1222为氧化部。也就是说，可通过氧化工艺将导电遮光结构122的一部分氧化，以形成上述的第二绝缘部1222。
在一些示例中，如图11A所示，第一过孔261和第四过孔264在衬底基板110上的正投影的形状均为各向异性的图形，且均包括长边。
在一些示例中，如图11A所示，在子像素组390中，第二颜色子像素300B的第一过孔261的长边或延伸方向和第三颜色子像素300C的第一过孔261的长边均沿第一方向延伸；第一颜色子像素300A的第一过孔261的长边和第四颜色子像素300D的第一过孔261的长边均沿第二方向延伸。在第二颜色子像素300B和第三颜色子像素300C的像素驱动电路中，由于电源信号是从第一薄膜晶体管T1的第一源极1821流向第一漏极1841，而第一源极1821到第一漏极1841的方向为第二方向，通过将第二颜色子像素300B的第一过孔261的长边或延伸方向和第三颜色子像素300C的第一过孔261的长边均沿第一方向延伸，可使得第二颜色子像素300B的第一过孔261和第三颜色子像素300C的第一过孔261在第一方向上的尺寸较大，而使得流过的电流有较大的横截面积，从而可降低接触电阻。
在一些示例中，如图11A所示，在子像素组390中，第二颜色子像素300B的第四过孔264的长边和第三颜色子像素300C的第四过孔264的长边均沿第二方向延伸，第一颜色子像素300A的第四过孔264的长边和第四颜色子像素300D的第四过孔264的长边均沿第一方向延伸。
图12为本公开一实施例提供的另一种显示基板的平面示意图。如图12所示，由于不同颜色的子像素可采用不同宽长比的薄膜晶体管，因此，不同颜色的子像素的第四过孔的位置可以不同。例如，如图12所示，在子像素组390中，第一颜色子像素300A的第四过孔264的中心、第二颜色子像素300B的第四过孔264的中心、第三颜色子像素300C的第四过孔264的中心和第四颜色子像素300D的第四过孔264的中心在第二方向上错位设置；第一颜色子像素300A的第四过孔264的中心和第四颜色子像素300D的第四过孔264的中心位于第一虚拟直线401上，第二颜色子像素300B的第四过孔264的中心和第三颜色子像素300C的第四过孔264的中心位于与第一虚拟直线平行的第二虚拟直线402上。由此，可以防止环境光在经过第一颜色子像素300A的第四过孔、第二颜色子像素300B的第四过孔、第三颜色子像素300C的第四过孔和第四颜色子像素300D的第四过孔的反射而形成的规则的亮线，从而可提高显示质量。
图13为本公开一实施例提供的一种显示基板中第一漏极的剖面示意图。如图13所示，导电层180或者第一漏极1841包括沿垂直于衬底基板110的方向上层叠的第一子金属层1841A和第二子金属层1841B；第一子金属层1841A的材料为铜，第二子金属层1841B的材料为钼钛合金。
本公开一实施例还提供一种显示装置。图14为本公开一实施例提供的一种显示装置的示意图。如图14所示，该显示装置500包括上述的显示基板100。由此，该显示装置具有与其包括的显示基板的技术效果对应的有益技术效果。例如，在该显示装置中，导电结构通过第一接触孔与第一凹陷部连接。由于第一凹陷部凹入导电遮光结构，第一凹陷部靠近导电层的表面的面积大于第一凹陷部在衬底基板上正投影的面积。由此，导电结构，例如第一漏极与导电遮光结构的接触面积增加，接触更加充分，从可降低接触电阻，提高导电结构和导电遮光结构的电连接效果并且可有效地提高由该导电结构形成的电容的充放电效率。
例如，该显示装置可为电视、平板电脑、笔记本电脑、电子画框、导航仪、智能手机等电子产品。
本公开一实施例还提供一种显示基板的制作方法。图15为本公开一实施例提供的一种显示基板的制作方法的流程图。如图15所示，该显示基板的制作方法包括以下步骤S101-S107。
步骤S101：在衬底基板上形成导电遮光材料层。
例如，衬底基板可采用玻璃和基板等无机材料制作的透明基板。另外，衬底基板也可采用聚酰亚胺、聚碳酸酯、聚对苯二甲酸乙二醇酯等有机材料制作的透明基板。
例如，衬底基板可采用柔性基板，例如聚酰亚胺基板。当然，本公开实施例包括但不限于此，衬底基板也可采用刚性基板。
例如，导电遮光材料层的材料可选自钼和钛中的一种或多种。当然，本公开实施例包括但不限于此，导电遮光材料层的材料还可采用其他材料制作。
例如，可采用溅射工艺、气相沉积工艺等成膜工艺在衬底基板上形成导电遮光材料层。
步骤S102：对导电遮光材料层进行图案化以形成导电遮光结构。
例如，对导电遮光材料层进行图案化的工艺可包括曝光、显影、刻蚀工艺等。
例如，可先在导电遮光材料层上涂覆光刻胶，然后通过曝光和显影工艺在导电遮光材料层上形成光刻胶图案，然后利用该光刻胶图案对导电遮光材料进行刻蚀，最后剥离光刻胶图案，从而形成导电遮光结构。
步骤S103：在导电遮光结构远离衬底基板的一侧形成缓冲层。
例如，缓冲层的材料可为氮化硅、氧化硅和氮氧化硅中的至少之一。
例如，缓冲层的厚度范围可为380-420纳米。当然，本公开实施例包括但不限于此，缓冲层的厚度可根据实际需求进行设置。
步骤S104：在缓冲层远离导电遮光结构的一侧形成半导体层。
例如，半导体层的材料可为氧化物半导体，例如氧化铟镓锌(IGZO)。
例如，可采用气相沉积工艺在缓冲层远离导电遮光结构的一侧形成半导体层。当然，本公开实施例包括但不限于此，也可采用其他合适的工艺来形成半导体层。
例如，半导体层的厚度范围可为35-45纳米，例如40纳米。当然，本公开实施例包括但不限于此，半导体层的厚度可根据实际需求进行设置。
步骤S105：在半导体层远离缓冲层的一侧形成层间绝缘层。
例如，层间绝缘层的材料可选氮化硅、氧化硅和氮氧化硅中的至少之一。当然，本公开实施例包括但不限于此，层间绝缘层的材料也可为其他材料。需要说明的是，层间绝缘层的材料与缓冲层的材料可相同或不同，即使层间绝缘层和缓冲层的材料相同，层间绝缘层和缓冲层可采用不同的工艺温度，从而形成膜层致密度也不同，从而导致层间绝缘层和缓冲层被刻蚀的坡度角不同。
例如，层间绝缘层的厚度范围可为350-600纳米，例如400纳米。当然，本公开实施例包括但不限于此，层间绝缘层的厚度可根据实际需求进行设置。
步骤S106：在层间绝缘层和缓冲层中形成第一接触孔。
例如，可采用刻蚀工艺(例如湿刻工艺)在层间绝缘层和缓冲层中形成第一接触孔。
步骤S107：在层间绝缘层远离半导体层的一侧形成导电层，导电层包括导电结构，例如第一漏极，导电遮光结构包括第一主体部和第一凹陷部，第一凹陷部在垂直于衬底基板的方向上的平均厚度小于第一主体部在垂直于衬底基板的方向上的平均厚度，第一接触孔穿过层间绝缘层和缓冲层，导电结构通过第一接触孔与第一凹陷部连接，第一凹陷部靠近导电层的表面的面积大于第一凹陷部在衬底基板上正投影的面积。
在本公开实施例提供的显示基板的制作方法中，导电遮光结构包括第一主体部和第一凹陷部，第一漏极通过第一接触孔与第一凹陷部连接。由于第一凹陷部凹入导电遮光结构，第一凹陷部靠近第一漏极的表面的面积大于第一凹陷部在衬底基板上正投影的面积。由此，该显示基板制作方法制作的显示基板可使得第一漏极与导电遮光结构的接触面积增加，接触更加充分，从可降低接触电阻，提高第一漏极和导电遮光结构的电连接效果并且可有效地提高由该导电结构形成的电容的充放电效率。
例如，导电层的材料可选自铜、钼和钛中的一种或多种。当然，本公开实施例包括但不限于此，导电层还可采用其他材料制作。
在一些示例中，所述导电遮光结构在垂直于衬底基板的方向上的厚度范围为90-120纳米，所述导电层在垂直于衬底基板的方向上的厚度范围为200-600纳米。
在一些示例中，在该显示基板的制作方法中，在层间绝缘层和缓冲层中形成第一接触孔包括：在缓冲层中形成第一缓冲部和第二缓冲部，第一缓冲部远离衬底基板的一侧与导电层接触设置，且第一缓冲部靠近衬底基板的一侧与导电遮光结构接触设置，第二缓冲部远离衬底基板的一侧与层间绝缘层接触设置，且第二缓冲部靠近衬底基板的一侧与导电遮光结构接触设置。由此，在第一接触孔中沉积上述的导电结构时，第一缓冲部可起到支撑部分导电结构的作用，防止导电结构因落差过大或者坡度角过大而导致的断线不良。从而，该显示基板具有较高的良率。
在一些示例中，第一接触孔包括侧壁，侧壁至少包括：第一子侧壁，位于层间绝缘层；以及第二子侧壁，位于缓冲层，其中，第一子侧壁与衬底基板的夹角构成第一坡度角，第二子侧壁与衬底基板的夹角构成第二坡度角，第一坡度角小于第二坡度角；第二子侧壁与第一缓冲部的接触部位于第一缓冲部和第二缓冲部之间。
在一些示例中，第一接触孔的侧壁还包括：第三子侧壁，位于第一缓冲部，第三子侧壁与衬底基板的夹角构成第三坡度角，第一坡度角、第二坡度角和第三坡度角不同。上述的第一接触孔的侧壁的具体描述可参见图6A和图6B的相关描述，在此不再赘述。
在一些示例中，该显示基板的制作方法还包括：在导电层，例如源漏金属层，远离层间绝缘层的一侧形成平坦层，平坦层包括阳极孔；以及在平坦层远离导电层的一侧形成阳极层以在衬底基板上形成多个子像素，各子像素包括阳极，阳极包括出光部、驱动部和将出光部和驱动部相连的延伸部，驱动部至少部分位于阳极孔之内；在至少一个子像素中，第一接触孔在衬底基板上正投影与驱动部在衬底基板上正投影至少部分交叠，显示基板还包括：电源线，位于导电层；以及感测线，位于导电层；电源线和感测线在第一方向上排列，电源线和感测线均沿与第一方向相交的第二方向延伸；多个子像素包括第一子像素对和第二子像素对，第一子像素对包括两个子像素，分别位于电源线的两侧，第二子像素对包括两个子像素，分别位于感测线的两侧；第一子像素对和第二子像素对在与第一方向上交替排列，在第二子像素对中的两个子像素中，阳极孔与第一凹陷部在衬底基板上正投影存在第一交叠区域，第一交叠区域的面积小于第一接触孔在衬底基板上正投影的面积。由此，在第二子像素对中的两个子像素中，阳极孔与第一凹陷部存在第一交叠区域，由此，当第一凹陷部因减薄而导致遮光性能下降时，阳极孔位置处的阳极存在弯曲的界面，从而可将光线进行汇聚，从而避免透过第一凹陷部的光线影响正常显示。
在一些示例中，阳极在阳极孔的边缘位置处还包括下凹结构，下凹结构的凹陷方向朝向导电遮光结构。由此，当第一凹陷部因减薄而导致遮光性能下降时，由于下凹结构存在至少两个倾斜面，从而可反射透过第一凹陷部的光线。另外，由于下凹结构本身属于微结构，该下凹结构还可对透过第一凹陷部的光线进行散射，从而进一步避免透过第一凹陷部的光线影响正常显示。需要说明的是，上述的阳极孔的边缘位置是指阳极孔与平坦层远离半导体层的表面的交界处。
在一些示例中，导电层还包括第一源极和第一漏极，导电结构为第一漏极。
在一些示例中，导电层还包括第一源极，半导体层包括第一有源层，第一有源层包括第一沟道区和位于第一沟道区两侧的第一源极区和第一漏极区，该显示基板的制作方法还包括：在层间绝缘层和缓冲层中形成第一接触孔的同时在层间绝缘层形成第一过孔和第二过孔，第一源极通过第一过孔与第一源极区相连，第一漏极通过第二过孔与第一漏极区相连。
在一些示例中，采用同一刻蚀工艺同时图案化层间绝缘层和缓冲层以形成第一过孔和第一接触孔。在这种情况下，即使第一接触孔的底部尺寸较小，但是由于第一凹陷部靠近第一漏极的表面的面积大于第一凹陷部在衬底基板上正投影的面积，该显示基板制作方法制作的显示基板可使得第一漏极与导电遮光结构的接触面积增加，接触更加充分，从可降低接触电阻，提高第一漏极和导电遮光结构的电连接效果。
在一些示例中，也采用半色调掩膜工艺图案化层间绝缘层和缓冲层以形成第一过孔和第一接触孔。
例如，采用半色调掩膜工艺图案化层间绝缘层和缓冲层以形成第一过孔和第一接触孔包括：在层间绝缘层远离衬底基板的一侧形成第一光刻胶；采用第一半色调掩膜对第一光刻胶进行曝光和显影，以形成包括第一光刻胶完全去除部、第一光刻胶部分去除部和第一光刻胶保留部的第一光刻胶图案；以第一光刻胶图案为掩膜对层间绝缘层进行刻蚀，以去除第一光刻胶完全去除部对应的层间绝缘层；对第一光刻胶图案进行灰化处理，去除第一光刻胶部分去除部并减薄第一光刻胶保留部以形成第二光刻胶图案；以及以第二光刻胶图案为掩膜对缓冲层进行刻蚀，第一接触孔在衬底基板上的正投影与第一光刻胶完全去除部在衬底基板上的正投影重叠，第一过孔在衬底基板上的正投影与第一光刻胶部分去除部在衬底基板上的正投影重叠。需要说明的是，上述的重叠包括完全重叠的情况，也包括大致重叠的情况(重叠程度大于80％)。
在一些示例中，导电遮光结构还包括第一绝缘部，第一绝缘部在衬底基板上的正投影与第一过孔在衬底基板上的正投影至少部分重叠，第一绝缘部在衬底基板上的正投影与第一源极区在衬底基板上的正投影至少部分重叠。上述的第一绝缘部是导电遮光结构的一部分，并且相对于导电遮光结构的其他部分，第一绝缘部与其他部分绝缘。当半导体层本身较薄而导致第一源极区存在部分缺失的情况下，刻蚀剂从第一源极区向下刻蚀到第一绝缘部时，由于第一绝缘部与导电遮光结构的其他部分绝缘，即使第一源极通过第一过孔与第一绝缘部相连，也并不会导致第一源极与导电遮光结构的其他部分电连接。由此，该显示基板可降低工艺风险，并提升良率。
例如，如图10A所示，第一绝缘部1221包括第一镂空部1221A，第一镂空部1221A填充有缓冲层130的材料。由此，第一绝缘部1221可通过第一镂空部1221A与导电遮光结构122的其他部分绝缘。需要说明的是，第一绝缘部1221本身可为第一镂空部1221A，也就是说，第一绝缘部1221可为导电遮光结构122被去除的部分。
例如，如图10B所示，第一镂空部1221A可为第一镂空环，也即第一镂空部可为环状的镂空部。第一镂空环1221A内侧的部分与第一镂空环1221A的外侧均为导电遮光结构122的材料。由此，第一绝缘部1221可通过设置第一镂空环1221A来实现与导电遮光结构122的其他部分绝缘。
例如，如图10C所示，第一绝缘部1221为氧化部。也就是说，可通过氧化工艺将导电遮光结构122的一部分氧化，以形成上述的第一绝缘部1221。
在一些示例中，当第一绝缘部为图10A和图10B所示的第一绝缘部1221时，对导电遮光材料层进行图案化以形成导电遮光结构包括：通过同一图案化工艺对导电遮光材料层进行图案化以形成第一主体部、第一凹陷部和第一镂空部。也就是说，在同一图案化工艺中形成第一凹陷部和第一镂空部，从而可减小掩膜工艺，进而降低成本。
在一些示例中，对导电遮光材料层进行图案化以形成导电遮光结构包括：在所述导电遮光结构远离所述衬底基板的一侧形成光刻胶；采用第二半色调掩膜对所述光刻胶进行曝光和显影，以形成包括第二光刻胶完全去除部、第二光刻胶部分去除部和第二光刻胶保留部的第三光刻胶图案；以所述第三光刻胶图案为掩膜对所述导电遮光材料层进行刻蚀，以去除所述第二光刻胶完全去除部对应的导电遮光材料层；对所述第三光刻胶图案进行灰化处理，去除所述第二光刻胶部分去除部并减薄所述第二光刻胶保留部以形成第四光刻胶图案；以及以所述第四光刻胶图案为掩膜对所述导电遮光材料层进行刻蚀，所述第一主体部在所述衬底基板上的正投影与所述第二光刻胶保留部在所述衬底基板上的正投影重叠，所述第一凹陷部在所述衬底基板上的正投影与所述第二光刻胶部分去除部在所述衬底基板上的正投影重叠。由此，该制作方法可通过半色调掩膜来实现在同一掩膜工艺中形成第一凹陷部和第一镂空部，从而可减小掩膜工艺，进而降低成本。需要说明的是，上述的重叠包括完全重叠的情况，也包括大致重叠的情况(重叠程度大于80％)。
在一些示例中，第一凹陷部包括第一边缘部，在从第一凹陷部的边缘到第一凹陷部的中心的方向上，至少第一凹陷部靠近所述边缘的部分，例如第一边缘部，在垂直于衬底基板的方向上的厚度连续逐渐减小。由于第一凹陷部在垂直于衬底基板的方向上的平均厚度小于第一主体部在垂直于衬底基板的方向上的平均厚度，因此第一凹陷部的遮光性能可能会受到影响。由于第一凹陷部在垂直于衬底基板的方向上的厚度连续逐渐减小，即时有光线可以穿透第一凹陷部，第一凹陷部也可起到光线汇聚的作用，从而防止环境光穿透整个显示基板，并避免环境光影响显示基板的正常显示。
在一些示例中，在垂直于衬底基板方向上，至少第一凹陷部靠近所述边缘的部分，即第一边缘部靠近导电层的坡度角是连续变化的。由此，即时有光线可以穿透第一凹陷部，第一凹陷部也可起到光线汇聚的作用，从而防止光线穿透整个显示基板而被用户观察到。
在一些示例中，第一凹陷部靠近第一漏极的表面为连续弧面，或至少一段连续弧面和至少一段平面组合而成的组合面。连续弧面，或至少一段连续弧面和至少一段平面组合而成的组合面可起到光线汇聚的作用，由此，即时有光线可以穿透第一凹陷部，第一凹陷部也可防止光线穿透整个显示基板而被用户观察到。
在一些示例中，第一接触孔在衬底基板上的正投影与第一凹陷部在衬底基板上的正投影至少部分重叠。由此，导电层中的第一漏极可通过第一接触孔与第一凹陷部相连接。
在一些示例中，第一边缘部靠近导电层的表面上的第四坡度角α满足下列公式：
0<α<k*H/Lmax
其中，Lmax为第一凹陷部在衬底基板上的正投影的最大孔径，H为第一主体部的平均厚度，k为大于1小于等于2的常数。
在一些示例中，k＝2，第四坡度角的范围为1-π/18。
例如，第一凹陷部在衬底基板上的正投影在平行于衬底基板的方向上的尺寸范围为5-10微米。
在一些示例中，在所述层间绝缘层和所述缓冲层中形成第一接触孔包括：在所述缓冲层中形成第一缓冲部和第二缓冲部，所述第一缓冲部位于所述第一接触孔之内，且与所述导电遮光结构接触设置，第二缓冲部，位于所述第一缓冲部远离所述第一凹陷部的中心的一侧。
在一些示例中，在层间绝缘层远离半导体层的一侧形成导电层可包括：在层间绝缘层远离半导体层的一侧形成源漏金属材料层，例如可采用沉积工艺在层间绝缘层远离半导体层的一侧形成源漏金属材料层；然后，采用掩膜板对形成源漏金属材料层进行刻蚀，以形成包括上述的第一漏极的导电层。
在一些示例中，该显示基板的制作方法还包括：在导电层远离衬底基板的一侧形成钝化层；在钝化层远离导电层的一侧形成彩膜层；在彩膜层远离钝化层的一侧形成平坦层；在平坦层远离彩膜层的一侧形成阳极层。
例如，平坦层的材料可采用有机树脂等有机材料。当然，本公开实施例包括但不限于此。
例如，各子像素还包括位于阳极层的阳极。显示基板还包括位于钝化层之中的第三过孔，阳极通过第三过孔与第一漏极相连。由此，该显示基板可通过第一薄膜晶体管将驱动电流施加在阳极上，以驱动该阳极对应的发光层进行发光显示。
在一些示例中，该显示基板的制作方法还包括：在阳极层远离彩膜层的一侧形成像素限定层。像素限定层可包括多个开口，多个开口与多个子像素的阳极一一对应设置，各开口部分暴露对应的阳极。
在一些示例中，该显示基板的制作方法还包括：在像素限定层远离阳极层的一侧形成发光层。发光层通过上述的多个开口与多个子像素的阳极被暴露的部分接触。
在一些示例中，该显示基板的制作方法还包括：在发光层远离阳极的一侧形成阴极。由此，阳极、发光层和阴极可构成一个发光单元。
有以下几点需要说明：
(1)本公开的实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的同一实施例及不同实施例中的特征可以相互组合。
以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (96)

1.一种显示基板，包括衬底基板和位于所述衬底基板上的多个子像素，其中，各所述子像素包括：
导电遮光结构，位于所述衬底基板上；
缓冲层，位于所述导电遮光结构远离所述衬底基板的一侧；
半导体层，位于所述缓冲层远离所述导电遮光结构的一侧；
层间绝缘层，位于所述半导体层远离所述缓冲层的一侧；以及
导电层，位于所述层间绝缘层远离所述半导体层的一侧，且包括导电结构，
其中，所述导电遮光结构包括第一主体部和第一凹陷部，所述显示基板还包括第一接触孔，所述第一接触孔穿过所述层间绝缘层和所述缓冲层，所述导电结构通过所述第一接触孔与所述第一凹陷部电连接，所述第一凹陷部靠近所述导电层的表面的面积大于所述第一凹陷部在所述衬底基板上正投影的面积，所述第一凹陷部在垂直于衬底基板的方向上的平均厚度小于所述第一主体部在垂直于衬底基板的方向上的平均厚度。
2.根据权利要求1所述的显示基板，其中，所述缓冲层包括：
第一缓冲部，所述第一缓冲部远离所述衬底基板的一侧与所述导电层接触设置，所述第一缓冲部靠近所述衬底基板的一侧与所述导电遮光结构接触设置；以及
第二缓冲部，所述第二缓冲部远离所述衬底基板的一侧与所述层间绝缘层接触设置，所述第二缓冲部靠近所述衬底基板的一侧与所述导电遮光结构接触设置。
3.根据权利要求2所述的显示基板，其中，所述第一接触孔包括侧壁，所述侧壁至少包括：
第一子侧壁，位于所述层间绝缘层；以及
第二子侧壁，位于所述缓冲层，
其中，所述第一子侧壁与所述衬底基板的夹角构成第一坡度角，所述第二子侧壁与所述衬底基板的夹角构成第二坡度角，所述第一坡度角小于所述第二坡度角；所述第二子侧壁与所述第一缓冲部的接触部位于所述第一缓冲部和所述第二缓冲部之间。
4.根据权利要求3所述的显示基板，其中，所述第一接触孔的所述侧壁还包括：
第三子侧壁，位于所述第一缓冲部，
其中，所述第三子侧壁与所述衬底基板的夹角构成第三坡度角，所述第一坡度角、所述第二坡度角和所述第三坡度角不同。
5.根据权利要求4所述的显示基板，其中，沿所述第一接触孔的径向，所述第一缓冲部的长度与所述第一缓冲部的平均厚度之比大于所述第一子侧壁的在所述衬底基板上的投影长度与所述层间绝缘层的平均厚度之比。
6.根据权利要求4所述的显示基板，其中，沿所述第一接触孔径向，所述第一子侧壁的在所述衬底基板上的投影长度与所述层间绝缘层的平均厚度之比大于所述第二子侧壁的在所述衬底基板上的投影长度与所述缓冲层的平均厚度之比。
7.根据权利要求4所述的显示基板，其中，所述第二坡度角大于所述第三坡度角，所述第一坡度角大于所述第三坡度角。
8.根据权利要求7所述的显示基板，其中，所述第一凹陷部在所述衬底基板上的正投影在平行于所述衬底基板的方向上的尺寸L满足下列公式：
2(Acotβ+Bcotγ+Ccotθ)<L<D
其中，A为所述第一缓冲部的最大厚度，B为所述第二缓冲部的最大厚度，C为所述层间绝缘层的最大厚度，β为所述第一坡度角，γ为所述第二坡度角，θ为所述第三坡度角，D为所述第一接触孔在所述衬底基板上的正投影在平行于所述衬底基板的方向上的最大尺寸。
9.根据权利要求1-8中任一项所述的显示基板，其中，所述第一凹陷部包括第一边缘部，在从所述第一凹陷部的边缘到所述第一凹陷部的中心的方向上，所述第一边缘部在垂直于衬底基板的方向上的厚度逐渐减小。
10.根据权利要求1-8中任一项所述的显示基板，其中，所述第一凹陷部包括第一边缘部，在垂直于所述衬底基板方向上，所述第一边缘部靠近所述导电层的表面的第四坡度角是连续变化的。
11.根据权利要求1-8中任一项所述的显示基板，其中，所述第一凹陷部靠近所述导电结构的表面为连续弧面，或至少一段连续弧面和至少一段平面组合而成的组合面。
12.根据权利要求1-8中任一项所述的显示基板，其中，所述第一凹陷部包括第一边缘部，所述第一边缘部靠近所述导电层的表面上的第四坡度角α满足下列公式：
0<α<k*H/Lmax
其中，Lmax为所述第一凹陷部在所述衬底基板上的正投影的最大孔径，H为所述第一主体部的平均厚度，k为大于1小于等于2的常数。
13.根据权利要求12所述的显示基板，其中，k＝2，所述第四坡度角的范围为1-π/18。
14.根据权利要求4-8中任一项所述的显示基板，其中，所述第一凹陷部包括第一边缘部，所述第一边缘部靠近所述导电层的表面上的第四坡度角α小于所述第三子侧壁的所述第三坡度角，且满足：
(Acotβ+Bcotγ+Ccotθ+L/2tanα)≤D/2，
其中，A为所述第一缓冲部的最大厚度，B为所述第二缓冲部的最大厚度，C为所述层间绝缘层的最大厚度，β为所述第一坡度角，γ为所述第二坡度角，θ为所述第三坡度角，D为所述第一接触孔在所述衬底基板上的正投影在平行于所述衬底基板的方向上的最大尺寸。
15.根据权利要求14所述的显示基板，还包括：
平坦层，位于所述导电层远离所述半导体层的一侧，且所述平坦层包括阳极孔；以及
阳极，位于所述平坦层远离所述半导体层的一侧，且包括出光部、驱动部和将所述出光部和所述驱动部相连的延伸部，所述驱动部至少部分位于所述阳极孔之内，
其中，在至少一个所述子像素中，所述第一接触孔在所述衬底基板上正投影与所述驱动部在所述衬底基板上正投影至少部分交叠，
所述显示基板还包括：电源线，位于所述导电层；以及感测线，位于所述导电层；所述电源线和所述感测线在第一方向上排列，所述电源线和所述感测线均沿与所述第一方向相交的第二方向延伸；
所述多个子像素包括第一子像素对和第二子像素对，所述第一子像素对包括两个所述子像素，分别位于所述电源线的两侧，所述第二子像素对包括两个所述子像素，分别位于所述感测线的两侧；所述第一子像素对和所述第二子像素对在所述第一方向上交替排列，
在所述第二子像素对中的两个所述子像素中，所述阳极孔与所述第一凹陷部在所述衬底基板上正投影存在第一交叠区域，所述第一交叠区域的面积小于所述第一接触孔在所述衬底基板上正投影的面积。
16.根据权利要求15所述的显示基板，其中，所述阳极在所述阳极孔的边缘位置处还包括下凹结构，所述下凹结构的凹陷方向朝向所述导电遮光结构。
17.根据权利要求1-8中任一项所述的显示基板，其中，所述第一凹陷部在所述衬底基板上的正投影在平行于所述衬底基板的方向上的尺寸范围为5-10微米。
18.根据权利要求1-8中任一项所述的显示基板，其中，所述第一接触孔在所述衬底基板上的正投影与所述第一凹陷部在所述衬底基板上的正投影至少部分重叠。
19.根据权利要求1-8中任一项所述的显示基板，其中，各所述子像素包括像素驱动电路，所述像素驱动电路包括第一薄膜晶体管，所述导电结构为所述第一薄膜晶体管的第一漏极。
20.根据权利要求19所述的显示基板，其中，所述第一薄膜晶体管还包括：
第一有源层，位于所述半导体层，且包括第一沟道区和位于所述第一沟道区两侧的第一源极区和第一漏极区；
第一源极，位于所述导电层，
其中，所述显示基板还包括第一过孔和第二过孔，所述第一过孔和所述第二过孔位于所述层间绝缘层之中，所述第一源极通过所述第一过孔与所述第一源极区相连，所述第一漏极通过所述第二过孔与所述第一漏极区相连。
21.根据权利要求20所述的显示基板，其中，所述导电遮光结构还包括：
第一绝缘部，所述第一绝缘部在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影至少部分重叠，所述第一绝缘部在所述衬底基板上的正投影与所述第一源极区在所述衬底基板上的正投影至少部分重叠。
22.根据权利要求21所述的显示基板，其中，所述第一绝缘部包括第一镂空部，所述第一镂空部填充有所述缓冲层的材料。
23.根据权利要求22所述的显示基板，其中，所述第一镂空部包括第一镂空环，所述第一镂空环内侧的部分与所述第一镂空环的外侧均为所述导电遮光结构的材料。
24.根据权利要求23所述的显示基板，其中，所述第一绝缘部为氧化部。
25.根据权利要求15所述的显示基板，还包括：
栅极绝缘层，位于所述半导体层和所述层间绝缘层之间；
栅极层，位于所述栅极绝缘层和所述层间绝缘层之间；
钝化层，位于所述导电层远离所述衬底基板的一侧；
彩膜层，位于所述钝化层远离所述导电层的一侧，且包括至少三种不同颜色的滤光片；以及
阳极层，
其中，所述平坦层位于所述彩膜层远离所述钝化层的一侧，所述阳极层位于所述平坦层远离所述彩膜层的一侧，所述阳极位于所述阳极层。
26.根据权利要求25所述的显示基板，还包括：
电源连接线，与所述导电遮光结构同层设置，
其中，所述电源连接线包括第二主体部和多个电源凹陷部，所述电源凹陷部在垂直于所述衬底基板的方向上的平均厚度均小于所述第二主体部在垂直于所述衬底基板的方向上的平均厚度，所述电源凹陷部靠近所述导电层的表面的面积大于所述电源凹陷部在所述衬底基板上正投影的面积。
27.根据权利要求26所述的显示基板，其中，所述多个电源凹陷部中的至少之一在所述衬底基板上的正投影与所述彩膜层中的所述滤光片在所述衬底基板上的正投影至少部分重叠。
28.根据权利要求27所述的显示基板，其中，所述电源凹陷部包括第二边缘部，在从所述电源凹陷部的边缘到所述电源凹陷部的中心的方向上，所述第二边缘部在垂直于衬底基板的方向上的厚度连续逐渐减小。
29.根据权利要求27所述的显示基板，其中，所述电源凹陷部包括第二边缘部，在垂直于所述衬底基板方向上，所述第二边缘部靠近所述导电层的表面的第五坡度角是连续变化的。
30.根据权利要求27所述的显示基板，其中，所述显示基板还包括电源接触孔，所述电源接触孔位于所述层间绝缘层和所述缓冲层，所述电源接触孔在所述衬底基板上的正投影与所述电源凹陷部在所述衬底基板上的正投影至少部分交叠。
31.根据权利要求30所述的显示基板，其中，所述缓冲层包括：第三缓冲部，位于所述电源接触孔之内，所述第三缓冲部远离所述衬底基板的一侧与所述电源连接线接触设置，且所述第三缓冲部靠近所述衬底基板的一侧与所述导电遮光结构接触设置；以及第四缓冲部，位于所述第三缓冲部远离所述电源凹陷部的中心的一侧，所述电源接触孔的侧壁包括：
第四子侧壁，位于所述层间绝缘层；以及
第五子侧壁，位于所述第四缓冲部，其中，所述第四子侧壁与所述衬底基板的夹角构成第六坡度角，所述第五子侧壁与所述衬底基板的夹角构成第七坡度角，所述第六坡度角小于所述第七坡度角；所述第五子侧壁与所述第三缓冲部的接触部位于所述第三缓冲部和所述第四缓冲部之间。
32.根据权利要求31所述的显示基板，其中，所述电源接触孔的侧壁还包括：
第六子侧壁，位于所述第三缓冲部，
其中，所述第六子侧壁与所述衬底基板的夹角构成第八坡度角，所述第六坡度角、所述第七坡度角和所述第八坡度角不同。
33.根据权利要求32所述的显示基板，其中，所述第七坡度角小于所述第二坡度角。
34.根据权利要求32所述的显示基板，其中，所述第八坡度角大于所述第三坡度角。
35.根据权利要求25所述的显示基板，还包括：
感测连接线，与所述导电遮光结构同层设置，
其中，所述感测连接线包括第三主体部和多个感测凹陷部，所述感测凹陷部在垂直于所述衬底基板的方向上的平均厚度均小于所述第三主体部在垂直于所述衬底基板的方向上的平均厚度，所述感测凹陷部靠近所述导电层的表面的面积大于所述感测凹陷部在所述衬底基板上正投影的面积。
36.根据权利要求35所述的显示基板，其中，所述多个感测凹陷部中的至少之一在所述衬底基板上的正投影与所述彩膜层中的所述滤光片在所述衬底基板上的正投影至少部分重叠。
37.根据权利要求36所述的显示基板，其中，所述感测凹陷部包括第三边缘部，在从所述感测凹陷部的边缘到所述感测凹陷部的中心的方向上，所述第三边缘部在垂直于衬底基板的方向上的厚度连续逐渐减小。
38.根据权利要求36所述的显示基板，其中，所述感测凹陷部包括第三边缘部，在垂直于所述衬底基板方向上，所述第三边缘部靠近所述导电层的表面的第九坡度角是连续变化的。
39.根据权利要求36所述的显示基板，其中，所述显示基板还包括感测接触孔，所述感测接触孔位于所述层间绝缘层和所述缓冲层，所述感测接触孔在所述衬底基板上的正投影与所述感测凹陷部在所述衬底基板上的正投影至少部分交叠。
40.根据权利要求39所述的显示基板，其中，所述缓冲层包括：第五缓冲部，位于所述感测接触孔之内，所述第五缓冲部远离所述衬底基板的一侧与所述感测连接线接触设置，且所述第五缓冲部靠近所述衬底基板的一侧与所述导电遮光结构接触设置；以及第六缓冲部，位于所述第五缓冲部远离所述感测凹陷部的中心的一侧，所述感测接触孔的侧壁包括：
第七子侧壁，位于所述层间绝缘层；以及
第八子侧壁，位于所述第六缓冲部；
其中，所述第七子侧壁与所述衬底基板的夹角构成第十坡度角，所述第八子侧壁与所述衬底基板的夹角构成第十一坡度角，所述第十坡度角小于所述第十一坡度角；所述第八子侧壁与所述第五缓冲部的接触部位于所述第五缓冲部和所述第六缓冲部之间。
41.根据权利要求40所述的显示基板，其中，所述缓冲层还包括：
第九子侧壁，位于所述第五缓冲部，
其中，所述第九子侧壁与所述衬底基板的夹角构成第十二坡度角，所述第十坡度角、所述第十一坡度角和所述第十二坡度角不同。
42.根据权利要求41所述的显示基板，其中，所述第十一坡度角小于所述第二坡度角。
43.根据权利要求41所述的显示基板，其中，所述第十二坡度角大于所述第三坡度角。
44.根据权利要求25所述的显示基板，其中，各所述子像素包括驱动区和出光区，所述导电遮光结构位于所述驱动区，所述阳极的所述驱动部位于所述驱动区，所述阳极的出光部位于所述出光区。
45.根据权利要求44所述的显示基板，还包括：
第一栅线，位于所述栅极层，且沿所述第一方向延伸；
第二栅线，位于所述栅极层，且沿所述第一方向延伸；以及
数据线，位于所述导电层，且沿所述第二方向延伸，
其中，所述电源线沿所述第二方向延伸，所述感测线沿所述第二方向延伸，
所述多个子像素沿所述第一方向和所述第二方向阵列设置以形成沿所述第二方向排列的多个子像素行和沿所述第一方向排列的多个子像素列，
在各所述子像素行中，所述第一栅线位于所述驱动区和所述出光区之间，所述第二栅线位于相邻的两个所述子像素行之间，所述电源线位于相邻的两个所述子像素列之间，所述感测线位于相邻的两个所述子像素列之间，所述数据线位于相邻的两个所述子像素列之间。
46.根据权利要求45所述的显示基板，其中，各所述子像素包括像素驱动电路，所述像素驱动电路包括第一薄膜晶体管，所述第一薄膜晶体管包括第一栅极、第一源极和第一漏极，所述导电结构为所述第一薄膜晶体管的第一漏极，所述像素驱动电路还包括第二薄膜晶体管和第三薄膜晶体管，所述第二薄膜晶体管包括第二栅极、第二源极和第二漏极，所述第三薄膜晶体管包括第三栅极、第三源极和第三漏极，所述半导体层还包括导体化块，
所述第一薄膜晶体管的所述第一源极与所述电源线相连，所述第二薄膜晶体管的所述第二源极与所述数据线相连，所述第二薄膜晶体管的第二栅极与所述第一栅线相连，所述第二薄膜晶体管的所述第二漏极与所述第一薄膜晶体管的所述第一栅极和所述导体化块分别相连，
所述第三薄膜晶体管的所述第三栅极与所述第二栅线相连，所述第三薄膜晶体管的所述第三源极与所述感测线相连，所述第三薄膜晶体管的所述第三漏极与所述第一薄膜晶体管的所述第一漏极相连，所述导电遮光结构、与所述导电遮光结构相连的所述第一漏极、和位于所述导电遮光结构和所述第一漏极之间的所述导体化块形成存储电容。
47.根据权利要求46所述的显示基板，其中，所述第一薄膜晶体管的所述第一源极通过第一连接部与所述电源线相连，所述第二薄膜晶体管的所述第二源极通过第二连接部与所述数据线相连，所述第一连接部与所述电源线同层设置，所述第二连接部与所述数据线同层设置。
48.根据权利要求47所述的显示基板，其中，所述第一源极到所述第一漏极的方向与所述第一连接部的延伸方向相交，所述第二源极到所述第二漏极的方向与所述第二连接部的延伸方向相交。
49.根据权利要求46所述的显示基板，其中，所述多个子像素至少包括第一颜色子像素、第二颜色子像素、第三颜色子像素和第四颜色子像素，
在各所述子像素行，所述第一颜色子像素、所述第二颜色子像素、所述第三颜色子像素和所述第四颜色子像素沿所述第一方向依次排列并形成一个子像素组，所述电源线位于所述子像素组中所述第二颜色子像素和所述第三颜色子像素之间。
50.根据权利要求49所述的显示基板，其中，所述显示基板还包括电源连接线，与所述导电遮光结构同层设置。
51.根据权利要求50所述的显示基板，其中，所述显示基板还包括第二接触孔、第三接触孔和第四接触孔，所述第二接触孔、所述第三接触孔和所述第四接触孔位于所述层间绝缘层和所述缓冲层，
在所述子像素组中，所述电源线通过所述第二接触孔与所述电源连接线相连，所述第二颜色子像素的所述第一源极与所述电源线同层相连，所述第三颜色子像素的所述第一源极与所述电源线同层相连，
所述第一颜色子像素的所述第一源极通过所述第三接触孔与所述电源连接线相连，所述第四颜色子像素的所述第一源极通过所述第四接触孔与所述电源连接线相连。
52.根据权利要求51所述的显示基板，其中，所述电源连接线包括第二主体部、第二凹陷部、第三凹陷部和第四凹陷部，所述第二凹陷部在所述衬底基板上的正投影与所述第二接触孔在所述衬底基板上的正投影至少部分重叠，所述第三凹陷部在所述衬底基板上的正投影与所述第三接触孔在所述衬底基板上的正投影至少部分重叠，所述第四凹陷部在所述衬底基板上的正投影与所述第四接触孔在所述衬底基板上的正投影至少部分重叠，
所述第二凹陷部、所述第三凹陷部和所述第四凹陷部在垂直于所述衬底基板的方向上的厚度均小于所述第二主体部在垂直于所述衬底基板的方向上的厚度，所述第二凹陷部靠近所述电源线的表面的面积大于所述第二凹陷部在所述衬底基板上正投影的面积，所述第三凹陷部远离所述衬底基板的表面的面积大于所述第三凹陷部在所述衬底基板上正投影的面积，所述第四凹陷部远离所述衬底基板的表面的面积大于所述第四凹陷部在所述衬底基板上正投影的面积。
53.根据权利要求52所述的显示基板，其中，所述第二凹陷部、所述第三凹陷部和所述第四凹陷部中的至少之一在所述衬底基板上的正投影与所述彩膜层中的所述滤光片在所述衬底基板上的正投影至少部分重叠。
54.根据权利要求52所述的显示基板，其中，所述第二颜色子像素包括第一颜色滤光片，所述第三颜色子像素包括第二颜色滤光片，所述第四颜色子像素包括第三颜色滤光片，
在所述子像素组中，所述第一颜色滤光片和所述第二颜色滤光片中的至少一个在衬底基板上的正投影与所述第二凹陷部在所述衬底基板上的正投影至少部分重叠，所述第三颜色滤光片在所述衬底基板上的正投影与所述第四凹陷部在所述衬底基板上的正投影至少部分重叠。
55.根据权利要求54所述的显示基板，其中，所述感测线位于在第一方向上相邻的两个所述子像素组之间，在第一方向上所述相邻的两个所述子像素组包括第一子像素组和第二子像素组，
所述显示基板还包括感测连接线、第五接触孔、第六接触孔、第七接触孔、第八接触孔和第九接触孔，所述感测连接线与所述导电遮光结构同层设置，所述第五接触孔、所述第六接触孔、所述第七接触孔、第八接触孔和第九接触孔位于所述层间绝缘层和所述缓冲层，
在所述相邻的两个所述子像素组中，所述感测线通过所述第五接触孔与所述感测连接线相连，所述第一子像素组中的所述第三颜色子像素的所述第三源极通过所述第六接触孔与所述感测连接线相连，所述第一子像素组中的所述第四颜色子像素的所述第三源极通过所述第七接触孔与所述感测连接线相连，
所述第一子像素组中的所述第一颜色子像素的所述第三源极通过所述第八接触孔与所述感测连接线相连，所述第二子像素组中的所述第二颜色子像素的所述第三源极通过所述第九接触孔与所述感测连接线相连。
56.根据权利要求55所述的显示基板，其中，所述感测连接线包括第三主体部、第五凹陷部、第六凹陷部、第七凹陷部、第八凹陷部和第九凹陷部，所述第五凹陷部在所述衬底基板上的正投影与所述第五接触孔在所述衬底基板上的正投影至少部分重叠，所述第六凹陷部在所述衬底基板上的正投影与所述第六接触孔在所述衬底基板上的正投影至少部分重叠，所述第七凹陷部在所述衬底基板上的正投影与所述第七接触孔在所述衬底基板上的正投影至少部分重叠，所述第八凹陷部在所述衬底基板上的正投影与所述第八接触孔在所述衬底基板上的正投影至少部分重叠，所述第九凹陷部在所述衬底基板上的正投影与所述第九接触孔在所述衬底基板上的正投影至少部分重叠，
所述第五凹陷部、所述第六凹陷部、所述第七凹陷部、所述第八凹陷部和所述第九凹陷部在垂直于衬底基板的方向上的厚度均小于所述第三主体部在垂直于衬底基板的方向上的厚度，所述第五凹陷部靠近所述感测线的表面的面积大于所述第五凹陷部在所述衬底基板上正投影的面积，所述第六凹陷部远离所述衬底基板的表面的面积大于所述第六凹陷部在所述衬底基板上正投影的面积，所述第七凹陷部远离所述衬底基板的表面的面积大于所述第七凹陷部在所述衬底基板上正投影的面积，所述第八凹陷部远离所述衬底基板的表面的面积大于所述第八凹陷部在所述衬底基板上正投影的面积，所述第九凹陷部远离所述衬底基板的表面的面积大于所述第九凹陷部在所述衬底基板上正投影的面积。
57.根据权利要求56所述的显示基板，其中，所述第五凹陷部、所述第六凹陷部、所述第七凹陷部、所述第八凹陷部和所述第九凹陷部中的至少之一在所述衬底基板上的正投影与所述彩膜层中的所述滤光片在所述衬底基板上的正投影至少部分重叠。
58.根据权利要求56所述的显示基板，其中，在所述第二方向上，所述感测连接线位于所述第二栅线远离所述第一栅线的一侧，所述第一子像素组中的所述第二颜色滤光片在所述衬底基板上的正投影与在所述第二方向上相邻的所述第一子像素组的所述第六凹陷部在所述衬底基板上的正投影至少部分重叠，所述第一子像素组中的所述第三颜色滤光片在所述衬底基板上的正投影与在所述第二方向上相邻的所述第七凹陷部在所述衬底基板上的正投影至少部分重叠，所述第二子像素组中的所述第一颜色滤光片在所述衬底基板上的正投影与在所述第二方向上相邻的所述第九凹陷部在所述衬底基板上的正投影至少部分重叠。
59.根据权利要求58所述的显示基板，其中，在所述子像素组中，所述第一颜色滤光片在所述衬底基板上的正投影与所述电源连接线在所述衬底基板上的正投影至少部分重叠，所述第二颜色滤光片在所述衬底基板上的正投影分别与所述电源连接线在所述衬底基板上的正投影和所述第一栅线在所述衬底基板上的正投影至少部分重叠，所述第三颜色滤光片在所述衬底基板上的正投影与所述电源连接线在所述衬底基板上的正投影至少部分重叠。
60.根据权利要求58所述的显示基板，其中，在所述子像素组中，所述第一颜色滤光片在所述衬底基板上的正投影与所述感测连接线在所述衬底基板上的正投影至少部分重叠，所述第二颜色滤光片在所述衬底基板上的正投影分别与所述感测连接线在所述衬底基板上的正投影至少部分重叠，所述第三颜色滤光片在所述衬底基板上的正投影与所述感测连接线在所述衬底基板上的正投影至少部分重叠。
61.根据权利要求58所述的显示基板，其中，所述数据线包括第一数据线、第二数据线、第三数据线和第四数据线，
在所述子像素组中，所述第一数据线和所述第二数据线位于所述第一颜色子像素和所述第二颜色子像素之间，所述第一数据线与所述第一颜色子像素的所述第二源极相连，所述第二数据线与所述第二颜色子像素的所述第二源极相连，所述第三数据线和所述第四数据线位于所述第三颜色子像素和所述第四颜色子像素之间，所述第三数据线与所述第三颜色子像素的所述第二源极相连，所述第四数据线与所述第四颜色子像素的所述第二源极相连。
62.根据权利要求61所述的显示基板，其中，在所述子像素组中，所述第一颜色滤光片在所述衬底基板上的正投影与所述第二数据线在所述衬底基板上的正投影至少部分重叠，所述第二颜色滤光片在所述衬底基板上的正投影分别与所述第三数据线在所述衬底基板上的正投影至少部分重叠，所述第三颜色滤光片在所述衬底基板上的正投影和所述第四数据线在所述衬底基板上的正投影至少部分重叠。
63.根据权利要求49所述的显示基板，其中，所述第一薄膜晶体管还包括：
第一有源层，位于所述半导体层，且包括第一沟道区和位于所述第一沟道区两侧的第一源极区和第一漏极区；
其中，所述第一栅极位于所述栅极层，所述第一栅极在所述衬底基板上的正投影与所述第一沟道区在所述衬底基板上的正投影至少部分重叠；所述第一源极和所述第一漏极均位于所述导电层，
所述显示基板还包括第一过孔和第二过孔，所述第一过孔和所述第二过孔位于所述层间绝缘层之中，所述第一源极通过所述第一过孔与所述第一源极区相连，所述第一漏极通过所述第二过孔与所述第一漏极区相连。
64.根据权利要求63所述的显示基板，其中，所述第一沟道区在所述衬底基板上的正投影落入所述第一主体部在所述衬底基板上的正投影。
65.根据权利要求63所述的显示基板，其中，所述显示基板还包括：
第四过孔，位于层间绝缘层之中，所述第二漏极通过所述第四过孔与所述导体化块相连，
其中，所述导电遮光结构还包括：第二绝缘部，所述第二绝缘部在所述衬底基板上的正投影与所述第四过孔在所述衬底基板上的正投影至少部分重叠。
66.根据权利要求65所述的显示基板，其中，所述第二绝缘部包括第二镂空部，所述第二镂空部填充有所述缓冲层的材料。
67.根据权利要求66所述的显示基板，其中，所述第二镂空部包括第二镂空环，所述第二镂空环内侧的部分与所述第二镂空环的外侧均为所述导电遮光结构的材料。
68.根据权利要求65所述的显示基板，其中，所述第二绝缘部为氧化部。
69.根据权利要求65所述的显示基板，其中，所述第一过孔和所述第四过孔在所述衬底基板上的正投影的形状均为各向异性的图形，且均包括长边。
70.根据权利要求69所述的显示基板，其中，在所述子像素组中，所述第二颜色子像素的所述第一过孔的所述长边和所述第三颜色子像素的所述第一过孔的所述长边均沿所述第一方向延伸，所述第一颜色子像素的所述第一过孔的所述长边和所述第四颜色子像素的所述第一过孔的所述长边均沿所述第二方向延伸。
71.根据权利要求70所述的显示基板，其中，在所述子像素组中，所述第二颜色子像素的所述第四过孔的所述长边和所述第三颜色子像素的所述第四过孔的所述长边均沿所述第二方向延伸，所述第一颜色子像素的所述第四过孔的所述长边和所述第四颜色子像素的所述第四过孔的所述长边均沿所述第一方向延伸。
72.根据权利要求70所述的显示基板，其中，在所述子像素组中，所述第一颜色子像素的所述第四过孔的中心、所述第二颜色子像素的所述第四过孔的中心、所述第三颜色子像素的所述第四过孔的中心和所述第四颜色子像素的所述第四过孔的中心在所述第二方向上错位设置，
所述第一颜色子像素的所述第四过孔的中心和所述第四颜色子像素的所述第四过孔的中心位于第一虚拟直线上，所述第二颜色子像素的所述第四过孔的中心和所述第三颜色子像素的所述第四过孔的中心位于与所述第一虚拟直线平行的第二虚拟直线上。
73.根据权利要求1-8中任一项所述的显示基板，其中，所述导电遮光结构的材料选自钼和钛的一种或多种，所述导电层的材料选自铜、钼和钛中的一种或多种。
74.根据权利要求73所述的显示基板，其中，所述导电层包括沿垂直于所述衬底基板的方向上层叠的第一子金属层和第二子金属层，所述第一子金属层的材料为铜，所述第二子金属层的材料为钼钛合金。
75.根据权利要求25所述的显示基板，其中，所述栅极层的材料选自铜、钼和钛中的一种或多种。
76.根据权利要求25所述的显示基板，其中，所述导电遮光结构在垂直于所述衬底基板的方向上的厚度范围为90-120纳米，所述导电层在垂直于所述衬底基板的方向上的厚度范围为200-600纳米。
77.一种显示装置，包括根据权利要求1-76中任一项所述的显示基板。
78.一种显示基板的制作方法，包括：
在衬底基板上形成导电遮光材料层；
对所述导电遮光材料层进行图案化以形成导电遮光结构；
在所述导电遮光结构远离所述衬底基板的一侧形成缓冲层；
在所述缓冲层远离所述导电遮光结构的一侧形成半导体层；
在所述半导体层远离所述缓冲层的一侧形成层间绝缘层；
在所述层间绝缘层和所述缓冲层中形成第一接触孔；
在所述层间绝缘层远离所述半导体层的一侧形成导电层；
其中，所述导电层包括导电结构，所述导电遮光结构包括第一主体部和第一凹陷部，所述第一凹陷部在垂直于衬底基板的方向上的平均厚度小于所述第一主体部在垂直于衬底基板的方向上的平均厚度，所述第一接触孔穿过所述层间绝缘层和所述缓冲层，所述导电结构通过所述第一接触孔与所述第一凹陷部连接，所述第一凹陷部靠近所述导电层的表面的面积大于所述第一凹陷部在所述衬底基板上正投影的面积。
79.根据权利要求78所述的显示基板的制作方法，其中，在所述层间绝缘层和所述缓冲层中形成第一接触孔包括：
在所述缓冲层中形成第一缓冲部和第二缓冲部，所述第一缓冲部远离所述衬底基板的一侧与所述导电层接触设置，且所述第一缓冲部靠近所述衬底基板的一侧与所述导电遮光结构接触设置，
所述第二缓冲部远离所述衬底基板的一侧与所述层间绝缘层接触设置，且所述第二缓冲部靠近所述衬底基板的一侧与所述导电遮光结构接触设置。
80.根据权利要求79所述的显示基板的制作方法，其中，所述第一接触孔包括侧壁，所述侧壁至少包括：
第一子侧壁，位于所述层间绝缘层；以及
第二子侧壁，位于所述缓冲层，
其中，所述第一子侧壁与所述衬底基板的夹角构成第一坡度角，所述第二子侧壁与所述衬底基板的夹角构成第二坡度角，所述第一坡度角小于所述第二坡度角；所述第二子侧壁与所述第一缓冲部的接触部位于所述第一缓冲部和所述第二缓冲部之间。
81.根据权利要求80所述的显示基板的制作方法，其中，所述第一接触孔的所述侧壁还包括：
第三子侧壁，位于所述第一缓冲部，
其中，所述第三子侧壁与所述衬底基板的夹角构成第三坡度角，所述第一坡度角、所述第二坡度角和所述第三坡度角不同。
82.根据权利要求78-81中任一项所述的显示基板的制作方法，还包括：
在所述导电层远离所述层间绝缘层的一侧形成平坦层，所述平坦层包括阳极孔；以及
在所述平坦层远离所述导电层的一侧形成阳极层以在所述衬底基板上形成多个子像素，各所述子像素包括阳极，所述阳极包括出光部、驱动部和将所述出光部和所述驱动部相连的延伸部，所述驱动部至少部分位于所述阳极孔之内，
其中，在至少一个所述子像素中，所述第一接触孔在所述衬底基板上正投影与所述驱动部在所述衬底基板上正投影至少部分交叠，
所述显示基板还包括：电源线，位于所述导电层；以及感测线，位于所述导电层；所述电源线和所述感测线在第一方向上排列，所述电源线和所述感测线均沿与所述第一方向相交的第二方向延伸；
所述多个子像素包括第一子像素对和第二子像素对，所述第一子像素对包括两个所述子像素，分别位于所述电源线的两侧，所述第二子像素对包括两个所述子像素，分别位于所述感测线的两侧；所述第一子像素对和所述第二子像素对在所述第一方向上交替排列，
在所述第二子像素对中的两个所述子像素中，所述阳极孔与所述第一凹陷部在所述衬底基板上正投影存在第一交叠区域，所述第一交叠区域的面积小于所述第一接触孔在所述衬底基板上正投影的面积。
83.根据权利要求82所述的显示基板的制作方法，其中，所述导电层还包括第一源极和第一漏极，所述导电结构为所述第一漏极。
84.根据权利要求83所述的显示基板的制作方法，其中，所述半导体层包括第一有源层，所述第一有源层包括第一沟道区和位于所述第一沟道区两侧的第一源极区和第一漏极区，所述制作方法还包括：
在所述层间绝缘层和所述缓冲层中形成第一接触孔的同时在所述层间绝缘层形成第一过孔和第二过孔，
其中，所述第一源极通过所述第一过孔与所述第一源极区相连，所述第一漏极通过所述第二过孔与所述第一漏极区相连。
85.根据权利要求84所述的显示基板的制作方法，其中，采用同一刻蚀工艺同时图案化所述层间绝缘层和所述缓冲层以形成所述第一过孔和所述第一接触孔。
86.根据权利要求84所述的显示基板的制作方法，其中，采用半色调掩膜工艺图案化所述层间绝缘层和所述缓冲层以形成所述第一过孔和所述第一接触孔。
87.根据权利要求86所述的显示基板的制作方法，其中，采用半色调掩膜工艺图案化所述层间绝缘层和所述缓冲层以形成所述第一过孔和所述第一接触孔包括：
在所述层间绝缘层远离所述衬底基板的一侧形成第一光刻胶；
采用第一半色调掩膜对所述第一光刻胶进行曝光和显影，以形成包括第一光刻胶完全去除部、第一光刻胶部分去除部和第一光刻胶保留部的第一光刻胶图案；
以所述第一光刻胶图案为掩膜对所述层间绝缘层进行刻蚀，以去除所述第一光刻胶完全去除部对应的层间绝缘层；
对所述第一光刻胶图案进行灰化处理，去除所述第一光刻胶部分去除部并减薄所述第一光刻胶保留部以形成第二光刻胶图案；以及
以所述第二光刻胶图案为掩膜对所述缓冲层进行刻蚀，
其中，所述第一接触孔在所述衬底基板上的正投影与所述第一光刻胶完全去除部在所述衬底基板上的正投影重叠，所述第一过孔在所述衬底基板上的正投影与所述第一光刻胶部分去除部在所述衬底基板上的正投影重叠。
88.根据权利要求84所述的显示基板的制作方法，其中，所述导电遮光结构还包括第一绝缘部，所述第一绝缘部在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影至少部分重叠，所述第一绝缘部在所述衬底基板上的正投影与所述第一源极区在所述衬底基板上的正投影至少部分重叠。
89.根据权利要求88所述的显示基板的制作方法，其中，所述第一绝缘部包括第一镂空部，所述第一镂空部填充有所述缓冲层的材料，对所述导电遮光材料层进行图案化以形成所述导电遮光结构包括：
通过同一图案化工艺对所述导电遮光材料层进行图案化以形成所述第一主体部、所述第一凹陷部和所述第一镂空部。
90.根据权利要求89所述的显示基板的制作方法，其中，对所述导电遮光材料层进行图案化以形成导电遮光结构包括：
在所述导电遮光结构远离所述衬底基板的一侧形成光刻胶；
采用第二半色调掩膜对所述光刻胶进行曝光和显影，以形成包括第二光刻胶完全去除部、第二光刻胶部分去除部和第二光刻胶保留部的第三光刻胶图案；
以所述第三光刻胶图案为掩膜对所述导电遮光材料层进行刻蚀，以去除所述第二光刻胶完全去除部对应的导电遮光材料层；
对所述第三光刻胶图案进行灰化处理，去除所述第二光刻胶部分去除部并减薄所述第二光刻胶保留部以形成第四光刻胶图案；以及
以所述第四光刻胶图案为掩膜对所述导电遮光材料层进行刻蚀，
其中，所述第一主体部在所述衬底基板上的正投影与所述第二光刻胶保留部在所述衬底基板上的正投影重叠，所述第一凹陷部在所述衬底基板上的正投影与所述第二光刻胶部分去除部在所述衬底基板上的正投影重叠。
91.根据权利要求78-81中任一项所述的显示基板的制作方法，其中，所述第一凹陷部包括第一边缘部，在从所述第一凹陷部的边缘到所述第一凹陷部的中心的方向上，所述第一边缘部在垂直于衬底基板的方向上的厚度逐渐减小。
92.根据权利要求78-81中任一项所述的显示基板的制作方法，其中，所述第一凹陷部包括第一边缘部，在垂直于所述衬底基板方向上，所述第一边缘部靠近所述导电层的表面的第四坡度角是连续变化的。
93.根据权利要求78-81中任一项所述的显示基板的制作方法，其中，所述第一凹陷部靠近所述导电结构的表面为连续弧面，或至少一段连续弧面和至少一段平面组合而成的组合面。
94.根据权利要求78-81中任一项所述的显示基板的制作方法，其中，所述第一凹陷部包括第一边缘部，所述第一边缘部靠近所述导电层的表面上的第四坡度角α满足下列公式：
0<α<k*H/Lmax
其中，Lmax为所述第一凹陷部在所述衬底基板上的正投影的最大孔径，H为所述第一主体部的平均厚度，k为大于1小于等于2的常数。
95.根据权利要求94所述的显示基板的制作方法，其中，k＝2，所述第四坡度角的范围为1-π/18。
96.根据权利要求78-81中任一项所述的显示基板的制作方法，其中，所述第一凹陷部在所述衬底基板上的正投影在平行于所述衬底基板的方向上的尺寸范围为5-10微米。
CN202110039159.4A 2021-01-13 2021-01-13 显示基板及其制作方法和显示装置 Active CN112366226B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN202110039159.4A CN112366226B (zh) 2021-01-13 2021-01-13 显示基板及其制作方法和显示装置
PCT/CN2021/105278 WO2022151681A1 (zh) 2021-01-13 2021-07-08 显示基板及其制作方法和显示装置
KR1020217033420A KR20230129069A (ko) 2021-01-13 2021-07-08 디스플레이 기판, 그 제조 방법 및 디스플레이 디바이스
US17/604,931 US20230108752A1 (en) 2021-01-13 2021-07-08 Display substrate, manufacturing method thereof and display device
JP2021558710A JP2024502388A (ja) 2021-01-13 2021-07-08 表示基板及びその製造方法、並びに表示装置
AU2021240181A AU2021240181B2 (en) 2021-01-13 2021-07-08 Display substrate, manufacturing method thereof and display device
EP21773272.6A EP4071822A4 (en) 2021-01-13 2021-07-08 DISPLAY SUBSTRATE AND METHOD OF MAKING THEREOF, AND DISPLAY APPARATUS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110039159.4A CN112366226B (zh) 2021-01-13 2021-01-13 显示基板及其制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN112366226A CN112366226A (zh) 2021-02-12
CN112366226B true CN112366226B (zh) 2021-04-06

Family

ID=74534876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110039159.4A Active CN112366226B (zh) 2021-01-13 2021-01-13 显示基板及其制作方法和显示装置

Country Status (7)

Country Link
US (1) US20230108752A1 (zh)
EP (1) EP4071822A4 (zh)
JP (1) JP2024502388A (zh)
KR (1) KR20230129069A (zh)
CN (1) CN112366226B (zh)
AU (1) AU2021240181B2 (zh)
WO (1) WO2022151681A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366226B (zh) * 2021-01-13 2021-04-06 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN115483249A (zh) * 2021-05-28 2022-12-16 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示面板
CN113257881B (zh) * 2021-07-01 2021-11-09 北京京东方技术开发有限公司 显示基板及显示装置
CN113241367B (zh) * 2021-07-09 2021-09-21 北京京东方技术开发有限公司 显示基板及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273498A (zh) * 2018-09-25 2019-01-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN109300917A (zh) * 2018-09-30 2019-02-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN109509707A (zh) * 2018-12-11 2019-03-22 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
CN110289270A (zh) * 2019-06-28 2019-09-27 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN111370426A (zh) * 2020-03-16 2020-07-03 合肥鑫晟光电科技有限公司 显示背板及其制作方法和显示装置
CN111370428A (zh) * 2020-03-19 2020-07-03 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置
CN111897168A (zh) * 2020-08-21 2020-11-06 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120075270A1 (en) * 2009-06-03 2012-03-29 Sharp Kabushiki Kaisha Liquid crystal display device
CN110854140B (zh) * 2019-12-10 2022-06-03 京东方科技集团股份有限公司 一种阵列基板及其制备方法，显示面板、显示装置
CN112366226B (zh) * 2021-01-13 2021-04-06 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273498A (zh) * 2018-09-25 2019-01-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN109300917A (zh) * 2018-09-30 2019-02-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN109509707A (zh) * 2018-12-11 2019-03-22 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
CN110289270A (zh) * 2019-06-28 2019-09-27 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN111370426A (zh) * 2020-03-16 2020-07-03 合肥鑫晟光电科技有限公司 显示背板及其制作方法和显示装置
CN111370428A (zh) * 2020-03-19 2020-07-03 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置
CN111897168A (zh) * 2020-08-21 2020-11-06 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
EP4071822A1 (en) 2022-10-12
WO2022151681A1 (zh) 2022-07-21
AU2021240181A1 (en) 2022-07-28
JP2024502388A (ja) 2024-01-19
US20230108752A1 (en) 2023-04-06
CN112366226A (zh) 2021-02-12
AU2021240181B2 (en) 2023-01-12
KR20230129069A (ko) 2023-09-06
EP4071822A4 (en) 2022-12-21

Similar Documents

Publication Publication Date Title
CN112366226B (zh) 显示基板及其制作方法和显示装置
US11716877B2 (en) Organic light-emitting display device and method of manufacturing the same
US10672339B2 (en) Organic light-emitting display device
US6522066B2 (en) Pixel structure of an organic light-emitting diode display device and its fabrication method
US11908410B2 (en) Display substrate and preparation method thereof, display panel, and display device
EP3848972A1 (en) Display panel and manufacturing method therefor
US6515428B1 (en) Pixel structure an organic light-emitting diode display device and its manufacturing method
US7164230B2 (en) Dual panel-type organic electroluminescent display device and method for fabricating the same
WO2022188442A1 (zh) 显示面板及显示装置
US20240049529A1 (en) Display panel and display device
US11785806B2 (en) Display substrate and display device
WO2022111091A1 (zh) 驱动背板及其制备方法、显示面板、显示装置
US10833140B1 (en) Display substrate, manufacturing method thereof, display device and mask plate
WO2021035416A1 (zh) 显示装置及其制备方法
CN112740317B (zh) 显示装置及其制备方法
RU2778471C1 (ru) Подложка дисплея, способ ее изготовления и устройство отображения
WO2023178591A1 (zh) 显示基板及其制备方法、显示装置
WO2023206401A1 (zh) 显示基板及其操作方法、显示装置
WO2023206398A1 (zh) 显示基板及其操作方法、显示装置
WO2023206402A1 (zh) 显示基板以及显示装置
US20240164157A1 (en) Display substrate and display device
WO2021035415A1 (zh) 显示装置及其制备方法
KR20230072320A (ko) 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant