CN110854140B - 一种阵列基板及其制备方法，显示面板、显示装置 - Google Patents

一种阵列基板及其制备方法，显示面板、显示装置 Download PDF

Info

Publication number
CN110854140B
CN110854140B CN201911257433.4A CN201911257433A CN110854140B CN 110854140 B CN110854140 B CN 110854140B CN 201911257433 A CN201911257433 A CN 201911257433A CN 110854140 B CN110854140 B CN 110854140B
Authority
CN
China
Prior art keywords
layer
via hole
insulating layer
conductive
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911257433.4A
Other languages
English (en)
Other versions
CN110854140A (zh
Inventor
周斌
闫梁臣
王东方
赵策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201911257433.4A priority Critical patent/CN110854140B/zh
Publication of CN110854140A publication Critical patent/CN110854140A/zh
Application granted granted Critical
Publication of CN110854140B publication Critical patent/CN110854140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种阵列基板及其制备方法，显示面板、显示装置，用以在阵列基板的制备过程中对过孔刻蚀残留不良进行检测，从而可以缩短刻蚀残留不良检测周期，节约成本。本申请实施例提供的一种阵列基板，所述阵列基板包括：衬底基板，在所述衬底基板之上的导电遮光层，位于所述导电遮光层之上的绝缘层，以及位于所述绝缘层上的源漏电极层；所述源漏电极层通过贯穿所述绝缘层的第一过孔和所述导电遮光层的第二过孔与所述导电遮光层电连接。

Description

一种阵列基板及其制备方法，显示面板、显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及其制备方法，显示面板、显示装置。
背景技术
目前有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板工艺中均有接触孔刻蚀，但现有技术中，栅极和源漏级的厚度越来越厚，其中层间绝缘层的厚度也是越来越厚，绝缘层的成膜的均一性以及干刻的均一性带来的差值愈来愈大，出现干刻不良的状况越来越多。由于层间绝缘层的厚度不断增加，目前搭接孔深度可以达到1000纳米(nm)以上，容易出现绝缘层刻蚀残留，后续引线之间无法通过搭接孔搭接，器件无法被点亮导致黑斑不良。并且，现有技术的工艺中，搭接孔出现绝缘层刻蚀残留在产品制作过程中不能被检测出来，只有在完成产品制备的检测阶段，才能检测出黑斑不良，存在黑斑不良的产品只能报废，浪费材料和成本。
综上，现有技术在显示产品的制备过程中无法检测出搭接孔刻蚀残留，对于不良的产品只能报废，浪费材料和成本。
发明内容
本申请实施例提供了一种阵列基板及其制备方法，显示面板、显示装置，用以在阵列基板的制备过程中对过孔刻蚀残留不良进行检测，从而可以缩短刻蚀残留不良检测周期，节约成本。
本申请实施例提供的一种阵列基板，所述阵列基板包括：衬底基板，在所述衬底基板之上的导电遮光层，位于所述导电遮光层之上的绝缘层，以及位于所述绝缘层上的源漏电极层；所述源漏电极层通过贯穿所述绝缘层的第一过孔和所述导电遮光层的第二过孔与所述导电遮光层电连接。
本申请实施例提供的阵列基板，由于在导电遮光层形成贯穿其厚度的第二过孔，因此，可以通过确定第二过孔覆盖的区域是否透光来判断是否存在刻蚀残留，从而可以在形成过孔之后对过孔刻蚀残留不良进行检测，并对存在刻蚀残留不良的阵列基板进行补刻，缩短刻蚀残留不良检测周期，避免存在刻蚀残留导致的导电遮光层与源漏电极层之间搭接不良，可以避免因存在可是残留导致的产品报废，可以节约成本。
可选地，所述第二过孔的侧壁具有台阶。
由于第二过孔的侧壁具有台阶，从而可以增大源漏电极层与导电遮光层之间的接触面积，避免源漏电极层与导电遮光层之间搭接不良。
可选地，所述导电遮光层和所述源漏电极层之间还包括：缓冲层，有源层，栅绝缘层，栅极以及层间绝缘层；
所述绝缘层包括：所述缓冲层，以及所述层间绝缘层。
本申请实施例提供的一种阵列基板的制备方法，所述方法包括：
提供衬底基板，并在所述衬底基板上形成导电遮光层的图案；
在所述导电遮光层上形成绝缘层；
采用图形化工艺在所述绝缘层形成第一过孔，以及在所述导电遮光层形成第二过孔；
通过光学检测确定所述第二过孔是否贯穿所述导电遮光层；
当确定所述第二过孔贯穿所述导电遮光层后，在所述绝缘层之上形成源漏电极层的图案，所述源漏电极层通过所述第一过孔和所述第二过孔与所述导电遮光层电连接。
本申请实施例提供的阵列基板制备方法，在所述导电遮光层形成第二过孔，可以通过光学检测确定所述第二过孔是否贯穿所述导电遮光层，从而判断是否存在刻蚀残留，即可以在形成过孔之后对过孔刻蚀残留不良进行检测，可以缩短刻蚀残留不良检测周期，并且仅在确定所述第二过孔贯穿所述导电遮光层后形成与导电遮光层电连接的源漏电极层，避免存在刻蚀残留不良导致的导电遮光层与源漏电极层无法搭接，从而避免因刻蚀残留导致的产品报废，可以节约成本。
可选地，通过光学检测确定所述第二是否贯穿所述导电遮光层，具体包括：
在所述衬底基板的一侧设置光源；
确定所述第二过孔覆盖的区域是否透光；
若所述第二过孔覆盖的区域透光，则确定所述第二过孔贯穿所述导电遮光层。
可选地，所述方法还包括：
若所述第二过孔覆盖的区域不透光，则再次对所述绝缘层以及在所述导电遮光层进行图形化工艺；
再次对所述第二过孔覆盖的区域进行光学检测，直到所述第二过孔覆盖的区域透光，确定所述第二过孔贯穿所述导电遮光层。
可选地，当确定所述第二过孔贯穿所述导电遮光层之后，所述方法还包括：
采用图形化工艺在所述第二过孔的侧壁形成台阶。
可选地，在所述导电遮光层上形成绝缘层，具体包括：
在所述导电遮光层上形成缓冲层；
在所述缓冲层之上依次形成有源层、栅绝缘层以及栅极；
在所述栅极之上形成层间绝缘层；
在所述绝缘层形成第一过孔，具体包括：
形成贯穿所述层间绝缘层和所述缓冲层的所述第一过孔。
本申请实施例提供的一种显示面板，所述显示面板包括本申请实施例提供的上述阵列基板。
本申请实施例提供的一种显示装置，所述显示装置包括本申请实施例提供的显示面板。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种阵列基板的结构示意图；
图2为本申请实施例提供的另一种阵列基板的结构示意图；
图3为本申请实施例提供的又一种阵列基板的结构示意图；
图4为本申请实施例提供的一种阵列基板的制备方法的流程示意图；
图5为本申请实施例提供的一种第二过孔覆盖的区域透光的示意图；
图6为本申请实施例提供的一种刻蚀残留的示意图；
图7为本申请实施例提供的另一种刻蚀残留的示意图。
具体实施方式
本申请实施例提供了一种阵列基板，如图1所示，所述阵列基板包括：衬底基板1，在所述衬底基板1之上的导电遮光层2，位于所述导电遮光层2之上的绝缘层3，以及位于所述绝缘层3上的源漏电极层4；所述源漏电极层4通过贯穿所述绝缘层3的第一过孔6和所述导电遮光层2的第二过孔5与所述导电遮光层2电连接。
本申请实施例提供的阵列基板，由于在导电遮光层形成贯穿其厚度的第二过孔，因此，可以通过确定第二过孔覆盖的区域是否透光来判断是否存在刻蚀残留，从而可以在形成过孔之后对过孔刻蚀残留不良进行检测，并对存在刻蚀残留不良的阵列基板进行补刻，缩短刻蚀残留不良检测周期，避免存在刻蚀残留导致的导电遮光层与源漏电极层之间搭接不良，可以避免因存在可是残留导致的产品报废，可以节约成本。
可选地，本申请实施例提供的阵列基板，如图2所示，所述第二过孔5的侧壁具有台阶。
由于第二过孔的侧壁具有台阶，从而可以增大源漏电极层与导电遮光层之间的接触面积，避免源漏电极层与导电遮光层之间搭接不良。
当然，第二过孔的侧壁也可以是其他能增大源漏电极层与导电遮光层之间的接触面积的结构，例如，如图3所示，第二过孔的侧壁也可以为曲面。
可选地，本申请实施例提供如图1、图2、图3所示的阵列基板，所述导电遮光层2和所述源漏电极层4之间还包括：缓冲层8，有源层9，栅绝缘层10，栅极11以及层间绝缘层12；
所述绝缘层3包括：所述缓冲层8，以及所述层间绝缘层12。
即贯穿绝缘层的第一过孔为贯穿绝缘层和层间绝缘层的过孔。
本申请实施例提供如图1、图2、图3所示的阵列基板，有源层9包括半导体区域14，以及位于导体化区域14两侧的导体化区域13，源漏电极层4通过贯穿层间绝缘层12的过孔与导体化区域13电连接。
基于同一发明构思，本申请实施例还提供了一种阵列基板的制备方法，如图4所示，所述方法包括：
S101、提供衬底基板，并在所述衬底基板上形成导电遮光层的图案；
S102、在所述导电遮光层上形成绝缘层；
S103、采用图形化工艺在所述绝缘层形成第一过孔，以及在所述导电遮光层形成第二过孔；
S104、通过光学检测确定所述第二过孔是否贯穿所述导电遮光层；
S105、当确定所述第二过孔贯穿所述导电遮光层后，在所述绝缘层之上形成源漏电极层的图案，所述源漏电极层通过所述第一过孔和所述第二过孔与所述导电遮光层电连接。
本申请实施例提供的阵列基板制备方法，在所述导电遮光层形成第二过孔，可以通过光学检测确定所述第二过孔是否贯穿所述导电遮光层，从而判断是否存在刻蚀残留，即可以在形成过孔之后对过孔刻蚀残留不良进行检测，可以缩短刻蚀残留不良检测周期，并且仅在确定所述第二过孔贯穿所述导电遮光层后形成与导电遮光层电连接的源漏电极层，避免存在刻蚀残留不良导致的导电遮光层与源漏电极层无法搭接，从而避免因刻蚀残留导致的产品报废，可以节约成本。
可选地，步骤S104通过光学检测确定所述第二是否贯穿所述导电遮光层，具体包括：
S1041、在所述衬底基板的一侧设置光源；
S1042、确定所述第二过孔覆盖的区域是否透光；
S1043、若所述第二过孔覆盖的区域透光，则确定所述第二过孔贯穿所述导电遮光层。
例如可以在衬底基板背离导电遮光层的一侧设置光源。
可选地，所述方法还包括：
S1044、若所述第二过孔覆盖的区域不透光，则再次对所述绝缘层以及在所述导电遮光层进行图形化工艺；
S1045、再次对所述第二过孔覆盖的区域进行光学检测，直到所述第二过孔覆盖的区域透光，确定所述第二过孔贯穿所述导电遮光层。
可选的，步骤S103采用图形化工艺在所述绝缘层形成第一过孔，以及在所述导电遮光层形成第二过孔，具体包括：
在绝缘层上涂覆光刻胶，采用曝光显影工艺形成光刻胶的图案；
采用干法刻蚀工艺在绝缘层形成第一过孔，之后采用湿法刻蚀工艺在导电遮光层形成第二过孔；
若所述第二过孔覆盖的区域不透光，则再次对所述绝缘层以及在所述导电遮光层进行图形化工艺，具体包括：再次采用干法刻蚀工艺在绝缘层形成第一过孔，之后采用湿法刻蚀工艺在导电遮光层形成第二过孔。
需要说明的是，在所述衬底基板的一侧设置光源进行光学检测时，如图5所示，第二过孔覆盖的区域7均透光，则确定第二过孔贯穿导电遮光层，可以进行后续工艺。而当图5中的任意第二过孔覆盖的区域7出现不透光的情况，则确定第二过孔未贯穿导电遮光层。当所述第二过孔覆盖的区域不透光时的情况可以是如图6所示，存在绝缘层3的残留，也可是如图7所示，不存在绝缘层3的残留，但第二过孔未贯穿导电遮光层。对于图6所示的情况，虽然不影响源漏电极层与导电遮光层搭接，但在具体实施时，通过光学检测无法区分图6、7对应的情况，因此，为了实现利用光学检测实现对刻蚀残留进行检测，第二过孔必须贯穿导电遮光层，只有在确定第二过孔贯穿导电遮光层后，才进行后续工艺。
可选地，步骤S1043当确定所述第二过孔贯穿所述导电遮光层之后，所述方法还包括：
采用图形化工艺在所述第二过孔的侧壁形成台阶。
具体的，可以利用干法刻蚀工艺在第二过孔的侧壁形成台阶。
可选地，所述绝缘层包括缓冲层和层间绝缘层，在所述导电遮光层上形成绝缘层，具体包括：
在所述导电遮光层上形成缓冲层；
在所述缓冲层之上依次形成有源层、栅绝缘层以及栅极；
在所述栅极之上形成层间绝缘层；
在所述绝缘层形成第一过孔，具体包括：
形成贯穿所述层间绝缘层和所述缓冲层的所述第一过孔。
有源层包括半导体区域和位于半导体区域两侧的导体化区域，在形成贯穿所述层间绝缘层的同时，所述方法还包括：形成暴露导体化区域的过孔，源漏电极层通过暴露导体化区域的过孔与导体化区域电连接。
接下来，以绝缘层包括缓冲层和层间绝缘层为例，对本申请实施例提供的阵列基板的制备方法进行举例说明，阵列基板的制备包括如下步骤：
S201、采用溅射工艺(sputter)沉积厚度为10纳米(nm)～80nm的导电遮光材料，并对导电遮光材料进行图形化工艺，形成导电遮光层的图案；
S202、采用等离子气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)工艺沉积厚度为300～500nm的氧化硅(SiOx)作为缓冲层(buffer)；
S203、采用sputter沉积厚度为10nm～80nm的铟镓锌氧化物(Indium GalliumZinc Oxide，IGZO)，并进行图形化工艺形成有源层的图案；
之后还包括导体化工艺，在有源层形成导体化区域，导体化区域位于半导体区域两侧；
S204、采用PECVD沉积厚度为100nm～200nm的SiOx，进行图形化工艺形成栅绝缘层的图案；
S205、采用sputter沉积厚度为700nm的铜(Cu)膜，进行图形化工艺形成栅极的图案；
S206、采用PECVD沉积厚度为300nm～500nm的SiOx作为层间绝缘层(Interlayerdielectric layer，ILD)；
S207、在ILD上涂覆光刻胶，采用曝光、显影工艺形成光刻胶的图案，先对ILD进行干刻工艺，再对ILD和buffer进行干刻工艺，之后再进行湿刻工艺，形成暴露有源层导体化区域的过孔、第一过孔以及第二过孔；
干刻工艺例如可以利用CF4 O2混合气体进行干刻，CF4流量可为2000标况毫升每分(sccm)～2500sccm，O2流量可以是1000sccm～1500sccm，先对ILD进行干刻形成暴露有源层导体化区域的过孔，在对ILD和buffer进行干刻，形成第一过孔，刻蚀时间例如可以是200秒(s)～300s之间；
湿刻工艺，刻蚀药液例如包括：浓度5％-10％的硝酸(HNO3)，浓度为30％的甲酸(CH3COOH)，以及浓度为40％的磷酸(H3PO4)，刻蚀时间例如可以是20～30s；
S207、进行光学检测，当第二过孔覆盖的区域透光时，执行步骤S208，当第二过孔覆盖的区域不透光执行步骤S206；
S208、进一步干刻，在第二过孔的侧壁形成台阶；
例如可以调整CF4和O2气体比例，CF4流量为1000sccm～2000sccm，O2流量为2000sccm～2500sccm；
S209、采用sputter制备厚度为400nm～600nm的Cu膜，并进行图形化工业形成源漏电极层；
S210、利用PECVD沉积厚度为200nm～400nm的SiOx或SiNx作为钝化层，并根据需要进行图形化；
S211、采用sputter沉积厚度为10nm～80nm的氧化铟锡(Indium tin oxide，ITO)，以及100nm～300nm的铝(Al)或Al合金为反射阳极，并进行图形化工艺。
本申请实施例提供的一种显示面板，所述显示面板包括本申请实施例提供的上述阵列基板。
本申请实施例提供的一种显示装置，所述显示装置包括本申请实施例提供的显示面板。
本申请实施例提供的显示装置，例如可以是手机、电视、电脑等装置。
综上所述，本申请实施例提供的一种阵列基板及其制备方法，显示面板、显示装置，在导电遮光层形成第二过孔，可以通过光学检测确定所述第二过孔是否贯穿所述导电遮光层，从而判断是否存在刻蚀残留，即可以在形成过孔之后对过孔刻蚀残留不良进行检测，可以缩短刻蚀残留不良检测周期，并且仅在确定所述第二过孔贯穿所述导电遮光层后形成与导电遮光层电连接的源漏电极层，避免存在刻蚀残留不良导致的导电遮光层与源漏电极层无法搭接，从而避免因刻蚀残留导致的产品报废，可以节约成本。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (9)

1.一种阵列基板，其特征在于，所述阵列基板包括：衬底基板，在所述衬底基板之上的导电遮光层，位于所述导电遮光层之上的绝缘层，以及位于所述绝缘层上的源漏电极层；所述源漏电极层通过贯穿所述绝缘层的第一过孔和所述导电遮光层的第二过孔与所述导电遮光层电连接；
所述第二过孔的侧壁具有台阶；或者，所述第二过孔的侧壁为曲面。
2.根据权利要求1所述的阵列基板，其特征在于，所述导电遮光层和所述源漏电极层之间还包括：缓冲层，有源层，栅绝缘层，栅极以及层间绝缘层；
所述绝缘层包括：所述缓冲层，以及所述层间绝缘层。
3.一种阵列基板的制备方法，其特征在于，所述方法包括：
提供衬底基板，并在所述衬底基板上形成导电遮光层的图案；
在所述导电遮光层上形成绝缘层；
采用图形化工艺在所述绝缘层形成第一过孔，以及在所述导电遮光层形成第二过孔；
通过光学检测确定所述第二过孔是否贯穿所述导电遮光层；
当确定所述第二过孔贯穿所述导电遮光层后，在所述绝缘层之上形成源漏电极层的图案，所述源漏电极层通过所述第一过孔和所述第二过孔与所述导电遮光层电连接。
4.根据权利要求3所述的方法，其特征在于，通过光学检测确定所述第二是否贯穿所述导电遮光层，具体包括：
在所述衬底基板的一侧设置光源；
确定所述第二过孔覆盖的区域是否透光；
若所述第二过孔覆盖的区域透光，则确定所述第二过孔贯穿所述导电遮光层。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括：
若所述第二过孔覆盖的区域不透光，则继续再次对所述绝缘层以及在所述导电遮光层进行图形化工艺；
再次对所述第二过孔覆盖的区域进行光学检测，直到所述第二过孔覆盖的区域透光，确定所述第二过孔贯穿所述导电遮光层。
6.根据权利要求5所述的方法，其特征在于，当确定所述第二过孔贯穿所述导电遮光层之后，所述方法还包括：
采用图形化工艺在所述第二过孔的侧壁形成台阶。
7.根据权利要求3所述的方法，其特征在于，在所述导电遮光层上形成绝缘层，具体包括：
在所述导电遮光层上形成缓冲层；
在所述缓冲层之上依次形成有源层、栅绝缘层以及栅极；
在所述栅极之上形成层间绝缘层；
在所述绝缘层形成第一过孔，具体包括：
形成贯穿所述层间绝缘层和所述缓冲层的所述第一过孔。
8.一种显示面板，其特征在于，所述显示面板包括权利要求1～2任一项所述的阵列基板。
9.一种显示装置，其特征在于，所述显示装置包括权利要求8所述的显示面板。
CN201911257433.4A 2019-12-10 2019-12-10 一种阵列基板及其制备方法，显示面板、显示装置 Active CN110854140B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911257433.4A CN110854140B (zh) 2019-12-10 2019-12-10 一种阵列基板及其制备方法，显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911257433.4A CN110854140B (zh) 2019-12-10 2019-12-10 一种阵列基板及其制备方法，显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN110854140A CN110854140A (zh) 2020-02-28
CN110854140B true CN110854140B (zh) 2022-06-03

Family

ID=69608498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911257433.4A Active CN110854140B (zh) 2019-12-10 2019-12-10 一种阵列基板及其制备方法，显示面板、显示装置

Country Status (1)

Country Link
CN (1) CN110854140B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366226B (zh) * 2021-01-13 2021-04-06 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN112730462B (zh) * 2021-03-30 2021-10-26 四川英创力电子科技股份有限公司 印制电路板蚀刻装置、蚀刻残留检测装置和方法
CN114280865B (zh) * 2021-12-23 2023-03-21 武汉华星光电技术有限公司 阵列基板和液晶显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107871757A (zh) * 2016-09-23 2018-04-03 京东方科技集团股份有限公司 有机发光二极管（oled）阵列基板及其制备方法、显示装置
CN108231595A (zh) * 2018-01-02 2018-06-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN110504275A (zh) * 2018-05-17 2019-11-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
CN110828697A (zh) * 2019-11-19 2020-02-21 京东方科技集团股份有限公司 阵列基板、制备方法、显示面板及显示设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107871757A (zh) * 2016-09-23 2018-04-03 京东方科技集团股份有限公司 有机发光二极管（oled）阵列基板及其制备方法、显示装置
CN108231595A (zh) * 2018-01-02 2018-06-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN110504275A (zh) * 2018-05-17 2019-11-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
CN110828697A (zh) * 2019-11-19 2020-02-21 京东方科技集团股份有限公司 阵列基板、制备方法、显示面板及显示设备

Also Published As

Publication number Publication date
CN110854140A (zh) 2020-02-28

Similar Documents

Publication Publication Date Title
CN110854140B (zh) 一种阵列基板及其制备方法，显示面板、显示装置
US10916568B2 (en) Manufacturing method of display substrate, array substrate and display device
US9761616B2 (en) Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device
US10818732B2 (en) Photosensitive sensor, manufacturing method of the same, and electronic device
US20170271368A1 (en) Display substrate, manufacturing method for the same, and display device
US20170110587A1 (en) Array substrate and manufacturing method thereof, display panel, display device
CN103227148B (zh) 一种阵列基板制备方法及阵列基板和显示装置
US20140080254A1 (en) Fabricating Method Of Thin Film Transistor, Fabricating Method Of Array Substrate And Display Device
CN104793416A (zh) 一种阵列基板及其制作方法和显示面板
CN109065551A (zh) Tft阵列基板的制造方法及tft阵列基板
CN107195635B (zh) 薄膜晶体管阵列基板及其制备方法
CN103236419A (zh) 阵列基板的制备方法、阵列基板以及显示装置
CN104952792A (zh) Tft基板结构的制作方法
US8586406B1 (en) Method for forming an oxide thin film transistor
CN103489874B (zh) 阵列基板及其制备方法、显示装置
US9716117B2 (en) Method for producing a via, a method for producing an array substrate, an array substrate, and a display device
CN106887379A (zh) 一种半透掩膜构图方法及阵列基板、显示装置
CN110957300B (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN108470718A (zh) 阵列基板及其制造方法、显示面板、显示装置
GB2534055A (en) Method for preventing metal lines in organic light emitting diode display device from short-circuiting
US11249585B2 (en) Method of fabricating a substrate, substrate, electronic apparatus, display apparatus, and touch panel
CN107564803B (zh) 刻蚀方法、工艺设备、薄膜晶体管器件及其制造方法
CN111463252B (zh) 一种显示面板及其制备方法、显示装置
CN103050441B (zh) 氧化物薄膜晶体管制程方法
CN108550595B (zh) X-ray探测器阵列基板及其制作方法、X-ray探测器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant