CN110828697A - 阵列基板、制备方法、显示面板及显示设备 - Google Patents
阵列基板、制备方法、显示面板及显示设备 Download PDFInfo
- Publication number
- CN110828697A CN110828697A CN201911136029.1A CN201911136029A CN110828697A CN 110828697 A CN110828697 A CN 110828697A CN 201911136029 A CN201911136029 A CN 201911136029A CN 110828697 A CN110828697 A CN 110828697A
- Authority
- CN
- China
- Prior art keywords
- layer
- anode
- area
- deposition layer
- auxiliary cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
- H10K50/813—Anodes characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
- H10K50/824—Cathodes combined with auxiliary electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请公开了一种阵列基板、制备方法、显示面板及显示设备,包括:设置在基板上的遮光层、第一沉积层及第二沉积层;遮光层设置在第一区域上,第一沉积层及第二沉积层覆盖第一区域及第二区域,第一区域对应的第一沉积层中设置晶体管;第一区域对应的第一沉积层上设有阳极,第二区域对应的第一沉积层上设有辅助阴极,阳极与辅助阴极上表面的高度差不大于预设值。本申请实施例基板上的阳极与辅助阴极上表面的高度差保证在一定范围内,确保了在上面的第二沉积层厚度相当,使得在第二沉积层中形成阳极搭接孔及辅助阴极搭接孔时,避免了对阳极上较厚的第二沉积层的过刻引起的阳极搭接不良,提高了产品良率。
Description
技术领域
本发明一般涉及显示技术领域,尤其涉及一种阵列基板、制备方法、显示面板及显示设备。
背景技术
在大尺寸OLED显示面板制备过程中,为了满足大尺寸高清显示效果,采用打印OLED的发光材料及顶发射晶体管的结构。并且为了减少OLED的阴极电阻,通常将一部分阴极走线在阵列基板制备过程中一起完成,即制作阵列基板过程中,在源漏极层上形成辅助阴极,最后在其上覆盖上表面平整的沉积层,以确保作为像素区域的基底的平坦。
目前,对于上述形成的阵列基板,在沉积层上形成辅助阴极的搭接孔及阳极搭接孔时,由于阳极搭接孔下方比比辅助阴极下方多了遮光层,则在覆盖的沉积层上表面平整时,辅助阴极上的沉积层厚度大于阳极上的沉积层厚度。为了保证辅助阴极搭接孔的完全刻蚀,需要对阳极搭接孔接进行过刻。
对于上述的搭接孔的刻蚀,在对阳极搭接孔的过刻过程中,刻蚀的金属等离子在阳极搭接孔中与气体作用,将形成上的金属氧化物,附着在阳极金属层上,造成阳极搭接不良,从而影响产品良率。
发明内容
鉴于现有技术中的上述缺陷或不足,期望提供一种显示面板、制备方法、显示面板及显示设备,以提高为显示面板的良品率。
第一方面,提供一种显示面板,该显示面板包括:
依次设置在基板上的遮光层、第一沉积层及上表面平整的第二沉积层;
该基板包括相邻的第一区域及第二区域,该遮光层设置在该第一区域上,该第一沉积层及该第二沉积层覆盖该第一区域及该第二区域,该第一区域对应的该第一沉积层中设置晶体管;
该第一区域对应的该第一沉积层上设有阳极,该第二区域对应的该第一沉积层上设有辅助阴极,该阳极与该辅助阴极上表面的高度差不大于预设值。
本申请的一个实施例或者多个实施例中,该第一沉积层包括缓冲层及电介质层,该缓冲层与该遮光层接触,该电介质层与该第二沉积层接触,该阳极下的电介质层的厚度小于该辅助阴极下的介质层的厚度,使得该阳极与该辅助阴极上表面的高度差不大于预设值。
本申请的一个实施例或者多个实施例中,该第二沉积层包括钝化层及平坦层,该钝化层在该第一沉积层上,该平坦层在该钝化层上,其中,该阳极上的该钝化层及该平坦层的厚度,与该辅助阴极上的该钝化层及该平坦层厚度差不大于该预设值。
本申请的一个实施例或者多个实施例中,该晶体管包括依次设置在该缓冲层上的有源层、栅绝缘层、栅电极及设置在该电介质层上的源极和漏极。
本申请的一个实施例或者多个实施例中,该有源层包括源区、漏区及沟道区,该源极通过该电介质层上的第一过孔与该源区搭接,该漏极通过该电介质层上的第二过孔与该漏区搭接,该源极与该阳极连接。
本申请的一个实施例或者多个实施例中,该遮光层上的该缓冲层及该电介质层中设有填充该阳极的第三过孔。
第二方面,本申请实施例提供一种如第一方面该的阵列基板的制备方法,该制备方法包括:
在基板的第一区域上形成遮光层,该基板包括相邻的第一区域及第二区域;
在该遮光层上形成第一沉积层,该第一沉积层覆盖该第一区域及该第二区域,该第一区域对应的该第一沉积层中设置晶体管;
在该第一区域对应的该第一沉积层上形成阳极,在该第二区域对应的该第一沉积层上形成辅助阴极,使得该阳极与该辅助阴极上表面的高度差不大于预设值;
在该第一沉积层上形成上表面平整的第二沉积层,该第二沉积层覆盖该第一区域及该第二区域,使得该阳极及该辅助阴极上的该第二沉积层的厚度差不大于该预设值。
本申请的一个实施例或者多个实施例中,该第一沉积层包括缓冲层及电介质层,该缓冲层与该遮光层接触,该电介质层与该第二沉积层接触,其中,
在该第一区域对应的该第一沉积层上形成阳极,在该第二区域对应的该第一沉积层上形成辅助阴极时,该方法包括:
对该阳极下的该电介质层进行刻蚀,使得该阳极与该辅助阴极上表面的高度差不大于该预设值。
第三方面,本申请实施例提供的一种显示面板,包括如第一方面所述的阵列基板,该阵列基板中的阳极与辅助阴极上表面的高度差不大于预设值。
第四方面,本申请实施例提供一种显示设备,包括如第三方面所述的显示面板,该显示面板中的阵列基板中的阳极与辅助阴极上表面的高度差不大于预设值。
综上所述,本申请实施例提供的一种阵列基板、制备方法、显示面板及显示设备,通过将基板上的第一沉积层上的底部具有遮光层的阳极,与底部没有遮光层的辅助阴极的上表面的高度差保证在一定范围内,确保了沉积在第一沉积层上上表面平整的第二沉积层,在阳极及辅助阴极上的厚度相当,使得在第二沉积层中刻蚀形成阳极搭接孔及辅助阴极搭接孔时,能够同步完成刻蚀,避免了对阳极上较厚的第二沉积层的过刻引起的阳极搭接不良,提高了产品良率。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显:
图1为本申请实施例的显示面板的俯视结构示意图;
图4为本申请实施例的显示面板的制备工艺流程示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释相关发明,而非对该发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与发明相关的部分。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
可以理解,对于大尺寸的显示面板,由于打印的像素发光区与阵列基板上的金属走线重叠,金属走线段的差使得像素发光区基底凹凸不平,从而使得发光层厚度不均匀,进而导致像素发光区不均匀,影响显示效果。实际中,为了保证显示设备的显示效果,保证像素发光区基底的平坦,通过在阵列基板的金属走线上形成沉积层,如平坦层(SiloxaneOrganic,SOG),使得其上表面平整,以对像素发光区域基底进行平坦化。
进一步,在形成阵列基板时,还需要再沉积层上形成搭接孔,即形成连接阵列基板上的阳极及辅助阴极的搭接孔,形成的辅助阴极搭接孔与后续沉积的OLED的阴极相连,阳极的搭接孔与后续沉积的OLED的阳极。
基于上述阵列基本结构,由于阳极下有遮光层,而辅助阴极下方缺少遮光层,从而使得辅助阴极的上表面在阵列基板上的高度低于阳极上表面,即在沉积层上表面平整的情况下,辅助阴极上的沉积层的厚度大于阳极上沉积层的厚度。
可以理解,在沉积层上刻蚀形成的阳极搭接孔以及辅助阴极搭接孔时,为了保证辅助阴极搭接孔完全刻蚀,需要对阳极搭接孔进行过刻。
本申请为了解决形成辅助阴极搭接孔时,对阳极搭接孔过刻导致的金属层上产生的金属氧化物,导致阳极搭接不良的现象,在形成阳极及辅助阴极时,使得阳极及辅助阴极的上表面在阵列基板上的高度差不大于预设值,即使得阳极上的沉积层与辅助阴极上的沉积层厚度相当,从而避免了对阳极搭接孔的过刻,提升了产品良率。
为了便于理解和说明,下面通过图1至图4详细解释本申请提供的显示面板及显示设备。
图1为本申请实施例的阵列基板的俯视结构示意图,图2所示为本申请实施例提供的显示面板的俯视图中沿着面的截面示意图。
如图1所示,实际中的阵列基板中,玻璃基板上的每个像素单元中可以包括一个或多个像素子单元,如红、绿及蓝的三个像素子单元。每个像素子单元对应一个晶体管,即一个像素单元对应的一个或多个晶体管。每个像素单元对应一个辅助阴极,即在晶体管阵列中,与一个像素单元对应的一个或多个晶体管,对应设置共同的辅助阴极。
可以理解,阵列基板中,像素单元,即晶体管设置区域对应发光区域,而辅助阴极对应非发光区域。对应的,将晶体管及辅助阴极与玻璃基板对应,可以将发光区域定义为第一区域,将非发光区域定义为第二区域,即将设置晶体管的区域定义为第一区域,设置辅助阴极的区域定义为第二区域。
具体的,如图1及图2所示,该显示面板包括:
依次设置在基板上的遮光层、第一沉积层及第二沉积层;
依次设置在基板上的遮光层、第一沉积层及上表面水平的第二沉积层;
该基板包括相邻的第一区域及第二区域,该遮光层设置在该第一区域上,该第一沉积层及该第二沉积层覆盖该第一区域及该第二区域;
该第一区域对应的该第一沉积层上设有阳极,该第二区域对应的该第一沉积层上设有辅助阴极,该阳极与该辅助阴极上表面的高度差不大于预设范围,使得该阳极与该辅助阴极上的该第二沉积层的厚度差不大于预设值。
具体的,如图1所示,本申请实施例提供的显示面板,首先在基板的第一区域上设置遮光层,然后在遮光层上沉积第一沉积层,该第一沉积层覆盖基板的第一区域及第二区域,即覆盖遮光层及基板上其他所有区域。
可以理解,实际中的阵列基板,在玻璃基板上形成多行多列的晶体管,即在每个晶体管对应的地方沉积遮光层。该遮光层对应为第一区域,其他的区域为第二区域,即第一沉积层覆盖整个玻璃基板的第区域及第二区域。
可选的,如图3所示,该第一沉积层可以包括缓冲层(Buffer层)及电介质层(ILD层)。该缓冲层与遮光层接触,该电介质层覆盖缓冲层。
例如,如图3所示,在遮光层上设置覆盖第一区域及第二区域的缓冲层,然后在与第一区域对应的该缓冲层上,设置晶体管的有源层,即设置漏区、源区及位于漏区和源区中间的沟道区。然后在有源层上设置栅绝缘层,即在源区与漏区上设置栅绝缘层,然后在栅绝缘层上设置晶体管的栅极。
在形成晶体管的栅极后,可以在栅极上沉积电介质层,并使得电介质层覆盖基板的所有区域,即电介质层覆盖第一区域对应的晶体管的栅极、部分有源层、部分缓冲层,以及覆盖第二区域对应的所有缓冲层。
进一步,如图3所示,在与第一区域对应的电介质层上设置晶体管的漏极、源极、阳极,在第二区域对应的电介质层上设置辅助阴极。
例如,可以在电介质层上刻蚀形成过孔,即形成实现漏极与漏区接触的第一过孔,及实现源极与源区接触的第二过孔。然后在电介质成上沉积金属层,通过刻蚀,以形成晶体管的源极和漏极,形成阳极及辅助电极,该阳极与源极连接。
可以理解,由于阳极下方的第一沉积层下沉积有遮光层,而辅助阴极下的第一沉积层没有遮光层,使得阳极位置的电介质层上表面高于辅助阴极位置电介质层上表面,即如图4所示,两处的电介质层的上表面存在高度差,从而使得阳极上表面高于辅助阴极上表面。
本申请实施例中,为了使得发光区域对应的电介质层上的阳极上表面与非发光区域对应的电介质层上的辅助阴极上表面的高度差不超过预设值,可以在电介质上形成源极与漏极的过孔时,同时对形成阳极的电介质层的位置进行一定的刻蚀,使得形成阳极的电介质层的位置处稍微变薄,以消除该高度差。如图1所示,经过对电介质层的刻蚀,使得h3<h4,从而使得形成阳极与形成辅助阴极的电介质层表面处于基本相同的高度,使得形成的阳极与辅助阴极的上表面的高度高度差不大于预设值,如图1所示,即使得h2-h1≤预设值。
该预设值可以通过辅助阴极上表面到第二沉积层上表面的距离(h2),与阳极到第二沉积层上表面的距离(h1)来确定。
例如,在实际中,形成阳极搭接孔与辅助阴极搭接孔时,确保对搭接孔充分刻蚀,阳极及辅助阴极上的第二沉积的厚度可以存在一定的差,但不能超过一定范围。该范围可以为辅助阴极上的第二沉积层厚度与阳极上的沉积层的厚度的差,与阳极上的沉积层的厚度的比值,根据经验,该比值通常不大于0.3,即(h2-h1)/h1≤0.3。
可以理解,在上述的辅助阴极上表面高度确定的前提下,即辅助阴极上的第二沉积层厚度确定的前提下,可以利用该允许的厚度差,确定阳极上的第二沉积层最小厚度,进而可以确定阳极上表面与辅助阴极上表的高度差的范围,即确定预设值。
还可以理解,该比值可以根据实际情况确定,如需要确保阳极及辅助阴极上第二沉积层厚度更加接近,可以设置为小于0.3,如为0.2。
进一步,对于电介质层上设置阳极的区域进行的刻蚀,其厚度范围可以根据阳极与辅助阴极上表面的高度差的预设值来确定,即可以通过上述确定高度差的预设值,来确定需要刻蚀的厚度范围。则在理想状态下,该厚度可以为高出辅助阴极位置的电介质层的高度,即为第以沉积层下的遮光层的厚度。
因此,本实施例中,由于消除高度差的工艺发生在对电介质层刻蚀形成过孔的过程中,即没有额外的增加刻蚀的工艺过程,可以在刻蚀电介质层形成过孔的过程中同步完成,降低了操作复杂度,节省了工艺过程。
可选的,在另一实施例中,为了保证阳极与辅助阴极上表面的高度差不大于预设值,还可以将阳极下方的缓冲层进行刻蚀,使得阳极下方位置的缓冲层变薄,使得对应位置第一沉积层的总厚度相当,从而使得阳极与辅助阴极上表面的高度差在一定范围内。对缓冲层的刻蚀厚度范围,同样可以利用上述的预设值来确定。
可选的,在另一实施例中,为了保证阳极与辅助阴极上表面的高度差不大于预设值,还可以在形成阳极及辅助阴极时,将辅助阴极的厚度增加,或者将阳极的厚度减少,从而使得阳极与辅助阴极上表面的高度差在一定预设值的范围内。在通过增加辅助阴极的实施例中,阳极上表面的高度是确定的,即h1是确定的,则可以根据上述的比值范围,确定h2,继而确定辅助阴极上表面的位置范围,从而可以确定辅助阴极需要增加的范围。
进一步的,本申请实施例中,为了使得阵列基板的性能更加稳定,可以在与源极连接的阳极下的电介质层及缓冲层上形成过孔,即第三过孔,使得阳极整个填充在该第三过孔中,从而在实际使用时,当晶体管的源极输入信号电压后,可以通过阳极的下沉,释放掉产生的多余电荷,保证了像素区域的驱动电压的稳定性。
进一步,如图3所示,在第一沉积层上具有第二沉积层,该第二沉积完全覆盖第一沉积层,即该第二沉积层全部覆盖第一区域及第二区域对应的区域。
可选的,如图3所示,本申请实施例中,该第二沉积层可以包括钝化层(PVX)及平坦层(SOG),且使得钝化层沉积在金属电极上,部分与电介质层接触,平坦层沉积在钝化层上,保证上表面平整,以形成表面平整的像素区基底。
可以理解,由于本申请实施例中的阵列基板上需要形成像素区域,即阵列基板的第二沉积层作为像素区的基底,则为了保证基底表面平整,使得沉积的像素膜层厚度均匀,确保发光均匀,则小使得第二沉积的上表面平整,不存在凹凸不平。
还可以理解,由于在对电介质层进行刻蚀形成第一过孔、第二过孔及第三过孔时,同时对存在的高度差进行了刻蚀,使得阳极与辅助阴极在相同的高度,从而在所沉积的第二沉积层的上表面保持平整时,阳极上的第二沉积层厚度与辅助阴极上的第二沉积层的厚度相当。
因此,本申请实施例,所形成的阳极与辅助阴极上表面的高度差在一定范围内,使得其上的第二沉积层的厚度相当,从而在第二沉层上形成阳极搭接孔与辅助阴极搭接孔时,如通过金属铜的等离子刻蚀,能够同步实现对搭接孔的刻蚀,避免了因为沉积层厚度不同,而对其中的一个搭接孔进行的过刻,如对阳极搭接孔的过刻,从而避免了过刻过程中在阳极金属层上产生的金属氧化物对阳极接触造成的影响,提高了产品良率。
另一方面,如图4所示,为了更好的理解本申请实施例提供的阵列基板,本申请实施例还提供了一种阵列基板的制备方法。
图4所示为本申请实施例的阵列基板的制备方法,如图4所示,该方法包括:
S1,在基板的第一区域上沉积遮光层。
S2,在遮光层上沉积缓冲层,使得缓冲层覆盖第一区域及第二区域。
S3,在第一区域对应的缓冲层上沉积有源层,形成晶体管的漏区、源区和沟道区。
S4,在有源层上沉积绝缘层,即栅绝缘层。
S5,在栅绝缘层上沉积金属层,作为晶体管栅极。
S6,在晶体管上沉积电介质层,使得该电介质层覆盖第一区域对应的缓冲层及第二区域对应的缓冲层。
S7,对电介质层进行刻蚀,形成漏区上方的第一过孔,源区上方的第二过孔。
具体的,一种实施方式,刻蚀过程中,如图4所示,对第二过孔右侧的第一区域边缘位置的电介质层进行刻蚀,以消除与第一区域的遮光层厚度相当的高度差,使得该部分的电介质层较薄,从而使得在第二区域右边缘及第一区域对应的电介质层的高度差不大于预设值。
进一步,在刻蚀过程中,还可以对电介质层及缓冲层进行刻蚀,形成第三过孔。
S8,在电介质层上沉积金属层,即SD层,使得金属层填充在第一过孔、第二过孔及第三过孔。
S9,对金属层进行图形化和刻蚀,在第一过孔上形成漏极,在第二过孔上形成源极,形成与源极连接的阳极。并在第二区域对应的电介质层上形成辅助阴极。
可以理解,由于在S7中对电介质层中存在的高度差通过刻蚀消除,从而使得形成的阳极与辅助阴极上表面高度差不大于预设值。
S10,在金属层上沉积钝化层,即PVX,使得该钝化层层覆盖第一区域及第二区域对应的金属层及电介质层。
可以理解,由于在对电介质层刻蚀形成过孔时,同步对第一区域边缘由于遮光层引起的高度差进行了刻蚀,使得沉积在阳极上的钝化层与沉积在辅助阴极上的钝化层的厚度差不大于预设值。
S11,在钝化层上沉积平坦层,使得该平坦层覆盖所有的钝化层,且钝化层上表面平整,以作为像素区域的基底。
可以理解,由于对电介质层的高度差的刻蚀消除,形成阳极及辅助阴极上表面的高度趋于相同,即形成的阳极与辅助阴极上的钝化层的高度相当,从而使得在平坦层的上表面的平整的情况下,阳极上的平坦层的厚度与辅助阴极上的平坦层的厚度相当。
另一方面,本申请实施例还提供一种显示面板,该显示面板包括上述实施例的阵列基板。
可以理解,该阵列基板中的阳极与辅助阴极上表面的高度差不大于预设值,使得该阳极及该辅助阴极上的所述第二沉积层的厚度差不大于该预设值。当该沉积层为钝化层及平坦层时,即阳极上面的钝化层及平坦层的厚度与辅助阴极上面的钝化层及平坦层的厚度差不大于预设值。
另一方面,本申请实施例还提供一种显示设备,该显示设备包括上述实施例中的显示面板。
可以理解,该显示面板中阵列基本中的阳极上与辅助阴极上表面的高度差不大于预设值,使得该阳极及该辅助阴极上的该第二沉积层的厚度差不大于该预设值。当该沉积层为钝化层及平坦层时,即阳极上面的钝化层及平坦层的厚度与辅助阴极上面的钝化层及平坦层的厚度相当。
综上所述,本申请实施例提供的一种阵列基板、制备方法、显示面板及显示设备,通过将基板上的第一沉积层上的底部具有遮光层的阳极,与底部没有遮光层的辅助阴极的上表面的高度差保证在一定范围内,确保了沉积在第一沉积层上上表面平整的第二沉积层,在阳极及辅助阴极上的厚度相当,使得在第二沉积层中刻蚀形成阳极搭接孔及辅助阴极搭接孔时,能够同步完成刻蚀,避免了对阳极上较厚的第二沉积层的过刻引起的阳极搭接不良,提高了产品良率。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解,本申请中所涉及的发明范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离所述发明构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (10)
1.一种阵列基板,其特征在于,所述阵列基板包括:
依次设置在基板上的遮光层、第一沉积层及上表面平整的第二沉积层;
所述基板包括相邻的第一区域及第二区域,所述遮光层设置在所述第一区域上,所述第一沉积层及所述第二沉积层覆盖所述第一区域及所述第二区域,所述第一区域对应的所述第一沉积层中设置晶体管;
所述第一区域对应的所述第一沉积层上设有阳极,所述第二区域对应的所述第一沉积层上设有辅助阴极,所述阳极与所述辅助阴极上表面的高度差不大于预设值。
2.根据权利要求1所述的阵列基板,其特征在于,所述第一沉积层包括缓冲层及电介质层,所述缓冲层与所述遮光层接触,所述电介质层与所述第二沉积层接触,所述阳极下的电介质层的厚度小于所述辅助阴极下的介质层的厚度,使得所述阳极与所述辅助阴极的上表面的高度差不大于所述预设值。
3.根据权利要求2所述的阵列基板,其特征在于,所述第二沉积层包括钝化层及平坦层,所述钝化层在所述第一沉积层上,所述平坦层在所述钝化层上,其中,所述阳极上的所述钝化层及所述平坦层的厚度,与所述辅助阴极上的所述钝化层及所述平坦层厚度的差不大于所述预设值。
4.根据权利要求2所述的阵列基板,其特征在于,所述晶体管包括依次设置在所述缓冲层上的有源层、栅绝缘层、栅电极及设置在所述电介质层上的源极和漏极。
5.根据权利要求4所述的阵列基板,其特征在于,所述有源层包括源区、漏区及沟道区,所述源极通过所述电介质层上的第一过孔与所述源区搭接,所述漏极通过所述电介质层上的第二过孔与所述漏区搭接,所述源极与所述阳极连接。
6.根据权利要求5所述的阵列基板,其特征在于,所述遮光层上的所述缓冲层及所述电介质层中设有填充所述阳极的第三过孔。
7.一种如权利要求1-6任一项所述的阵列基板的制备方法,其特征在于,所述制备方法包括:
在基板的第一区域上形成遮光层,所述基板包括相邻的第一区域及第二区域;
在所述遮光层上形成第一沉积层,所述第一沉积层覆盖所述第一区域及所述第二区域,所述第一区域对应的所述第一沉积层中设置晶体管;
在所述第一区域对应的所述第一沉积层上形成阳极,在所述第二区域对应的所述第一沉积层上形成辅助阴极,使得所述阳极与所述辅助阴极上表面的高度差不大于预设值;
在所述第一沉积层上形成上表面平整的第二沉积层,所述第二沉积层覆盖所述第一区域及所述第二区域。
8.根据权利要求7所述的阵列基板的制备方法,其特征在于,所述第一沉积层包括缓冲层及电介质层,所述缓冲层与所述遮光层接触,所述电介质层与所述第二沉积层接触,其中,
在所述第一区域对应的所述第一沉积层上形成阳极,在所述第二区域对应的所述第一沉积层上形成辅助阴极时,所述方法包括:
对所述阳极下的所述电介质层进行刻蚀,使得所述阳极与所述辅助阴极上表面的高度差不大于所述预设值。
9.一种显示面板,其特征在于,所述显示面板包括如权利要求1-6任一项所述的阵列基板,所述阵列基板中的阳极与辅助阴极上表面的高度差不大于预设值。
10.一种显示设备,其特征在于,包括如权利要求9所述的显示面板,所述显示面板中的阵列基板中的阳极与辅助阴极上表面的高度差不大于预设值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911136029.1A CN110828697B (zh) | 2019-11-19 | 2019-11-19 | 阵列基板、制备方法、显示面板及显示设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911136029.1A CN110828697B (zh) | 2019-11-19 | 2019-11-19 | 阵列基板、制备方法、显示面板及显示设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110828697A true CN110828697A (zh) | 2020-02-21 |
CN110828697B CN110828697B (zh) | 2022-08-09 |
Family
ID=69556943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911136029.1A Active CN110828697B (zh) | 2019-11-19 | 2019-11-19 | 阵列基板、制备方法、显示面板及显示设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110828697B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110854140A (zh) * | 2019-12-10 | 2020-02-28 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法,显示面板、显示装置 |
CN113036057A (zh) * | 2021-03-04 | 2021-06-25 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070024181A1 (en) * | 2005-07-30 | 2007-02-01 | Sang-Hun Oh | Flat panel display device and method of making the same |
CN109698224A (zh) * | 2019-02-21 | 2019-04-30 | 京东方科技集团股份有限公司 | 显示基板及其制造方法和显示面板 |
-
2019
- 2019-11-19 CN CN201911136029.1A patent/CN110828697B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070024181A1 (en) * | 2005-07-30 | 2007-02-01 | Sang-Hun Oh | Flat panel display device and method of making the same |
CN109698224A (zh) * | 2019-02-21 | 2019-04-30 | 京东方科技集团股份有限公司 | 显示基板及其制造方法和显示面板 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110854140A (zh) * | 2019-12-10 | 2020-02-28 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法,显示面板、显示装置 |
CN110854140B (zh) * | 2019-12-10 | 2022-06-03 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法,显示面板、显示装置 |
CN113036057A (zh) * | 2021-03-04 | 2021-06-25 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN110828697B (zh) | 2022-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109360900B (zh) | 一种显示面板及其制作方法 | |
US9748318B2 (en) | Auxiliary lines reducing resistance in a cathode of an organic light emitting display device | |
EP3242325B1 (en) | Display substrate, manufacturing method thereof and display panel | |
US9722005B2 (en) | Light-emitting device, array substrate, display device and manufacturing method of light-emitting device | |
US8941142B2 (en) | Organic light-emitting display device and method of manufacturing the same | |
US20230263010A1 (en) | Display panel and method of manufacturing same | |
CN104733495B (zh) | 有机发光二极管显示设备及其制造方法 | |
KR102178471B1 (ko) | 대면적 투명 유기발광 다이오드 표시장치 | |
CN111146215B (zh) | 一种阵列基板、其制作方法及显示装置 | |
WO2020253336A1 (zh) | 显示基板及其制造方法、有机发光二极管显示装置 | |
CN107845662B (zh) | 一种彩膜基板及其制作方法和显示装置 | |
CN110556406A (zh) | 一种oled显示面板及其制备方法 | |
CN110752244A (zh) | 阵列基板、显示面板及阵列基板的制作方法 | |
CN110828697B (zh) | 阵列基板、制备方法、显示面板及显示设备 | |
US10943964B2 (en) | Display substrate and manufacturing method thereof, and display apparatus | |
WO2021057066A1 (zh) | 显示基板、显示面板及显示装置 | |
CN106158739B (zh) | 显示器的阵列基板及其制造方法 | |
KR20160017339A (ko) | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 | |
CN108091677A (zh) | 阵列基板、显示装置以及阵列基板的制造方法 | |
CN108231846B (zh) | 一种显示基板及其制备方法、显示装置 | |
US20230345776A1 (en) | Display panel, display device and method for manufacturing display pane | |
WO2023246810A1 (zh) | 显示面板、显示装置及显示面板的制作方法 | |
CN110767539B (zh) | 一种显示基板及其制作方法、显示装置 | |
CN111223890B (zh) | 显示面板及其制备方法与显示装置 | |
CN112952023A (zh) | 显示基板及其制备方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |