CN110752244A - 阵列基板、显示面板及阵列基板的制作方法 - Google Patents
阵列基板、显示面板及阵列基板的制作方法 Download PDFInfo
- Publication number
- CN110752244A CN110752244A CN201911056663.4A CN201911056663A CN110752244A CN 110752244 A CN110752244 A CN 110752244A CN 201911056663 A CN201911056663 A CN 201911056663A CN 110752244 A CN110752244 A CN 110752244A
- Authority
- CN
- China
- Prior art keywords
- pixel defining
- defining layer
- substrate
- layer
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Abstract
本发明实施例公开了一种阵列基板、显示面板及阵列基板的制作方法，该阵列基板包括：衬底，衬底包括多个开口区和围绕开口区的非开口区；位于衬底上的多个彼此间隔的第一电极，第一电极在衬底上的垂直投影位于开口区内；位于衬底的非开口区内的第一像素定义层和第二像素定义层，第一像素定义层位于第二像素定义层和衬底之间，第一像素定义层在衬底上的垂直投影位于第二像素定义层在衬底上的垂直投影之内；位于在第一电极上的多个发光功能层，相邻两个开口区对应的至少一个发光功能层被第一像素定义层隔断；位于在发光功能层上的第二电极，以降低阵列基板因内部产生横向电流而发生信号串扰现象的几率。
Description
技术领域
本发明涉及有机发光显示技术，尤其涉及一种阵列基板、显示面板及阵列基板的制作方法。
背景技术
有机发光显示(Organic light Emitting Display),由于其具有不需背光源、对比度高、厚度薄、视角广、反应速度快等技术优点，已经成为显示行业发展的重点方向之一。
由于现有的有机发光显示面板的阵列基板中构成发光单元的各膜层结构布设不合理，使得有机发光显示面板在进行图像显示时，其内部容易产生横向电流。在该横向电流的作用下，相邻的发光单元会发生信号串扰现象。当某一发光单元正常发光时，位于其周围的本应不发光的发光单元也会在横向电流的影响下发光，引起显示不良。
发明内容
本发明提供一种阵列基板、显示面板及阵列基板的制作方法，以实现降低阵列基板因内部产生横向电流而发生信号串扰现象的几率，确保包括该阵列基板的有机发光显示面板能够正常进行图像显示的目的。
第一方面，本发明实施例提供了一种阵列基板，包括：
衬底，所述衬底包括多个开口区和围绕所述开口区的非开口区；
位于所述衬底上的多个彼此间隔的第一电极，所述第一电极在所述衬底上的垂直投影位于所述开口区内；
位于所述衬底的所述非开口区内的第一像素定义层和第二像素定义层，所述第一像素定义层位于所述第二像素定义层和所述衬底之间，所述第一像素定义层在所述衬底上的垂直投影位于所述第二像素定义层在所述衬底上的垂直投影之内；
位于在所述第一电极上的多个发光功能层，相邻两个所述开口区对应的至少一个所述发光功能层被所述第一像素定义层隔断；
位于在所述发光功能层上的第二电极。
第二方面，本发明实施例还提供了一种显示面板，包括本发明实施例提供的任一项所述的阵列基板。
第三方面，本发明实施例还提供了一种阵列基板的制作方法，所述阵列基板的制作方法用于制作本发明实施例提供的任意一种所述的阵列基板；
所述阵列基板的制作方法包括：
提供衬底，所述衬底包括多个开口区和围绕所述开口区的非开口区；
在所述衬底上形成多个彼此间隔的第一电极，所述第一电极在所述衬底上的垂直投影位于所述开口区内；
在所述衬底的所述非开口区内形成第一像素定义层和第二像素定义层，所述第一像素定义层位于所述第二像素定义层和所述衬底之间，所述第一像素定义层在所述衬底上的垂直投影位于所述第二像素定义层在所述衬底上的垂直投影之内；
在所述第一电极上的形成多个发光功能层，相邻两个所述开口区对应的至少一个所述发光功能层被所述第一像素定义层隔断；
在所述发光功能层上形成第二电极。
本发明实施例通过设置位于衬底的非开口区内的第一像素定义层和第二像素定义层，第一像素定义层位于第二像素定义层和衬底之间，第一像素定义层在衬底上的垂直投影位于第二像素定义层在衬底上的垂直投影之内；位于在第一电极上的多个发光功能层，相邻两个开口区对应的至少一个发光功能层被第一像素定义层隔断，解决了现有的有机发光显示面板的阵列基板中，因其内部产生横向电流而发生信号串扰现象，致使有机发光显示面板不能正常显示的问题，实现了降低包括该阵列基板的有机发光显示面板内部产生横向电流的几率，确保包括该阵列基板的有机发光显示面板能够正常进行图像显示的目的。
附图说明
图1为现有的一种阵列基板的结构示意图；
图2为本发明实施例提供的一种阵列基板的俯视结构示意图；
图3为沿图2中C1-C2的剖面结构示意图；
图4为本发明实施例提供的另一种阵列基板的结构示意图；图5为本发明实施例提供的一种显示面板的结构示意图；
图6为本发明实施例提供的一种阵列基板的制作方法的流程图。
图7-图9为制作本发明实施例提供的阵列基板的过程中处于不同阶段该阵列基板的结构示意图；
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1为现有的一种阵列基板的结构示意图。参见图1，该阵列基板包括衬底010。衬底010划分为多个开口区032以及非开口区031，开口区032与非开口区031间隔设置。
在非开口区031内包括形成于衬底010上的薄膜晶体管(图1中未示出)，以及形成于薄膜晶体管背离衬底010一侧的像素定义层027。在开口区032内包括多个发光单元033。发光单元033包括阳极011、阴极012、形成阳极011和阴极012之间的发光功能层。示例性地，此处该发光功能层包括发光层013，以及形成于阳极011和发光层013之间的第一辅助功能层014。其中，对应于不同发光单元033的阳极011和发光层013均分立设置，即对应于不同发光单元033的阳极011彼此间隔第一设定距离d1，对应于不同发光单元033的发光层013彼此间隔第二设定距离d2。但是对应于不同发光单元033的第一辅助功能层彼此直接连接，形成一个整面结构的膜层。发光单元033中阳极011与薄膜晶体管电连接。
该阵列基板还包括若干数据线和扫描线(图1中未示出)。在图1中，示例性地包括两个完整的发光单元033，分别为第一发光单元A和第二发光单元B。在进行图像显示时，假设某一时刻仅需第一发光单元A发光，第二发光单元B不发光。理想的工作过程是，驱动电路(图1中未示出)分别向数据线以及扫描线提供驱动信号，控制与第一发光单元A对应的薄膜晶体管开启，使得第一发光单元A的阳极011可以接收到由数据线提供的驱动信号，进而使得与第一发光单元A对应的发光层013受激发光。此时驱动电路向扫描线提供驱动信号，控制与第二发光单元B对应的薄膜晶体管关闭，与第二发光单元B对应的阳极011不能接收到由数据线提供的驱动信号。与第二发光单元B对应的发光层013不发光。但是实际工作过程是，在第一发光单元A发光的同时，虽然与第二发光单元B对应的薄膜晶体管关闭，但是由于位于阳极011和发光层013之间的第一辅助功能层014为一个整面结构，其内部会产生沿衬底010延伸方向流动的电流，即横向电流(图1中单向箭头方向表示横向电流流动方向)。在该横向电流的作用下，位于第一发光单元A周围的发光单元(如第二发光单元B)的发光层013也会受激发光，致使各发光单元发生信号串扰现象，该阵列基板不能正常显示。
有鉴于此，本申请提供一种阵列基板以解决上述问题。图2为本发明实施例提供的一种阵列基板的俯视结构示意图，图3为沿图2中C1-C2的剖面结构示意图。参见图2和图3，该阵列基板包括：衬底10，衬底10包括多个开口区32和围绕开口区32的非开口区31；位于衬底10上的多个彼此间隔的第一电极11，第一电极11在衬底10上的垂直投影位于开口区32内；位于衬底10的非开口区31内的第一像素定义层271和第二像素定义层272，第一像素定义层271位于第二像素定义层272和衬底10之间，第一像素定义层271在衬底10上的垂直投影位于第二像素定义层272在衬底10上的垂直投影之内；位于在第一电极11上的多个发光功能层12，相邻两个开口区32对应的至少一个发光功能层12被第一像素定义层271隔断；位于在发光功能层12上的第二电极13。
继续参见图3，上述技术方案通过在衬底10的非开口区31内设置第一像素定义层271和第二像素定义层272，并且设置第一像素定义层271位于第二像素定义层272和衬底10之间，第一像素定义层271在衬底10上的垂直投影位于第二像素定义层272在衬底10上的垂直投影之内，这样一方面在临近开口区32的位置，第一像素定义层271内缩于第二像素定义层272之内，使得第一像素定义层271和第二像素定义层272共同形成“屋檐”形结构，该“屋檐”会遮挡第一电极11靠近第一像素定义层271的区域D，在后续形成多个发光功能层12时，至少部分发光功能层12由于“屋檐”遮挡的作用，无法沉积于第一电极11靠近第一像素定义层271的区域D上；另一方面，由于第二像素定义层272背离衬底10的表面相对于第一电极11具有足够大的段差，在后续形成多个发光功能层12时，至少部分发光功能层12由于该段差的作用，其形成在第二像素定义层272上的部分和形成在第一电极11上的部分会在第二像素定义层272靠近开口区32的边缘处断裂。在这两方面的共同作用下，使得至少部分发光功能层12不再是一个整面结构的膜层，而是一个个分立的块状膜层，并且每一个块状膜层仅对应一个第一电极11。
这样在进行图像显示时，由于至少部分发光功能层12被隔断为一个个分立的块状膜层，并且每一个块状膜层仅对应一个第一电极11。不同的块状膜层之间无法传送横向电流，其可以降低在进行图像显示时，产生横向电流的几率，进而降低其周边的发光单元出现信号串扰的几率。
因此，本发明实施例通过位于衬底10的非开口区31内的第一像素定义层271和第二像素定义层272，第一像素定义层271位于第二像素定义层272和衬底10之间，第一像素定义层271在衬底10上的垂直投影位于第二像素定义层272在衬底10上的垂直投影之内；位于在第一电极11上的多个发光功能层12，相邻两个开口区32对应的至少一个发光功能层12被第一像素定义层271隔断，解决了现有的有机发光显示面板的阵列基板中，因其内部产生横向电流而发生信号串扰现象，致使有机发光显示面板不能正常显示的问题，实现了降低包括该阵列基板的有机发光显示面板内部产生横向电流的几率，确保包括该阵列基板的有机发光显示面板能够正常进行图像显示的目的。
可选地，该阵列基板还包括位于衬底10和第一电极11之间的驱动电路层。驱动电路层包括多个驱动电路。驱动电路与与其对应的第一电极11电连接。在上述技术方案中，可选地，第一电极11为阳极，第二电极13为阴极；或者，第一电极11为阴极，第二电极13为阳极。
在上述技术方案中，可选地，被隔断的发光功能层12具体可以为空穴注入层、空穴传输层、电子传输层和电子注入层中的至少一种。需要说明的是，在实际制作时，通常选用低电阻率的材料制作空穴注入层和空穴传输层，而电子传输层和电子注入层的制作材料的电阻率高于空穴注入层和空穴传输层的材料的电阻率。本领域技术人员可以理解，电阻率越低，其电阻越小，其横向电流越大。因此，在上述技术方案的基础上，可选地，位于相邻两个开口区32内，且被第一像素定义层271隔断的发光功能层12包括空穴注入层；或者，位于相邻两个开口区32内，且被第一像素定义层271隔断的发光功能层12包括空穴注入层和空穴传输层。这样设置可以有效切断横向电流，进而达到降低包括该阵列基板的有机发光显示面板内部产生横向电流的几率，确保包括该阵列基板的有机发光显示面板能够正常进行图像显示的目的。
需要说明的是，继续参见图3，该阵列基板还包括发光层14。为了实现彩色显示，通常发光层也为块状结构，每一个块状的发光层14仅对应一个第一电极11。块状的发光层14的形成主要依赖于掩模版，以形成具有不同发光颜色的发光层14。
需要说明的是，当第一电极11为阳极，第二电极13为阴极时，可选地，第一像素定义层271的厚度大于或等于10nm，且小于或等于60nm。其中，设置第一像素定义层271的厚度大于或等于10nm可以确保被第一像素定义层271隔断的发光功能层12包括空穴注入层。而设置第一像素定义层271的厚度小于或等于60nm可以确保被第一像素定义层272隔断的发光功能层12包括空穴注入层和空穴传输层。
另外，由于在进行图像显示时，仅控制第一电极11是否输入驱动信号就足以，并不需要分别向不同的发光单元(发光单元包括互相对应的第一电极11、发光功能层12、发光层14、第二电极13)的第二电极13传输不同的驱动信号。因此，通常将第二电极13制作成整面的结构。
继续参见图3，通过设置第一像素定义层271的厚度小于或等于60nm还可以使得在第二电极13形成之前，形成的最后一层发光功能层12在衬底10上的垂直投影位于非开口区31的部分和在衬底10上的垂直投影位于开口区32的部分之间的段差足够小，以使得第二电极13在第二像素定义层272靠近开口区32的边缘处(即E位置处)连续，以降低包括该阵列基板的有机发光面板第二电极13导电性不佳的风险。
图4为本发明实施例提供的另一种阵列基板的结构示意图。在上述各技术方案的基础上，可选地，参见图4，第二像素定义层272靠近开口区32的侧壁与衬底10所在平面的夹角α为锐角。这样设置可以使得在第二电极13形成之前，形成的最后一层发光功能层12在第二像素定义层272靠近开口区32的边缘处能够平缓过渡，以使得第二电极13在第二像素定义层272靠近开口区32的边缘处(即E位置处)连续，以降低包括该阵列基板的有机发光面板第二电极13导电性不佳的风险。
在上述技术方案的基础上，可选地，第二像素定义层272靠近开口区32的侧壁与衬底10所在平面的夹角α小于45°。这样设置可以进一步使得在第二电极13形成之前，形成的最后一层发光功能层12在第二像素定义层272靠近开口区32的边缘处能够平缓过渡，以使得第二电极13在该处连续，以降低包括该阵列基板的有机发光面板第二电极13导电性不佳的风险。
可选地，在上述各技术方案的基础上，第一像素定义层271和第二像素定义层272的材料选择可以有多种，本申请对此不作限制。可选地，针对于同一蚀刻工艺，第一像素定义层271的材料的被蚀刻速率高于第二像素定义层272的材料的被蚀刻速率。这样设置可以使得只经过一次蚀刻后，就可以实现第一像素定义层271内缩于第二像素定义层272之内，使得第一像素定义层271和第二像素定义层272共同形成“屋檐”形结构(即使得第一像素定义层271在衬底10上的垂直投影位于第二像素定义层272在衬底10上的垂直投影之内)。
相比于先形成整面的第一像素定义层271，对第一像素定义层271进行蚀刻，形成图2或图4所示的第一像素定义层271；然后形成整面的第二像素定义层272，对第二像素定义层272进行蚀刻，形成图2或图4所示的第二像素定义层272的方法，通过设置针对于同一蚀刻工艺，第一像素定义层的材料的被蚀刻速率高于第二像素定义层的材料的被蚀刻速率，可以减少阵列基板的制程数量，提高阵列基板的生产效率。
在上述技术方案中，对第一像素定义层271和第二像素定义层272进行蚀刻可以选用干法刻蚀工艺进行刻蚀，也可以选用湿法刻蚀工艺进行刻蚀。本申请对此不做限制。
可选地，所述第一像素定义层的材料为SiN，所述第二像素定义层的材料为SiO2；或者，所述第一像素定义层的材料为SiO2，所述第二像素定义层的材料为SiN。此时，对第一像素定义层271和第二像素定义层272进行蚀刻可以选用干法刻蚀工艺进行刻蚀。其刻蚀气体可以包括CF4、CHF3、CH2F2、CH3F、C4F8、SF6以及O2中的至少一种。
需要说明的是，在实际中，SiN和SiO2中哪个的被蚀刻速率快，取决于蚀刻条件(例如干刻时所选择的刻蚀气体的成分及含量等)，并非仅依赖于其自身物理化学特性。因此，可以通过选择合适的蚀刻气体达到第一像素定义层271的材料的被蚀刻速率高于第二像素定义层272的材料的被蚀刻速率的要求，有利于实现减少阵列基板的制程数量，提高阵列基板的生产效率的目的。
可选地，还可以设置所述第一像素定义层的材料为a-Si或Al2O3，所述第二像素定义层的材料为SiO2、SiN或SiON。此时，对第一像素定义层271和第二像素定义层272进行蚀刻可以选用湿法刻蚀工艺进行刻蚀。当采用湿法刻蚀时，例如选用弱碱性的蚀刻液时，第一像素定义层271的材料的被蚀刻速率高于第二像素定义层272的材料的被蚀刻速率的要求，有利于实现减少阵列基板的数量，提高阵列基板的生产效率的目的。
本发明实施例还提供一种显示面板。图5为本发明实施例提供的一种显示面板的结构示意图。参见图5，可选地，该显示面板包括本发明实施例提供的阵列基板100。
由于本发明实施例提供的显示面板包括本发明实施例提供的阵列基板，其具有其所包括的阵列基板相同或相应的有益效果，此处不再赘述。
继续参见图5，可选地，该显示面板还包括位于阵列基板100上的封装结构200。该封装结构具体可以为薄膜封装层或者盖板。
本发明实施例还提供一种阵列基板的制作方法。图6为本发明实施例提供的一种阵列基板的制作方法的流程图。该阵列基板的制作方法用于制作本发明实施例提供的任意一种阵列基板。
参见图6，可选地，该阵列基板的制作方法包括：
步骤S1、提供衬底，衬底包括多个开口区和围绕开口区的非开口区。
步骤S2、在衬底上形成多个彼此间隔的第一电极，第一电极在衬底上的垂直投影位于开口区内。
步骤S3、在衬底的非开口区内形成第一像素定义层和第二像素定义层，第一像素定义层位于第二像素定义层和衬底之间，第一像素定义层在衬底上的垂直投影位于第二像素定义层在衬底上的垂直投影之内。
步骤S4、在第一电极上的形成多个发光功能层，相邻两个开口区对应的至少一个发光功能层被第一像素定义层隔断。
步骤S5、在发光功能层上形成第二电极。
由于本发明实施例提供的阵列基板的制作方法用于制作本发明实施例提供的任意一种阵列基板，其具有其所用于制作的阵列基板相同或相应的有益效果，此处不再赘述。
图7-图9为制作本发明实施例提供的阵列基板的过程中处于不同阶段该阵列基板的结构示意图。在上述技术方案的基础上，可选地，步骤S3的具体实现方法包括：
参见图7和图8，在已经形成了第一电极11的衬底10上依次形成第一像素定义271和第二像素定义层272，第一像素定义层271和第二像素定义层272覆盖开口区32和非开口区32，第一像素定义层271的材料的被蚀刻速率高于第二像素定义层272的材料的被蚀刻速率；
参考图9，对第一像素定义层271在开口区32内的部分和第二像素定义层272在开口区32内的部分同时进行蚀刻，直至在第一像素定义层271上形成贯穿第一像素定义层271的第一凹槽，在第二像素定义层272上形成贯穿第二像素定义层272的第二凹槽；第二凹槽在衬底10上的垂直投影位于第一凹槽在衬底10上的垂直投影内，且第一凹槽暴露对应的第一电极11。由于第一像素定义层271的材料的被蚀刻速率高于第二像素定义层272的材料的被蚀刻速率，可以使得经蚀刻后，第一像素定义层271内缩于第二像素定义层272之内，使得第一像素定义层271和第二像素定义层272共同形成“屋檐”形结构(即使得第一像素定义层271在衬底10上的垂直投影位于第二像素定义层272在衬底10上的垂直投影之内)。
在上述技术方案的基础上，可选地，第一像素定义层的材料为SiN，第二像素定义层的材料为SiO2；或者，第一像素定义层的材料为SiO2，第二像素定义层的材料为SiN；
对第一像素定义层在开口区内的部分和第二像素定义层在开口区内的部分同时进行蚀刻，包括：
利用干法刻蚀的方法对第一像素定义层在开口区内的部分和第二像素定义层在开口区内的部分同时进行蚀刻。
进一步地，利用干法刻蚀的方法对第一像素定义层在开口区内的部分和第二像素定义层在开口区内的部分同时进行蚀刻，包括：
利用蚀刻气体对第一像素定义层在开口区内的部分和第二像素定义层在开口区内的部分同时进行蚀刻，蚀刻气体包括CF4、CHF3、CH2F2、CH3F、C4F8、SF6以及O2中的至少一种。
在上述技术方案的基础上，可选地，第一像素定义层的材料为a-Si或Al2O3，第二像素定义层的材料为SiO2、SiN或SiON；
对第一像素定义层在开口区内的部分和第二像素定义层在开口区内的部分同时进行蚀刻，包括：
利用湿法刻蚀的方法对第一像素定义层在开口区内的部分和第二像素定义层在开口区内的部分同时进行蚀刻。
进一步地，利用湿法刻蚀的方法对第一像素定义层在开口区内的部分和第二像素定义层在开口区内的部分同时进行蚀刻，包括：
利用弱碱性的蚀刻液对第一像素定义层在开口区内的部分和第二像素定义层在开口区内的部分同时进行蚀刻。
本发明实施例提供的阵列基板的制作方法，利用第一像素定义层、第二像素定义层材料不同、被刻蚀的速率不同，可以在同一刻蚀工艺中形成第一像素定义层内缩于第二像素定义层之内，使得第一像素定义层和第二像素定义层共同形成“屋檐”形结构。后续形成的多个发光功能层中至少一个发光功能层被第一像素定义层隔断，解决了现有的有机发光显示面板的阵列基板中，因其内部产生横向电流而发生信号串扰现象，致使有机发光显示面板不能正常显示的问题，实现了降低包括该阵列基板的有机发光显示面板内部产生横向电流的几率，确保包括该阵列基板的有机发光显示面板能够正常进行图像显示的目的。并且，第二电极在第二像素定义层靠近开口区32的边缘处连续，以降低包括该阵列基板的有机发光面板第二电极导电性不佳的风险。本发明实施例提供的阵列基板的制作在同一工艺步骤中刻蚀完成第一像素定义层、第二像素定义层，有利于实现减少阵列基板的制程数量，提高阵列基板的生产效率的目的。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (14)
1.一种阵列基板，其特征在于，包括：
衬底，所述衬底包括多个开口区和围绕所述开口区的非开口区；
位于所述衬底上的多个彼此间隔的第一电极，所述第一电极在所述衬底上的垂直投影位于所述开口区内；
位于所述衬底的所述非开口区内的第一像素定义层和第二像素定义层，所述第一像素定义层位于所述第二像素定义层和所述衬底之间，所述第一像素定义层在所述衬底上的垂直投影位于所述第二像素定义层在所述衬底上的垂直投影之内；
位于在所述第一电极上的多个发光功能层，相邻两个所述开口区对应的至少一个所述发光功能层被所述第一像素定义层隔断；
位于在所述发光功能层上的第二电极。
2.根据权利要求1所述的阵列基板，其特征在于，
位于相邻两个所述开口区内，且被所述第一像素定义层隔断的所述发光功能层包括空穴注入层；或者
位于相邻两个所述开口区内，且被所述第一像素定义层隔断的所述发光功能层包括空穴注入层和空穴传输层。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一像素定义层的厚度大于或等于10nm，且小于或等于60nm。
4.根据权利要求1所述的阵列基板，其特征在于，所述第二像素定义层靠近所述开口区的侧壁与所述衬底所在平面的夹角为锐角。
5.根据权利要求4所述的阵列基板，其特征在于，所述第二像素定义层靠近所述开口区的侧壁与所述衬底所在平面的夹角小于45°。
6.根据权利要求1所述的阵列基板，其特征在于，
针对于同一蚀刻工艺，所述第一像素定义层的材料的被蚀刻速率高于所述第二像素定义层的材料的被蚀刻速率。
7.根据权利要求6所述的阵列基板，其特征在于，
所述第一像素定义层的材料为SiN，所述第二像素定义层的材料为SiO2；或者，
所述第一像素定义层的材料为SiO2，所述第二像素定义层的材料为SiN；或者，
所述第一像素定义层的材料为a-Si或Al2O3，所述第二像素定义层的材料为SiO2、SiN或SiON。
8.一种显示面板，其特征在于，包括权利要求1-7任一项所述的阵列基板。
9.一种阵列基板的制作方法，其特征在于，所述阵列基板的制作方法用于制作权利要求1-7任一项所述的阵列基板；
所述阵列基板的制作方法包括：
提供衬底，所述衬底包括多个开口区和围绕所述开口区的非开口区；
在所述衬底上形成多个彼此间隔的第一电极，所述第一电极在所述衬底上的垂直投影位于所述开口区内；
在所述衬底的所述非开口区内形成第一像素定义层和第二像素定义层，所述第一像素定义层位于所述第二像素定义层和所述衬底之间，所述第一像素定义层在所述衬底上的垂直投影位于所述第二像素定义层在所述衬底上的垂直投影之内；
在所述第一电极上的形成多个发光功能层，相邻两个所述开口区对应的至少一个所述发光功能层被所述第一像素定义层隔断；
在所述发光功能层上形成第二电极。
10.根据权利要求9所述的阵列基板的制作方法，其特征在于，
所述在所述衬底的所述非开口区内形成第一像素定义层和第二像素定义层，包括：
在所述衬底上形成第一像素定义层和第二像素定义层，所述第一像素定义层和所述第二像素定义层覆盖所述开口区和所述非开口区，所述第一像素定义层的材料的被蚀刻速率高于所述第二像素定义层的材料的被蚀刻速率；
对所述第一像素定义层在所述开口区内的部分和所述第二像素定义层在所述开口区内的部分同时进行蚀刻，直至在所述第一像素定义层上形成贯穿所述第一像素定义层的第一凹槽，在所述第二像素定义层上形成贯穿所述第二像素定义层的第二凹槽；所述第二凹槽在所述衬底上的垂直投影位于所述第一凹槽在所述衬底上的垂直投影内，且所述第一凹槽暴露对应的所述第一电极。
11.根据权利要求10所述的阵列基板的制作方法，其特征在于，
所述第一像素定义层的材料为SiN，所述第二像素定义层的材料为SiO2；或者，所述第一像素定义层的材料为SiO2，所述第二像素定义层的材料为SiN；
所述对所述第一像素定义层在所述开口区内的部分和所述第二像素定义层在所述开口区内的部分同时进行蚀刻，包括：
利用干法刻蚀的方法对所述第一像素定义层在所述开口区内的部分和所述第二像素定义层在所述开口区内的部分同时进行蚀刻。
12.根据权利要求11所述的阵列基板的制作方法，其特征在于，
所述利用干法刻蚀的方法对所述第一像素定义层在所述开口区内的部分和所述第二像素定义层在所述开口区内的部分同时进行蚀刻，包括：
利用蚀刻气体对所述第一像素定义层在所述开口区内的部分和所述第二像素定义层在所述开口区内的部分同时进行蚀刻，蚀刻气体包括CF4、CHF3、CH2F2、CH3F、C4F8、SF6以及O2中的至少一种。
13.根据权利要求10所述的阵列基板的制作方法，其特征在于，
所述第一像素定义层的材料为a-Si或Al2O3，所述第二像素定义层的材料为SiO2、SiN或SiON；
所述对所述第一像素定义层在所述开口区内的部分和所述第二像素定义层在所述开口区内的部分同时进行蚀刻，包括：
利用湿法刻蚀的方法对所述第一像素定义层在所述开口区内的部分和所述第二像素定义层在所述开口区内的部分同时进行蚀刻。
14.根据权利要求13所述的阵列基板的制作方法，其特征在于，
所述利用湿法刻蚀的方法对所述第一像素定义层在所述开口区内的部分和所述第二像素定义层在所述开口区内的部分同时进行蚀刻，包括：
利用弱碱性的蚀刻液对所述第一像素定义层在所述开口区内的部分和所述第二像素定义层在所述开口区内的部分同时进行蚀刻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911056663.4A CN110752244A (zh) | 2019-10-31 | 2019-10-31 | 阵列基板、显示面板及阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911056663.4A CN110752244A (zh) | 2019-10-31 | 2019-10-31 | 阵列基板、显示面板及阵列基板的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110752244A true CN110752244A (zh) | 2020-02-04 |
Family
ID=69281689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911056663.4A Pending CN110752244A (zh) | 2019-10-31 | 2019-10-31 | 阵列基板、显示面板及阵列基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110752244A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111599849A (zh) * | 2020-05-29 | 2020-08-28 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
| CN111627970A (zh) * | 2020-06-05 | 2020-09-04 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN111897451A (zh) * | 2020-07-21 | 2020-11-06 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板及电子设备 |
| CN112490125A (zh) * | 2020-11-30 | 2021-03-12 | 安徽熙泰智能科技有限公司 | 一种微显示器件及其像素定义层的制程方法 |
| CN112542503A (zh) * | 2020-12-04 | 2021-03-23 | 安徽熙泰智能科技有限公司 | 一种硅基Micro OLED微显示器件像素定义层角度改善方法 |
| CN113345941A (zh) * | 2021-05-21 | 2021-09-03 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法、显示装置 |
| WO2021254058A1 (zh) * | 2020-06-19 | 2021-12-23 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| WO2024000489A1 (zh) * | 2022-06-30 | 2024-01-04 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106920828A (zh) * | 2017-03-29 | 2017-07-04 | 京东方科技集团股份有限公司 | 一种有机电致发光显示面板及制备方法 |
| CN109860239A (zh) * | 2018-12-13 | 2019-06-07 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制作方法、显示装置 |
| CN110164907A (zh) * | 2018-03-15 | 2019-08-23 | 上海视涯信息科技有限公司 | 一种微型有机发光显示装置及其形成方法 |
| CN110164906A (zh) * | 2018-03-15 | 2019-08-23 | 上海视涯信息科技有限公司 | 一种微型有机发光显示装置及其形成方法 |
-
2019
- 2019-10-31 CN CN201911056663.4A patent/CN110752244A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106920828A (zh) * | 2017-03-29 | 2017-07-04 | 京东方科技集团股份有限公司 | 一种有机电致发光显示面板及制备方法 |
| CN110164907A (zh) * | 2018-03-15 | 2019-08-23 | 上海视涯信息科技有限公司 | 一种微型有机发光显示装置及其形成方法 |
| CN110164906A (zh) * | 2018-03-15 | 2019-08-23 | 上海视涯信息科技有限公司 | 一种微型有机发光显示装置及其形成方法 |
| CN109860239A (zh) * | 2018-12-13 | 2019-06-07 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制作方法、显示装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111599849A (zh) * | 2020-05-29 | 2020-08-28 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
| WO2021238507A1 (zh) * | 2020-05-29 | 2021-12-02 | 京东方科技集团股份有限公司 | 显示基板、显示面板及显示装置 |
| CN111627970A (zh) * | 2020-06-05 | 2020-09-04 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| WO2021254058A1 (zh) * | 2020-06-19 | 2021-12-23 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN111897451A (zh) * | 2020-07-21 | 2020-11-06 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板及电子设备 |
| US11844261B2 (en) | 2020-07-21 | 2023-12-12 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | OLED display panel and electronic device |
| CN112490125A (zh) * | 2020-11-30 | 2021-03-12 | 安徽熙泰智能科技有限公司 | 一种微显示器件及其像素定义层的制程方法 |
| CN112542503A (zh) * | 2020-12-04 | 2021-03-23 | 安徽熙泰智能科技有限公司 | 一种硅基Micro OLED微显示器件像素定义层角度改善方法 |
| CN113345941A (zh) * | 2021-05-21 | 2021-09-03 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法、显示装置 |
| WO2024000489A1 (zh) * | 2022-06-30 | 2024-01-04 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110752244A (zh) | 阵列基板、显示面板及阵列基板的制作方法 | |
| US11716877B2 (en) | Organic light-emitting display device and method of manufacturing the same | |
| US9748318B2 (en) | Auxiliary lines reducing resistance in a cathode of an organic light emitting display device | |
| CN109346505B (zh) | 一种有机发光显示面板、其制备方法及显示装置 | |
| KR100474906B1 (ko) | 액티브 매트릭스 유기 전계 발광 소자 | |
| WO2021254033A1 (zh) | 柔性显示基板及其制备方法、显示装置 | |
| US20200135838A1 (en) | Organic light-emitting display device | |
| TWI624096B (zh) | 有機發光顯示裝置及其製造方法 | |
| CN104952905A (zh) | 有机发光显示面板及其制备方法、显示装置 | |
| CN102299167A (zh) | 有机发光装置及其制造方法 | |
| US10916727B2 (en) | OLED substrate and packaging method and display apparatus thereof | |
| WO2017031940A1 (zh) | 一种阵列基板、其制作方法及显示装置 | |
| US20230209974A1 (en) | Manufacturing method for display panel, display panel, and display device | |
| CN110890409B (zh) | 显示装置及其oled面板、oled面板的制作方法 | |
| WO2021190161A1 (zh) | 显示装置、显示面板及其制造方法 | |
| JP4706401B2 (ja) | Ｅｌ素子及びその製造方法 | |
| KR102624878B1 (ko) | 유기발광 표시장치 및 그 제조방법 | |
| US20240114728A1 (en) | Organic light-emitting diode display substrate and manufacturing method thereof, and display panel | |
| CN107464832A (zh) | 有机发光显示面板及制备方法、有机发光显示装置 | |
| JP2006146135A (ja) | 平板表示装置および有機電界発光表示装置 | |
| KR101202547B1 (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| CN113178524B (zh) | 显示面板及显示面板制作方法、显示装置 | |
| KR20200076278A (ko) | 유기 발광 표시 장치 | |
| JP2015143375A (ja) | メタルマスクおよびその製造方法、ならびに表示装置の製造方法 | |
| WO2023019603A1 (zh) | 显示面板、显示面板的制作方法以及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200204 |