CN103236419A - 阵列基板的制备方法、阵列基板以及显示装置 - Google Patents

阵列基板的制备方法、阵列基板以及显示装置 Download PDF

Info

Publication number
CN103236419A
CN103236419A CN2013101508261A CN201310150826A CN103236419A CN 103236419 A CN103236419 A CN 103236419A CN 2013101508261 A CN2013101508261 A CN 2013101508261A CN 201310150826 A CN201310150826 A CN 201310150826A CN 103236419 A CN103236419 A CN 103236419A
Authority
CN
China
Prior art keywords
photoresist
sub
grid line
grid
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101508261A
Other languages
English (en)
Other versions
CN103236419B (zh
Inventor
秦纬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310150826.1A priority Critical patent/CN103236419B/zh
Priority to PCT/CN2013/081018 priority patent/WO2014173039A1/zh
Priority to US14/350,892 priority patent/US9263480B2/en
Publication of CN103236419A publication Critical patent/CN103236419A/zh
Application granted granted Critical
Publication of CN103236419B publication Critical patent/CN103236419B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种阵列基板的制备方法、阵列基板以及显示装置，涉及液晶显示技术领域，减少了制备阵列基板所需要的构图工艺次数，从而能够有效降低生产成本，提高良品率。本发明实施例的阵列基板，包括基板、平板电极、栅极、栅线、栅绝缘薄膜、半导体硅岛区域、源极、漏极、数据线、狭缝电极，基板上还设置有栅线引线孔以及数据线引线孔，栅极以及栅线中包括金属材料和第一透明导电材料；狭缝电极与漏极直接相连；通过栅线引线孔，第二透明导电材料与栅线相连接；通过数据线引线孔，第二透明导电材料与数据线相连接。

Description

阵列基板的制备方法、阵列基板以及显示装置
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种阵列基板的制备方法、阵列基板以及显示装置。
背景技术
随着光电显示技术的日益成熟，平板显示设备的应用领域越来越广泛。其中，TFT-LCD(英文：Liquid Crystal Display，中文：液晶显示器)基于其寿命长、光效高、低辐射、低功耗的特点，逐渐取代了传统射线管显示设备而成为了近年来显示设备产品主流的研究方向。
TFT-LCD由阵列基板与彩膜基板通过对盒工艺形成，阵列基板与彩膜基板之间滴注有液晶。通常情况下，阵列基板上包括基板，基板上设置有栅金属薄膜、栅绝缘薄膜、半导体薄膜、源漏金属薄膜和透明导电薄膜等。为保证阵列基板中结构单元的绝缘性，栅金属薄膜与透明导电薄膜、源漏金属薄膜与透明导电薄膜之间通常需要设置有绝缘层。其中，栅金属薄膜用于形成栅极以及栅线，源漏金属薄膜用于形成源极、漏极以及数据线，透明导电薄膜用于形成公共电极或像素电极等。
在现有技术中，漏极通常是通过过孔与像素电极相连接。此外，阵列基板上还需要设置有栅线引线孔以及数据线引线孔，其中，栅线引线孔需要穿过栅金属薄膜之上的多层而延伸至栅金属薄膜，用于栅线与外部信号输入设备的连接，为栅线提供电信号；而数据线引线孔穿过源漏金属薄膜之上的多层而延伸至源漏金属薄膜，用于数据线与外部信号输入设备的连接，为数据线提供电信号。
以现有技术中ADS（英文：ADvanced Super Dimension Switch，中文：高级超维场转换技术）边缘场开关技术模式的阵列基板为例，该阵列基板的制备方法至少需要五次构图工艺：第一次构图工艺形成包括平板电极图形的第一透明导电薄膜，第二次构图工艺形成包括栅极以及栅线图形的栅金属薄膜，第三次构图工艺形成包括源极、漏极、数据线、半导体硅岛区域图形的半导体薄膜以及源漏金属薄膜，第四次构图工艺形成包括用于漏极与狭缝电极电连接的过孔、栅线引线孔、数据线引线孔的绝缘层，第五次构图工艺形成包括狭缝电极的第二透明导电薄膜。
发明人发现现有技术中至少存在如下问题：在现有技术阵列基板的制备方法过程中，由于构图工艺次数较多，造成了制备阵列基板的生产周期较长，制作成本较高，良品率较低。
发明内容
本发明的实施例提供了一种阵列基板的制备方法、阵列基板以及显示装置，减少了制备阵列基板所需要的构图工艺次数，从而能够有效降低生产成本，提高良品率。
为解决上述技术问题，本发明的实施例采用如下技术方案：
一种阵列基板的制备方法，包括：
依次形成第一透明导电薄膜和栅金属薄膜，形成第一光刻胶，通过构图工艺形成包括栅极、栅线、平板电极的图形，并保留栅线引线孔对应位置的第一光刻胶；
依次形成包括栅绝缘薄膜、半导体薄膜和源漏金属薄膜；
去除栅线引线孔对应位置处的第一光刻胶，同时将形成在栅线引线孔对应位置处第一光刻胶上的栅绝缘薄膜、半导体薄膜和源漏金属薄膜一并去除；
形成第二光刻胶，通过构图工艺形成包括源极、漏极、数据线以及半导体硅岛区域的图形；
形成第二透明导电薄膜，形成第三光刻胶，通过构图工艺形成包括狭缝电极的图形。
进一步的，所述形成第二透明导电薄膜，形成第三光刻胶，通过构图工艺形成包括狭缝电极的图形的步骤中包括：形成包括狭缝电极的图形，并保留狭缝电极、栅线引线孔、数据线引线孔对应位置处的第三光刻胶；
在所述形成第二透明导电薄膜，形成第三光刻胶，通过构图工艺形成包括狭缝电极的图形的步骤后，所述制备方法还包括：
形成钝化层；
去除狭缝电极、栅线引线孔、数据线引线孔对应位置处的第三光刻胶，同时将形成在狭缝电极、栅线引线孔、数据线引线孔对应位置处第三光刻胶上的钝化层一并去除，形成包括栅线引线孔、数据线引线孔的图形。
进一步的，所述形成第一光刻胶，通过构图工艺形成包括栅极、栅线、平板电极的图形，并保留栅线引线孔对应位置的第一光刻胶的步骤具体包括：
形成第一光刻胶；
通过构图工艺在栅极、栅线对应位置处形成第一子光刻胶，在平板电极对应位置处形成第二子光刻胶，在栅线引线孔对应位置处形成第三子光刻胶；且所述第三子光刻胶的厚度大于所述第一子光刻胶的厚度，所述第一子光刻胶的厚度大于所述第二子光刻胶的厚度；
去除全部的第二子光刻胶，去除部分厚度的第一子光刻胶以及部分厚度的第三子光刻胶；
形成包括平板电极的图形；
去除剩余的第一子光刻胶，再去除部分厚度的第三子光刻胶；
形成包括栅线、栅极的图形；
保留剩余的第三子光刻胶。
优选的，所述第一子光刻胶的厚度为1-4微米，所述第二子光刻胶的厚度为0.5-2微米，所述第三子光刻胶的厚度为2-6微米。
进一步的，所述形成第二光刻胶，通过构图工艺形成包括源极、漏极、数据线以及半导体硅岛区域的图形的步骤具体包括：
形成第二光刻胶；
通过构图工艺在半导体硅岛区域对应位置处形成第四子光刻胶，在源极、漏极、数据线、栅线引线孔以及数据线引线孔对应位置处形成第五子光刻胶；且所述第五子光刻胶的厚度大于所述第四子光刻胶的厚度；
去除全部的第四子光刻胶，去除部分厚度的第五子光刻胶；
形成包括源极、漏极、数据线以及半导体硅岛区域的图形；
去除剩余的第五子光刻胶。
优选的，所述第四子光刻胶的厚度为0.5-1微米，所述第五子光刻胶的厚度为1-2微米。
另一方面，本发明的实施例还提供了一种阵列基板，包括基板、平板电极、栅极、栅线、栅绝缘薄膜、半导体硅岛区域、源极、漏极、数据线、狭缝电极，所述基板上还设置有栅线引线孔以及数据线引线孔，
所述栅极以及所述栅线中包括金属材料和第一透明导电材料；
所述狭缝电极与所述漏极直接相连；
通过所述栅线引线孔，第二透明导电材料与所述栅线相连接；通过所述数据线引线孔，第二透明导电材料与所述数据线相连接。
进一步的，所述源极、所述漏极、所述数据线以及所述半导体硅岛区域具有绝缘保护结构。
再一方面，本发明的实施例还提供了一种显示装置，包括上述的阵列基板。
本发明实施例阵列基板的制备方法、阵列基板以及显示装置，栅金属薄膜直接设置在第一透明导电薄膜上，从而通过一次构图工艺完成包括栅极、栅线、平板电极的图形；第二透明导电薄膜直接设置在源漏金属薄膜上，使得狭缝电极直接与漏极相连接而不需要再设置过孔；而且，在制备过程中形成栅线引线孔以及数据线引线孔，而不需要单独通过构图工艺形成。本发明实施例的阵列基板的制备方法、阵列基板以及显示装置，其构图工艺减少为三次，从而能够有效降低成本，提高良品率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例阵列基板的平面示意图；
图2为图1中F-F向、G-G向和H-H向的第五状态剖视图；
图3为本发明实施例提供的阵列基板制备方法的流程示意图；
图4为本发明实施例提供的阵列基板第一次构图工艺后的平面示意图；
图5为图4所示A-A向和B-B向的第一状态剖视图；
图6为图4所示A-A向和B-B向的第二状态剖视图；
图7为图4所示A-A向和B-B向的第三状态剖视图；
图8为图4所示A-A向和B-B向的第四状态剖视图；
图9为图4所示A-A向和B-B向的第五状态剖视图；
图10为图4所示A-A向和B-B向的第六状态剖视图；
图11为图4所示A-A向和B-B向的第七状态剖视图；
图12为图4所示A-A向和B-B向的第八状态剖视图；
图13为本发明实施例提供的阵列基板第二次构图工艺后的平面示意图；
图14为图13所示C-C向、D-D向和E-E向的第一状态剖视图；
图15为图13所示C-C向、D-D向和E-E向的第二状态剖视图；
图16为图13所示C-C向、D-D向和E-E向的第三状态剖视图；
图17为图13所示C-C向、D-D向和E-E向的第四状态剖视图；
图18为图13所示C-C向、D-D向和E-E向的第五状态剖视图；
图19为图1所示F-F向、G-G向和H-H向的第一状态剖视图；
图20为图1所示F-F向、G-G向和H-H向的第二状态剖视图；
图21为图1所示F-F向、G-G向和H-H向的第三状态剖视图；
图22为图1所示F-F向、G-G向和H-H向的第四状态剖视图。
附图标记说明:
1—基板；
2—第一透明导电薄膜；
21—平板电极；
3—栅金属薄膜；
31—栅线；
32—栅极；
41—第一子光刻胶；
42—第二子光刻胶；
43—第三子光刻胶；
5—栅绝缘薄膜；
6—非晶硅半导体薄膜；
61—半导体硅岛区域；
7—掺杂层；
8—源漏金属薄膜；
81—源极；
82—漏极；
83—数据线；
91—第四子光刻胶；
92—第五子光刻胶；
10—第二透明导电薄膜；
101—狭缝电极；
11—第三光刻胶；
12—钝化层；
13—栅线引线孔；
14—数据线引线孔。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
以下通过具体的实施例对本发明实施例提供的阵列基板以及阵列基板的制作方法进行详细说明。
结合图1和图2所示，图1为本发明实施例提供的一种阵列基板的平面示意图，图2为图1中F-F向、G-G向和H-H向的剖视图，结合后文将述的该阵列基板的制作方法，该剖视图为制作方法中的图1中F-F向、G-G向和H-H向的第五状态剖视图。
本实施例的阵列基板，具体包括：
基板1，举例而言，基板1采用玻璃基板或石英基板；
平板电极21，其中，平板电极21由第一透明导电薄膜2形成，第一透明导电薄膜2采用第一透明导电材料；
栅线31、栅极32，其中，栅线31和栅极32中包括金属材料和第一透明导电材料。优选的，金属材料由栅金属薄膜3形成，第一透明导电材料由第一透明导电薄膜2形成，栅金属薄膜3直接设置在第一透明导电薄膜2上。需要说明的是，在本发明实施例中，栅线31和栅极32是包含有金属材料和第一透明导电材料的双层结构，因此此种设计可以有效的减少栅线31和栅极32的电阻值，减小阵列基板的功耗。
栅绝缘薄膜5、半导体硅岛区域61；
源极81、漏极82、数据线83，其中，源极81、漏极82、数据线83由源漏金属薄膜8形成，源漏金属薄膜8采用金属材料；
狭缝电极101，其中，狭缝电极101由第二透明导电薄膜10形成，第二透明导电薄膜10由第二透明导电材料形成。优选的，狭缝电极101与漏极82直接相连，即将第二透明导电薄膜10直接形成在源漏金属薄膜8上，从而使得狭缝电极101与漏极82可以直接相连，节省了绝缘层结构以及过孔的设置。
需要说明的是，平板电极21与狭缝电极101对应设置，以产生多维电场效应。因此，平板电极21以及狭缝电极101存在多种可能的情形。例如：如图2所示，其中狭缝电极中设置有多条狭缝，与平板电极配合产生多维电场效应，以形成高开口率的基于ADS技术的阵列基板。
本实施例的阵列基板还包括钝化层12，用于形成源极81、漏极82、数据线83以及连接源极及漏极的半导体硅岛区域61对应位置处的绝缘保护结构。
另外，基板1上还设置有栅线引线孔13以及数据线引线孔14，其中图1中G-G向所截位置为栅线引线孔13所在的位置，而H-H向所截位置为数据线引线孔14所在的位置。栅线引线孔13用于连接栅线31与外部信号输入设备（未示出），为栅线31提供电信号；而数据线引线孔14用于连接数据线83与外部信号输入设备（未示出），为数据线83提供电信号；
需要说明的是，通过栅线引线孔13，第二透明导电材料与栅线31相连接；通过数据线引线孔14，第二透明导电材料与数据线83相连接。从阵列基板的制备过程上来看，栅线引线孔13以及数据线引线孔14在制备过程中形成的，而不是在形成钝化层后通过构图工艺形成，因此本发明实施例的阵列基板，减少了制备过程中所使用的构图工艺的次数，从而能够有效降低成本，提高阵列基板的成品率。
此外，还需要补充的一点是，该阵列基板中源极和漏极的名称，因电流的流动方向不同而异，在本发明中为了方便描述，将与狭缝电极相连接的电极称为漏极。
本发明实施例所述的阵列基板，栅金属薄膜直接设置在第一透明导电薄膜上，从而通过一次构图工艺完成包括栅极、栅线、平板电极的图形；第二透明导电薄膜直接设置在源漏金属薄膜上，使得狭缝电极直接与漏极相连接而不需要再设置过孔；而且，在制备过程中形成栅线引线孔以及数据线引线孔，而不需要单独通过构图工艺形成栅线引线孔以及数据线引线孔。本发明实施例的阵列基板的制备方法、阵列基板以及显示装置，其构图工艺减少为三次，从而能够有效降低成本，提高良品率。
与上述实施例相应的另一方面，本发明实施例还提供了上述本发明实施例阵列基板的制备方法。本发明实施例提供的一种阵列基板的制备方法，减少了制备阵列基板所需要的构图工艺次数，从而能够有效降低生产成本，提高良品率。
如图3所示，本发明实施例提供的制备方法包括以下步骤：
S111，依次形成第一透明导电薄膜和栅金属薄膜，形成第一光刻胶，通过构图工艺形成包括栅极、栅线、平板电极的图形，并保留栅线引线孔对应位置的第一光刻胶。
需要说明的是，在本发明中，所述构图工艺包括涂胶、曝光、显影、刻蚀、光刻胶剥离等工艺步骤。
结合图4至图10所示，可选的，本步骤具体可按照下述方式执行。其中，图4为本步骤后形成的阵列基板的结构示意图，图5至图10为图4中A-A向和B-B向对应的横截面经过先后的工艺步骤后的不同状态视图，其中，B-B向所截位置对应栅线引线孔所在位置。
本步骤中，首先，如图5所示，在基板1上沉积第一透明导电薄膜2。基板1可以是透明玻璃基板也可以是石英基板。具体的，可以采用溅射或热蒸发的方法在基板1上沉积一层厚度为
Figure BDA00003111847300091
的第一透明导电材料。其中，第一透明导电材料可以使用ITO（英文：Indium Tin Oxide，中文：铟锡氧化物）或IZO（英文：Indium Zinc Oxide，中文：铟锌氧化物）等材料。然后，在第一透明导电薄膜2上沉积栅金属薄膜3。具体的，可以采用溅射或热蒸发的方法在第一透明导电薄膜2上沉积一层厚度为
Figure BDA00003111847300092
的金属薄膜。其中，栅金属薄膜3可以使用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金，当然，栅金属薄膜3也可以由多种金属薄膜组成复合膜层结构，本发明在此不做限定。
在完成上述步骤的基板上，如图6所示，在栅金属薄膜3上涂覆第一光刻胶，通过构图工艺形成包括第一光刻胶的图形。具体的，第一光刻胶的图形包括第一子光刻胶41、第二子光刻胶42以及第三子光刻胶43的图形。第一子光刻胶41形成于栅线、栅极对应位置处，第二子光刻胶42形成于平板电极对应位置处，第三子光刻胶43形成于栅线引线孔对应位置处；例如可利用半透光的掩膜板进行曝光工艺显影，使得生成的第三子光刻胶43的厚度大于第一子光刻胶41的厚度，第一子光刻胶41的厚度大于第二子光刻胶42（见图6）。优选的，第一子光刻胶41的厚度约为1～4微米，第二子光刻胶42的厚度约为0.5～2微米，第三子光刻胶43的厚度约为2～6微米。举例来说，第一子光刻胶41的厚度为1微米，第二子光刻胶42的厚度为0.5微米，第三子光刻胶43的厚度为2微米。
在完成上述步骤的基板上，如图7所示，对上述基板进行刻蚀，将未被光刻胶保护部分的栅金属薄膜3以及第一透明导电薄膜2刻蚀掉，从而形成包括栅线、栅极、平板电极的图形。具体的，可以采用化学方法进行酸刻蚀，所使用的酸可以是一定浓度的硫酸，硝酸，醋酸及混合酸，用于刻蚀出栅线和栅极的图形以及刻蚀出平板电极的图形。
在完成上述步骤的基板上，如图8所示，通过干法灰化工艺，减薄第一光刻胶，具体的，可在含氧气环境进行第一光刻胶的减薄，从而去除全部的第二子光刻胶42，去除部分厚度的第一子光刻胶41以及部分厚度的第三子光刻胶43。具体的，可将第一子光刻胶41灰化成剩余厚度约为0.5～2微米，第三子光刻胶43灰化成剩余厚度约为1～4微米。经过干法灰化处理后，图4中的A-A向和B-B向对应的横截面的状态参见图8的第四状态剖视图。
在完成上述步骤的基板上，如图9所示，对上述基板进行刻蚀，将未被光刻胶保护部分的栅金属薄膜3刻蚀掉，从而去除平板电极上面的栅金属薄膜3。具体的，可以采用化学方法进行酸刻蚀，所使用的酸可以是一定浓度的金属钼刻蚀液。需要说明的是，本次步骤的目的是去除平板电极上面的栅金属薄膜3，保留平板电极，因此，本次步骤所使用的刻蚀液对栅金属材料有较强的腐蚀作用，而对透明导电材料的腐蚀性较微弱。刻蚀后，如图9所示，平板电极中仅包含了第一透明导电材料，而原本覆盖在平板电极上方的栅金属材料被酸刻蚀掉；另外，栅极以及栅线上方包覆有光刻胶，因此栅极以及栅线依然为包括第一透明导电材料和栅金属材料形成双层结构。图4中的A-A向和B-B向对应的横截面的状态参见图9的第五状态剖视图。
在完成上述步骤的基板上，如图10所示，通过干法灰化工艺，再次减薄第一光刻胶，具体的，可在含氧气环境进行第一光刻胶的减薄，从而去除全部的第一子光刻胶41，去除部分厚度的第三子光刻胶43。具体的，第三子光刻胶43灰化后的剩余厚度约为0.5～2微米，由于第三子光刻胶43形成于栅线引线孔13对应位置处，因此栅线引线孔13对应位置还保留有光刻胶。经过干法灰化处理后，图4中的A-A向和B-B向对应的横截面的状态参见图10的第六状态剖视图。
经过上述处理后，形成了如图4所示的阵列基板结构。
可以理解的是在本发明实施例中，为了方便理解，各附图均是阵列基板的一部分，实际上阵列基板包括若干个附图所示的部分。
S112，在完成前述步骤的基板上，依次形成包括栅绝缘薄膜、半导体薄膜和源漏金属薄膜。
本步骤中，在完成上述步骤的基板1上进行多层膜的沉积，形成包括栅极绝缘薄膜5、半导体薄膜和源漏金属薄膜8。需要说明的是，半导体薄膜可包括非晶硅半导体薄膜6和掺杂层7，其中，例如掺杂层7可以是N型掺杂半导体层。经过本步骤后，图4中A-A向和B-B向对应的横截面状态参见如图11所示的第七状态剖视图。由于在S111步骤中，栅线引线孔13对应位置保留有一定厚度的第一光刻胶，因此，本步骤中所沉积的多层膜均沉积在所保留的第一光刻胶上。
具体的，可以利用化学气相沉积法（缩写：CVD，英文：Chemical VapourDeposition）在基板1上淀积的栅极绝缘薄膜5、
Figure BDA00003111847300112
的非晶硅半导体薄膜6、
Figure BDA00003111847300113
的N型掺杂半导体层7以及
Figure BDA00003111847300114
的源漏金属薄膜8，其中，栅极绝缘薄膜5通常可使用氮化硅材质，也可以使用氧化硅和氮氧化硅等其它材质。当然，沉积多膜层的方法也可以为其他方法，在此不作限定。
S113，在完成前述步骤的基板上，去除栅线引线孔对应位置处的第一光刻胶，同时将形成在栅线引线孔对应位置处第一光刻胶上的栅绝缘薄膜、半导体薄膜和源漏金属薄膜一并去除。
本步骤中，具体的，通过剥离工艺，去除掉保留在栅线引线孔对应位置处的第一光刻胶，使得该位置之上的栅极绝缘薄膜5、半导体薄膜（包括非晶硅半导体薄膜6和N型掺杂半导体层7）以及源漏金属薄膜8一起剥离掉，从而形成了如图12所示的栅线引线孔的结构。
经过本步骤后，图4中A-A向和B-B向对应的横截面状态参见如图12所示的第八状态剖视图。
S114，在完成前述步骤的基板上，形成第二光刻胶，通过构图工艺形成包括源极、漏极、数据线以及半导体硅岛区域的图形。
结合图13至图18所示，可选的，本步骤具体可按照以下方式执行，其中，图13为本步骤后所形成的阵列基板的结构示意图，图14至图18为图13中C-C向、D-D向和E-E向对应的横截面经过先后的工艺步骤后的不同状态的剖视图，其中，D-D向所截位置对应栅线引线孔所在位置，E-E向所截位置对应数据线引线孔所在位置。
首先，在完成上述步骤的基板1上涂覆第二光刻胶，通过构图工艺形成第二光刻胶图形，并在栅线引线孔对应位置形成第二光刻胶，以保护栅线引线孔不受后续刻蚀步骤的影响。
具体的，涂覆第二光刻胶，通过构图工艺在基板上形成第二光刻胶的图形，其中，第二光刻胶的图形包括第四子光刻胶91以及第五子光刻胶92的图形。第四子光刻胶91形成于连接源极与漏极的半导体硅岛区域对应位置处，第五子光刻胶92形成于源极、漏极、数据线以及栅线引线孔对应位置处；例如可利用半透光的掩膜板进行曝光工艺并显影，使得生成的第五子光刻胶92的厚度大于第四子光刻胶91的厚度（见图14）。经过本步骤后，图13中C-C向、D-D向和E-E向对应的横截面状态参见图14所示的第一状态剖视图。
在完成上述步骤的基板上，如图15所示，对上述基板进行刻蚀，将未被第二光刻胶保护部分的半导体薄膜（包括非晶硅半导体薄膜6和N型掺杂层7）和源漏金属薄膜8进行刻蚀，从而形成包括源极、漏极、数据线的图形。可选的，首先进行干法或湿法刻蚀，去除暴露在第二光刻胶图样之外的源漏金属薄膜8；然后，对暴露在第二光刻胶图样之外的半导体薄膜（包括非晶硅半导体薄膜6和N型掺杂半导体层7）进行干法或湿法刻蚀，从而形成源极81、漏极82、数据线83的图形。
经过本步骤后，图13中C-C向、D-D向和E-E向对应的横截面状态参见图15所示的第二状态剖视图。需要说明的是，在栅线引线孔对应位置上设置有第五子光刻胶92，因此，对半导体薄膜以及源漏金属薄膜的刻蚀不会影响到栅线引线孔。
在完成上述步骤的基板上，如图16所示，通过干法灰化工艺，减薄第二光刻胶，具体的，可在含氧气环境进行第二光刻胶的减薄，从而去除全部的第四子光刻胶91，去除部分厚度的第五子光刻胶92。具体的，可将第五子光刻胶92灰化成剩余厚度约为0.2～1微米。经过干法灰化处理后，图13中的A-A向和B-B向对应的横截面的状态参见图16的第三状态剖视图。
在完成上述步骤的基板上，如图17所示，对上述基板进行刻蚀，将未被光刻胶保护部分的N型掺杂半导体层7以及源漏金属薄膜8刻蚀掉，从而形成连接源极、漏极的半导体硅岛区域的图形。优选的，在本步骤刻蚀过程中，可将未被光刻胶保护部分的非晶硅半导体薄膜6过刻蚀掉一部分，以防止N型半导体掺杂层7以及源漏金属薄膜8的残余材料影响半导体硅岛区域的性能。经过本步骤后，图13中C-C向、D-D向和E-E向对应的横截面状态参见图17所示的第四状态剖视图。
在完成上述步骤的基板上，如图18所示，通过剥离工艺，去除剩余的第二光刻胶。经过本步骤后，图13中C-C向、D-D向和E-E向对应的横截面状态参见图18所示的第五状态剖视图。
经过上述处理后，形成了如图13所示的阵列基板的结构。
S115，在完成前述步骤的基板上，形成第二透明导电薄膜，形成第三光刻胶，通过构图工艺形成包括狭缝电极的图形。
结合图1、图2、图19至图22所示，可选的，本步骤具体可按照以下方式执行，其中，图1为本步骤后所形成的阵列基板的结构示意图，图2、图19至图22为图1中F-F向、G-G向和H-H向对应的横截面经过先后的工艺步骤后的不同状态的剖视图，其中，G-G向所截位置对应栅线引线孔所在位置，H-H向所截位置对应数据线引线孔所在位置。
首先，在完成上述步骤的基板1上沉积第二透明导电薄膜10。具体的，可以采用溅射或热蒸发的方法在完成上述步骤的基板1上沉积一层厚度为
Figure BDA00003111847300132
Figure BDA00003111847300131
的第二透明导电材料。第二透明导电薄膜10可以使用ITO或IZO等材料。其中，栅线引线孔以及数据线引线孔对应位置处均沉积有第二透明导电薄膜10。经过本步骤处理后，图1中的F-F向、G-G向和H-H向对应的横截面的状态参见图19的第一状态剖视图。
在完成上述步骤的基板上，在完成上述步骤的基板1上，涂覆第三光刻胶11，通过构图工艺形成第三光刻胶11的图样。其中，第三光刻胶11的图样包括形成在包括狭缝电极对应位置处的图形、栅线引线孔对应位置处的图形以及数据线引线孔对应位置处的图形。需要说明的是，由于狭缝电极与上述步骤中生成的平板电极是对应设置的，因此在图1中狭缝电极101对应位置与平板电极21对应位置有所重叠。经过本步骤处理后，图1中的F-F向、G-G向和H-H向对应的横截面的状态参见图20的第二状态剖视图。
在完成上述步骤的基板上，如图21所示，对上述基板进行刻蚀，将未被光刻胶保护部分的第二透明导电薄膜10刻蚀掉，从而形成包括狭缝电极的图形。经过本步骤处理后，图1中的F-F向、G-G向和H-H向对应的横截面的状态参见图21的第三状态剖视图。优选的，在完成上述步骤的同时，保留狭缝电极对应位置处、栅线引线孔对应位置处以及数据线引线孔对应位置处的第三光刻胶11，以继续完成后续钝化层的制备步骤，形成绝缘保护结构。
S116，在完成前述步骤的基板上，形成钝化层。
本步骤中，在完成上述步骤的基板1上进行钝化层12的沉积。具体的，可以采用化学气相沉积法在上述基板1上沉积一层厚度为
Figure BDA00003111847300141
的钝化层12。经过本步骤处理后，图1中的F-F向、G-G向和H-H向对应的横截面的状态参见图22的第四状态剖视图。
S117，在完成前述步骤的基板上，去除狭缝电极、栅线引线孔、数据线引线孔对应位置处的第三光刻胶，同时将形成在狭缝电极、栅线引线孔、数据线引线孔对应位置处第三光刻胶上的钝化层一并去除，形成包括栅线引线孔、数据线引线孔的图形。
本步骤中，如图2所示，通过剥离工艺，去除狭缝电极、栅线引线孔以及数据线引线孔对应位置处的第三光刻胶11，一并将形成在狭缝电极、栅线引线孔以及数据线引线孔对应位置处第三光刻胶11上的钝化层12一起剥离，从而形成源极、漏极、半导体硅岛区域对应位置处的绝缘保护结构以及形成栅线引线孔、数据线引线孔。经过本步骤后，图1中的F-F向、G-G向和H-H向对应的横截面的状态参见图2的第五状态剖视图。
至此，在上述步骤完成后，形成本发明实施例提供的阵列基板，如图1和图2所述，其中阵列基板包括：基板1、平板电极21、栅线31、栅极32、栅绝缘薄膜5、半导体硅岛区域61、源极81、漏极82、数据线83、狭缝电极101，另外，基板上还设置有栅线引线孔13以及数据线引线孔14。其中，栅线31和栅极32中包括金属材料和第一透明导电材料，狭缝电极101与漏极82直接相连。因此节省了绝缘层的设置和过孔的制备步骤。通过栅线引线孔13，第二透明导电材料与栅线31相连接；通过数据线引线孔14，第二透明导电材料与数据线83相连接。栅线引线孔13以及数据线引线孔14是在制备过程中形成的，而不是在钝化层形成后通过构图工艺形成的，因此减少了阵列基板所需的构图工艺次数，提高了阵列基板的成品率。
本发明实施例的阵列基板的制备方法，栅金属薄膜直接设置在第一透明导电薄膜上，从而通过一次构图工艺完成包括栅极、栅线、平板电极的图形；第二透明导电薄膜直接设置在源漏金属薄膜上，使得狭缝电极直接与漏极相连接而不需要再设置过孔；而且，在制备过程中形成栅线引线孔以及数据线引线孔，而不需要单独通过构图工艺形成栅线引线孔以及数据线引线孔。本发明实施例的阵列基板的制备方法、阵列基板以及显示装置，其构图工艺减少为三次，从而能够有效降低成本，提高良品率。
再一方面，本发明实施例还提供了一种显示装置，该显示装置的阵列基板包括上述实施例所提及的阵列基板，其中，阵列基板的结构以及制备方法同上述实施例，在此不再赘述。另外，显示装置其他部分的结构可以参考现有技术，对此本文不再详细描述。
本发明实施例提供的显示装置具体可为：液晶面板、电子纸、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
本发明实施例提供的显示装置，减少了制备该显示装置中阵列基板所需要的构图工艺次数，从而能够有效降低生产成本，提高良品率。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种阵列基板的制备方法，其特征在于，包括：
依次形成第一透明导电薄膜和栅金属薄膜，形成第一光刻胶，通过构图工艺形成包括栅极、栅线、平板电极的图形，并保留栅线引线孔对应位置的第一光刻胶；
依次形成包括栅绝缘薄膜、半导体薄膜和源漏金属薄膜；
去除栅线引线孔对应位置处的第一光刻胶，同时将形成在栅线引线孔对应位置处第一光刻胶上的栅绝缘薄膜、半导体薄膜和源漏金属薄膜一并去除；
形成第二光刻胶，通过构图工艺形成包括源极、漏极、数据线以及半导体硅岛区域的图形；
形成第二透明导电薄膜，形成第三光刻胶，通过构图工艺形成包括狭缝电极的图形。
2.根据权利要求1所述的制备方法，其特征在于，所述形成第二透明导电薄膜，形成第三光刻胶，通过构图工艺形成包括狭缝电极的图形的步骤中包括：形成包括狭缝电极的图形，并保留狭缝电极、栅线引线孔、数据线引线孔对应位置处的第三光刻胶；
在所述形成第二透明导电薄膜，形成第三光刻胶，通过构图工艺形成包括狭缝电极的图形的步骤后，所述制备方法还包括：
形成钝化层；
去除狭缝电极、栅线引线孔、数据线引线孔对应位置处的第三光刻胶，同时将形成在狭缝电极、栅线引线孔、数据线引线孔对应位置处第三光刻胶上的钝化层一并去除，形成包括栅线引线孔、数据线引线孔的图形。
3.根据权利要求1所述的制备方法，其特征在于，所述形成第一光刻胶，通过构图工艺形成包括栅极、栅线、平板电极的图形，并保留栅线引线孔对应位置的第一光刻胶的步骤具体包括：
形成第一光刻胶；
通过构图工艺在栅极、栅线对应位置处形成第一子光刻胶，在平板电极对应位置处形成第二子光刻胶，在栅线引线孔对应位置处形成第三子光刻胶；且所述第三子光刻胶的厚度大于所述第一子光刻胶的厚度，所述第一子光刻胶的厚度大于所述第二子光刻胶的厚度；
去除全部的第二子光刻胶，去除部分厚度的第一子光刻胶以及部分厚度的第三子光刻胶；
形成包括平板电极的图形；
去除剩余的第一子光刻胶，再去除部分厚度的第三子光刻胶；
形成包括栅线、栅极的图形；
保留剩余的第三子光刻胶。
4.根据权利要求3所述的制备方法，其特征在于，所述第一子光刻胶的厚度为1-4微米，所述第二子光刻胶的厚度为0.5-2微米，所述第三子光刻胶的厚度为2-6微米。
5.根据权利要求1所述的制备方法，其特征在于，所述形成第二光刻胶，通过构图工艺形成包括源极、漏极、数据线以及半导体硅岛区域的图形的步骤具体包括：
形成第二光刻胶；
通过构图工艺在半导体硅岛区域对应位置处形成第四子光刻胶，在源极、漏极、数据线、栅线引线孔以及数据线引线孔对应位置处形成第五子光刻胶；且所述第五子光刻胶的厚度大于所述第四子光刻胶的厚度；
去除全部的第四子光刻胶，去除部分厚度的第五子光刻胶；
形成包括源极、漏极、数据线以及半导体硅岛区域的图形；
去除剩余的第五子光刻胶。
6.根据权利要求5所述的制备方法，其特征在于，所述第四子光刻胶的厚度为0.5-1微米，所述第五子光刻胶的厚度为1-2微米。
7.一种阵列基板，包括基板、平板电极、栅极、栅线、栅绝缘薄膜、半导体硅岛区域、源极、漏极、数据线、狭缝电极，所述基板上还设置有栅线引线孔以及数据线引线孔，其特征在于，
所述栅极以及所述栅线中包括金属材料和第一透明导电材料；
所述狭缝电极与所述漏极直接相连；
通过所述栅线引线孔，第二透明导电材料与所述栅线相连接；通过所述数据线引线孔，第二透明导电材料与所述数据线相连接。
8.根据权利要求7所述的阵列基板，其特征在于，所述源极、所述漏极、所述数据线以及所述半导体硅岛区域具有绝缘保护结构。
9.一种显示装置，其特征在于，包括权利要求7至8任一项所述的阵列基板。
CN201310150826.1A 2013-04-26 2013-04-26 阵列基板的制备方法、阵列基板以及显示装置 Active CN103236419B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310150826.1A CN103236419B (zh) 2013-04-26 2013-04-26 阵列基板的制备方法、阵列基板以及显示装置
PCT/CN2013/081018 WO2014173039A1 (zh) 2013-04-26 2013-08-07 阵列基板的制备方法、阵列基板以及显示装置
US14/350,892 US9263480B2 (en) 2013-04-26 2013-08-07 Method for fabricating array substrate of display using multiple photoresists

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310150826.1A CN103236419B (zh) 2013-04-26 2013-04-26 阵列基板的制备方法、阵列基板以及显示装置

Publications (2)

Publication Number Publication Date
CN103236419A true CN103236419A (zh) 2013-08-07
CN103236419B CN103236419B (zh) 2014-12-17

Family

ID=48884451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310150826.1A Active CN103236419B (zh) 2013-04-26 2013-04-26 阵列基板的制备方法、阵列基板以及显示装置

Country Status (3)

Country Link
US (1) US9263480B2 (zh)
CN (1) CN103236419B (zh)
WO (1) WO2014173039A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545252A (zh) * 2013-09-27 2014-01-29 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示装置
CN103913874A (zh) * 2013-09-02 2014-07-09 上海中航光电子有限公司 一种阵列基板、显示装置及阵列基板的制造方法
WO2015100755A1 (zh) * 2013-12-30 2015-07-09 深圳市华星光电技术有限公司 薄膜晶体管液晶显示装置及其信号线

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6315966B2 (ja) * 2013-12-11 2018-04-25 三菱電機株式会社 アクティブマトリックス基板およびその製造方法
KR20160090962A (ko) * 2015-01-22 2016-08-02 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN105931995B (zh) * 2016-04-29 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制作方法
CN208141792U (zh) 2018-05-28 2018-11-23 北京京东方技术开发有限公司 移位寄存器单元、电路结构、驱动电路及显示装置
US10665622B2 (en) * 2018-07-17 2020-05-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of array substrate and array substrate
CN110707005B (zh) * 2018-08-03 2022-02-18 联华电子股份有限公司 半导体装置及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797157A (zh) * 2004-12-31 2006-07-05 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
US20120184060A1 (en) * 2010-04-26 2012-07-19 Beijing Boe Optoelectronics Technology Co., Ltd. Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display
US8264652B2 (en) * 2004-12-31 2012-09-11 Lg Display Co., Ltd. Liquid crystal display device with a data link connecting a data pad and data line
CN203178640U (zh) * 2013-04-26 2013-09-04 京东方科技集团股份有限公司 阵列基板以及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456620B (zh) * 2010-10-22 2015-04-15 北京京东方光电科技有限公司 阵列基板及其制造方法
CN102487042B (zh) * 2010-12-03 2014-06-11 北京京东方光电科技有限公司 阵列基板及其制造方法和检测方法、液晶面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797157A (zh) * 2004-12-31 2006-07-05 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
US8264652B2 (en) * 2004-12-31 2012-09-11 Lg Display Co., Ltd. Liquid crystal display device with a data link connecting a data pad and data line
US20120184060A1 (en) * 2010-04-26 2012-07-19 Beijing Boe Optoelectronics Technology Co., Ltd. Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display
CN203178640U (zh) * 2013-04-26 2013-09-04 京东方科技集团股份有限公司 阵列基板以及显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103913874A (zh) * 2013-09-02 2014-07-09 上海中航光电子有限公司 一种阵列基板、显示装置及阵列基板的制造方法
CN103545252A (zh) * 2013-09-27 2014-01-29 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示装置
CN103545252B (zh) * 2013-09-27 2015-12-09 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示装置
WO2015100755A1 (zh) * 2013-12-30 2015-07-09 深圳市华星光电技术有限公司 薄膜晶体管液晶显示装置及其信号线

Also Published As

Publication number Publication date
WO2014173039A1 (zh) 2014-10-30
US9263480B2 (en) 2016-02-16
CN103236419B (zh) 2014-12-17
US20150214247A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
CN103236419B (zh) 阵列基板的制备方法、阵列基板以及显示装置
CN103227148B (zh) 一种阵列基板制备方法及阵列基板和显示装置
US9799679B2 (en) Thin film transistor array substrate, its manufacturing method and display device
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN102593126B (zh) 面板及其制法
US9543324B2 (en) Array substrate, display device and manufacturing method of the array substrate
CN100498481C (zh) 有源矩阵基片、显示装置及制造有源矩阵基片的方法
CN104793416B (zh) 一种阵列基板及其制作方法和显示面板
CN102629569B (zh) 一种tft阵列基板及其制造方法
CN104218019A (zh) 薄膜晶体管阵列基板及其制造方法
CN102496625A (zh) 薄膜晶体管、画素结构及其制造方法
CN109524419A (zh) Tft阵列基板的制作方法
CN105068335A (zh) 一种ffs阵列基板的制造方法
EP3151279B1 (en) Array substrate and manufacturing method therefor, and display device
CN108807556A (zh) 一种光学传感器件及其制作方法、显示器件、显示设备
US10879278B2 (en) Display substrate, manufacturing method therefor, and display device
CN101908478B (zh) 铜电极结构的制造方法及其应用
CN102931138A (zh) 阵列基板及其制造方法、显示装置
CN104779203A (zh) 一种阵列基板及其制造方法、显示装置
CN104637872A (zh) 氧化物半导体薄膜晶体管阵列基板的制作方法
CN104299942A (zh) 过孔制作方法、阵列基板制作方法及阵列基板、显示装置
CN104157608A (zh) Tft基板的制作方法及其结构
CN101807552B (zh) 一种半透射式tft阵列基板制造方法
CN107275343B (zh) 底栅型tft基板的制作方法
CN108573928A (zh) 一种tft阵列基板的制备方法及tft阵列基板、显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant