CN110767665B - 一种显示面板、其制备方法及显示装置 - Google Patents

一种显示面板、其制备方法及显示装置 Download PDF

Info

Publication number
CN110767665B
CN110767665B CN201911205633.5A CN201911205633A CN110767665B CN 110767665 B CN110767665 B CN 110767665B CN 201911205633 A CN201911205633 A CN 201911205633A CN 110767665 B CN110767665 B CN 110767665B
Authority
CN
China
Prior art keywords
electrically connected
layer
conductive layer
transmission line
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911205633.5A
Other languages
English (en)
Other versions
CN110767665A (zh
Inventor
张洁
刘利宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201911205633.5A priority Critical patent/CN110767665B/zh
Publication of CN110767665A publication Critical patent/CN110767665A/zh
Priority to PCT/CN2020/103831 priority patent/WO2021103604A1/zh
Priority to US17/263,257 priority patent/US11723246B2/en
Application granted granted Critical
Publication of CN110767665B publication Critical patent/CN110767665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Abstract

本发明公开了一种显示面板、其制备方法及显示装置，通过使第一导电层包括第一电极层，第二导电层包括第二电极层以及第三导电层包括第三电极层，并且使第一电极层在衬底基板的正投影、第二电极层在衬底基板的正投影以及第三电极层在衬底基板的正投影均具有交叠区域。这样可以使第一电极层和第三电极层相互电连接作为存储电容的一个电极，第二电极层作为存储电容的另一个电极，从而可以采用夹层电容的方式形成存储电容，可以提高存储电容的电容值。

Description

一种显示面板、其制备方法及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种显示面板、其制备方法及显示装置。
背景技术
随着显示技术的快速发展，各种类型的显示面板逐渐进入市场，且得到了广泛的应用。例如，显示面板可配置于手机、平板电脑、电视、智能穿戴设备、公共场所大厅的信息查询机等各种智能终端，以更好地实现人机交互。一般显示面板中会设置有电路，电路中通常设置有存储电容。由于存储电容需要实现存储和稳压功能，使得存储电容的占用面积较大，从而导致显示面板内设置其他元件的空间减低。因此，如何在不减小存储电容的电容值的情况下，降低存储电容的占用面积，是本领域技术人员亟待解决的技术问题。
发明内容
本发明实施例提供一种显示面板、其制备方法及显示装置，在不减小存储电容的电容值的情况下，降低存储电容的占用面积。
本发明实施例提供了一种显示面板，包括：衬底基板，位于所述衬底基板上的驱动电路，所述驱动电路包括存储电容；所述显示面板还包括：依次层叠位于所述衬底基板上的第一导电层、第二导电层以及第三导电层；其中，所述第一导电层、所述第二导电层以及所述第三导电层异层设置；
所述第一导电层包括第一电极层，所述第二导电层包括第二电极层，所述第三导电层包括第三电极层；
所述第一电极层在所述衬底基板的正投影、所述第二电极层在所述衬底基板的正投影以及所述第三电极层在所述衬底基板的正投影均具有交叠区域；
所述第一电极层和所述第三电极层相互电连接作为所述存储电容的第一电极，所述第二电极层作为所述存储电容的第二电极。
可选地，在本发明实施例中，所述显示面板还包括：位于所述第一导电层和所述第二导电层之间的第一绝缘层，位于所述第二导电层与所述第三导电层之间的第二绝缘层，位于所述第三导电层背离所述衬底基板一侧的第三绝缘层，以及位于所述第三绝缘层背离所述衬底基板一侧的第四导电层；
所述第二导电层包括与所述第二电极层绝缘设置的第一连接走线；所述第四导电层包括第二连接走线；
所述第二连接走线的一端通过贯穿所述第三绝缘层的第一过孔与所述第三电极层电连接，所述第二连接走线的另一端通过贯穿所述第二绝缘层和所述第三绝缘层的第二过孔与所述第一连接走线电连接，所述第一连接走线通过贯穿所述第一绝缘层的第三过孔与所述第一电极层电连接，以使所述第一电极层和所述第三电极层通过所述第一连接走线和所述第二连接走线电连接。
可选地，在本发明实施例中，所述第一过孔设置为至少两个；和/或，
所述第二过孔设置为至少两个；和/或，
所述第三过孔设置为至少两个。
可选地，在本发明实施例中，所述第二过孔在所述衬底基板的正投影和所述第三过孔在所述衬底基板的正投影不交叠。
可选地，在本发明实施例中，所述显示面板还包括：位于非显示区中的扫描驱动电路和发光控制电路以及位于显示区中的像素电路；
所述驱动电路为所述扫描驱动电路、所述发光控制电路以及所述像素电路中的至少一种。
可选地，在本发明实施例中，所述显示面板还包括：位于所述显示区中的多条发光控制信号线，以及位于所述非显示区中的多条发光控制信号传输线；其中，一条所述发光控制信号传输线与一条所述发光控制信号线电连接，所述发光控制电路的第一信号输出端分别与各所述发光控制信号传输线电连接；
所述发光控制信号传输线位于所述第一导电层。
可选地，在本发明实施例中，所述第一绝缘层包括位于所述第一导电层与所述第二导电层之间的缓冲层、以及位于所述缓冲层与所述第二导电层之间的栅绝缘层；
所述第二导电层包括第三连接走线，所述发光控制电路包括发光控制晶体管，所述发光控制晶体管的输出端通过贯穿所述第二绝缘层和所述第三绝缘层的第四过孔与所述第三连接走线电连接，所述第三连接走线通过贯穿所述缓冲层和所述栅绝缘层的第五过孔与所述发光控制信号传输线电连接，以使所述发光控制信号传输线与所述发光控制晶体管的输出端，通过所述第三连接走线电连接。
可选地，在本发明实施例中，所述第四过孔设置为至少两个；和/或，
所述第五过孔设置为至少两个；和/或，
所述第四过孔在所述衬底基板的正投影和所述第五过孔在所述衬底基板的正投影不交叠。
可选地，在本发明实施例中，所述显示面板还包括：位于所述非显示区的第一信号驱动线和第一传输线；其中，所述第一信号驱动线位于所述第四导电层；所述第一传输线与所述发光控制电路电连接；
所述第一传输线包括第一子传输线和第二子传输线；其中，所述第一子传输线位于所述第一导电层，所述第二子传输线位于所述第二导电层；
所述第一信号驱动线通过贯穿所述第二绝缘层和所述第三绝缘层的第六过孔与所述第二子传输线电连接，所述第二子传输线通过贯穿所述第一绝缘层的第七过孔与所述第一子传输线电连接，使得所述第一信号驱动线和所述发光控制电路，通过所述第一子传输线和所述第二子传输线电连接。
可选地，在本发明实施例中，所述第六过孔设置为至少两个；和/或，
所述第七过孔设置为至少两个；和/或，
所述第六过孔在所述衬底基板的正投影与所述第七过孔在所述衬底基板的正投影不交叠。
可选地，在本发明实施例中，所述发光控制晶体管为双栅型晶体管，且所述发光控制晶体管包括相互电连接的第一底栅极和第一顶栅极；
所述第一底栅极位于所述第一导电层，所述第一顶栅极位于所述第二导电层。
可选地，在本发明实施例中，所述显示面板还包括：位于所述非显示区的第二信号驱动线和第二传输线；
所述第二传输线包括第三子传输线和第四子传输线；其中，所述第三子传输线位于所述第一导电层，所述第四子传输线位于所述第二导电层；
所述第二信号驱动线通过贯穿所述第二绝缘层和所述第三绝缘层的第八过孔与所述第四子传输线电连接，所述第四子传输线通过贯穿所述第一绝缘层的第九过孔与所述第三子传输线电连接，使得所述第二信号驱动线和所述扫描驱动电路，通过所述第三子传输线和所述第四子传输线电连接。
可选地，在本发明实施例中，所述第八过孔设置为至少两个；和/或，
所述第九过孔设置为至少两个；和/或，
所述第八过孔在所述衬底基板的正投影与所述第九过孔在所述衬底基板的正投影不交叠。
可选地，在本发明实施例中，所述扫描驱动电路包括扫描控制晶体管；
所述扫描控制晶体管为双栅型晶体管，且所述扫描控制晶体管包括相互电连接的第二底栅极和第二顶栅极；
所述第二底栅极位于所述第一导电层，所述第二顶栅极位于所述第二导电层。
可选地，在本发明实施例中，所述发光控制电路位于所述扫描驱动电路背离所述显示区的一侧，且，所述发光控制信号传输线在所述衬底基板的正投影与所述扫描驱动电路在所述衬底基板上的正投影具有交叠区域。
本发明实施例还提供了一种显示装置，包括上述显示面板。
本发明实施例还提供了一种上述显示面板的制备方法，包括：
在衬底基板上依次形成第一导电层、第二导电层以及第三导电层，以形成位于所述衬底基板上的驱动电路；
其中，所述第一导电层包括第一电极层，所述第二导电层包括第二电极层，所述第三导电层包括第三电极层；
所述第一电极层在所述衬底基板的正投影、所述第二电极层在所述衬底基板的正投影以及所述第三电极层在所述衬底基板的正投影均具有交叠区域；
所述第一电极层和所述第三电极层相互电连接作为所述存储电容的第一电极，所述第二电极层作为所述存储电容的第二电极。
可选地，在本发明实施例中，所述第二导电层包括与所述第二电极层绝缘设置的第一连接走线；
在形成所述第一导电层之后，且在形成所述第二导电层之前，还包括：形成具有第三过孔的第一绝缘层；其中，所述第一连接走线通过贯穿所述第一绝缘层的第三过孔与所述第一电极层电连接；
在形成所述第二导电层之后，且在形成所述第三导电层之前，还包括：形成第二绝缘层；
在形成所述第三导电层之后，还包括：
形成第三绝缘层、贯穿所述第三绝缘层的第一过孔以及贯穿所述第二绝缘层和所述第三绝缘层的第二过孔；
形成第四导电层；其中，所述第四导电层包括第二连接走线；且所述第二连接走线的一端通过所述第一过孔与所述第三电极层电连接，所述第二连接走线的另一端通过所述第二过孔与所述第一连接走线电连接。
本发明有益效果如下：
本发明实施例提供的显示面板、其制备方法及显示装置，通过使第一导电层包括第一电极层，第二导电层包括第二电极层以及第三导电层包括第三电极层，并且使第一电极层在衬底基板的正投影、第二电极层在衬底基板的正投影以及第三电极层在衬底基板的正投影均具有交叠区域。这样可以使第一电极层和第三电极层相互电连接作为存储电容的一个电极，第二电极层作为存储电容的另一个电极，从而可以采用夹层电容的方式形成存储电容，可以提高存储电容的电容值。也就是说，可以使第一电极层和第二电极具有正对面积，以形成存储电容的一个子电容；以及使第二电极和第三电极具有正对面积，以形成存储电容的另一个子电容。通过使这两个子电容采用并联的方式形成存储电容，以提高存储电容的电容值。
附图说明
图1为本发明实施例提供的显示面板的结构示意图；
图2为本发明实施例提供的发光控制电路的结构示意图；
图3为本发明实施例提供的发光控制电路的布局结构示意图；
图4为图3所示的布局结构示意图中沿AA’方向上的剖视结构示意图；
图5为图3所示的布局结构示意图中沿BB’方向上的剖视结构示意图；
图6为图3所示的布局结构示意图中沿CC’方向上的剖视结构示意图；
图7为图3所示的布局结构示意图中沿DD’方向上的剖视结构示意图；
图8为本发明实施例提供的扫描驱动电路的结构示意图；
图9为本发明实施例提供的扫描驱动电路的布局结构示意图；
图10为图9所示的布局结构示意图中沿AA’方向上的剖视结构示意图；
图11为图9所示的布局结构示意图中沿BB’方向上的剖视结构示意图；
图12为图9所示的布局结构示意图中沿CC’方向上的剖视结构示意图；
图13为本发明实施例提供的像素电路的结构示意图；
图14为本发明实施例提供的发光控制电路和扫描驱动电路的布局结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
在具体实施时，本发明实施例中，显示面板可以包括：衬底基板10，位于衬底基板10上的驱动电路，驱动电路包括存储电容；显示面板还包括：依次层叠位于衬底基板10上的第一导电层100、第二导电层200以及第三导电层300；其中，第一导电层100、第二导电层200以及第三导电层300异层设置。并且，第一导电层100包括第一电极层，第二导电层200包括第二电极层，第三导电层300包括第三电极层；第一电极层在衬底基板10的正投影、第二电极层在衬底基板10的正投影以及第三电极层在衬底基板10的正投影均具有交叠区域。以及，第一电极层和第三电极层相互电连接作为存储电容的第一电极，第二电极层作为存储电容的第二电极。
本发明实施例提供的驱动电路，通过使第一导电层包括第一电极层，第二导电层包括第二电极层以及第三导电层包括第三电极层，并且使第一电极层在衬底基板的正投影、第二电极层在衬底基板的正投影以及第三电极层在衬底基板的正投影均具有交叠区域。这样可以使第一电极层和第三电极层相互电连接作为存储电容的一个电极，第二电极层作为存储电容的另一个电极，从而可以采用夹层电容的方式形成存储电容，可以提高存储电容的电容值。
也就是说，可以使第一电极层和第二电极具有正对面积，以形成存储电容的一个子电容；以及使第二电极和第三电极具有正对面积，以形成存储电容的另一个子电容。通过使这两个子电容采用并联的方式形成存储电容，以提高存储电容的电容值。
并且，根据存储电容的电容值C满足的公式：C＝εS/4πkd可知，若存储电容的电容值为固定值，由于采用夹层电容的方式形成的存储电容，可以提高存储电容的电容值，因此，在电容值固定的情况下，可以减小存储电容的正对面积S，从而可以使形成存储电容的第一电极层、第二电极层以及第三电极层在衬底基板10上的占用面积降低，进而可以节省存储电容占用的空间。进一步地，由于存储电容的占用面积降低，可以避让出空间，在将这些避让的空间整合后，可以设置其他元件，例如可以设置子像素spx，从而可以提高显示面板的分辨率；或者，可以设置传感器，以提高显示面板的感应能力等等。
在具体实施时，如图1所示，显示面板可以包括显示区AA。其中，显示区AA可以包括多个像素单元PX。每个像素单元PX可以包括多个子像素spx。示例性地，像素单元PX可以包括红色子像素，绿色子像素以及蓝色子像素，这样可以通过红绿蓝进行混色，以实现彩色显示。或者，像素单元PX也可以包括红色子像素，绿色子像素、蓝色子像素以及白色子像素，这样可以通过红绿蓝白进行混色，以实现彩色显示。当然，在实际应用中，像素单元PX中的子像素spx的发光颜色可以根据实际应用环境来设计确定，在此不作限定。
在具体实施时，显示面板可以是电致发光显示面板。在本发明实施例中，子像素spx可以包括发光元件以及用于驱动发光元件发光的像素电路。其中，发光元件包括层叠设置的阳极、发光层以及阴极。进一步地，发光元件可以包括：有机发光二极管(OrganicLight Emitting Diode，OLED)、量子点发光二极管(Quantum Dot Light EmittingDiodes，QLED)中的至少一种。
进一步地，在具体实施时，本发明实施例提供的显示面板还可以包括多条栅线、多条发光控制信号线以及多条数据线。示例性地，一行子像素spx中的像素电路可以对应电连接一条栅线和一条发光控制信号线，一列子像素spx中的像素电路可以电连接一条数据线。
在具体实施时，如图1所示，显示面板还包括围绕显示区AA的非显示区BB。在本发明实施例中，为了向栅线输入扫描信号，以及为了向发光控制信号线输入发光控制信号，显示面板还可以包括：位于非显示区BB中的第一信号驱动线11、第二信号驱动线12、扫描驱动电路13以及发光控制电路14。其中，第一信号驱动线11可以向发光控制电路14传输信号，以驱动发光控制电路14产生发光控制信号，并将发光控制信号提供给发光控制信号线。第二信号驱动线12可以向扫描驱动电路13传输信号，以驱动扫描驱动电路13产生扫描信号，并将扫描信号提供给栅线。
在具体实施时，在本发明实施例中，如图1所示，可以使发光控制电路14位于扫描驱动电路13背离显示区AA的一侧。当然，也可以使发光控制电路14位于扫描驱动电路13面向显示区AA的一侧，在此不作赘述。
在具体实施时，在本发明实施例中，可以使驱动电路设置为发光控制电路14。这样可以使发光控制电路14中的存储电容采用夹层电容的方式进行设置，从而降低发光控制电路14的占用面积。
在具体实施时，在本发明实施例中，发光控制电路14可以包括：多个级联的第一移位寄存器。第一级第一移位寄存器的第一输入信号端IN1与发光触发信号端电连接。其余第一移位寄存器中，下一级第一移位寄存器的第一输入信号端IN1与上一级第一移位寄存器的级联信号输出端GP电连接。并且，每一个第一移位寄存器的第一信号输出端GO用于输出发光控制信号。
在具体实施时，在本发明实施例中，如图2所示，第一移位寄存器可以包括：第一电容C1、第二电容C2、第三电容C3、第四电容C4，以及发光控制晶体管T1～T12。其中，发光控制晶体管T1的栅极与第一时钟信号端CK1电连接，发光控制晶体管T1的第一极与第一输入信号端IN1电连接，发光控制晶体管T1的第二极与第一节点PD_in电连接。
发光控制晶体管T2的栅极与第一节点PD_in电连接，发光控制晶体管T2的第一极与第一时钟信号端CK1电连接，发光控制晶体管T2的第二极与第二节点PU电连接。
发光控制晶体管T3的栅极与第一时钟信号端CK1电连接，发光控制晶体管T3的第一极与第一参考信号端VGL电连接，发光控制晶体管T3的第二极与第二节点PU电连接。
发光控制晶体管T4的栅极与第二节点PU电连接，发光控制晶体管T4的第一极与第二参考信号端VGH电连接，发光控制晶体管T4的第二极与第四节点U4电连接。
发光控制晶体管T5的栅极与第三节点PD_out电连接，发光控制晶体管T5的第一极与第二时钟信号端CK2电连接，发光控制晶体管T5的第二极与第四节点U4电连接。
发光控制晶体管T6的栅极与第二节点PU电连接，发光控制晶体管T6的第一极与第二参考信号端VGH电连接，发光控制晶体管T6的第二极与发光控制晶体管T7的第一极电连接。
发光控制晶体管T7的栅极与第二时钟信号端CK2电连接，发光控制晶体管T7的第二极与第一节点PD_in电连接。
发光控制晶体管T8的栅极与第一参考信号端VGL电连接，发光控制晶体管T8的第一极与第一节点PD_in电连接，发光控制晶体管T8的第二极与第三节点PD_out电连接。
发光控制晶体管T9的栅极与第四节点U4电连接，发光控制晶体管T9的第一极与第二参考信号端VGH电连接，发光控制晶体管T9的第二极与第五节点PD_ox电连接。
发光控制晶体管T10的栅极与第一控制信号端电连接，发光控制晶体管T10的第一极与第一参考信号端VGL电连接，发光控制晶体管T10的第二极与第五节点PD_ox电连接。
发光控制晶体管T11的栅极与第四节点U4电连接，发光控制晶体管T11的第一极与第二参考信号端VGH电连接，发光控制晶体管T11的第二极与第一信号输出端GO电连接。
发光控制晶体管T12的栅极与第五节点PD_ox电连接，发光控制晶体管T12的第一极与第一参考信号端VGL电连接，发光控制晶体管T12的第二极与第一信号输出端GO电连接。
第一电容C1的第一电极与第四节点U4电连接，第一电容C1的第二电极与发光控制晶体管T5的栅极电连接。
第二电容C2的第一电极与第二参考信号端VGH电连接，第二电容C2的第二电极与发光控制晶体管T4的栅极电连接。
第三电容C3的第一电极与第二控制信号端电连接，第三电容C3的第二电极与发光控制晶体管T12的栅极电连接。
第四电容C4的第一电极与第一参考信号端VGL电连接，第四电容C4的第二电极与发光控制晶体管T12的栅极电连接。
级联信号输出端GP与第四节点U4电连接。
在具体实施时，在本发明实施例中，结合图1至图3所示，第一信号驱动线11可以包括：第一时钟线ck1、第二时钟线ck2、第一控制线cb1、第二控制线cb2、第一参考线vgl以及第二参考线vgh；其中，所有的第一移位寄存器的第一参考信号端VGL与第一参考线vgl电连接，所有的第一移位寄存器的第二参考信号端VGH与第二参考线vgh电连接。并且，奇数级的第一移位寄存器的第一时钟信号端CK1与偶数级的第一移位寄存器的第二时钟信号端CK2均与第一时钟线ck1电连接，奇数级的第一移位寄存器的第二时钟信号端CK2与偶数级的第一移位寄存器的第一时钟信号端CK1均与第二时钟线ck2电连接。
在具体实施时，在本发明实施例中，发光控制晶体管T1～T12中的至少一个可以为双栅型晶体管。示例性地，可以使发光控制晶体管T1～T12均为双栅型晶体管。其中，发光控制晶体管T1～T12可以包括相互电连接的第一底栅极和第一顶栅极；并且第一底栅极位于第一导电层100，第一顶栅极位于第二导电层200。
在具体实施时，上述发光控制电路的工作过程可以与相关技术中的基本相同，在此不作赘述。需要说明的是，在本公开实施例中，发光控制电路除了可以为图2所示的结构之外，还可以为包括其他数量的晶体管的结构，本公开实施例对此不作限定。
图3为上述发光控制电路14在衬底基板10上的布局(Layout)示意图。图4为图3所示的布局示意图中沿AA’方向的剖视结构示意图。图5为图3所示的布局示意图中沿BB’方向的剖视结构示意图。图7为图3所示的布局示意图中沿CC’方向的剖视结构示意图。图7为图3所示的布局示意图中沿DD’方向的剖视结构示意图。其中，结合图3至图7示意出了上述发光控制电路14中的有源半导体层500、第一导电层100、第二导电层200、第三导电层300以及第四导电层400的层叠位置关系的示意图。并且，需要说明的是，显示面板还可以包括：位于第一导电层100和有源半导体层500之间的缓冲层111、位于缓冲层111与第二导电层200之间的栅绝缘层112，位于第二导电层200与第三导电层300之间的第二绝缘层120，以及位于第三导电层300与第四导电层400之间的第三绝缘层130。
在具体实施时，在本发明实施例中，存储电容可以包括第一电容C1、第二电容C2、第三电容C3以及第四电容C4中的至少一个。示例性地，存储电容可以包括第一电容C1、第二电容C2、第三电容C3以及第四电容C4。也就是说，第一电容C1、第二电容C2、第三电容C3以及第四电容C4可以均采用夹层电容的方式形成。下面均以第一电容C1、第二电容C2、第三电容C3以及第四电容C4可以均采用夹层电容的方式形成为例进行说明。
在具体实施时，在本发明实施例中，结合图3至图7所示，第一导电层100可以包括：发光控制晶体管T1～T12的第一底栅极，第一电容C1的第一电极层、第二电容C2的第一电极层、第三电容C3的第一电极层以及第四电容C4的第一电极层。例如，图4示出了发光控制晶体管T8的第一底栅极T8-L1，第一电容C1的第一电极层C1-1。图5示出了发光控制晶体管T6的第一底栅极T6-L1，第二电容C2的第一电极层C2-1。图7示出了发光控制晶体管T7的第一底栅极T7-L1。
在具体实施时，在本发明实施例中，结合图3至图7所示，有源半导体层500可采用半导体材料图案化形成。有源半导体层500可用于制作上述的发光控制晶体管T1～T12的有源层，各有源层可包括源极区域、漏极区域以及源极区域和漏极区域之间的沟道区。例如，部分晶体管的有源层可以一体设置。示例性地，有源半导体层500可采用非晶硅、多晶硅、氧化物半导体材料等制作。需要说明的是，上述的源极区域和漏极区域可为掺杂有n型杂质或p型杂质的区域。例如，图4示出了发光控制晶体管T8的有源层T8-S。图5示出了发光控制晶体管T4的有源层T4-S，发光控制晶体管T6的有源层T6-S。图7示出了发光控制晶体管T7的有源层T7-S。
在具体实施时，在本发明实施例中，结合图3至图7所示，第二导电层200可以包括：发光控制晶体管T1～T12的第一顶栅极，第一电容C1的第二电极层、第二电容C2的第二电极层、第三电容C3的第二电极层以及第四电容C4的第二电极层。例如，图4示出了发光控制晶体管T8的第一顶栅极T8-G1，第一电容C1的第二电极层C1-2。图5示出了发光控制晶体管T6的第一顶栅极T6-G1，第二电容C2的第二电极层C2-2。图7示出了发光控制晶体管T7的第一顶栅极T7-G1。
在具体实施时，在本发明实施例中，结合图3至图5所示，第三导电层300可以包括：第一电容C1的第三电极层、第二电容C2的第三电极层、第三电容C3的第三电极层以及第四电容C4的第三电极层。例如，图4示出了第一电容C1的第三电极层C1-3。图5示出了第二电容C2的第三电极层C2-3。
在具体实施时，在本发明实施例中，结合图3至图7所示，第四导电层400可以包括：第一信号驱动线11(例如：第一时钟线ck1、第二时钟线ck2、第一控制线cb1、第二控制线cb2，第一参考线vgl、第二参考线vgh)，以及用于使发光控制晶体管T1～T12和第一电容C1至第四电容C4电连接的连接部。例如，图4示出了使发光控制晶体管T8和第一电容C1电连接的连接部T8-C1，使发光控制晶体管T4和T5电连接的连接部T4-T5。其中，连接部T8-C1的一端通过贯穿栅绝缘层112、第二绝缘层120以及第三绝缘层130的过孔与发光控制晶体管T8的有源层电连接。连接部T8-C1的另一端通过贯穿第二绝缘层120和第三绝缘层130的过孔与第一电容C1的第二电极层C1-2电连接。
图5示出了使发光控制晶体管T4和第二电容C2电连接的连接部T4-C2，使发光控制晶体管T6和第二电容C2电连接的连接部T6-C2。其中，连接部T4-C2的一端通过贯穿栅绝缘层112、第二绝缘层120以及第三绝缘层130的过孔与发光控制晶体管T4的有源层T4-S电连接。连接部T6-C2通过贯穿栅绝缘层112、第二绝缘层120和第三绝缘层130的过孔与发光控制晶体管T6的有源层T6-S电连接。
在具体实施时，在本发明实施例中，结合图3至图7所示，第二导电层200还可以包括：与第二电极层绝缘设置的第一连接走线；第四导电层400还可以包括第二连接走线；并且，第二连接走线的一端通过贯穿第三绝缘层130的第一过孔与第三电极层电连接，第二连接走线的另一端通过贯穿第二绝缘层120和第三绝缘层130的第二过孔与第一连接走线电连接，第一连接走线通过贯穿第一绝缘层110的第三过孔与第一电极层电连接，以使第一电极层和第三电极层通过第一连接走线和第二连接走线电连接。
进一步地，在具体实施时，可以使第一过孔设置为至少两个。这样可以使第二连接走线采用多个第一过孔与第三电极层电连接，从而在第二连接走线和第三电极层采用部分第一过孔不能实现电连接的情况下，还可以使其采用其余第一过孔实现电连接。示例性地，第一过孔可以设置为两个。当然，第一过孔也可以设置为多个，在此不作限定。
进一步地，在具体实施时，可以使第二过孔设置为至少两个。这样可以使第二连接走线采用多个第二过孔与第一连接走线电连接，从而在第二连接走线和第一连接走线采用部分第二过孔不能实现电连接的情况下，还可以使其采用其余第二过孔实现电连接。示例性地，第二过孔可以设置为两个。当然，第二过孔也可以设置为多个，在此不作限定。
进一步地，在具体实施时，可以使第三过孔设置为至少两个。这样可以使第一连接走线采用多个第三过孔与第一电极层电连接，从而在第一连接走线和第一电极层采用部分第三过孔不能实现电连接的情况下，还可以使其采用其余第三过孔实现电连接。示例性地，第三过孔可以设置为两个。当然，第三过孔也可以设置为多个，在此不作限定。
示例性地，如图4所示，针对第一电容C1，第一电极层C1-1在衬底基板10的正投影、第二电极层C1-2在衬底基板10的正投影以及第三电极层C1-3在衬底基板10的正投影均具有交叠区域。第二连接走线22-1的一端通过贯穿第三绝缘层130的两个第一过孔31-1与第三电极层C1-3电连接，第二连接走线22-1的另一端通过贯穿第二绝缘层120和第三绝缘层130的两个第二过孔32-1与第一连接走线21-1电连接，第一连接走线21-1通过贯穿第一绝缘层110的两个第三过孔33-1与第一电极层C1-1电连接，以使第一电极层C1-1和第三电极层C1-3通过第一连接走线21-1和第二连接走线22-1电连接，以形成第一电容C1的第一电极，从而形成夹层电容方式的第一电容C1。需要说明的是，第二连接走线22-1和连接部T4-T5可以设置为一体结构。当然，本发明包括但不限于此。
示例性地，如图5所示，针对第二电容C2，第一电极层C2-1在衬底基板10的正投影、第二电极层C2-2在衬底基板10的正投影以及第三电极层C2-3在衬底基板10的正投影均具有交叠区域。第二连接走线22-2的一端通过贯穿第三绝缘层130的两个第一过孔31-2与第三电极层C2-3电连接，第二连接走线22-2的另一端通过贯穿第二绝缘层120和第三绝缘层130的两个第二过孔32-2与第一连接走线21-2电连接，第一连接走线21-2通过贯穿第一绝缘层110的两个第三过孔33-2与第一电极层C2-1电连接，以使第一电极层C2-1和第三电极层C2-3通过第一连接走线21-2和第二连接走线22-2电连接，以形成第二电容C2的第一电极，从而形成夹层电容方式的第二电容C2。需要说明的是，第二连接走线22-2和连接部T6-C2可以设置为一体结构。当然，本发明包括但不限于此。
示例性地，针对第三电容C3和第四电容C4，其实施方式可参照上述实施方式进行设置，在此不作赘述。
进一步地，在具体实施时，可以使第二过孔在衬底基板10的正投影和第三过孔在衬底基板10的正投影不交叠。示例性地，如图3与图4所示，第二过孔32-1在衬底基板10的正投影和第三过孔33-1在衬底基板10的正投影不交叠。如图3与图5所示，第二过孔32-2在衬底基板10的正投影和第三过孔33-2在衬底基板10的正投影不交叠。这样可以避免由于过孔过深导致的不能正常电连接的问题。
在具体实施时，在本发明实施例中，如图3与图6所示，显示面板还可以包括：位于非显示区BB中的多条发光控制信号传输线EM-S；其中，一条发光控制信号传输线EM-S与一条发光控制信号线电连接，发光控制电路14的第一信号输出端GO分别与各发光控制信号传输线EM-S电连接。并且，发光控制信号传输线EM-S位于第一导电层100。示例性地，发光控制晶体管T11和T12的第二极采用连接部T11-T12进行电连接，以作为第一信号输出端GO。并且，连接部T11-T12与位于第一导电层100的发光控制信号传输线EM-S电连接，以通过发光控制信号传输线EM-S向发光控制信号线输出发光控制信号。
在具体实施时，在本发明实施例中，如图3与图6所示，第二导电层200包括第三连接走线23，发光控制晶体管的输出端通过贯穿第二绝缘层120和第三绝缘层130的第四过孔34与第三连接走线23电连接，第三连接走线23通过贯穿缓冲层111和栅绝缘层112的第五过孔35与发光控制信号传输线EM-S电连接，以使发光控制信号传输线EM-S与发光控制晶体管的输出端，通过第三连接走线23电连接。示例性地，可以将发光控制晶体管T11和T12的相互电连接的第二极作为上述发光控制晶体管的输出端。也就是说，连接部T11-T1通过第四过孔34与第三连接走线23电连接。
在具体实施时，在本发明实施例中，如图3与图6所示，可以使第四过孔34设置为至少两个。这样可以使连接部T11-T1采用多个第四过孔34与第三连接走线23电连接，从而在连接部T11-T1和第三连接走线23采用部分第四过孔34不能实现电连接的情况下，还可以使其采用其余第四过孔34实现电连接。示例性地，第四过孔34可以设置为两个。当然，第四过孔34也可以设置为多个，在此不作限定。
在具体实施时，在本发明实施例中，如图3与图6所示，可以使第五过孔35设置为至少两个。这样可以使第三连接走线23采用多个第五过孔35与发光控制信号传输线EM-S电连接，从而在第三连接走线23和发光控制信号传输线EM-S采用部分第五过孔35不能实现电连接的情况下，还可以使其采用其余第五过孔35实现电连接。示例性地，第五过孔35可以设置为两个。当然，第五过孔35也可以设置为多个，在此不作限定。
在具体实施时，在本发明实施例中，如图3与图6所示，可以使第四过孔34在衬底基板10的正投影和第五过孔35在衬底基板10的正投影不交叠。这样可以避免由于过孔过深导致的不能正常电连接的问题。
在具体实施时，在本发明实施例中，如图3与图7所示，显示面板还可以包括：位于非显示区BB的第一传输线；其中，第一传输线与发光控制电路14电连接。第一传输线包括第一子传输线41和第二子传输线42；其中，第一子传输线41位于第一导电层100，第二子传输线42位于第二导电层200。并且，第一信号驱动线11通过贯穿第二绝缘层120和第三绝缘层130的第六过孔36与第二子传输线42电连接，第二子传输线42通过贯穿第一绝缘层110的第七过孔37与第一子传输线41电连接，使得第一信号驱动线11和发光控制电路14，通过第一子传输线41和第二子传输线42电连接。
在具体实施时，在本发明实施例中，可以使第六过孔36设置为至少两个。这样可以使第一信号驱动线11采用多个第六过孔36与第二子传输线42电连接，从而在第一信号驱动线11和第二子传输线42采用部分第六过孔36不能实现电连接的情况下，还可以使其采用其余第六过孔36实现电连接。示例性地，第六过孔36可以设置为两个。当然，第六过孔36也可以设置为多个，在此不作限定。
在具体实施时，在本发明实施例中，可以使第七过孔37设置为至少两个。这样可以使第二子传输线42采用多个第七过孔37与第一子传输线41电连接，从而在第二子传输线42和第一子传输线41采用部分第七过孔37不能实现电连接的情况下，还可以使其采用其余第七过孔37实现电连接。示例性地，第七过孔37可以设置为两个。当然，第七过孔37也可以设置为多个，在此不作限定。
在具体实施时，在本发明实施例中，可以使第六过孔36在衬底基板10的正投影与第七过孔37在衬底基板10的正投影不交叠。这样可以避免由于过孔过深导致的不能正常电连接的问题。
示例性地，可以使第一时钟线ck1、第二时钟线ck2、第一控制线cb1、第二控制线cb2，第一参考线vgl、第二参考线vgh中的至少一个采用上述第一传输线的方式与发光控制电路14电连接。例如，以第二时钟线ck2为例，如图3与图7所示，与第二时钟线ck2电连接的第一传输线包括第一子传输线41和第二子传输线42，第二时钟线ck2通过两个第六过孔36与第二子传输线42电连接，第二子传输线42通过两个第七过孔37与第一子传输线41电连接，以使第二时钟线ck2和发光控制电路14中的发光控制晶体管T7的第一底栅极T7-L1和第一顶栅极T7-G1电连接，并且发光控制晶体管T7的第一顶栅极T7-G1还通过连接部T7-75与发光控制晶体管T5的第一极电连接。当然，第一时钟线ck1、第一控制线cb1、第二控制线cb2，第一参考线vgl、第二参考线vgh的实施方式可以参照上述第二时钟线ck2的实施方式，在此不作赘述。
在具体实施时，在本发明实施例中，驱动电路也可以设置为扫描驱动电路13。这样可以使扫描驱动电路13中的存储电容采用夹层电容的方式进行设置，从而降低扫描驱动电路13的占用面积。
在具体实施时，在本发明实施例中，扫描驱动电路13可以包括：多个级联的第二移位寄存器。第一级第二移位寄存器的第二输入信号端IN2与帧触发信号端电连接，其余第二移位寄存器中，下一级第二移位寄存器的第二输入信号端IN2与上一级第二移位寄存器的扫描信号输出端SO电连接。并且，每一个第二移位寄存器的扫描信号输出端SO用于输出扫描信号。
在具体实施时，在本发明实施例中，如图8所示，第二移位寄存器可以包括：第五电容C5、第六电容C6，以及扫描控制晶体管T13～T20。其中，扫描控制晶体管T13的栅极与第三时钟信号端CKB1电连接，扫描控制晶体管T13的第一极与第二输入信号端IN2电连接，扫描控制晶体管T13的第二极与第六节点PD_in1电连接。
扫描控制晶体管T14的栅极与第六节点PD_in1电连接，扫描控制晶体管T14的第一极与第三时钟信号端CKB1电连接，扫描控制晶体管T14的第二极与第七节点PU1电连接。
扫描控制晶体管T15的栅极与第三时钟信号端CKB1电连接，扫描控制晶体管T15的第一极与第三参考信号端VSS电连接，扫描控制晶体管T15的第二极与第七节点PU1电连接。
扫描控制晶体管T16的栅极与第七节点PU1电连接，扫描控制晶体管T16的第一极与第四参考信号端VDD电连接，扫描控制晶体管T16的第二极与扫描信号输出端SO电连接。
扫描控制晶体管T17的栅极与第八节点PD_out1电连接，扫描控制晶体管T17的第一极与第四时钟信号端CKB2电连接，扫描控制晶体管T17的第二极与扫描信号输出端SO电连接。
扫描控制晶体管T18的栅极与第七节点PU1电连接，扫描控制晶体管T18的第一极与第四参考信号端VDD电连接，扫描控制晶体管T18的第二极与扫描控制晶体管T19的第一极电连接。
扫描控制晶体管T19的栅极与第四时钟信号端CKB2电连接，扫描控制晶体管T19的第二极与第六节点PD_in1电连接。
扫描控制晶体管T20的栅极与第三参考信号端VSS电连接，扫描控制晶体管T20的第一极与第六节点PD_in1电连接，扫描控制晶体管T20的第二极与第八节点PD_out1电连接。
第五电容C5的第一电极与扫描信号输出端SO电连接，第五电容C5的第二电极与扫描控制晶体管T17的栅极电连接。
第六电容C6的第一电极与第四参考信号端VDD电连接，第六电容C6的第二电极与扫描控制晶体管T16的栅极电连接。
在具体实施时，在本发明实施例中，结合图1、图8以及图9所示，第二信号驱动线12可以包括：第三时钟线ck3、第四时钟线ck4、第三参考线vddvss以及第四参考线；其中，所有的第二移位寄存器的第三参考信号端VSS与第三参考线vss电连接，所有的第二移位寄存器的第四参考信号端VDD与第四参考线vdd电连接。并且，奇数级的第二移位寄存器的第三时钟信号端CKB1与偶数级的第二移位寄存器的第四时钟信号端CKB2均与第三时钟线ck3电连接，奇数级的第二移位寄存器的第二时钟信号端CKB2与偶数级的第二移位寄存器的第一时钟信号端CKB1均与第四时钟线ck4电连接。
在具体实施时，在本发明实施例中，扫描控制晶体管T13～T20中的至少一个可以为双栅型晶体管。示例性地，可以使扫描控制晶体管T13～T20均为双栅型晶体管。其中，扫描控制晶体管T13～T20可以包括相互电连接的第二底栅极和第二顶栅极；并且第二底栅极位于第一导电层100，第二顶栅极位于第二导电层200。
在具体实施时，上述扫描驱动电路13的工作过程可以与相关技术中的基本相同，在此不作赘述。需要说明的是，在本公开实施例中，扫描驱动电路13除了可以为图8所示的结构之外，还可以为包括其他数量的晶体管的结构，本公开实施例对此不作限定。
图9为上述扫描驱动电路13在衬底基板10上的布局(Layout)示意图。图10为图9所示的布局示意图中沿AA’方向的剖视结构示意图。图11为图10所示的布局示意图中沿BB’方向的剖视结构示意图。图12为图10所示的布局示意图中沿CC’方向的剖视结构示意图。其中，扫描驱动电路13的有源半导体层500、第一导电层100、第二导电层200、第三导电层300以及第四导电层400分别与发光控制电路14的有源半导体层500、第一导电层100、第二导电层200、第三导电层300以及第四导电层400同层同材料设置，具体在此不作赘述。
在具体实施时，在本发明实施例中，存储电容可以包括第五电容C5和第六电容C6中的至少一个。示例性地，存储电容可以包括第五电容C5和第六电容C6。也就是说，第五电容C5和第六电容C6可以均采用夹层电容的方式形成。下面均以第五电容C5和第六电容C6可以均采用夹层电容的方式形成为例进行说明。
在具体实施时，在本发明实施例中，结合图9至图11所示，第一导电层100还可以包括：扫描控制晶体管T13～T20的第二底栅极，第五电容C5的第一电极层、第六电容C6的第一电极层。例如，图10示出了第五电容C5的第一电极层C5-1。图11示出了第六电容C6的第一电极层C6-1，扫描驱动晶体管T16的第二底栅极T16-L1。
在具体实施时，在本发明实施例中，结合图9至图11所示，有源半导体层500可用于制作上述的扫描控制晶体管T13～T20的有源层，各有源层可包括源极区域、漏极区域以及源极区域和漏极区域之间的沟道区。例如，部分晶体管的有源层可以一体设置。需要说明的是，上述的源极区域和漏极区域可为掺杂有n型杂质或p型杂质的区域。例如，图11示出了扫描驱动晶体管T18的有源层T18-S。
在具体实施时，在本发明实施例中，结合图9至图11所示，第二导电层200还可以包括：扫描控制晶体管T13～T20的第二顶栅极，第五电容C5的第二电极层、第六电容C6的第二电极层、第一连接走线21-5和21-6。例如，图10示出了第五电容C5的第二电极层C5-2和第一连接走线21-5。图11示出了第六电容C6的第二电极层C6-2和第一连接走线21-6，扫描驱动晶体管T16的第二顶栅极T16-G1。
在具体实施时，在本发明实施例中，结合图9至图11所示，第三导电层300还可以包括：第五电容C5的第三电极层、第六电容C6的第三电极层。例如，图10示出了第五电容C5的第三电极层C5-3。图11示出了第六电容C6的第三电极层C6-3。
在具体实施时，在本发明实施例中，结合图9至图11所示，第四导电层400还可以包括：第二信号驱动线12(例如：第三时钟线ck3、第四时钟线ck4、第三参考线vss、第四参考线vdd)，用于使扫描控制晶体管T13～T20、第五电容C5、第六电容C6电连接的连接部，以及第二连接走线22-5和22-6。例如，图10示出了第二连接走线22-5以及使扫描控制晶体管T17和第五电容C5C5电连接的连接部T17-C5，并且，连接部T17-C5的一端通过贯穿栅绝缘层112、第二绝缘层120以及第三绝缘层130的过孔与扫描控制晶体管T17的有源层电连接。其中，第二连接走线22-5和连接部T17-C5为一体结构。
示例性地，如图10所示，针对第五电容C5，第一电极层C5-1在衬底基板10的正投影、第二电极层C5-2在衬底基板10的正投影以及第三电极层C5-3在衬底基板10的正投影均具有交叠区域。第二连接走线22-5的一端通过贯穿第三绝缘层130的四个第一过孔31-5与第三电极层C5-3电连接，第二连接走线22-5的另一端通过贯穿第二绝缘层120和第三绝缘层130的两个第二过孔32-5与第一连接走线21-5电连接，第一连接走线21-5通过贯穿第一绝缘层110的两个第三过孔33-5与第一电极层C5-1电连接，以使第一电极层C5-1和第三电极层C5-3通过第一连接走线21-5和第二连接走线22-5电连接，以形成第五电容C5的第一电极，从而形成夹层电容方式的第五电容C5。
示例性地，如图11所示，针对第六电容C6，第一电极层C6-1在衬底基板10的正投影、第二电极层C6-2在衬底基板10的正投影以及第三电极层C6-3在衬底基板10的正投影均具有交叠区域。第二连接走线22-6的一端通过贯穿第三绝缘层130的两个第一过孔31-6与第三电极层C6-3电连接，第二连接走线22-6的另一端通过贯穿第二绝缘层120和第三绝缘层130的两个第二过孔32-6与第一连接走线21-6电连接，第一连接走线21-6通过贯穿第一绝缘层110的两个第三过孔33-6与第一电极层C6-1电连接，以使第一电极层C6-1和第三电极层C6-3通过第一连接走线21-6和第二连接走线22-6电连接，以形成第六电容C6的第一电极，从而形成夹层电容方式的第六电容C6。
示例性地，如图9与图10所示，第二过孔32-5在衬底基板10的正投影和第三过孔33-5在衬底基板10的正投影不交叠。如图9与图11所示，第二过孔32-6在衬底基板10的正投影和第三过孔33-6在衬底基板10的正投影不交叠。这样可以避免由于过孔过深导致的不能正常电连接的问题。
在具体实施时，在本发明实施例中，如图9与图12所示，显示面板还可以包括：位于非显示区BB的第二传输线；其中，第一传输线与扫描驱动电路13电连接。第二传输线包括第三子传输线43和第四子传输线44；其中，第三子传输线43位于第一导电层100，第四子传输线44位于第二导电层200。并且，第二信号驱动线12通过贯穿第二绝缘层120和第三绝缘层130的第八过孔38与第四子传输线44电连接，第四子传输线44通过贯穿第一绝缘层110的第九过孔39与第三子传输线43电连接，使得第二信号驱动线12和扫描驱动电路13，通过第三子传输线43和第四子传输线44电连接。
在具体实施时，在本发明实施例中，可以使第八过孔38设置为至少两个。这样可以使第二信号驱动线12采用多个第八过孔38与第四子传输线44电连接，从而在第二信号驱动线12和第四子传输线44采用部分第八过孔38不能实现电连接的情况下，还可以使其采用其余第八过孔38实现电连接。示例性地，第八过孔38可以设置为两个。当然，第八过孔38也可以设置为多个，在此不作限定。
在具体实施时，在本发明实施例中，可以使第九过孔39设置为至少两个。这样可以使第四子传输线44采用多个第九过孔39与第三子传输线43电连接，从而在第四子传输线44和第三子传输线43采用部分第九过孔39不能实现电连接的情况下，还可以使其采用其余第九过孔39实现电连接。示例性地，第九过孔39可以设置为两个。当然，第九过孔39也可以设置为多个，在此不作限定。
在具体实施时，在本发明实施例中，可以使第八过孔38在衬底基板10的正投影与第九过孔39在衬底基板10的正投影不交叠。这样可以避免由于过孔过深导致的不能正常电连接的问题。
示例性地，可以使第三时钟线ck3、第四时钟线ck4、第三参考线vss、第四参考线vdd中的至少一个采用上述第二传输线的方式与扫描驱动电路13电连接。例如，以第三时钟线ck3为例，如图9与图12所示，与第三时钟线ck3电连接的第二传输线包括第三子传输线43和第四子传输线44，第三时钟线ck3通过两个第八过孔38与第四子传输线44电连接，第四子传输线44通过两个第九过孔39与第三子传输线43电连接，以使第三时钟线ck3和扫描驱动电路13中的扫描控制晶体管T15的第二底栅极和第二顶栅极电连接。当然，第四时钟线ck4、第三参考线vss、第四参考线的实施方式可以参照上述第三时钟线ck3的实施方式，在此不作赘述。
在具体实施时，在本发明实施例中，驱动电路也可以设置为像素电路。这样可以使像素电路中的存储电容采用夹层电容的方式进行设置，从而降低像素电路的占用面积。
如图13所示，像素电路0121可以包括：像素驱动电路0122、第一发光控制电路123、第二发光控制电路124、数据写入电路0126、存储电路0127、阈值补偿电路0128和复位电路0129。其中，像素驱动电路0122包括控制端、第一端和第二端，且被配置为发光元件0120提供驱动发光元件0120发光的驱动电流。例如，第一发光控制电路123与像素驱动电路0122的第一端和第一电源端PVDD连接，且被配置为实现像素驱动电路0122和第一电源端PVDD之间的连接导通或断开，第二发光控制电路124与像素驱动电路0122的第二端和发光元件0120的第一发光电压施加电极电连接，且被配置为实现像素驱动电路0122和发光元件0120之间的连接导通或断开。数据写入电路0126与像素驱动电路0122的第一端电连接，且被配置为在扫描信号的控制下将数据信号写入存储电路0127；存储电路0127与像素驱动电路0122的控制端和第一电源端PVDD电连接，且被配置为存储数据信号；阈值补偿电路0128与像素驱动电路0122的控制端和第二端电连接，且被配置为对像素驱动电路0122进行阈值补偿；复位电路0129与像素驱动电路0122的控制端和发光元件0120的第一发光电压施加电极电连接，且配置为在复位控制信号的控制下对像素驱动电路0122的控制端和发光元件0120的第一发光电压施加电极进行复位。
示例性地，结合图13所示，像素驱动电路0122包括：驱动晶体管T01，像素驱动电路0122的控制端包括驱动晶体管T01的栅极，像素驱动电路0122的第一端包括驱动晶体管T01的第一极，像素驱动电路0122的第二端包括驱动晶体管T01的第二极。
示例性地，结合图13所示，数据写入电路0126包括数据写入晶体管T02，存储电路0127包括第七电容C7，阈值补偿电路0128包括阈值补偿晶体管T03，第一发光控制电路123包括第一发光控制晶体管T04，第二发光控制电路124包括第二发光控制晶体管T05，复位电路0129包括第一复位晶体管T06和第二复位晶体管T07，复位控制信号可以包括第一子复位控制信号和第二子复位控制信号。
具体地，数据写入晶体管T02的第一极与驱动晶体管T01的第一极电连接，数据写入晶体管T02的第二极被配置为与数据线Vd电连接以接收数据信号，数据写入晶体管T02的栅极被配置为与栅线GA电连接以接收扫描信号；第七电容C7的第一极与第一电源端PVDD电连接，第七电容C7的第二极与驱动晶体管T01的栅极电连接；阈值补偿晶体管T03的第一极与驱动晶体管T01的第二极电连接，阈值补偿晶体管T03的第二极与驱动晶体管T01的栅极电连接，阈值补偿晶体管T03的栅极被配置为与栅线GA电连接以接收扫描信号；第一复位晶体管T06的第一极被配置为与第一复位电源端Vinit1电连接以接收第一复位信号，第一复位晶体管T06的第二极与驱动晶体管T01的栅极电连接，第一复位晶体管T06的栅极被配置为与第一复位控制信号线Rst1电连接以接收第一子复位控制信号；第二复位晶体管T07的第一极被配置为与第二复位电源端Vinit2电连接以接收第二复位信号，第二复位晶体管T07的第二极与发光元件120的第一发光电压施加电极电连接，第二复位晶体管T07的栅极被配置为与第二复位控制信号线Rst2电连接以接收第二子复位控制信号；第一发光控制晶体管T04的第一极与第一电源端PVDD电连接，第一发光控制晶体管T04的第二极与驱动晶体管T01的第一极电连接，第一发光控制晶体管T04的栅极被配置为与发光控制信号线EM电连接以接收发光控制信号；第二发光控制晶体管T05的第一极与驱动晶体管T01的第二极电连接，第二发光控制晶体管T05的第二极与发光元件120的第一发光电压施加电极电连接，第二发光控制晶体管T05的栅极被配置为与发光控制信号线EM电连接以接收发光控制信号；发光元件120的第二发光电压施加电极与第二电源端VSS电连接。其中，第一极和第二极可以根据实际应用确定为源极或漏极，在此不作限定。
示例性地，第一电源端PVDD和第二电源端VSS之一为高压端，另一个为低压端。例如，如图13所示的实施例中，第一电源端PVDD为电压源以输出恒定的第一电压，第一电压为正电压；而第二电源端VSS可以为电压源以输出恒定的第二电压，第二电压为负电压等。例如，在一些示例中，第二电源端VSS可以接地。
需要说明的是，在本公开实施例中，子像素spx中的像素电路除了可以为图13所示的结构之外，还可以为包括其他数量的晶体管的结构，本公开实施例对此不作限定。
在具体实施时，在本发明实施例中，存储电容可以包括第七电容。也就是说，第七电容可以均采用夹层电容的方式形成。需要说明的是，第一电容C1形成夹层电容的实施方式可以参见上述形成第一电容C1至第六电容C6的实施方式，在此不作赘述。
进一步地，在具体实施时，在本发明实施例中，如图14所示，在发光控制电路14位于扫描驱动电路13背离显示区AA的一侧时，可以使发光控制信号传输线EM-S在衬底基板10的正投影与扫描驱动电路在衬底基板10上的正投影具有交叠区域。例如，如图14所示，发光控制信号传输线EM-S在衬底基板10的正投影可以与上一级第二移位寄存器中的扫描控制晶体管T17与下一级第二移位寄存器的扫描控制晶体管T1的连接部T17-T1在衬底基板10的正投影具有交叠区域。这样由于发光控制电路14的发光控制信号传输线EM-S位于第一导电层，由于第一导电层与第四导电层之间的距离较远，从而可以降低发光控制信号传输线EM-S对扫描驱动电路的信号干扰。
基于同一发明构思，本发明实施例还提供了一种上述显示面板的制备方法，可以包括如下步骤：
在衬底基板10上依次形成第一导电层100、第二导电层200以及第三导电层300，以形成位于衬底基板10上的驱动电路；其中，第一导电层100包括第一电极层，第二导电层200包括第二电极层，第三导电层300包括第三电极层；第一电极层在衬底基板10的正投影、第二电极层在衬底基板10的正投影以及第三电极层在衬底基板10的正投影均具有交叠区域；第一电极层和第三电极层相互电连接作为存储电容的第一电极，第二电极层作为存储电容的第二电极。
在具体实施时，在本发明实施例中，第二导电层200包括与第二电极层绝缘设置的第一连接走线。
在具体实施时，在本发明实施例中，在形成第一导电层100之后，且在形成第二导电层200之前，还可以包括：形成具有第三过孔的第一绝缘层110；其中，第一连接走线通过贯穿第一绝缘层110的第三过孔与第一电极层电连接。
在具体实施时，在本发明实施例中，在形成第二导电层200之后，且在形成第三导电层300之前，还可以包括：形成第二绝缘层120。
在具体实施时，在本发明实施例中，在形成第三导电层300之后，还可以包括：
形成第三绝缘层130、贯穿第三绝缘层130的第一过孔以及贯穿第二绝缘层120和第三绝缘层130的第二过孔；
形成第四导电层400；其中，第四导电层400包括第二连接走线；且第二连接走线的一端通过第一过孔与第三电极层电连接，第二连接走线的另一端通过第二过孔与第一连接走线电连接。
需要说明的是，第一绝缘层110至第三绝缘层130还具有的其余过孔可以参见上述描述内容，在此不作赘述。
当然，第一导电层100至第四导电层400还包括的其余结构可以参见上述描述内容，在此不作赘述。
上述可以采用构图工艺形成第一导电层100至第四导电层400中的各种结构，以及采用刻蚀工艺形成上述过孔。需要说明的是，构图工艺可只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。在具体实施时，可根据本发明中所形成的结构选择相应的构图工艺。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。该显示装置解决问题的原理与前述显示面板相似，因此该显示装置的实施可以参见前述显示面板的实施，重复之处在此不再赘述。
在具体实施时，在本发明实施例中，显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
本发明实施例提供的显示面板、其制备方法及显示装置，通过使第一导电层包括第一电极层，第二导电层包括第二电极层以及第三导电层包括第三电极层，并且使第一电极层在衬底基板的正投影、第二电极层在衬底基板的正投影以及第三电极层在衬底基板的正投影均具有交叠区域。这样可以使第一电极层和第三电极层相互电连接作为存储电容的一个电极，第二电极层作为存储电容的另一个电极，从而可以采用夹层电容的方式形成存储电容，可以提高存储电容的电容值。也就是说，可以使第一电极层和第二电极具有正对面积，以形成存储电容的一个子电容；以及使第二电极和第三电极具有正对面积，以形成存储电容的另一个子电容。通过使这两个子电容采用并联的方式形成存储电容，以提高存储电容的电容值。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (16)

1.一种显示面板，包括：衬底基板，位于所述衬底基板上的驱动电路，所述驱动电路包括存储电容；其特征在于，所述显示面板还包括：依次层叠位于所述衬底基板上的第一导电层、有源半导体层、第二导电层以及第三导电层；其中，所述第一导电层、所述第二导电层以及所述第三导电层异层设置；
所述第一导电层包括第一电极层，所述第二导电层包括第二电极层，所述第三导电层包括第三电极层；
所述第一电极层在所述衬底基板的正投影、所述第二电极层在所述衬底基板的正投影以及所述第三电极层在所述衬底基板的正投影均具有交叠区域；
所述第一电极层和所述第三电极层相互电连接作为所述存储电容的第一电极，所述第二电极层作为所述存储电容的第二电极；
所述驱动电路为位于非显示区中的扫描驱动电路和发光控制电路；
所述显示面板还包括：位于所述第一导电层和所述第二导电层之间的第一绝缘层，位于所述第二导电层与所述第三导电层之间的第二绝缘层，位于所述第三导电层背离所述衬底基板一侧的第三绝缘层，以及位于所述第三绝缘层背离所述衬底基板一侧的第四导电层；
所述第二导电层包括与所述第二电极层绝缘设置的第一连接走线；所述第四导电层包括第二连接走线；
所述第二连接走线的一端通过贯穿所述第三绝缘层的第一过孔与所述第三电极层电连接，所述第二连接走线的另一端通过贯穿所述第二绝缘层和所述第三绝缘层的第二过孔与所述第一连接走线电连接，所述第一连接走线通过贯穿所述第一绝缘层的第三过孔与所述第一电极层电连接，以使所述第一电极层和所述第三电极层通过所述第一连接走线和所述第二连接走线电连接。
2.如权利要求1所述的显示面板，其特征在于，所述第一过孔设置为至少两个；和/或，
所述第二过孔设置为至少两个；和/或，
所述第三过孔设置为至少两个。
3.如权利要求1所述的显示面板，其特征在于，所述第二过孔在所述衬底基板的正投影和所述第三过孔在所述衬底基板的正投影不交叠。
4.如权利要求1所述的显示面板，其特征在于，所述显示面板还包括：位于所述显示区中的多条发光控制信号线，以及位于所述非显示区中的多条发光控制信号传输线；其中，一条所述发光控制信号传输线与一条所述发光控制信号线电连接，所述发光控制电路的第一信号输出端分别与各所述发光控制信号传输线电连接；
所述发光控制信号传输线位于所述第一导电层。
5.如权利要求4所述的显示面板，其特征在于，所述第一绝缘层包括位于所述第一导电层与所述第二导电层之间的缓冲层、以及位于所述缓冲层与所述第二导电层之间的栅绝缘层；
所述第二导电层包括第三连接走线，所述发光控制电路包括发光控制晶体管，所述发光控制晶体管的输出端通过贯穿所述第二绝缘层和所述第三绝缘层的第四过孔与所述第三连接走线电连接，所述第三连接走线通过贯穿所述缓冲层和所述栅绝缘层的第五过孔与所述发光控制信号传输线电连接，以使所述发光控制信号传输线与所述发光控制晶体管的输出端，通过所述第三连接走线电连接。
6.如权利要求5所述的显示面板，其特征在于，所述第四过孔设置为至少两个；和/或，
所述第五过孔设置为至少两个；和/或，
所述第四过孔在所述衬底基板的正投影和所述第五过孔在所述衬底基板的正投影不交叠。
7.如权利要求5所述的显示面板，其特征在于，所述显示面板还包括：位于所述非显示区的第一信号驱动线和第一传输线；其中，所述第一信号驱动线位于所述第四导电层；所述第一传输线与所述发光控制电路电连接；
所述第一传输线包括第一子传输线和第二子传输线；其中，所述第一子传输线位于所述第一导电层，所述第二子传输线位于所述第二导电层；
所述第一信号驱动线通过贯穿所述第二绝缘层和所述第三绝缘层的第六过孔与所述第二子传输线电连接，所述第二子传输线通过贯穿所述第一绝缘层的第七过孔与所述第一子传输线电连接，使得所述第一信号驱动线和所述发光控制电路，通过所述第一子传输线和所述第二子传输线电连接。
8.如权利要求7所述的显示面板，其特征在于，所述第六过孔设置为至少两个；和/或，
所述第七过孔设置为至少两个；和/或，
所述第六过孔在所述衬底基板的正投影与所述第七过孔在所述衬底基板的正投影不交叠。
9.如权利要求5-8任一项所述的显示面板，其特征在于，所述发光控制晶体管为双栅型晶体管，且所述发光控制晶体管包括相互电连接的第一底栅极和第一顶栅极；
所述第一底栅极位于所述第一导电层，所述第一顶栅极位于所述第二导电层。
10.如权利要求5所述的显示面板，其特征在于，所述显示面板还包括：位于所述非显示区的第二信号驱动线和第二传输线；
所述第二传输线包括第三子传输线和第四子传输线；其中，所述第三子传输线位于所述第一导电层，所述第四子传输线位于所述第二导电层；
所述第二信号驱动线通过贯穿所述第二绝缘层和所述第三绝缘层的第八过孔与所述第四子传输线电连接，所述第四子传输线通过贯穿所述第一绝缘层的第九过孔与所述第三子传输线电连接，使得所述第二信号驱动线和所述扫描驱动电路，通过所述第三子传输线和所述第四子传输线电连接。
11.如权利要求10所述的显示面板，其特征在于，所述第八过孔设置为至少两个；和/或，
所述第九过孔设置为至少两个；和/或，
所述第八过孔在所述衬底基板的正投影与所述第九过孔在所述衬底基板的正投影不交叠。
12.如权利要求10所述的显示面板，其特征在于，所述扫描驱动电路包括扫描控制晶体管；
所述扫描控制晶体管为双栅型晶体管，且所述扫描控制晶体管包括相互电连接的第二底栅极和第二顶栅极；
所述第二底栅极位于所述第一导电层，所述第二顶栅极位于所述第二导电层。
13.如权利要求4-8任一项所述的显示面板，其特征在于，所述发光控制电路位于所述扫描驱动电路背离所述显示区的一侧，且，所述发光控制信号传输线在所述衬底基板的正投影与所述扫描驱动电路在所述衬底基板上的正投影具有交叠区域。
14.一种显示装置，其特征在于，包括如权利要求1-13任一项所述的显示面板。
15.一种用于制备如权利要求1-13任一项所述的显示面板的制备方法，其特征在于，包括：
在衬底基板上依次形成第一导电层、第二导电层以及第三导电层，以形成位于所述衬底基板上的驱动电路；
其中，所述第一导电层包括第一电极层，所述第二导电层包括第二电极层，所述第三导电层包括第三电极层；
所述第一电极层在所述衬底基板的正投影、所述第二电极层在所述衬底基板的正投影以及所述第三电极层在所述衬底基板的正投影均具有交叠区域；
所述第一电极层和所述第三电极层相互电连接作为所述存储电容的第一电极，所述第二电极层作为所述存储电容的第二电极。
16.如权利要求15所述的制备方法，其特征在于，所述第二导电层包括与所述第二电极层绝缘设置的第一连接走线；
在形成所述第一导电层之后，且在形成所述第二导电层之前，还包括：形成具有第三过孔的第一绝缘层；其中，所述第一连接走线通过贯穿所述第一绝缘层的第三过孔与所述第一电极层电连接；
在形成所述第二导电层之后，且在形成所述第三导电层之前，还包括：形成第二绝缘层；
在形成所述第三导电层之后，还包括：
形成第三绝缘层、贯穿所述第三绝缘层的第一过孔以及贯穿所述第二绝缘层和所述第三绝缘层的第二过孔；
形成第四导电层；其中，所述第四导电层包括第二连接走线；且所述第二连接走线的一端通过所述第一过孔与所述第三电极层电连接，所述第二连接走线的另一端通过所述第二过孔与所述第一连接走线电连接。
CN201911205633.5A 2019-11-29 2019-11-29 一种显示面板、其制备方法及显示装置 Active CN110767665B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911205633.5A CN110767665B (zh) 2019-11-29 2019-11-29 一种显示面板、其制备方法及显示装置
PCT/CN2020/103831 WO2021103604A1 (zh) 2019-11-29 2020-07-23 显示面板、其制备方法及显示装置
US17/263,257 US11723246B2 (en) 2019-11-29 2020-07-23 Display panel, preparation method thereof and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911205633.5A CN110767665B (zh) 2019-11-29 2019-11-29 一种显示面板、其制备方法及显示装置

Publications (2)

Publication Number Publication Date
CN110767665A CN110767665A (zh) 2020-02-07
CN110767665B true CN110767665B (zh) 2022-05-31

Family

ID=69340246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911205633.5A Active CN110767665B (zh) 2019-11-29 2019-11-29 一种显示面板、其制备方法及显示装置

Country Status (3)

Country Link
US (1) US11723246B2 (zh)
CN (1) CN110767665B (zh)
WO (1) WO2021103604A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767665B (zh) 2019-11-29 2022-05-31 京东方科技集团股份有限公司 一种显示面板、其制备方法及显示装置
WO2021168728A1 (zh) * 2020-02-27 2021-09-02 京东方科技集团股份有限公司 显示面板及其制造方法和显示装置
US11688339B2 (en) * 2020-04-10 2023-06-27 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and manufacturing method thereof, display device
CN116564231A (zh) * 2020-04-10 2023-08-08 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
WO2021203422A1 (zh) * 2020-04-10 2021-10-14 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN115616818A (zh) * 2020-04-10 2023-01-17 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
EP4145500A4 (en) * 2020-04-30 2023-05-31 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND METHOD FOR MAKING IT, AND DISPLAY DEVICE
WO2021226759A1 (zh) * 2020-05-09 2021-11-18 京东方科技集团股份有限公司 显示面板及显示装置
WO2021226807A1 (zh) * 2020-05-11 2021-11-18 京东方科技集团股份有限公司 显示面板及显示装置
CN114175133B (zh) 2020-05-15 2023-12-22 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
JP2023535853A (ja) * 2020-06-04 2023-08-22 京東方科技集團股▲ふん▼有限公司 表示基板、その製作方法、及び表示装置
WO2021253392A1 (zh) * 2020-06-19 2021-12-23 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US20220199656A1 (en) * 2020-06-30 2022-06-23 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, manufacturing method thereof and display device
CN114641825A (zh) 2020-09-30 2022-06-17 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
WO2022099549A1 (zh) 2020-11-12 2022-05-19 京东方科技集团股份有限公司 显示基板及其驱动方法、显示装置
US20220406244A1 (en) * 2020-12-23 2022-12-22 Boe Technology Group Co., Ltd. Shift register and driving method thereof, gate driver and display device
EP4123634A4 (en) * 2021-03-24 2023-06-14 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY DEVICE
US20240046880A1 (en) * 2021-04-01 2024-02-08 Boe Technology Group Co., Ltd. Pixel drive circuit and driving method thereof, and display panel
US20240078971A1 (en) * 2021-04-28 2024-03-07 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display panel
KR20240011655A (ko) * 2021-05-27 2024-01-26 보에 테크놀로지 그룹 컴퍼니 리미티드 디스플레이 기판 및 이의 제조 방법, 디스플레이 장치
WO2023000322A1 (zh) * 2021-07-23 2023-01-26 京东方科技集团股份有限公司 显示基板及显示装置
CN116034475A (zh) * 2021-08-26 2023-04-28 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
WO2023115400A1 (zh) * 2021-12-22 2023-06-29 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN114967249B (zh) * 2022-05-31 2023-10-20 京东方科技集团股份有限公司 一种显示基板、显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733499A (zh) * 2013-12-23 2015-06-24 乐金显示有限公司 有机发光二极管显示装置及其制造方法
CN107170752A (zh) * 2017-05-10 2017-09-15 京东方科技集团股份有限公司 一种阵列基板制备方法、阵列基板和显示装置
CN107275367A (zh) * 2016-04-08 2017-10-20 群创光电股份有限公司 显示装置
CN107316873A (zh) * 2017-07-19 2017-11-03 武汉天马微电子有限公司 一种阵列基板及显示装置
CN108461529A (zh) * 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN208141716U (zh) * 2018-03-30 2018-11-23 昆山国显光电有限公司 显示器件及其像素电路
CN108987480A (zh) * 2017-06-02 2018-12-11 上海和辉光电有限公司 双栅薄膜晶体管及其制备方法、显示面板及其制备方法
CN109300917A (zh) * 2018-09-30 2019-02-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN208861649U (zh) * 2018-11-08 2019-05-14 惠科股份有限公司 阵列基板、显示面板以及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
US9397124B2 (en) * 2014-12-03 2016-07-19 Apple Inc. Organic light-emitting diode display with double gate transistors
CN108509899B (zh) 2018-03-29 2021-03-09 上海天马微电子有限公司 一种显示面板和显示装置
CN110767665B (zh) 2019-11-29 2022-05-31 京东方科技集团股份有限公司 一种显示面板、其制备方法及显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733499A (zh) * 2013-12-23 2015-06-24 乐金显示有限公司 有机发光二极管显示装置及其制造方法
CN107275367A (zh) * 2016-04-08 2017-10-20 群创光电股份有限公司 显示装置
CN107170752A (zh) * 2017-05-10 2017-09-15 京东方科技集团股份有限公司 一种阵列基板制备方法、阵列基板和显示装置
CN108987480A (zh) * 2017-06-02 2018-12-11 上海和辉光电有限公司 双栅薄膜晶体管及其制备方法、显示面板及其制备方法
CN107316873A (zh) * 2017-07-19 2017-11-03 武汉天马微电子有限公司 一种阵列基板及显示装置
CN108461529A (zh) * 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN208141716U (zh) * 2018-03-30 2018-11-23 昆山国显光电有限公司 显示器件及其像素电路
CN109300917A (zh) * 2018-09-30 2019-02-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN208861649U (zh) * 2018-11-08 2019-05-14 惠科股份有限公司 阵列基板、显示面板以及显示装置

Also Published As

Publication number Publication date
CN110767665A (zh) 2020-02-07
WO2021103604A1 (zh) 2021-06-03
US20220302240A1 (en) 2022-09-22
US11723246B2 (en) 2023-08-08

Similar Documents

Publication Publication Date Title
CN110767665B (zh) 一种显示面板、其制备方法及显示装置
CN112771601B (zh) 显示基板、显示装置及显示基板的制作方法
CN112309332B (zh) 像素电路及其驱动方法、显示基板和显示面板
CN113196495B (zh) 显示基板及显示装置
US11538417B2 (en) Light emission control shift register and method thereof, gate driving circuit, and display device
CN113939914B (zh) 显示基板及其制备方法、显示装置
US11929030B2 (en) Display panel, driving method, and display device
WO2021203422A1 (zh) 显示基板及其制作方法、显示装置
CN115066755A (zh) 显示基板及显示装置
US20240008326A1 (en) Display panel, driving method and display apparatus
WO2022057503A1 (zh) 显示面板及其驱动方法、显示装置
WO2022088030A1 (zh) 显示基板、显示面板及显示装置
EP4002337A1 (en) Display substrate, display panel, and display device
CN114175166A (zh) 显示基板及其制作方法、显示装置
WO2024046040A1 (zh) 显示面板和显示装置
CN111724743A (zh) 像素驱动电路及其驱动方法、显示装置
WO2023143568A1 (zh) 显示面板、显示模组及显示装置
US20220310753A1 (en) Display panel and display device
EP4141858A1 (en) Display panel and display apparatus
CN114530464A (zh) 阵列基板、显示面板和显示装置
CN112071273A (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
WO2023044829A1 (zh) 扫描控制电路及驱动方法、显示基板、显示面板及装置
US20230306903A1 (en) Display substrate, manufacturing method thereof, and display apparatus
US20240090269A1 (en) Display device
WO2023123237A1 (zh) 像素组、阵列基板和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant