CN107170752A - 一种阵列基板制备方法、阵列基板和显示装置 - Google Patents
一种阵列基板制备方法、阵列基板和显示装置 Download PDFInfo
- Publication number
- CN107170752A CN107170752A CN201710326074.8A CN201710326074A CN107170752A CN 107170752 A CN107170752 A CN 107170752A CN 201710326074 A CN201710326074 A CN 201710326074A CN 107170752 A CN107170752 A CN 107170752A
- Authority
- CN
- China
- Prior art keywords
- pole plate
- insulating barrier
- electrode
- layer
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 230000004888 barrier function Effects 0.000 claims abstract description 66
- 239000010409 thin film Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000010408 film Substances 0.000 claims abstract description 30
- 238000000059 patterning Methods 0.000 claims abstract description 28
- 239000013078 crystal Substances 0.000 claims abstract description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 14
- 239000000126 substance Substances 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 230000005611 electricity Effects 0.000 description 8
- 230000008901 benefit Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供了一种阵列基板制备方法、阵列基板和显示装置。包括：在基板上图案化形成薄膜晶体管源极、漏极和存储电容的第一极板；形成薄膜晶体管的有源层；形成第一绝缘层，第一绝缘层覆盖有源层、源极、漏极及第一极板；在第一绝缘层上图案化形成薄膜晶体管的栅极及存储电容的第二极板；形成第二绝缘层，第二绝缘层覆盖栅极及第二极板；形成分别暴露薄膜晶体管电极和第一极板的两个过孔；形成像素电极层，像素电极层通过过孔分别与薄膜晶体管电极及第一极板电连接。本发明形成两个存储电容，在不减少开口率的基础上增大了电容存储量；并且有源层的表面不被刻蚀，避免有源层在刻蚀中产生缺陷，提高了阵列基板中薄膜晶体管特性的均一性。
Description
技术领域
本发明涉及显示面板制作领域，特别是涉及阵列基板制备方法、阵列基板和显示装置。
背景技术
液晶显示时目前平板显示的主流，而非晶硅薄膜晶体管阵列显示器(a-Si TFTLCD)则是液晶显示领域中的主导显示方式。a-Si TFT LCD能够满足视频显示应用，制作工艺与传统的IC电路相兼容，具有显示品质优异、功耗低、重量轻、无辐射等特点。
a-Si阵列基板是a-Si TFT LCD的重要组成部分，其中a-Si阵列基板中的存储电容在液晶显示中起到至关重要的作用。然而由于a-Si阵列基板中非晶硅薄膜晶体管在关态下存在一定大小的漏电流，因而使存储电容中的电压不能够稳定的保持，进而影响显示效果。
发明内容
鉴于上述问题，提出了本发明实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种阵列基板制备方法、阵列基板和显示装置。
依据本发明实施例的一个方面，提供了一种阵列基板制备方法，包括：
在基板上图案化形成薄膜晶体管源极、漏极和存储电容的第一极板；
形成所述薄膜晶体管的有源层；
形成第一绝缘层，所述第一绝缘层覆盖所述有源层、所述源极、所述漏极及所述第一极板；
在所述第一绝缘层上图案化形成所述薄膜晶体管的栅极及所述存储电容的第二极板；
形成第二绝缘层，所述第二绝缘层覆盖所述栅极及所述第二极板；
形成分别暴露所述漏极和所述第一极板的两个过孔；
形成分别暴露所述薄膜晶体管电极和所述第一极板的两个过孔；
在所述第二绝缘层上图案化形成像素电极层，所述像素电极层通过所述过孔分别与所述薄膜晶体管电极及所述第一极板电连接，其中，所述薄膜晶体管电极为所述源极或所述漏极。
可选地，所述第二极板在所述第一极板上的投影部分覆盖所述第一极板，所述暴露所述第一极板的过孔形成于所述投影在所述第一极板上的未覆盖区域。
可选地，所述在基板上图案化形成薄膜晶体管源极、漏极和存储电容的第一极板包括：
在所述基板上形成导电层；
在所述导电层上形成欧姆接触层；
对所述导电层及所述欧姆接触层进行图案化处理，形成表面覆盖有欧姆接触层的所述薄膜晶体管的源极、所述漏极，以及表面覆盖有欧姆接触层的所述存储电容的所述第一极板。
可选地，所述两个过孔分别贯穿覆盖在所述漏极或所述源极上的欧姆接触层及覆盖在所述第一极板上的欧姆接触层。
可选地，所述有源层形成在所述源极与所述漏极之间，并部分覆盖所述源极及所述漏极。
可选地，在基板上图案化形成薄膜晶体管源极、漏极和存储电容的第一极板之前，还包括：
在衬底上图案化形成遮光层；
形成介电层，获得所述基板。
根据本发明实施例的另一方面，提供了一种阵列基板，包括：
基板；
在所述基板上图案化形成的薄膜晶体管的源极、漏极和存储电容的第一极板；
所述薄膜晶体管的有源层，所述有源层形成在所述源极与所述漏极之间，并部分覆盖所述源极及所述漏极；
第一绝缘层，所述第一绝缘层覆盖所述有源层、所述源极、所述漏极及所述第一极板；
在所述第一绝缘层上图案化形成的所述薄膜晶体管的栅极及所述存储电容的第二极板；
第二绝缘层，所述第二绝缘层覆盖所述栅极及所述第二极板；及
在所述第二绝缘层上图案化形成的像素电极层，所述像素电极层通过过孔分别与所述薄膜晶体管电极及所述第一极板电连接，其中，所述薄膜晶体管电极为所述源极或所述漏极。
可选地，所述第二极板在所述第一极板上的投影部分覆盖所述第一极板，所述暴露所述第一极板的过孔形成于所述投影在所述第一极板上的未覆盖区域。
可选地，所述源极、所述漏极和所述第一极板的表面上均覆盖有欧姆接触层。
根据本发明实施例的又一方面，提供了一种显示装置，包括上述的阵列基板。
依据本发明实施例，在基板上图案化形成薄膜晶体管源极、漏极和存储电容的第一极板；形成薄膜晶体管的有源层、第一绝缘层；在第一绝缘层上图案化形成薄膜晶体管的栅极及存储电容的第二极板；形成第二绝缘层、两个过孔；在第二绝缘层上图案化形成像素电极层，像素电极层通过过孔分别与薄膜晶体管电极及第一极板电连接。本发明实施例中，由第一极板、第二极板和像素电极层形成两个存储电容，在不减少开口率的基础上增大了电容存储量；并且先形成薄膜晶体管的源漏极，后形成有源层，有源层的表面不被刻蚀，避免有源层在刻蚀中产生缺陷，提高了阵列基板中薄膜晶体管特性的均一性。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1是根据本发明实施例一的一种阵列基板制备方法的步骤流程图；
图2是根据本发明实施例一的形成有薄膜晶体管源漏极的阵列基板的剖面示意图；
图3是根据本发明实施例一的形成有薄膜晶体管有源层的阵列基板的剖面示意图；
图4是根据本发明实施例一的形成有第一绝缘层的阵列基板的剖面示意图；
图5是根据本发明实施例一的形成有薄膜晶体管栅极的阵列基板的剖面示意图；
图6是根据本发明实施例一的形成有第二绝缘层的阵列基板的剖面示意图；
图7是根据本发明实施例一的形成有过孔的阵列基板的剖面示意图；
图8是根据本发明实施例一的形成有像素电极层的阵列基板的剖面示意图之一；
图9是根据本发明实施例二的一种阵列基板制备方法的步骤流程图；
图10是根据本发明实施例二的形成有遮光层的基板的剖面示意图；
图11是根据本发明实施例二的形成有介电层的基板的剖面示意图；
图12是根据本发明实施例二的形成有导电层的阵列基板的剖面示意图；
图13是根据本发明实施例二的形成有欧姆接触层的阵列基板的剖面示意图；
图14是根据本发明实施例二的图案化欧姆接触层的阵列基板的剖面示意图；
图15是根据本发明实施例二的形成有像素电极层的阵列基板的剖面示意图之二。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
实施例一
详细介绍了本发明实施例提供的一种阵列基板制备方法。
参照图1，示出了本发明实施例的一种阵列基板制备方法的步骤流程图。所述制备方法包括如下步骤：
步骤101，在基板上图案化形成薄膜晶体管源极、漏极和存储电容的第一极板。
本实施例中，在基板10上沉积导电层，该导电层可以是金属层或复合金属层或金属复合层等，通过对源极介质进行图案化处理，形成薄膜晶体管的源极21、漏极22和存储电容的第一极板23，见图2所示的形成有薄膜晶体管源漏极的阵列基板的剖面示意图。
步骤102，形成所述薄膜晶体管的有源层。
本实施例中，在薄膜晶体管的源极21、漏极22之间形成薄膜晶体管的有源层30，有源层30可以是a-Si，见图3所示的形成有薄膜晶体管有源层的阵列基板的剖面示意图。先形成薄膜晶体管的源极和漏极，后形成薄膜晶体管的有源层，有源层表面不被刻蚀，避免有源层在刻蚀中产生缺陷，提高了阵列基板中薄膜晶体管特性的均一性。
步骤103，形成第一绝缘层，所述第一绝缘层覆盖所述有源层、所述源极、所述漏极及所述第一极板。
本实施例中，在薄膜晶体管的源极21、漏极22、有源层30和存储电容的第一极板21上形成第一绝缘层40，第一绝缘层40覆盖有源层30、源极21、漏极22及第一极板23，见图4所示的形成有第一绝缘层的阵列基板的剖面示意图。
步骤104，在所述第一绝缘层上图案化形成所述薄膜晶体管的栅极及所述存储电容的第二极板。
本实施例中，在第一绝缘层40上沉积薄膜晶体管的栅极介质，通过构图工艺形成薄膜晶体管的栅极51及存储电容的第二极板52，见图5所示的形成有薄膜晶体管栅极的阵列基板的剖面示意图。第一极板23与第二极板52形成第一个存储电容。优选地，所述第二极板52在所述第一极板23上的投影部分覆盖所述第一极板23，即第二极板52的投影不完全覆盖第一极板23，在第一极板23上留有投影未被覆盖的区域。
步骤105，形成第二绝缘层，所述第二绝缘层覆盖所述栅极及所述第二极板。
本实施例中，在薄膜晶体管的栅极51和第二极板52上形成第二绝缘层60，第二绝缘层60覆盖栅极51及第二极板52，见图6所示的形成有第二绝缘层的阵列基板的剖面示意图。
步骤106，形成分别暴露所述薄膜晶体管电极和所述第一极板的两个过孔。
本实施例中，在第一绝缘层40和第二绝缘层60中形成两个过孔71和72，两个过孔分别暴露薄膜晶体管电极和第一极板23，该薄膜晶体管电极具体可以是漏极，也可以源极，以漏极为例，见图7所示的形成有过孔的阵列基板的剖面示意图。优选地，暴露所述第一极板23的过孔72形成于所述投影在所述第一极板23上的未覆盖区域，即形成过孔72后，过孔72暴露第一极板23的区域在第一极板23上未被第二极板52的投影所覆盖的区域。
步骤107，在所述第二绝缘层上图案化形成像素电极层，所述像素电极层通过所述过孔分别与所述薄膜晶体管电极及所述第一极板电连接，其中，所述薄膜晶体管电极为所述源极或所述漏极。
本实施例中，在第二绝缘层60上沉积像素电极层介质，通过构图工艺形成像素电极层80，并且，像素电极层80通过过孔71连接薄膜晶体管电极，其中薄膜晶体管的电极可以是源极也可以是漏极，如图8所示，像素电极层80通过过孔71连接薄膜晶体管的漏极22，通过过孔72连接第一极板23，见图8所示的形成有像素电极层的阵列基板的剖面示意图之一。第二极板52与像素电极层80形成第二个存储电容。第一个存储电容和第二个存储电容共用第二极板52，并且第二个存储电容位于第一个存储电容的正上方，不减少阵列基板的开口率，并且增加了电容存储量。
综上所述，本发明实施例中，在基板上图案化形成薄膜晶体管源极、漏极和存储电容的第一极板；形成薄膜晶体管的有源层、第一绝缘层；在第一绝缘层上图案化形成薄膜晶体管的栅极及存储电容的第二极板；形成第二绝缘层、两个过孔；在第二绝缘层上图案化形成像素电极层，像素电极层通过过孔分别与薄膜晶体管电极及第一极板电连接。本发明实施例中，由第一极板、第二极板和像素电极层形成两个存储电容，在不减少开口率的基础上增大了电容存储量；并且先形成薄膜晶体管的源漏极，后形成有源层，有源层的表面不被刻蚀，避免有源层在刻蚀中产生缺陷，提高了阵列基板中薄膜晶体管特性的均一性。
实施例二
参照图9，示出了本发明实施例中的一种阵列基板制备方法的步骤流程图。
步骤201，在衬底上图案化形成遮光层。
本实施例中，在衬底11上沉积遮光层介质，通过构图工艺形成遮光层12，见图10所示的形成有遮光层的基板的剖面示意图。
步骤202，形成介电层，获得所述基板。
本实施例中，在遮光层12和衬底11上覆盖介电层介质，形成介电层13，见图11所示的形成有介电层的基板的剖面示意图。图2中的基板10也可以采用图11所示的基板。
步骤203，在所述基板上形成导电层。
本实施例中，在基板上形成导电层24，见图12所示的形成有导电层的阵列基板的剖面示意图。
步骤204，在所述导电层上形成欧姆接触层。
本实施例中，在导电层24上形成欧姆接触层25，欧姆接触层可以是n+a-Si，见图13所示的形成有欧姆接触层的阵列基板的剖面示意图。
步骤205，对所述导电层及所述欧姆接触层进行图案化处理，形成表面覆盖有欧姆接触层的所述薄膜晶体管的源极、所述漏极，以及表面覆盖有欧姆接触层的所述存储电容的所述第一极板。
本实施例中，通过构图工艺对导电层24和欧姆接触层25进行图案化处理，形成薄膜晶体管的源极、漏极和存储电容的第一极板，见图14所示，薄膜晶体管的源极、漏极和存储电容的第一极板均覆盖有欧姆接触层。
步骤206，形成所述薄膜晶体管的有源层31；
步骤207，形成第一绝缘层41，所述第一绝缘层41覆盖所述有源层、所述源极、所述漏极及所述第一极板；
步骤208，在所述第一绝缘层41上图案化形成所述薄膜晶体管的栅极53及所述存储电容的第二极板54；
步骤209，形成第二绝缘层61，所述第二绝缘层61覆盖所述栅极53及所述第二极板54；
步骤210，形成分别暴露所述薄膜晶体管电极和所述第一极板的两个过孔；所述两个过孔分别贯穿覆盖在所述漏极上的欧姆接触层及覆盖在所述第一极板上的欧姆接触层。
步骤211，在所述第二绝缘层61上图案化形成像素电极层81，所述像素电极层61通过所述过孔分别与所述薄膜晶体管电极及所述第一极板电连接，其中，所述薄膜晶体管电极为所述源极或所述漏极。
以上步骤206～211的形成过程与实施例一中的步骤101-步骤107类似，此处不再赘述。
经过步骤211后，即可获得如图15所示的形成有像素电极层的阵列基板。
综上所述，本发明实施例中，在衬底上形成遮光层、介电层获得基板，在基板上形成导电层、欧姆接触层并进行图案化处理形成薄膜晶体管的源极、漏极，以及存储电容的第一极板，随后形成薄膜晶体管的有源层、第一绝缘层、薄膜晶体管的栅极层、存储电容的第一极板、第二绝缘层、过孔、像素电极层。本发明实施例中，由第一极板、第二极板和像素电极层形成两个存储电容，在不减少开口率的基础上增大了电容存储量；并且先形成薄膜晶体管的源漏极，后形成有源层，有源层的表面不被刻蚀，避免有源层在刻蚀中产生缺陷，提高了阵列基板中薄膜晶体管特性的均一性。
对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
实施例三
参照图8，示出了本发明实施例中的一种阵列基板，包括：
基板10；
在所述基板10上图案化形成的薄膜晶体管的源极21、漏极22和存储电容的第一极板23；
所述薄膜晶体管的有源层30，所述有源层30形成在所述源极21与所述漏极22之间，并部分覆盖所述源极21及所述漏极22；
第一绝缘层40，所述第一绝缘层40覆盖所述有源层30、所述源极21、所述漏极22及所述第一极板23；
在所述第一绝缘层40上图案化形成的所述薄膜晶体管的栅极51及所述存储电容的第二极板52；
第二绝缘层60，所述第二绝缘层60覆盖所述栅极51及所述第二极板52；及
在所述第二绝缘层60上图案化形成的像素电极层80，所述像素电极层80通过过孔71和72分别与所述薄膜晶体管电极及所述第一极板23电连接，其中，所述薄膜晶体管电极可以为所述源极或所述漏极，本实施例中以漏极22为例。
本发明的一种优选实施例中，所述第二极板52在所述第一极板23上的投影部分覆盖所述第一极板23，所述暴露所述第一极板23的过孔72形成于所述投影在所述第一极板23上的未覆盖区域。
本发明的一种优选实施例中，参照图15所示的形成有欧姆接触层的阵列基板的剖面图之二，所述源极、所述漏极和所述第一极板的表面上均覆盖有欧姆接触层25。
综上所述，本发明实施例中，阵列基板上由第一极板、第二极板和像素电极层形成两个存储电容，在不减少开口率的基础上增大了电容存储量；并且先形成薄膜晶体管的源漏极，后形成有源层，有源层的表面不被刻蚀，避免有源层在刻蚀中产生缺陷，提高了阵列基板中薄膜晶体管特性的均一性。
实施例四
本发明实施例提供一种显示装置，包括如实施例三所述的阵列基板。
综上所述，本发明实施例中，显示装置包括的阵列基板中，由第一极板、第二极板和像素电极层形成两个存储电容，在不减少开口率的基础上增大了电容存储量；并且先形成薄膜晶体管的源漏极，后形成有源层，有源层的表面不被刻蚀，避免有源层在刻蚀中产生缺陷，提高了阵列基板中薄膜晶体管特性的均一性。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种阵列基板制备方法、阵列基板和显示装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种阵列基板制备方法，其特征在于，包括：
在基板上图案化形成薄膜晶体管源极、漏极和存储电容的第一极板；
形成所述薄膜晶体管的有源层；
形成第一绝缘层，所述第一绝缘层覆盖所述有源层、所述源极、所述漏极及所述第一极板；
在所述第一绝缘层上图案化形成所述薄膜晶体管的栅极及所述存储电容的第二极板；
形成第二绝缘层，所述第二绝缘层覆盖所述栅极及所述第二极板；
形成分别暴露所述薄膜晶体管电极和所述第一极板的两个过孔；
在所述第二绝缘层上图案化形成像素电极层，所述像素电极层通过所述过孔分别与所述薄膜晶体管电极及所述第一极板电连接，其中，所述薄膜晶体管电极为所述源极或所述漏极。
2.根据权利要求1所述的方法，其特征在于，所述第二极板在所述第一极板上的投影部分覆盖所述第一极板，所述暴露所述第一极板的过孔形成于所述投影在所述第一极板上的未覆盖区域。
3.根据权利要求1所述的方法，其特征在于，所述在基板上图案化形成薄膜晶体管源极、漏极和存储电容的第一极板包括：
在所述基板上形成导电层；
在所述导电层上形成欧姆接触层；
对所述导电层及所述欧姆接触层进行图案化处理，形成表面覆盖有欧姆接触层的所述薄膜晶体管的源极、所述漏极，以及表面覆盖有欧姆接触层的所述存储电容的所述第一极板。
4.根据权利要求3所述的方法，其特征在于，所述两个过孔分别贯穿覆盖在所述漏极或所述源极上的欧姆接触层及覆盖在所述第一极板上的欧姆接触层。
5.根据权利要求1所述的方法，其特征在于，所述有源层形成在所述源极与所述漏极之间，并部分覆盖所述源极及所述漏极。
6.根据权利要求1至5中任一项所述的方法，其特征在于，在基板上图案化形成薄膜晶体管源极、漏极和存储电容的第一极板之前，还包括：
在衬底上图案化形成遮光层；
形成介电层，获得所述基板。
7.一种阵列基板，其特征在于，包括：
基板；
在所述基板上图案化形成的薄膜晶体管的源极、漏极和存储电容的第一极板；
所述薄膜晶体管的有源层，所述有源层形成在所述源极与所述漏极之间，并部分覆盖所述源极及所述漏极；
第一绝缘层，所述第一绝缘层覆盖所述有源层、所述源极、所述漏极及所述第一极板；
在所述第一绝缘层上图案化形成的所述薄膜晶体管的栅极及所述存储电容的第二极板；
第二绝缘层，所述第二绝缘层覆盖所述栅极及所述第二极板；及
在所述第二绝缘层上图案化形成的像素电极层，所述像素电极层通过过孔分别与所述薄膜晶体管电极及所述第一极板电连接，其中，所述薄膜晶体管电极为所述源极或所述漏极。
8.根据权利要求7所述的阵列基板，其特征在于，
所述第二极板在所述第一极板上的投影部分覆盖所述第一极板，所述暴露所述第一极板的过孔形成于所述投影在所述第一极板上的未覆盖区域。
9.根据权利要求7或8所述的阵列基板，其特征在于，所述源极、所述漏极和所述第一极板的表面上均覆盖有欧姆接触层。
10.一种显示装置，其特征在于，包括如权利要求7至9中任意一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710326074.8A CN107170752B (zh) | 2017-05-10 | 2017-05-10 | 一种阵列基板制备方法、阵列基板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710326074.8A CN107170752B (zh) | 2017-05-10 | 2017-05-10 | 一种阵列基板制备方法、阵列基板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107170752A true CN107170752A (zh) | 2017-09-15 |
| CN107170752B CN107170752B (zh) | 2020-05-01 |
Family
ID=59813860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710326074.8A Active CN107170752B (zh) | 2017-05-10 | 2017-05-10 | 一种阵列基板制备方法、阵列基板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107170752B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107579083A (zh) * | 2017-09-30 | 2018-01-12 | 京东方科技集团股份有限公司 | 阵列基板及制备方法和显示装置 |
| CN110085604A (zh) * | 2019-04-30 | 2019-08-02 | 深圳市华星光电技术有限公司 | Tft阵列基板及其制作方法 |
| CN110415662A (zh) * | 2019-07-18 | 2019-11-05 | 深圳市华星光电技术有限公司 | Goa器件及栅极驱动电路 |
| CN110767665A (zh) * | 2019-11-29 | 2020-02-07 | 京东方科技集团股份有限公司 | 一种显示面板、其制备方法及显示装置 |
| CN111682033A (zh) * | 2020-07-07 | 2020-09-18 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101097320A (zh) * | 2006-06-29 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 液晶显示装置及其制造方法 |
| CN103235456A (zh) * | 2013-04-23 | 2013-08-07 | 合肥京东方光电科技有限公司 | 阵列基板及其制造方法和显示装置 |
| CN103887328A (zh) * | 2012-12-21 | 2014-06-25 | 厦门天马微电子有限公司 | 薄膜晶体管阵列基板、液晶显示装置及制造方法 |
| CN104752345A (zh) * | 2015-04-27 | 2015-07-01 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制作方法 |
| US20150221638A1 (en) * | 2012-11-21 | 2015-08-06 | Qualcomm Incorporated | Capacitor using middle of line (mol) conductive layers |
-
2017
- 2017-05-10 CN CN201710326074.8A patent/CN107170752B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101097320A (zh) * | 2006-06-29 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 液晶显示装置及其制造方法 |
| US20150221638A1 (en) * | 2012-11-21 | 2015-08-06 | Qualcomm Incorporated | Capacitor using middle of line (mol) conductive layers |
| CN103887328A (zh) * | 2012-12-21 | 2014-06-25 | 厦门天马微电子有限公司 | 薄膜晶体管阵列基板、液晶显示装置及制造方法 |
| CN103235456A (zh) * | 2013-04-23 | 2013-08-07 | 合肥京东方光电科技有限公司 | 阵列基板及其制造方法和显示装置 |
| CN104752345A (zh) * | 2015-04-27 | 2015-07-01 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制作方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107579083A (zh) * | 2017-09-30 | 2018-01-12 | 京东方科技集团股份有限公司 | 阵列基板及制备方法和显示装置 |
| CN107579083B (zh) * | 2017-09-30 | 2024-06-11 | 京东方科技集团股份有限公司 | 阵列基板及制备方法和显示装置 |
| CN110085604A (zh) * | 2019-04-30 | 2019-08-02 | 深圳市华星光电技术有限公司 | Tft阵列基板及其制作方法 |
| WO2020220529A1 (zh) * | 2019-04-30 | 2020-11-05 | 深圳市华星光电技术有限公司 | Tft 阵列基板及其制作方法 |
| CN110085604B (zh) * | 2019-04-30 | 2021-04-23 | Tcl华星光电技术有限公司 | Tft阵列基板及其制作方法 |
| CN110415662A (zh) * | 2019-07-18 | 2019-11-05 | 深圳市华星光电技术有限公司 | Goa器件及栅极驱动电路 |
| CN110767665A (zh) * | 2019-11-29 | 2020-02-07 | 京东方科技集团股份有限公司 | 一种显示面板、其制备方法及显示装置 |
| WO2021103604A1 (zh) * | 2019-11-29 | 2021-06-03 | 京东方科技集团股份有限公司 | 显示面板、其制备方法及显示装置 |
| CN110767665B (zh) * | 2019-11-29 | 2022-05-31 | 京东方科技集团股份有限公司 | 一种显示面板、其制备方法及显示装置 |
| US11723246B2 (en) | 2019-11-29 | 2023-08-08 | Boe Technology Group Co., Ltd. | Display panel, preparation method thereof and display device |
| CN111682033A (zh) * | 2020-07-07 | 2020-09-18 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107170752B (zh) | 2020-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107170752A (zh) | 一种阵列基板制备方法、阵列基板和显示装置 | |
| CN103715137B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN100580531C (zh) | 液晶显示器件及其制造方法 | |
| CN101762923B (zh) | 电泳显示设备及其制造方法 | |
| CN102148196B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN104102059B (zh) | Tft阵列基板及其制造方法 | |
| CN103226272B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN102156368A (zh) | 薄膜晶体管液晶显示阵列基板及其制造方法 | |
| CN106409845A (zh) | 开关元件及其制备方法、阵列基板以及显示装置 | |
| TW200406634A (en) | LCD array substrate and fabrication method thereof | |
| CN208111444U (zh) | 薄膜晶体管阵列基板及显示装置 | |
| CN102842587B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102629608B (zh) | 一种阵列基板及其制造方法和显示装置 | |
| CN108107637A (zh) | 一种薄膜晶体管液晶显示器阵列基板及其制作方法 | |
| CN101825816A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN106252217A (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN105655359A (zh) | Tft基板的制作方法 | |
| CN101369078A (zh) | Tft-lcd阵列基板结构及其制造方法 | |
| CN106444198A (zh) | 一种tft基板及其制造方法、液晶面板 | |
| CN101799603B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN105206570B (zh) | 一种显示面板及其制造方法 | |
| CN103700663B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN109300841B (zh) | 阵列基板的制造方法 | |
| CN108646487A (zh) | Ffs型阵列基板的制作方法及ffs型阵列基板 | |
| CN105629598B (zh) | Ffs模式的阵列基板及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |