CN110415662A - Goa器件及栅极驱动电路 - Google Patents
Goa器件及栅极驱动电路 Download PDFInfo
- Publication number
- CN110415662A CN110415662A CN201910648472.0A CN201910648472A CN110415662A CN 110415662 A CN110415662 A CN 110415662A CN 201910648472 A CN201910648472 A CN 201910648472A CN 110415662 A CN110415662 A CN 110415662A
- Authority
- CN
- China
- Prior art keywords
- electrode
- film transistor
- layer
- goa
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本申请提出了一种GOA器件及栅极驱动电路，该GOA器件包括至少两个GOA单元，该GOA单元包括至少一下拉维持单元；该下拉维持单元至少包括第一薄膜晶体管。该第一薄膜晶体管包括衬底、位于该衬底上的第一电极、位于该第一电极上的第二电极，该第一电极的电位与该第二电极的电位不同；位于该衬底上的第三电极，该第一电极或该第二电极与该第三电极电连接。本申请通过对下拉维持单元中的薄膜晶体管设置一并联电容，以增加该薄膜晶体管中存储电容的电容量。当该薄膜晶体管的阈值电压偏移时，该并联电容补充了该薄膜晶体管阈值电压的偏移量，使得下拉维持单元能够将对应位置的电位拉低，保证栅极驱动电路中栅极波形的输出。
Description
技术领域
本申请涉及显示领域，尤其涉及一种GOA器件及栅极驱动电路。
背景技术
阵列基板行驱动(Gate Drive ON Array，GOA)技术，为将扫描线驱动电路集成在液晶面板的阵列基板上，从而在材料成本和制作工艺方面上降低产品成本。
在现有的栅极驱动电路包括下拉维持模块，用于维持所述本级的扫描电平信号及所述本级的扫描信号的低电平。但由于下拉维持模块中的薄膜晶体管因长时间的正向压力，导致薄膜晶体管中的阈值电压偏移。而在栅极驱动电路长时间的工作下，下拉维持模块中的薄膜晶体管的电性将受损，使得下拉维持模块不能够将对应位置的电位拉低，影响显示面板中栅极波形的输出。
因此，本申请基于此技术问题提出了下列技术方案。
发明内容
本申请提供一种GOA器件及栅极驱动电路，以实现显示面板窄边框的设计。
为解决上述问题，本申请提供的技术方案如下：
本申请提出了一种GOA器件，其中，所述GOA器件包括至少两个GOA单元，所述GOA单元包括下拉维持模块，所述下拉维持模块包括至少一下拉维持单元；
所述下拉维持单元至少包括第一薄膜晶体管；
所述第一薄膜晶体管包括衬底、位于所述衬底上的第一电极、位于所述第一电极上的第二电极，所述第一电极的电位与所述第二电极的电位不相同；以及
位于所述衬底上的第三电极，所述第一电极或所述第二电极与所述第三电极电连接。
在本申请的GOA器件中，所述第一薄膜晶体管还包括位于所述衬底上的栅极层、及位于所述栅极层上的第一源漏极层；
所述第一电极与所述栅极层同层设置；
所述第二电极与所述第一源漏极层同层设置。
在本申请的GOA器件中，
所述第一薄膜晶体管还包括位于所述衬底与所述第一电极之间的遮光层，所述第三电极与所述遮光层同层设置；
其中，所述第三电极通过第一过孔与所述第一电极或所述第二电极电连接。
在本申请的GOA器件中，
所述第一薄膜晶体管还包括位于第一源漏极层上的第二源漏极层，所述第三电极与所述第二源漏极层同层设置；
其中，所述第三电极通过第二过孔与所述第二电极电连接。
在本申请的GOA器件中，
所述第一薄膜晶体管还包括位于第一源漏极层上的像素电极层，所述第三电极与所述像素电极层同层设置；
其中，所述第三电极通过第三过孔与所述第二电极电连接。
在本申请的GOA器件中，所述第三电极位于所述第二电极上，且与所述第二电极远离所述衬底的表面接触。
在本申请的GOA器件中，
所述第一薄膜晶体管还包括位于所述第一源漏极层与像素电极层之间的间绝缘层；
所述第二电极与所述间绝缘层的厚度相同；
所述第三电极与所述像素电极层同层设置。
在本申请的GOA器件中，
所述下拉维持单元还包括第二薄膜晶体管；
所述第三电极从所述第一薄膜晶体管延伸至所述第二薄膜晶管。
在本申请的GOA器件中，所述GOA单元还包括：
上拉控制模块，用于接收第一扫描信号，并根据所述第一扫描信号的控制生成本级的扫描电平信号；
上拉模块，用于根据所述本级的扫描电平信号以及所述本级的时钟信号拉升本级的扫描信号；
下拉模块，用于根据第二扫描信号，将恒压低电平源所提供的第二低电平输出至所述本级的扫描信号的输出端；
自举电容，用于生成所述本级的扫描电平信号的高电平。
本申请还提出了一种栅极驱动电路，其包括时钟信号源、恒压低电平源、及上述GOA器件。
有益效果：本申请通过对下拉维持模块中的薄膜晶体管设置一并联电容，以增加该薄膜晶体管中存储电容的电容量。当该薄膜晶体管的阈值电压偏移时，该并联电容补充了该薄膜晶体管阈值电压的偏移量，使得下拉维持模块能够将对应位置的电位拉低，保证栅极驱动电路中栅极波形的输出。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请GOA单元的电路结构图；
图2为本申请第一薄膜晶体管的第一种结构图；
图3为本申请第一薄膜晶体管的第二种结构图；
图4为本申请第一薄膜晶体管的第三种结构图；
图5为本申请第一薄膜晶体管的第四种结构图；
图6为本申请第一薄膜晶体管的第五种结构图；
图7为本申请第一薄膜晶体管的第六种结构图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
本申请提出了一种GOA器件，其中，所述GOA器件包括至少两个GOA单元。
请参阅图1，图1为本申请GOA单元的电路结构图。
所述GOA单元包括上拉控制模块10、上拉模块20、下拉模块30、下拉维持模块40、自举电容Cb。
图1中的电路结构图还包括时钟信号源CLK及恒压低电平源VSS。所述时钟信号源CLK用于提供本级的时钟信号，所述时钟信号包括第一高电平及第一低电平。所述恒压低电平源VSS用于提供第二低电平。
在本实施例中，所述上拉控制模块10的输出端与所述上拉模块20、所述下拉模块30、所述下拉维持模块40及所述自举电容Cb电性连接，所述恒压低电平源VSS与所述下拉维持模块40及所述下拉模块30电性连接，所述时钟信号源CLK与所述上拉模块20电性连接。
下面以常规的8CK GOA电路为例进行说明。
所述上拉控制模块10用于接收第一扫描信号，并根据所述第一扫描信号的控制生成本级的扫描电平信号。所述上拉控制模块10包括第十一薄膜晶体管T 11。
所述上拉模块20用于根据所述本级的扫描电平信号以及所述本级的时钟信号CLK拉升本级的扫描信号。所述上拉模块20包括第二十一薄膜晶体管T21。
所述下拉模块30用于根据第二扫描信号，将恒压低电平源VSS所提供的所述第二低电平输出至所述本级的扫描信号的输出端。所述下拉模块30包括第三十一薄膜晶体管T31和第四十一薄膜晶体管T41。
所述下拉维持模块40用于维持所述本级的扫描电平信号及所述本级的扫描信号的低电平。所述下拉维持模块40包括至少一下拉维持单元。所述下拉维持单元至少包括第一薄膜晶体管。
在本实施例中，所述下拉维持模块40至少包括第一下拉维持单元41及第二下拉维持单元42。
所述第一下拉维持单元41可以包括第五十一薄膜晶体管T51、第五十二薄膜晶体管T52、第五十三薄膜晶体管T53、第五十四薄膜晶体管T54。
所述第二下拉维持单元42可以包括第六十一薄膜晶体管T61、第六十二薄膜晶体管T62、第六十三薄膜晶体管T63、第六十四薄膜晶体管T64。
所述自举电容Cb用于生成所述本级的扫描电平信号的高电平。所述自举电容Cb设置在所述上拉控制模块10的输出端及所述本级的扫描信号的输出端之间。
本实施例以第一下拉维持单元41中所述第五十一薄膜晶体管T51为例进行说明。为了方便叙述，将所述第五十一薄膜晶体管T51命名为第一薄膜晶体管。
请参阅图2，图2为本申请第一薄膜晶体管的第一种结构图。
所述薄膜晶体管21可以为蚀刻阻挡型、背沟道蚀刻型或顶栅薄膜晶体管21型等结构，本申请不作具体限制。
本申请以顶栅薄膜晶体管为例进行说明。
所述第一薄膜晶体管100包括衬底101、位于所述衬底101上的有源层103、位于所述有源层103上的栅绝缘层104、位于所述栅绝缘层104上的栅极层105、位于所述栅极层105上的间绝缘层106、位于所述间绝缘层106上的第一源漏极层107、位于所述第一源漏极层107上的钝化层108、位于所述钝化层108上的像素电极层109。
在本实施例中，所述衬底101可以为玻璃基板、石英基板、树脂基板等中的一种。所述衬底101还可以为柔性基板，所述柔性基板的材料可以包括聚酰亚胺。
所述第一薄膜晶体管100还包括位于所述衬底101上的第一电极111、位于所述第一电极111上的第二电极112、以及位于所述衬底101上的第三电极113。
在本实施例中，所述第一电极111的电位与所述第二电极112的电位不相同，所述第一电极111或所述第二电极112与所述第三电极113电连接。
所述第一电极111与所述第二电极112相对设置形成第一电容。
在本实施例中，所述第三电极113与所述第一电极111电连接，并与所述第一电极111形成第二电容。所述第二电容与所述第一电容并联连接，以增加所述第一电容的电容量。或者，
所述第三电极113与所述第二电极112电连接，并与所述第二电极112形成第二电容。所述第二电容与所述第一电容并联连接，以增加所述第一电容的电容量。
在本实施例中，所述第一电极111与所述栅极层105同层设置。所述第一电极111与所述栅极层105在同一道光罩工艺中形成。
所述第二电极112与所述第一源漏极层107同层设置。所述第二电极112与所述第一源漏极层107在同一道光罩工艺中形成。
请参阅图2，所述第一薄膜晶体管100还包括位于所述衬底101与所述第一电极111之间的遮光层102。
在本实施例中，所述第三电极113与所述遮光层102同层设置。
所述第三电极113通过第一过孔121可以与所述第一电极111或所述第二电极112电连接。在本实施例中，所述第三电极113通过所述第一过孔121与所述第一电极111电连接。
在本实施例中，所述第三电极113可以与所述遮光层102在同一道光罩工艺中形成。
所述第一电极111与所述第二电极112形成第一电容。所述第三电极113通过第一过孔121与第一电极111电连接。所述第三电极113与所述第一电极111形成第二电容，并与所述第一电容并联连接，增加了所述第一电容的电容量。
当所述第一下拉维持单元41中第一薄膜晶体管100的阈值电压偏移时，所述第二电容的介入补充了该薄膜晶体管的偏移量，使所述第一薄膜晶体管100正常工作，使得下拉维持模块40能够将对应位置的电位拉低，保证栅极驱动电路中栅极波形的输出。
请参阅图3，图3为本申请第一薄膜晶体管的第二种结构图。
所述第一薄膜晶体管100还包括位于第一源漏极层107上的第二源漏极层110，所述第三电极113与所述第二源漏极层110同层设置。
本实施例中的所述第一薄膜晶体管100为双源漏极层的结构，以降低显示面板中数据信号线的阻抗。
在本实施例中，所述第三电极113通过第二过孔122与所述第二电极112电连接。所述第三电极113的电位与所述第二电极112的电位相同。所述第三电极113与所述第二电极112形成第二电容，以增加所述第一薄膜晶体管100中存储电容的电容量。
请参阅图4，图4为本申请第一薄膜晶体管100的第三种结构图。
所述第三电极113位于所述第二电极112上，且与所述第二电极112远离所述衬底101的表面接触。
所述第三电极113与所述第二电极112的叠加，增加了该电极的电荷，以增加所述第一电容的电容量。
请参阅图5，图5为本申请第一薄膜晶体管的第四种结构图。
在图4的基础上，本实施例中的所述第二电极112与所述间绝缘层106的厚度相同。
本实施例中的所述第三电极113无需所述第三过孔123，即可与所述第二电极112电连接。
本实施例中的所述第三电极113与所述像素电极层109同层设置。
请参阅图6，图6为本申请第一薄膜晶体管的第五种结构图。
所述第三电极113与所述像素电极层109同层设置。所述第三电极113与所述像素电极层109在同一道光罩工艺中形成。
其中，所述第三电极113通过第三过孔123与所述第二电极112电连接。
本实施例中的所述第三电极113的工作原理与图2～5的相同或相似，本申请不在赘述。
请参阅图1，由于所述第一下拉维持单元41包括第五十一薄膜晶体管T51、第五十二薄膜晶体管T52、第五十三薄膜晶体管T53、第五十四薄膜晶体管T54，所述第二下拉维持单42元包括第六十一薄膜晶体管T61、第六十二薄膜晶体管T62、第六十三薄膜晶体管T63、第六十四薄膜晶体管T64。因此，所述第一薄膜晶体管100可以为上述任一种薄膜晶体管。
在本实施例中，图2～6中的实施例可以应用到下拉维持模块中的至少一薄膜晶体管中。
请参阅图7，图7为本申请第一薄膜晶体管的第六种结构图。
所述第一下拉维持单元41还包括第二薄膜晶体管200。
所述第二薄膜晶体管200可以为所述第一下拉维持单元41中的不同于第一薄膜晶体管100中任一者。
在本实施例中，所述第三电极113从所述第一薄膜晶体管100延伸至所述第二薄膜晶管200。
本申请还提出了一种栅极驱动电路，其包括时钟信号源、恒压低电平源、及上述GOA器件。所述栅极驱动电路的工作原理与所述GOA器件的相同或相似，本申请不在赘述。
本申请还提出了一种显示面板，所述显示面板包括上述栅极驱动电路。所述显示面板的工作原理与上述栅极驱动电路的相同，本申请不再赘述。
本申请提出了一种GOA器件及栅极驱动电路，该GOA器件包括至少两个GOA单元，该GOA单元包括至少一下拉维持模块；该下拉维持模块至少包括第一薄膜晶体管。该第一薄膜晶体管包括衬底、位于该衬底上的第一电极、位于该第一电极上的第二电极，该第一电极的电位与该第二电极的电位不同；位于该衬底上的第三电极，该第一电极或该第二电极与该第三电极电连接。本申请通过对下拉维持模块中的薄膜晶体管设置一并联电容，以增加该薄膜晶体管中存储电容的电容量。当该薄膜晶体管的阈值电压偏移时，该并联电容补充了该薄膜晶体管阈值电压的偏移量，使得下拉维持模块能够将对应位置的电位拉低，保证栅极驱动电路中栅极波形的输出。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种GOA器件，其特征在于，所述GOA器件包括至少两个GOA单元，所述GOA单元包括下拉维持模块，所述下拉维持模块包括至少一下拉维持单元；
所述下拉维持单元至少包括第一薄膜晶体管；
所述第一薄膜晶体管包括衬底、位于所述衬底上的第一电极、位于所述第一电极上的第二电极，所述第一电极的电位与所述第二电极的电位不相同；以及
位于所述衬底上的第三电极，所述第一电极或所述第二电极与所述第三电极电连接。
2.根据权利要求1所述的GOA器件，其特征在于，
所述第一薄膜晶体管还包括位于所述衬底上的栅极层、及位于所述栅极层上的第一源漏极层；
所述第一电极与所述栅极层同层设置；
所述第二电极与所述第一源漏极层同层设置。
3.根据权利要求2所述的GOA器件，其特征在于，
所述第一薄膜晶体管还包括位于所述衬底与所述第一电极之间的遮光层，所述第三电极与所述遮光层同层设置；
其中，所述第三电极通过第一过孔与所述第一电极或所述第二电极电连接。
4.根据权利要求2所述的GOA器件，其特征在于，
所述第一薄膜晶体管还包括位于第一源漏极层上的第二源漏极层，所述第三电极与所述第二源漏极层同层设置；
其中，所述第三电极通过第二过孔与所述第二电极电连接。
5.根据权利要求2所述的GOA器件，其特征在于，
所述第一薄膜晶体管还包括位于第一源漏极层上的像素电极层，所述第三电极与所述像素电极层同层设置；
其中，所述第三电极通过第三过孔与所述第二电极电连接。
6.根据权利要求2所述的GOA器件，其特征在于，
所述第三电极位于所述第二电极上，且与所述第二电极远离所述衬底的表面接触。
7.根据权利要求6所述的GOA器件，其特征在于，
所述第一薄膜晶体管还包括位于所述第一源漏极层与像素电极层之间的间绝缘层；
所述第二电极与所述间绝缘层的厚度相同；
所述第三电极与所述像素电极层同层设置。
8.根据权利要求1所述的GOA器件，其特征在于，
所述下拉维持单元还包括第二薄膜晶体管；
所述第三电极从所述第一薄膜晶体管延伸至所述第二薄膜晶管。
9.根据权利要求1所述的GOA器件，其特征在于，
所述GOA单元还包括：
上拉控制模块，用于接收第一扫描信号，并根据所述第一扫描信号的控制生成本级的扫描电平信号；
上拉模块，用于根据所述本级的扫描电平信号以及所述本级的时钟信号拉升本级的扫描信号；
下拉模块，用于根据第二扫描信号，将恒压低电平源所提供的第二低电平输出至所述本级的扫描信号的输出端；
自举电容，用于生成所述本级的扫描电平信号的高电平。
10.一种栅极驱动电路，其特征在于，包括时钟信号源、恒压低电平源、及如权利要求1～9任一项所述GOA器件。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910648472.0A CN110415662B (zh) | 2019-07-18 | 2019-07-18 | Goa器件及栅极驱动电路 |
| US16/617,168 US11436990B2 (en) | 2019-07-18 | 2019-09-09 | GOA device and gate driving circuit |
| PCT/CN2019/104923 WO2021007938A1 (zh) | 2019-07-18 | 2019-09-09 | Goa器件及栅极驱动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910648472.0A CN110415662B (zh) | 2019-07-18 | 2019-07-18 | Goa器件及栅极驱动电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110415662A true CN110415662A (zh) | 2019-11-05 |
| CN110415662B CN110415662B (zh) | 2021-01-01 |
Family
ID=68361902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910648472.0A Active CN110415662B (zh) | 2019-07-18 | 2019-07-18 | Goa器件及栅极驱动电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11436990B2 (zh) |
| CN (1) | CN110415662B (zh) |
| WO (1) | WO2021007938A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112466948A (zh) * | 2020-11-27 | 2021-03-09 | 合肥鑫晟光电科技有限公司 | 栅极驱动电路及其制造方法、阵列基板、显示装置 |
| CN112466948B (zh) * | 2020-11-27 | 2024-05-28 | 合肥鑫晟光电科技有限公司 | 栅极驱动电路及其制造方法、阵列基板、显示装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0968533A1 (en) * | 1997-03-17 | 2000-01-05 | AlliedSignal Inc. | High performance display pixel for electronic displays |
| CN102708824A (zh) * | 2012-05-31 | 2012-10-03 | 京东方科技集团股份有限公司 | 薄膜晶体管阈值电压偏移补偿电路及goa电路、显示器 |
| CN104064158A (zh) * | 2014-07-17 | 2014-09-24 | 深圳市华星光电技术有限公司 | 具有自我补偿功能的栅极驱动电路 |
| CN104715724A (zh) * | 2015-03-25 | 2015-06-17 | 北京大学深圳研究生院 | 像素电路及其驱动方法和一种显示装置 |
| CN107170752A (zh) * | 2017-05-10 | 2017-09-15 | 京东方科技集团股份有限公司 | 一种阵列基板制备方法、阵列基板和显示装置 |
| CN107731858A (zh) * | 2017-10-27 | 2018-02-23 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示面板 |
| CN108630663A (zh) * | 2018-04-27 | 2018-10-09 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、应用和性能改善方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110121890A (ko) * | 2010-05-03 | 2011-11-09 | 삼성모바일디스플레이주식회사 | 표시 장치 및 그의 제조 방법 |
| TWI546598B (zh) * | 2010-08-27 | 2016-08-21 | 友達光電股份有限公司 | 液晶顯示面板及其製造方法 |
| US9934749B2 (en) | 2014-07-18 | 2018-04-03 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Complementary gate driver on array circuit employed for panel display |
| CN106448606A (zh) | 2016-11-23 | 2017-02-22 | 深圳市华星光电技术有限公司 | 一种goa驱动电路 |
| CN106876277B (zh) * | 2017-02-20 | 2020-03-17 | 武汉华星光电技术有限公司 | 薄膜晶体管的制备方法、显示面板的制备方法 |
| CN109166896A (zh) * | 2018-09-03 | 2019-01-08 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
| US11195863B2 (en) * | 2018-09-21 | 2021-12-07 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel having a storage capacitor, manufacturing method the same thereof and display module having the same |
| CN109976049A (zh) * | 2019-04-08 | 2019-07-05 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
-
2019
- 2019-07-18 CN CN201910648472.0A patent/CN110415662B/zh active Active
- 2019-09-09 WO PCT/CN2019/104923 patent/WO2021007938A1/zh active Application Filing
- 2019-09-09 US US16/617,168 patent/US11436990B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0968533A1 (en) * | 1997-03-17 | 2000-01-05 | AlliedSignal Inc. | High performance display pixel for electronic displays |
| CN102708824A (zh) * | 2012-05-31 | 2012-10-03 | 京东方科技集团股份有限公司 | 薄膜晶体管阈值电压偏移补偿电路及goa电路、显示器 |
| CN104064158A (zh) * | 2014-07-17 | 2014-09-24 | 深圳市华星光电技术有限公司 | 具有自我补偿功能的栅极驱动电路 |
| CN104715724A (zh) * | 2015-03-25 | 2015-06-17 | 北京大学深圳研究生院 | 像素电路及其驱动方法和一种显示装置 |
| CN107170752A (zh) * | 2017-05-10 | 2017-09-15 | 京东方科技集团股份有限公司 | 一种阵列基板制备方法、阵列基板和显示装置 |
| CN107731858A (zh) * | 2017-10-27 | 2018-02-23 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示面板 |
| CN108630663A (zh) * | 2018-04-27 | 2018-10-09 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、应用和性能改善方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112466948A (zh) * | 2020-11-27 | 2021-03-09 | 合肥鑫晟光电科技有限公司 | 栅极驱动电路及其制造方法、阵列基板、显示装置 |
| WO2022111086A1 (zh) * | 2020-11-27 | 2022-06-02 | 京东方科技集团股份有限公司 | 栅极驱动电路及其制造方法、阵列基板、显示装置 |
| US20230086999A1 (en) * | 2020-11-27 | 2023-03-23 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Gate driving circuit and manufacturing method therefor, array substrate, and display device |
| CN112466948B (zh) * | 2020-11-27 | 2024-05-28 | 合肥鑫晟光电科技有限公司 | 栅极驱动电路及其制造方法、阵列基板、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110415662B (zh) | 2021-01-01 |
| US20220238080A1 (en) | 2022-07-28 |
| WO2021007938A1 (zh) | 2021-01-21 |
| US11436990B2 (en) | 2022-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105321462B (zh) | 显示设备 | |
| CN106205528B (zh) | 一种goa电路及液晶显示面板 | |
| CN106297715B (zh) | 一种三阶驱动的goa电路及液晶显示器 | |
| US20180190231A1 (en) | Gate driver on array (goa) circuit of igzo thin film transistor and display device thereof | |
| CN109637423A (zh) | Goa器件及栅极驱动电路 | |
| CN114220401B (zh) | 具有栅极驱动器的显示装置 | |
| CN114220400B (zh) | 具有栅极驱动器的显示装置 | |
| CN111402829B (zh) | Goa电路、显示面板 | |
| JP2018500583A (ja) | 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路 | |
| CN108806628A (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 | |
| WO2020238013A1 (zh) | Goa 电路及阵列基板 | |
| CN108831398A (zh) | Goa电路及显示装置 | |
| JP2017537339A (ja) | 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路 | |
| JP2017538955A (ja) | 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路 | |
| CN105702192B (zh) | 移位寄存器单元、移位寄存器、栅极驱动电路及显示装置 | |
| CN107492362A (zh) | 一种栅极驱动电路及液晶显示器 | |
| CN111243543B (zh) | Goa电路、tft基板、显示装置及电子设备 | |
| CN106251816B (zh) | 一种栅极驱动电路及液晶显示装置 | |
| CN110415662A (zh) | Goa器件及栅极驱动电路 | |
| CN106157914B (zh) | 一种栅极驱动电路 | |
| CN109003588A (zh) | 液晶显示装置 | |
| US11626077B2 (en) | Scan driver and display device including the same | |
| US11670239B2 (en) | Gate driving circuit and display device | |
| US11538395B2 (en) | Shift register unit and driving method thereof, gate drive circuit, and display device | |
| CN219267656U (zh) | 一种减小Feedthrough电压的阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL Huaxing Photoelectric Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |