CN107579083A - 阵列基板及制备方法和显示装置 - Google Patents
阵列基板及制备方法和显示装置 Download PDFInfo
- Publication number
- CN107579083A CN107579083A CN201710919671.1A CN201710919671A CN107579083A CN 107579083 A CN107579083 A CN 107579083A CN 201710919671 A CN201710919671 A CN 201710919671A CN 107579083 A CN107579083 A CN 107579083A
- Authority
- CN
- China
- Prior art keywords
- array base
- base palte
- capacitor
- metal electrode
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 156
- 229910052751 metal Inorganic materials 0.000 claims abstract description 156
- 239000003990 capacitor Substances 0.000 claims abstract description 98
- 238000005452 bending Methods 0.000 claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims description 42
- 125000006850 spacer group Chemical group 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 17
- 239000010409 thin film Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 238000003860 storage Methods 0.000 abstract description 27
- 238000000059 patterning Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000007687 exposure technique Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Abstract
本发明公开了一种阵列基板及制备方法和显示装置，阵列基板包括：电容器，电容器包括多个金属电极，多个金属电极在平行于阵列基板所在平面的水平方向上间隔设置，电容器中至少一个金属电极在阵列基板所在平面的正投影包括弯曲部。本发明的阵列基板，可增大存储电容量，减小电容器的占用空间。
Description
技术领域
本发明涉及显示的技术领域，尤其涉及一种阵列基板及制备方法和显示装置。
背景技术
已知电容不仅影响显示装置的开口率和充电率，更是决定显示装置寿命的关键因素。因此在相关技术的显示装置的版图设计中，电容是一个需要重点讨论的参数。从而增大阵列基板的存储电容量，减小电容器的占用空间，越来越受关注。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种阵列基板，可增大存储电容量，减小电容器的占用空间。
本发明还提出一种显示装置，包括上述的阵列基板。
本发明还提出一种上述阵列基板的制备方法。
根据本发明实施例的阵列基板，包括：电容器，所述电容器包括多个金属电极，所述多个金属电极在平行于所述阵列基板所在平面的水平方向上间隔设置，所述电容器中至少一个所述金属电极在所述阵列基板所在平面的正投影包括弯曲部。
根据本发明实施例的阵列基板，通过使至少一个金属电极在阵列基板所在平面的正投影包括弯曲部，从而可以增大相邻的两个金属电极之间的交叠面积，进而增大阵列基板的存储电容量，有利于减小电容器的占用空间，有利于阵列基板的小型化。
根据本发明的一些实施例，所述电容器还包括至少一个绝缘层，相邻的两个所述金属电极之间通过所述绝缘层间隔设置。
可选地，至少一个所述电容器的所述金属电极在所述阵列基板所在平面上的正投影形成为螺旋状。
可选地，所述弯曲部包括间隔设置的两个间隔部和连接所述两个间隔部的连接部，所述金属电极为两个，两个所述金属电极的所述间隔部交替设置。
进一步地，每个所述间隔部和所述连接部均为条状。
可选地，所述阵列基板还包括薄膜晶体管，所述薄膜晶体管包括栅极，所述栅极与至少一个所述电容器的所述多个金属电极位于同层,并且在垂直于所述阵列基板所在平面的方向上，所述金属电极的厚度大于所述栅极的厚度。
可选地，所述阵列基板还包括薄膜晶体管，所述薄膜晶体管包括漏级和源极，所述漏级和/或源极与至少一个所述电容器的所述多个金属电极位于同层,并且在垂直于所述阵列基板所在平面的方向上，所述金属电极的厚度大于所述漏级和/或所述源极的厚度。
可选地，所述电容器在所述阵列基板上的正投影的面积为S1，所述电容器的多个所述金属电极之间的正对面积为S2，所述S1和S2满足：S1＜S2。
根据本发明的一些实施例，平行于所述阵列基板所在平面的方向为所述金属电极的厚度方向，垂直于所述阵列基板所在的平面的方向为所述金属电极的长度方向，每个所述金属电极的厚度为D1，每个所述金属电极的长度为L1，所述D1和L1满足：D1＜L1。
根据本发明实施例的显示装置，包括上述的阵列基板。
根据本发明实施例的显示装置，通过设置根据本发明上述实施例的阵列基板，从而可以增大相邻的两个金属电极之间的交叠面积，进而增大阵列基板的存储电容量，有利于减小电容器的占用空间，有利于阵列基板的小型化。同时提高显示装置的开口率和充电率。
根据本发明实施例的制备阵列基板的制造方法，包括形成电容器步骤，所述电容器包括多个金属电极，所述多个金属电极在平行于所述阵列基板所在平面的水平方向上间隔设置，所述电容器中至少一个所述金属电极在所述阵列基板所在平面的正投影包括弯曲部。
根据本发明实施例的制备阵列基板的制造方法，可以增大阵列基板中相邻的两个金属电极之间的交叠面积，进而增大阵列基板的存储电容量，有利于减小电容器的占用空间，有利于阵列基板的小型化。同时提高应用阵列基板的显示装置的开口率和充电率。
进一步地，所述电容器还包括至少一个绝缘层，相邻的两个所述金属电极之间通过所述绝缘层间隔设置。
可选地，形成所述电容器的步骤包括：
S1：形成金属层；
S2：对所述金属层进行刻蚀，形成所述金属电极；
S3：在所述金属电极之间形成所述绝缘层。
进一步地，所述步骤S3具体为：在所述金属电极上涂布绝缘材料以形成所述绝缘层。
可选地，形成所述电容器的步骤包括：
S1：形成所述绝缘层；
S2：对所述绝缘层进行刻蚀，形成凹槽；
S3：形成金属层；
S4：去除所述绝缘层的所述凹槽以外区域的所述金属，形成所述金属电极。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是根据本发明的一个实施例的电容器的示意图；
图2是图1中A-A方向的剖面图；
图3是根据本发明的另一个实施例的电容器的示意图；
图4是图3中B-B方向的剖面图。
图5是根据本发明实施例的阵列基板的示意图；
图6是根据本发明实施例的薄膜晶体管的示意图。
附图标记：
阵列基板100；
电容器10；金属电极1；弯曲部11；间隔部111；连接部112；绝缘层2；
薄膜晶体管20；栅极21；漏级22；源极23；发光区30；过孔区40。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
下面参考图1-图6描述根据本发明实施例的阵列基板100。
如图1-图6所示，根据本发明实施例的阵列基板100，包括：电容器10，电容器10包括多个金属电极1。
具体而言，多个金属电极1在平行于阵列基板100所在平面的水平方向上间隔设置。从而有利于保证阵列基板100的可靠性。
可以理解的是，为了保证电容器10的可靠性，每相邻的两个金属电极1之间为真空，或者为固体绝缘材料，或者为绝缘性的气体，从而可保证相邻两个金属电极1之间的绝缘效果。
电容器10中至少一个金属电极1在阵列基板100所在平面的正投影包括弯曲部11。由此可知，在本发明实施例的阵列基板100中，由于至少一个金属电极1的正投影包括弯曲部11，从而与现有技术相比，本发明实施例的阵列基板100可以增大相邻的两个金属电极1之间的交叠面积，进而增大阵列基板100的存储电容量，能够有效地减小电容器10的占用空间。
也就是说，与现有技术相比，在相同的版图空间内，本发明实施例的阵列基板100存储电容量更大。具有相同的存储电容量时，本发明实施例的阵列基板100的电容器10的占用空间更小，有利于阵列基板100的小型化。
根据本发明实施例的阵列基板100，通过使至少一个金属电极1在阵列基板100所在平面的正投影包括弯曲部11，从而可以增大相邻的两个金属电极1之间的交叠面积，进而增大阵列基板100的存储电容量，有利于减小电容器10的占用空间，有利于阵列基板100的小型化。
根据本发明的一些实施例，电容器10还包括至少一个绝缘层2，相邻的两个金属电极1之间通过绝缘层2间隔设置。从而能够进一步地提高电容器10的可靠性，有效地避免相邻的两个金属电极1之间发生短路现象。
进一步地，多个绝缘层2的厚度相同。从而使电容器10的结构简单。同时使相邻的两个金属电极1的不同位置之间的距离相等，进而使阵列基板100内不同位置的相邻的两个金属电极1之间的交叠面积相同，产生的存储电容量相同。进而有利于提高阵列基板100的可靠性。此处需要说明的是，绝缘层2的厚度指的是相邻的两个金属电极1之间的距离。
具体地，垂直于阵列基板100所在的平面的方向为绝缘层2的长度方向，绝缘层2的长度为2um。由此可知电容器10的长度可以为2um，金属极板1的长度可以为2um，从而在保证电容器10的存储电容量的同时使电容器10的占用空间小。
可选地，至少一个电容器10的金属电极1在阵列基板100所在平面上的正投影形成为螺旋状。进一步地，各金属电极1在阵列基板100所在平面上的正投影形成为螺旋状。从而可知，在阵列基板100内，相邻的两个金属电极1共同螺旋地盘旋缠绕，由此能够进一步地增大相邻的两个金属电极1之间的交叠面积，有效地利用电容器10的占用空间，增大阵列基板100的存储电容量。
进一步地，金属电极1的个数大于两个。从而能够进一步地增大阵列基板100内相邻的金属电极1之间的交叠面积，进而增大阵列基板100的存储电容量。
可选地，弯曲部11包括间隔设置的两个间隔部111和连接两个间隔部111的连接部112，金属电极1为两个，两个金属电极1的间隔部111交替设置。从而使电容器10形成为指叉式，由此能够有效地利用电容器10的占用空间，进一步地增大相邻的两个金属电极1之间的交叠面积，进而增大阵列基板100的存储电容量，能够有效地减小电容器10的占用空间。
进一步地，每个间隔部111和连接部112均为条状。从而使金属电极1的结构简单，制造方便，有利于提高阵列基板100的生产效率。
进一步地，位于最外侧的两个间隔部111的长度最长。已知，在平行于阵列基板100所在平面的水平方向上，每个位于电容器10内侧的间隔部111的一端与相应的连接部112相连而另一端插入到其他的弯曲部11内。而不同金属电极1上的连接部112与间隔部111之间也设有绝缘层2，从而占用了一定的空间。而最外侧的每个间隔部111的一端与相应的连接部112相连，另一端无需插入到其他的弯曲部11内，从而可使位于最外侧的两个间隔部111的长度最长，进而充分地利用电容器10的占用空间，使阵列基板100的存储电容量更大。
具体地，平行于阵列基板100所在的平面的方向为金属电极2的厚度方向，多个金属电极1的厚度相同。从而使电容器10的结构分布均匀，有利于提高阵列基板100的可靠性。
可选地，多个金属电极1为一次构图工艺形成。由此可知，当多个金属电极1制造完成后，将绝缘层2嵌入相邻的金属电极1之间即形成了阵列基板100的电容器10。从而使电容器10的结构简单，制造方便，能够在一定程度上提高阵列基板100的生产效率。
可选地，阵列基板100还包括薄膜晶体管20，薄膜晶体管20包括栅极21，栅极21与至少一个电容器10的多个金属电极1位于同层。从而使阵列基板100的制造简单，可使金属电极1与栅极21为一次构图工艺制造形成，有利于提高阵列基板100的生产效率，降低阵列基板100的制造成本。
在垂直于阵列基板100所在平面的方向上，金属电极1的厚度大于栅极21的厚度。由此可知，阵列基板100可通过半曝光工艺制造出两种厚度不同的图样，进而可增大阵列基板100的存储电容量。可以理解的是，栅极21的厚度与多个金属电极1的厚度可以根据阵列基板100的实际设计需求进行设定，例如，在垂直于阵列基板100所在平面的方向上，金属电极1的厚度小于栅极21的厚度。只要保证阵列基板100的可靠性即可。
可选地，阵列基板100还包括薄膜晶体管20，薄膜晶体管20包括漏级22和源极23，漏级22和/或源极23与至少一个电容器10的多个金属电极1位于同层。从而使阵列基板100的制造简单，可使金属电极1与漏级22和/或源极23为一次构图工艺制造形成，有利于提高阵列基板100的生产效率，降低阵列基板100的制造成本。
在垂直于阵列基板100所在平面的方向上，金属电极1的厚度大于漏级22和/或源极23的厚度。由此可知，阵列基板100可通过半曝光工艺制造出两种厚度不同的图样，进而可增大阵列基板100的存储电容量。可以理解的是，漏级22和/或源极23的厚度与多个金属电极1的厚度可以根据阵列基板100的实际设计需求进行设定，例如，在垂直于阵列基板100所在平面的方向上，金属电极1的厚度小于漏级22和/或源极23的厚度。只要保证阵列基板100的可靠性即可。
具体地，电容器10在阵列基板100上的正投影的面积为S1，电容器10的多个金属电极1之间的正对面积为S2，当S1和S2满足：S1＜S2时，可以有效地增大阵列基板100的存储电容量，有利于阵列基板100的小型化。上述的正对面积即为阵列基板100中，每相邻的两个金属电极1之间的交叠面积之和。可以理解的是，S1与S2之间的大小关系不限于此，只要保证阵列基板100的可靠性即可。
也就是说，当电容器10的相邻的两个金属电极1之间设有绝缘层2时，电容器10在阵列基板100上的正投影的面积为S1，每个金属电极1的设有绝缘层2的一侧的表面的面积为S3，多个金属电极2的设有绝缘层2的其中一侧的表面的面积之和为nS3，S1和nS3满足：S1＜nS3。其中n为不小于2的正整数，n表示的是多个金属电极1的具体数量。
可以理解的是，当将本发明实施例的阵列基板100的电容器10相对阵列基板100所在平面旋转90°后得到的新的电容器，同样与现有技术相比，电容器的存储电容量大。
具体地，平行于阵列基板100所在平面的方向为金属电极1的厚度方向，垂直于阵列基板100所在的平面的方向为金属电极1的长度方向，每个金属电极的厚度为D1，每个金属电极的长度为L1，当D1和L1满足：D1＜L1时，可以有效地增大阵列基板100的存储电容量，有利于阵列基板100的小型化。可以理解的是，D1和L1之间的大小关系不限于此，只要保证阵列基板100的可靠性即可。
根据本发明实施例的显示装置(图未示出)，包括上述的阵列基板100。
根据本发明实施例的显示装置，通过设置根据本发明上述实施例的阵列基板100，从而可以增大相邻的两个金属电极1之间的交叠面积，进而增大阵列基板100的存储电容量，有利于减小电容器10的占用空间，有利于阵列基板100的小型化。同时提高显示装置的开口率和充电率。
根据本发明实施例的制备阵列基板100的制造方法，包括形成电容器10步骤，电容器10包括多个金属电极1，多个金属电极1在平行于阵列基板100所在平面的水平方向上间隔设置，电容器10中至少一个金属电极1在阵列基板100所在平面的正投影包括弯曲部11。
根据本发明实施例的制备阵列基板100的制造方法，可以增大阵列基板100中相邻的两个金属电极1之间的交叠面积，进而增大阵列基板100的存储电容量，有利于减小电容器10的占用空间，有利于阵列基板100的小型化。同时提高应用阵列基板100的显示装置的开口率和充电率。
根据本发明的一些实施例，电容器10还包括至少一个绝缘层2，相邻的两个金属电极1之间通过绝缘层2间隔设置。从而能够进一步地提高电容器10的可靠性，有效地避免相邻的两个金属电极1之间发生短路现象。
可选地，形成电容器10的步骤包括：
S1：形成金属层；
S2：对金属层进行刻蚀，形成金属电极1；
S3：在金属电极1之间形成绝缘层2。
由此可知，在本发明实施例的阵列基板100中，可以先形成金属电极1再形成绝缘层2。从而使形成电容器10的步骤简单、可靠。
进一步地，步骤S3具体为：在金属电极1上涂布绝缘材料以形成绝缘层2。从而使行成绝缘层2的方法简单、可靠，有利于提高电容器10的生产效率。
可选地，形成电容器10的步骤包括：
S1：形成绝缘层2；
S2：对绝缘层2进行刻蚀，形成凹槽；
S3：形成金属层；
S4：去除绝缘层1的凹槽以外区域的金属，形成金属电极1。
由此可知，在本发明实施例的阵列基板100中，可以先形成绝缘层2的凹槽再形成金属电极1。从而使形成电容器10的步骤简单、可靠。
可选地，步骤S3具体为：向凹槽内沉积金属。从而使形成金属层的方法简单。
可选地，采用打磨的方式去除绝缘层1的凹槽以外区域的金属以形成金属电极1。从而可以保证电容器10的可靠性，有效地避免相邻的金属电极1之间发生短路。
可选地，至少一个电容器10的金属电极1在阵列基板100所在平面上的正投影形成为螺旋状。进一步地，各金属电极1在阵列基板100所在平面上的正投影形成为螺旋状。从而可知，在阵列基板100内，相邻的两个金属电极1共同螺旋地盘旋缠绕，由此能够进一步地增大相邻的两个金属电极1之间的交叠面积，有效地利用电容器10的占用空间，增大阵列基板100的存储电容量。
可选地，弯曲部11包括间隔设置的两个间隔部111和连接两个间隔部111的连接部112，金属电极1为两个，两个金属电极1的间隔部111交替设置。从而使电容器10形成为指叉式，由此能够有效地利用电容器10的占用空间，进一步地增大相邻的两个金属电极1之间的交叠面积，进而增大阵列基板100的存储电容量，能够有效地减小电容器10的占用空间。
下面参考图1-图2和图5-图6对根据本发明一个具体实施例的阵列基板100的结构进行详细说明。但是需要说明的是，下述的说明仅具有示例性，普通技术人员在阅读了本发明的下述技术方案之后，显然可以对其中的技术方案或者部分技术特征进行组合或者替换、修改，这也落入本发明所要求的保护范围之内。
如图1-图2和图5-图6所示，根据本发明实施例的阵列基板100，包括：电容器10和薄膜晶体管20。阵列基板100上还设有发光区30和过孔区40。
具体而言，电容器10为两个，两个电容器10在垂直于阵列基板100所在平面的方向上间隔设置，每个电容器100包括两个金属电极1和一个绝缘层2。
两个金属电极1的厚度相同且两个金属电极1为一次构图工艺形成。两个金属电极1之间通过绝缘层2绝缘间隔设置。垂直于阵列基板100所在的平面的方向为绝缘层2的长度方向，绝缘层的长度为2um。在平行于阵列基板100所在平面的方向上，两个金属电极1和绝缘层2共同螺旋延伸以形成螺旋形的阵列基板100。
薄膜晶体管20包括栅极21、漏级22和源极23。在垂直于阵列基板100所在平面的方向上，栅极21位于漏级22和源极23的下侧。
其中栅极21与一个电容器10的两个金属电极1为一次构图工艺形成，在垂直于阵列基板100所在平面的方向上，金属电极1的厚度大于栅极21的厚度。电容器10存储电容量为C1。
漏级22和源极23与另一个电容器10的两个金属电极1为一次构图工艺形，在垂直于阵列基板100所在平面的方向上，金属电极1的厚度大于漏级22和源极23的厚度。电容器10的存储电容量为C2。两个电容器10的金属电极1之间产生的电容量为C3。
电容器10在阵列基板100上的正投影的面积S1和两个金属电极1之间的正对面积S2满足：S1＜S2。
平行于阵列基板100所在平面的方向为金属电极1的厚度方向，垂直于阵列基板100所在的平面的方向为金属电极1的长度方向，每个金属电极的厚度D1和每个金属电极的长度L1满足：D1＜L1。
根据本发明实施例的阵列基板100的其他构成例以及操作对于本领域普通技术人员而言都是已知的，这里不再详细描述。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
Claims (15)
1.一种阵列基板，其特征在于，包括：电容器，所述电容器包括多个金属电极，所述多个金属电极在平行于所述阵列基板所在平面的水平方向上间隔设置，所述电容器中至少一个所述金属电极在所述阵列基板所在平面的正投影包括弯曲部。
2.根据权利要求1所述的阵列基板，其特征在于，所述电容器还包括至少一个绝缘层，相邻的两个所述金属电极之间通过所述绝缘层间隔设置。
3.根据权利要求1所述的阵列基板，其特征在于，至少一个所述电容器的所述金属电极在所述阵列基板所在平面上的正投影形成为螺旋状。
4.根据权利要求1所述的阵列基板，其特征在于，所述弯曲部包括间隔设置的两个间隔部和连接所述两个间隔部的连接部，所述金属电极为两个，两个所述金属电极的所述间隔部交替设置。
5.根据权利要求4所述的阵列基板，其特征在于，每个所述间隔部和所述连接部均为条状。
6.根据权利要求1所述的阵列基板，其特征在于，还包括薄膜晶体管，所述薄膜晶体管包括栅极，所述栅极与至少一个所述电容器的所述多个金属电极位于同层,并且在垂直于所述阵列基板所在平面的方向上，所述金属电极的厚度大于所述栅极的厚度。
7.根据权利要求1所述的阵列基板，其特征在于，还包括薄膜晶体管，所述薄膜晶体管包括漏级和源极，所述漏级和/或源极与至少一个所述电容器的所述多个金属电极位于同层,并且在垂直于所述阵列基板所在平面的方向上，所述金属电极的厚度大于所述漏级和/或所述源极的厚度。
8.根据权利要求1所述的阵列基板，其特征在于，所述电容器在所述阵列基板上的正投影的面积为S1，所述电容器的多个所述金属电极之间的正对面积为S2，所述S1和S2满足：S1＜S2。
9.根据权利要求1所述的阵列基板，其特征在于，平行于所述阵列基板所在平面的方向为所述金属电极的厚度方向，垂直于所述阵列基板所在的平面的方向为所述金属电极的长度方向，每个所述金属电极的厚度为D1，每个所述金属电极的长度为L1，所述D1和L1满足：D1＜L1。
10.一种显示装置，其特征在于，包括根据权利要求1-9中任一项所述的阵列基板。
11.一种制备阵列基板的制造方法，其特征在于，包括形成电容器步骤，所述电容器包括多个金属电极，所述多个金属电极在平行于所述阵列基板所在平面的水平方向上间隔设置，所述电容器中至少一个所述金属电极在所述阵列基板所在平面的正投影包括弯曲部。
12.根据权利要求11所述的阵列基板，其特征在于，所述电容器还包括至少一个绝缘层，相邻的两个所述金属电极之间通过所述绝缘层间隔设置。
13.根据权利要求12所述的制造方法，其特征在于，形成所述电容器的步骤包括：
S1：形成金属层；
S2：对所述金属层进行刻蚀，形成所述金属电极；
S3：在所述金属电极之间形成所述绝缘层。
14.根据权利要求13所述的制造方法，其特征在于，所述步骤S3具体为：在所述金属电极上涂布绝缘材料以形成所述绝缘层。
15.根据权利要求12所述的方法，其特征在于，形成所述电容器的步骤包括：
S1：形成所述绝缘层；
S2：对所述绝缘层进行刻蚀，形成凹槽；
S3：形成金属层；
S4：去除所述绝缘层的所述凹槽以外区域的所述金属，形成所述金属电极。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710919671.1A CN107579083A (zh) | 2017-09-30 | 2017-09-30 | 阵列基板及制备方法和显示装置 |
| US16/146,155 US10937817B2 (en) | 2017-09-30 | 2018-09-28 | Array substrate comprising curved capacitors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710919671.1A CN107579083A (zh) | 2017-09-30 | 2017-09-30 | 阵列基板及制备方法和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107579083A true CN107579083A (zh) | 2018-01-12 |
Family
ID=61039769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710919671.1A Pending CN107579083A (zh) | 2017-09-30 | 2017-09-30 | 阵列基板及制备方法和显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10937817B2 (zh) |
| CN (1) | CN107579083A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113178426A (zh) * | 2020-05-11 | 2021-07-27 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
Citations (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070296013A1 (en) * | 2006-06-26 | 2007-12-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device structure for reducing mismatch effects |
| CN101110417A (zh) * | 2006-07-20 | 2008-01-23 | 联华电子股份有限公司 | 电容器组的结构以及降低电容器之间的电容变异量的方法 |
| US20080239619A1 (en) * | 2007-03-29 | 2008-10-02 | Okamoto Kiyomi | Capacitor structure |
| US20120292612A1 (en) * | 2011-05-20 | 2012-11-22 | Samsung Mobile Display Co., Ltd. | Backplane for flat panel display apparatus, flat panel display apparatus, and method of manufacturing the backplane |
| CN102810558A (zh) * | 2012-08-07 | 2012-12-05 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制作方法和液晶显示器 |
| CN103022080A (zh) * | 2012-12-12 | 2013-04-03 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、有机发光二极管显示装置 |
| CN103293790A (zh) * | 2013-05-27 | 2013-09-11 | 京东方科技集团股份有限公司 | 像素单元及其制备方法、阵列基板、显示装置 |
| US20140008111A1 (en) * | 2012-07-09 | 2014-01-09 | Chipbond Technology Corporation | Carrier with three-dimensional capacitor |
| KR20140120736A (ko) * | 2013-04-04 | 2014-10-14 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
| CN104124278A (zh) * | 2013-07-22 | 2014-10-29 | 深超光电（深圳）有限公司 | 薄膜晶体管与显示阵列基板及其制作方法 |
| CN104900655A (zh) * | 2015-04-14 | 2015-09-09 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| US20160020333A1 (en) * | 2014-07-18 | 2016-01-21 | Boe Technology Group Co., Ltd. | Polysilicon thin-film transistor array substrate and method for preparing the same, and display device |
| US20160035573A1 (en) * | 2014-01-24 | 2016-02-04 | Boe Technology Group Co., Ltd. | Array substrate, display device, and manufacturing method of array substrate |
| CN105679775A (zh) * | 2016-04-21 | 2016-06-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板和显示装置 |
| CN106896608A (zh) * | 2017-04-28 | 2017-06-27 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
| US9698208B1 (en) * | 2015-08-26 | 2017-07-04 | Boe Technology Group Co., Ltd. | Array substrate, display panel and display apparatus having the same, and fabricating method thereof |
| US9698214B1 (en) * | 2016-03-31 | 2017-07-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Capacitor structure of integrated circuit chip and method of fabricating the same |
| CN107068692A (zh) * | 2017-04-20 | 2017-08-18 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制造方法 |
| CN107170752A (zh) * | 2017-05-10 | 2017-09-15 | 京东方科技集团股份有限公司 | 一种阵列基板制备方法、阵列基板和显示装置 |
| CN107633128A (zh) * | 2017-09-15 | 2018-01-26 | 北京华大九天软件有限公司 | Mom电容、mom电容阵列及mom电容阵列的布局和走线方法 |
| CN207183273U (zh) * | 2017-09-30 | 2018-04-03 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737696B1 (en) * | 1998-06-03 | 2004-05-18 | Micron Technology, Inc. | DRAM capacitor formulation using a double-sided electrode |
| US9059305B2 (en) * | 2013-03-04 | 2015-06-16 | International Business Machines Corporation | Planar qubits having increased coherence times |
| KR102114340B1 (ko) * | 2013-07-25 | 2020-05-22 | 삼성전자주식회사 | Ｔｓｖ 구조 및 디커플링 커패시터를 구비한 집적회로 소자 및 그 제조 방법 |
| CN104934441B (zh) * | 2015-04-29 | 2018-03-30 | 京东方科技集团股份有限公司 | 一种goa单元及其制作方法、栅极驱动电路及显示器件 |
-
2017
- 2017-09-30 CN CN201710919671.1A patent/CN107579083A/zh active Pending
-
2018
- 2018-09-28 US US16/146,155 patent/US10937817B2/en active Active
Patent Citations (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070296013A1 (en) * | 2006-06-26 | 2007-12-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device structure for reducing mismatch effects |
| CN101110417A (zh) * | 2006-07-20 | 2008-01-23 | 联华电子股份有限公司 | 电容器组的结构以及降低电容器之间的电容变异量的方法 |
| US20080239619A1 (en) * | 2007-03-29 | 2008-10-02 | Okamoto Kiyomi | Capacitor structure |
| US20120292612A1 (en) * | 2011-05-20 | 2012-11-22 | Samsung Mobile Display Co., Ltd. | Backplane for flat panel display apparatus, flat panel display apparatus, and method of manufacturing the backplane |
| US20140008111A1 (en) * | 2012-07-09 | 2014-01-09 | Chipbond Technology Corporation | Carrier with three-dimensional capacitor |
| CN102810558A (zh) * | 2012-08-07 | 2012-12-05 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制作方法和液晶显示器 |
| CN103022080A (zh) * | 2012-12-12 | 2013-04-03 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、有机发光二极管显示装置 |
| KR20140120736A (ko) * | 2013-04-04 | 2014-10-14 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
| CN103293790A (zh) * | 2013-05-27 | 2013-09-11 | 京东方科技集团股份有限公司 | 像素单元及其制备方法、阵列基板、显示装置 |
| CN104124278A (zh) * | 2013-07-22 | 2014-10-29 | 深超光电（深圳）有限公司 | 薄膜晶体管与显示阵列基板及其制作方法 |
| US20160035573A1 (en) * | 2014-01-24 | 2016-02-04 | Boe Technology Group Co., Ltd. | Array substrate, display device, and manufacturing method of array substrate |
| US20160020333A1 (en) * | 2014-07-18 | 2016-01-21 | Boe Technology Group Co., Ltd. | Polysilicon thin-film transistor array substrate and method for preparing the same, and display device |
| CN104900655A (zh) * | 2015-04-14 | 2015-09-09 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| US9698208B1 (en) * | 2015-08-26 | 2017-07-04 | Boe Technology Group Co., Ltd. | Array substrate, display panel and display apparatus having the same, and fabricating method thereof |
| US9698214B1 (en) * | 2016-03-31 | 2017-07-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Capacitor structure of integrated circuit chip and method of fabricating the same |
| CN105679775A (zh) * | 2016-04-21 | 2016-06-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板和显示装置 |
| CN107068692A (zh) * | 2017-04-20 | 2017-08-18 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制造方法 |
| CN106896608A (zh) * | 2017-04-28 | 2017-06-27 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
| CN107170752A (zh) * | 2017-05-10 | 2017-09-15 | 京东方科技集团股份有限公司 | 一种阵列基板制备方法、阵列基板和显示装置 |
| CN107633128A (zh) * | 2017-09-15 | 2018-01-26 | 北京华大九天软件有限公司 | Mom电容、mom电容阵列及mom电容阵列的布局和走线方法 |
| CN207183273U (zh) * | 2017-09-30 | 2018-04-03 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10937817B2 (en) | 2021-03-02 |
| US20190103422A1 (en) | 2019-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101933419B1 (ko) | 커패시터 및 그 제조 방법 | |
| US7274085B1 (en) | Capacitor structure | |
| JP5529298B1 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| CN106252418A (zh) | 一种薄膜晶体管 | |
| KR102109637B1 (ko) | 적층형 커패시터 | |
| KR102149790B1 (ko) | 적층 세라믹 전자부품 및 그 실장 기판 | |
| US20210005387A1 (en) | Multilayer ceramic capacitor | |
| CN101636826A (zh) | 具有沟槽式电容器的半导体装置及其制造方法 | |
| CN102456665A (zh) | 用于金属-氧化物-金属电容器的保护结构 | |
| CN112185702B (zh) | 多层陶瓷电容器 | |
| JP2012119681A (ja) | 積層セラミックキャパシタ | |
| CN102969313A (zh) | 半导体器件及其制造方法 | |
| US10665393B2 (en) | Capacitor and board having the same | |
| US20070216030A1 (en) | Integrated circuit having a multilayer capacitance arrangement | |
| CN207183273U (zh) | 阵列基板及显示装置 | |
| CN109767913B (zh) | 多层电容器 | |
| CN107579083A (zh) | 阵列基板及制备方法和显示装置 | |
| US20220208476A1 (en) | Multilayer ceramic capacitor | |
| CN109473443A (zh) | 存储装置 | |
| CN105023914B (zh) | 电感电容谐振电路的半导体装置 | |
| CN102420102A (zh) | 一种形成mim电容器结构的方法及mim电容器 | |
| CN102420104A (zh) | 一种mim（金属-绝缘层-金属）电容制作方法 | |
| TWI666779B (zh) | 積體結構、電容及形成電容之方法 | |
| KR20060134277A (ko) | 내장형 상하전극 적층부품 및 그의 제조 방법 | |
| CN105116630B (zh) | 一种显示面板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |