CN109767913B - 多层电容器 - Google Patents

多层电容器 Download PDF

Info

Publication number
CN109767913B
CN109767913B CN201811213963.4A CN201811213963A CN109767913B CN 109767913 B CN109767913 B CN 109767913B CN 201811213963 A CN201811213963 A CN 201811213963A CN 109767913 B CN109767913 B CN 109767913B
Authority
CN
China
Prior art keywords
electrode
internal electrode
internal
multilayer capacitor
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811213963.4A
Other languages
English (en)
Other versions
CN109767913A (zh
Inventor
李锺泌
金正逸
郑镇万
金荣基
朱镇卿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN109767913A publication Critical patent/CN109767913A/zh
Application granted granted Critical
Publication of CN109767913B publication Critical patent/CN109767913B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/236Terminals leading through the housing, i.e. lead-through
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本公开提供一种多层电容器。该多层电容器包括:第一内电极层,包括设置为彼此面对且绝缘部插设于其间的第一内电极和第二内电极;第二内电极层,包括第三内电极和连接到所述第三内电极的引线部;主体,包括交替地设置且相应的介电层插设于其间的所述第一内电极层和所述第二内电极层;第一外电极和第二外电极,设置在所述主体上以分别连接到所述第一内电极和所述第二内电极;以及第三外电极,设置在所述主体上以连接到所述引线部。

Description

多层电容器
本申请要求于2017年11月10日在韩国知识产权局提交的第10-2017-0149826号韩国专利申请的优先权的权益,所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种多层电容器。
背景技术
在陶瓷电子组件中,多层陶瓷电容器(MLCC)具有小尺寸、高电容和易于安装的优点。
多层陶瓷电容器是安装在诸如包括液晶显示器(LCD)、等离子体显示面板(PDP)等的显示装置、计算机、个人数字助理(PDA)、移动电话等的各种电子产品的电路板上并用于充电或放电的片式电容器。
多层陶瓷电容器具有根据其用途和电容的各种尺寸和堆叠形式。
具体地,随着近来电子产品的小型化、轻量化和多功能化的趋势,电子产品中使用的多层陶瓷电容器也已经被要求具有小尺寸和高电容并提高电压。
因此,已经制造了这样一种多层陶瓷电容器,在该多层陶瓷电容器中,为了电子产品的微型化,介电层和内电极的厚度是薄的,并且为了电子产品的超高电容,介电层以尽可能多的数量堆叠。
然而,不能确保能够顺应电容器的超小型化安装这样的微型电容器的技术,使得可能难以将这样的电容器实际应用于产品。
发明内容
本公开的一方面可提供一种在具有小尺寸和高电容的同时能够确保安装中的高自由度的多层电容器。
根据本公开的一方面,一种多层电容器可包括:第一内电极层,包括设置为彼此面对且绝缘部插设于其间的第一内电极和第二内电极;第二内电极层,包括第三内电极和连接到所述第三内电极的引线部;主体,包括交替地设置且相应的介电层插设于其间的所述第一内电极层和所述第二内电极层;第一外电极和第二外电极,设置在所述主体上以分别连接到所述第一内电极和所述第二内电极;以及第三外电极,设置在所述主体上以连接到所述引线部。
根据本公开的另一方面,一种多层电容器可包括:第一内电极层,包括设置为彼此面对且第一绝缘部插设于其间的第一内电极和第二内电极;第二内电极层,包括第三内电极和连接到所述第三内电极的引线部;第三内电极层,包括设置为彼此面对且第二绝缘部插设于其间的虚设电极和第四内电极;主体,包括交替地设置且相应的介电层插设于其间的所述第一内电极层、所述第二内电极层和所述第三内电极层;第一外电极,设置在所述主体上以连接到所述第一内电极;第二外电极,设置在所述主体上以连接到所述第二内电极和所述第四内电极;以及第三外电极,设置在所述主体上以连接到所述引线部,其中,所述虚设电极与所述第一外电极、所述第二外电极和所述第三外电极绝缘。
根据本公开的另一方面,一种多层电容器可包括:第一介电层;具有第一面积的第一内电极,设置在每个所述第一介电层的第一表面上,所述第一内电极在所述第一介电层的在长度方向上的第一边缘的一部分处被暴露;具有第二面积的第二内电极,设置在每个所述第一介电层的所述第一表面上,所述第二内电极在所述第一介电层的第二边缘的一部分处被暴露,所述第二边缘在所述长度方向上与所述第一边缘相对,每个所述第二内电极通过绝缘部与每个所述第一内电极分开;第二介电层,每个所述第二介电层设置在每个所述第一介电层的所述第一表面上以覆盖所述第一内电极和所述第二内电极;第三内电极,设置在每个所述第二介电层的第二表面上,所述第二表面与每个所述第二介电层的接触一个所述第一介电层的第一表面相反,所述第三内电极与所述第二介电层的边缘分开;引线部,设置在每个所述第二介电层的所述第二表面上并与对应的第三内电极接触,所述引线部暴露于所述第二介电层的沿宽度方向的至少一个边缘,所述引线部设置在与对应的第一介电层上的所述绝缘部对应的位置;第一外电极,接触所述第一内电极,垂直于所述第一边缘设置,并在厚度方向上延伸;第二外电极,接触所述第二内电极,垂直于所述第二边缘设置,并在所述厚度方向上延伸;以及第三外电极,接触所述引线部,垂直于对应的边缘设置,在所述厚度方向上延伸,并与所述第一外电极和所述第二外电极分开。
附图说明
通过下面结合附图进行的详细描述,本公开的以上和其他方面、特征和优点将被更清楚地理解,在附图中:
图1是示意性地示出根据本公开中的示例性实施例的多层电容器的透视图;
图2是沿图1的I-I'线截取的截面图;
图3A是示出用于形成图2的第一内电极层的陶瓷片的图示;图3B是示出用于形成图2的第二内电极层的陶瓷片的图示;图3C是示出用于制造图2的多层电容器的堆叠方法的图示;
图4是根据本公开中的另一示例性实施例的多层电容器沿I-I'线截取的截面图;
图5A是示出用于形成图4的第一内电极层的陶瓷片的图示;图5B是示出用于形成图4的第二内电极层的陶瓷片的图示;图5C是示出用于制造图4的多层电容器的堆叠方法的图示;
图6是根据本公开中的另一示例性实施例的多层电容器沿I-I'线截取的截面图;
图7A是示出用于形成图6的第一内电极层的陶瓷片的图示;图7B是示出用于形成图6的第二内电极层的陶瓷片的图示;图7C是示出用于制造图6的多层电容器的堆叠方法的图示;
图8是根据本公开中的另一示例性实施例的多层电容器沿I-I'线截取的截面图;
图9A是示出用于形成图8的第一内电极层的陶瓷片的图示;图9B是示出用于形成图8的第二内电极层的陶瓷片的图示;图9C是示出用于形成图8的第三内电极层的陶瓷片的图示;图9D是示出用于制造图8的多层电容器的堆叠方法的图示;
图10是根据本公开中的另一示例性实施例的多层电容器沿I-I'线截取的截面图;
图11A是示出用于形成图10的第一内电极层的陶瓷片的图示;图11B是示出用于形成图10的第二内电极层的陶瓷片的图示;图11C是示出用于形成图10的第三内电极层的陶瓷片的图示;图11D是示出用于制造图10的多层电容器的堆叠方法的图示;
图12是根据本公开中的示例性实施例的电容器的基本电路图;
图13示出了被配置为使得根据本公开中的示例性实施例的多层电容器具有与将两个电容器彼此并联连接相同的效果的电路;以及
图14示出了被配置为使得根据本公开中的示例性实施例的多层电容器具有与将两个电容器彼此串联连接相同的效果的电路。
具体实施方式
以下,现在将参照附图来详细描述本公开的示例性实施例。在附图中,为了清楚起见,组件的形状、尺寸等可以被夸大或程式化。
然而,本公开可以以许多不同的形式来举例说明,并且不应该解释为局限于在这里所阐述的特定实施例。相反,提供这些实施例使得本公开将是彻底的和完整的,并将本公开的范围充分地传达给本领域技术人员。
这里使用的术语“示例性实施例”不是指同一个示例性实施例,并且提供该术语是为了强调与另一示例性实施例的特定特征或特性不同的特定特征或特性。然而,这里提供的示例性实施例被认为能够通过全部或部分地彼此组合来实施。例如,在具体的示例性实施例中描述的一个元件,即使其未在另一示例性实施例中描述,它也可被理解为与另一示例性实施例有关的描述,除非这里提供了相反或矛盾的描述。
在说明书中组件“连接”到另一组件的含义包括通过第三组件的间接连接和两个组件之间的直接连接。另外,“电连接”意味着包括物理连接和物理不连接的概念。可以理解,当元件被称为“第一”和“第二”时,该元件不限于此。可以仅为了将该元件与其他元件区分开的目的来使用它们,并且它们不会限制元件的顺序或重要性。在某些情况下,第一元件可以被称为第二元件,而不脱离这里阐述的权利要求的范围。类似地,第二元件也可以被称为第一元件。
这里,在附图中决定上部、下部、上侧、下侧、上表面、下表面等。例如,第一连接构件设置在重分布层上方的水平上。然而,权利要求不限于此。另外,垂直方向是指上述向上的方向和向下的方向,水平方向是指垂直于上述向上的方向和向下的方向的方向。在这种情况下,垂直截面是指沿垂直方向上的平面截取的情况,并且其示例可以是图中所示的截面图。另外,水平截面是指沿水平方向上的平面截取的情况,并且其示例可以是图中所示的平面图。
仅为了描述示例性实施例而使用这里使用的术语,而不限制本公开。在这种情况下,单数形式包括复数形式,除非在上下文中另有解释。
在附图中,X方向可指第一方向或长度方向,Y方向可指第二方向或宽度方向,Z方向可指第三方向、厚度方向或堆叠方向。
图1是示意性示出根据本公开中的示例性实施例的多层电容器的透视图。图2是沿图1的I-I'线截取的截面图。图3A是示出用于形成图2的第一内电极层的陶瓷片的图示。图3B是示出用于形成图2的第二内电极层的陶瓷片的图示。图3C是示出用于制造图2的多层电容器的堆叠方法的图示。
参照图1和图2,根据本公开中的示例性实施例的多层电容器100可包括主体110以及第一外电极141、第二外电极142和第三外电极143。
主体110可包括作为对形成电容器的电容作出贡献的部分的有效区域,以及设置在有效区域的上表面和下表面上作为上边缘部和下边缘部的上盖和下盖112。
根据示例性实施例,主体110的形状不受具体限制,而可为基本上六面体形。
即,由于根据内电极的布置的厚度差异以及边缘部的抛光,主体110不具有完美的六面体形状,并可具有基本上接近六面体形的形状。
为清楚地描述本公开的示例性实施例,将定义六面体的方向。主体110的在Z方向上彼此相对的两个表面将被定义为第一表面1和第二表面2,主体110的连接到第一表面1和第二表面2并在X方向上彼此相对的两个表面将被定义为第三表面3和第四表面4,主体110的连接到第一表面1、第二表面2、第三表面3和第四表面4并在Y方向上彼此相对的两个表面将被定义为第五表面5和第六表面6。这里,第一表面1可以是安装表面。
参照图3C,有效区域可以具有这样的结构,在该结构中,多个介电层111以及多个第一内电极层120和多个第二内电极层130交替地堆叠,相应的介电层111插设在多个第一内电极层120与多个第二内电极层130之间。
有效区域可包括其中第一内电极121和第三内电极131彼此叠置以形成电容的第一有效区域与其中第二内电极122和第三内电极131彼此叠置以形成电容的第二有效区域。因此,多层电容器100可具有与将两个电容器彼此连接相同的效果,使得在安装多层电容器100时,可简化工艺,并可减小安装面积。此外,如下所述,第一有效区域的电容和第二有效区域的电容可被不同地设计,使得可以实现使电容更加多样化的电容器。
介电层111可包含具有高介电常数的陶瓷粉末,例如,钛酸钡(BaTiO3)基粉末或钛酸锶(SrTiO3)基粉末等,但不限于此。
这里,可根据多层电容器100的电容设计任选地改变介电层111的厚度。考虑到主体110的尺寸和电容,烧结之后的单个介电层111的厚度可为0.1μm至10μm,但不限于此。
第一内电极层120可包括设置为彼此面对且绝缘部123插设于其间的第一内电极121和第二内电极122。
参照图3A,第一内电极121和第二内电极122可通过在介电层111上以预定的厚度印刷包含导电金属的导电膏而形成,第一内电极121可被形成为暴露于主体110的第三表面3,第二内电极122可被形成为暴露于主体110的第四表面4,并且第一内电极121和第二内电极122可通过插设在它们之间的绝缘部123彼此绝缘。即,第一内电极121可暴露于主体110的在长度(X)方向上的两个表面中的一个表面,第二内电极122可暴露于主体110的与主体110的第一内电极121所暴露到的表面相对的另一表面。
如上所述的第一内电极121和第二内电极122可分别电连接到形成在主体110上的第一外电极141和第二外电极142。
第二内电极层130包括第三内电极131和连接到第三内电极131的引线部133。第二内电极层130可包括与主体110的第三表面3和第四表面4相邻使得第三内电极131与第三表面3和第四表面4分开的空间132,使得第三内电极131可与第一外电极141和第二外电极142绝缘。
参照图3B,第三内电极131可通过在介电层111上以预定的厚度印刷包含导电金属的导电膏而形成,并可被形成为不暴露于主体110的外侧。即,第三内电极131可被形成为与主体110的第三表面至第六表面分开预定的距离。
引线部133可通过在介电层111上以预定的厚度印刷包含导电金属的导电膏而形成,并可被形成为连接到第三内电极131并暴露于主体110的在宽度(Y)方向上的两个表面中的任一个表面。这里,引线部133可包括连接到第三内电极131并暴露于主体110的第五表面5的第一引线部和连接到第三内电极131并暴露于主体110的第六表面6的第二引线部,使得引线部133可暴露于主体110的在宽度(Y)方向上的两个表面。
第三内电极131可通过引线部133电连接到形成在主体110上的第三外电极143。
第一内电极121、第二内电极122和第三内电极131的厚度可以根据其用途来确定。例如,考虑到主体110的尺寸和电容,可在0.2μm至1.0μm的范围内确定厚度,但厚度不限于此。
此外,包含在第一内电极121、第二内电极122和第三内电极131中的导电金属可以是镍(Ni)、铜(Cu)、钯(Pd)或其合金,但不限于此。
除了其中不包括内电极之外,上盖和下盖112可具有与有效区域的介电层111的材料和构造相同的材料和构造。
即,上盖和下盖112可通过分别在有效区域的上表面和下表面上在Z方向上堆叠单个或两个或更多个介电层而形成,并用于防止第一内电极121、第二内电极122和第三内电极131受到物理或化学应力的损伤。
第一外电极141和第二外电极142可设置在主体110上以分别连接到第一内电极121和第二内电极122。在根据相关技术,为了减小等效串联电感(ESL)而提供的电容器中,第一外电极和第二外电极通过内电极彼此电连接,但在根据本公开的多层电容器中,第一内电极121和第二内电极122通过绝缘部123彼此绝缘。因此,根据本公开的多层电容器可在第一外电极141和第二外电极142彼此未电连接的状态下使用,使得可以以各种形式利用多层电容器。
第一外电极141和第二外电极142可设置为在主体110的在长度(X)方向上的两个表面上彼此面对。
第三外电极143可设置在主体110上以连接到引线部133。第三外电极143可连接到与第三内电极131连接的引线部133,使得第三外电极143可电连接到第三内电极131。
第三外电极143可设置在主体110的在宽度(Y)方向上的两个表面中的至少一个表面上,并且还可形成在主体110的两个表面5和6上,如图1中所示。
此外,第三外电极143可被形成为围绕主体的除了主体的在长度(X)方向上的两个表面3和4之外的表面,并与第一外电极141和第二外电极142分开。
这里,第一外电极141、第二外电极142和第三外电极143可彼此绝缘。然而,应该注意到,这不排除外电极通过外部电路彼此间接连接的情况。
利用根据本公开的电容器,可根据第一外电极、第二外电极和第三外电极被设计成什么样的电极或端子来实现具有各种电容的电容器。
图12是根据本公开中的示例性实施例的3端子电容器的基本电路图。如上所述,有效区域可包括其中第一内电极121和第三内电极131彼此叠置以形成电容的第一有效区域与其中第二内电极122和第三内电极131彼此叠置以形成电容的第二有效区域,并且多层电容器可具有与将具有通过第一有效区域形成的电容C1的电容器和具有通过第二有效区域形成的电容C2的电容器彼此连接相同的效果。
参照图12,在使第二外电极142浮置、将第一外电极141设置为输入端并将第三外电极143设置为输出端的情况下,可实现具有电容C1的电容器。
在使第一外电极141浮置、将第二外电极142设置为输入端并将第三外电极143设置为输出端的情况下,可实现具有电容C2的电容器。
图13示出了被配置为使得根据本公开中的示例性实施例的多层电容器具有与将两个电容器彼此并联连接相同的效果的电路。图14示出了被配置为使得根据本公开中的示例性实施例的多层电容器具有与将两个电容器彼此串联连接相同的效果的电路。
在如图13中所示,将第一外电极141和第二外电极142设置为接地(GND)端并将第三外电极143设置为信号端的情况下,具有电容C1和电容C2的两个电容器可彼此并联连接,从而可实现总电容为C1+C2的电容器。
在如图14中所示,使第三外电极143浮置、将第一外电极141设置为输入端并将第二外电极142设置为输出端的情况下,具有电容C1和电容C2的两个电容器可彼此串联连接,从而可实现总电容为C1×C2/(C1+C2)的电容器。
此外,根据下面描述的各种示例性实施例,可确保与将具有不同电容的两个电容器彼此连接相同的效果,因此,可进一步改善设计的自由度。
图4是根据本公开中的另一示例性实施例的多层电容器200沿I-I'线截取的截面图。图5A是示出用于形成图4的第一内电极层的陶瓷片的图示。图5B是示出用于形成图4的第二内电极层的陶瓷片的图示。图5C是示出用于制造图4的多层电容器的堆叠方法的图示。
参照图4至图5C,在根据本公开中的另一示例性实施例的多层电容器200中,第一内电极221与第三内电极231之间的叠置部分的面积可以不同于第二内电极222与第三内电极231之间的叠置部分的面积。
可通过如图5A中所示使得第一内电极221的面积和第二内电极222的面积彼此不同根据期望的电容来控制第一内电极221与第三内电极231之间的叠置部分的面积和第二内电极222与第三内电极231之间的叠置部分的面积,使得多层电容器200可具有与将具有不同电容的两个电容器彼此连接相同的效果。
引线部233可形成在主体210的在长度(X)方向上的中心部分,但如图5A至图5C中所示,引线部233可形成在主体210中在长度方向上第一内电极层220的绝缘部223所形成的位置,使得第一有效区域和第二有效区域可容易地彼此区分开。
即,引线部233可暴露于主体210的在宽度(Y)方向上的两个表面中的任一个表面或两个表面,并且其暴露位置可朝主体210的第三表面3或第四表面4偏置。因此,连接到引线部233的第三外电极也可形成在朝主体210的第三表面3或第四表面4偏置的位置。
图6是根据本公开中的另一示例性实施例的多层电容器300沿I-I'线截取的截面图。图7A是示出用于形成图6的第一内电极层的陶瓷片的图示。图7B是示出用于形成图6的第二内电极层的陶瓷片的图示。图7C是示出用于制造图6的多层电容器的堆叠方法的图示。
参照图6至图7C,第三内电极331与第一外电极341之间的间隔距离L1可以不同于第三内电极331与第二外电极342之间的间隔距离L2。
即,第二内电极层330可包括与主体的第三表面和第四表面相邻使得第三内电极331与第三表面和第四表面分开的空间332和332',使得第三内电极331可与第一外电极341和第二外电极342绝缘,并且分开的空间332和332'的尺寸可以彼此不同。
因此,可根据期望的电容控制第一内电极321与第三内电极331之间的叠置部分的面积和第二内电极322与第三内电极331之间的叠置部分的面积。
图8是根据本公开中的另一示例性实施例的多层电容器400沿I-I'线截取的截面图。图9A是示出用于形成图8的第一内电极层的陶瓷片的图示。图9B是示出用于形成图8的第二内电极层的陶瓷片的图示。图9C是示出用于形成图8的第三内电极层的陶瓷片的图示。图9D是示出用于制造图8的多层电容器的堆叠方法的图示。
通过如图8至图9D中所示,将多个堆叠的第一内电极层420中的至少一个改变为第三内电极层420',多层电容器400可具有与将具有不同电容的两个电容器彼此连接相同的效果。
第三内电极层420'可具有其中仅形成了第一内电极421和第二内电极422中的一个的结构。
根据本公开中的另一示例性实施例的多层电容器500可包括:第一内电极层,包括设置为彼此面对且第一绝缘部插设于其间的第一内电极和第二内电极;第二内电极层,包括第三内电极和连接到第三内电极的引线部;第三内电极层,包括设置为彼此面对且第二绝缘部插设于其间的虚设电极和第四内电极;主体,包括交替地设置且相应的介电层插设于其间的第一内电极层、第二内电极层和第三内电极层;第一外电极,设置在主体上以连接到第一内电极;第二外电极,设置在主体上以连接到第二内电极和第四内电极;以及第三外电极,设置在主体上以连接到引线部,其中,虚设电极与第一外电极、第二外电极和第三外电极绝缘。
图10是根据本公开中的另一示例性实施例的多层电容器500沿I-I'线截取的截面图。图11A是示出用于形成图10的第一内电极层的陶瓷片的图示。图11B是示出用于形成图10的第二内电极层的陶瓷片的图示。图11C是示出用于形成图10的第三内电极层的陶瓷片的图示。图11D是示出用于制造图10的多层电容器的堆叠方法的图示。
参照图10,第一外电极541可设置为连接到第一内电极521,第二外电极542可设置为连接到第二内电极522和第四内电极522'。
引线部533可通过在介电层511上以预定的厚度印刷包含导电金属的导电膏而形成,并可被形成为连接到第三内电极531并暴露于主体的在宽度(Y)方向上的两个表面中的任一个表面。这里,引线部533可包括连接到第三内电极531并暴露于主体的第五表面5的第一引线部和连接到第三内电极531并暴露于主体的第六表面6的第二引线部,使得引线部533可暴露于主体的在宽度(Y)方向上的两个表面5和6。
第三内电极531可通过引线部533电连接到形成在主体510上的第三外电极。
引线部533可形成在主体510的在长度(X)方向上的中心部分,但是引线部533还可暴露于主体510的在宽度(Y)方向上的两个表面5和6中的任一个表面,并且其暴露位置可朝主体510的第三表面3或第四表面4偏置。因此,连接到引线部533的第三外电极也可形成在朝主体510的第三表面3或第四表面4偏置的位置。因此,可根据端子连接容易地区分电容。
参照图11A,第一内电极层520可包括设置为彼此面对且第一绝缘部523插设于其间的第一内电极521和第二内电极522。
参照图11B,根据本公开中的另一示例性实施例的多层电容器500的第二内电极层530可具有与根据以上描述的本公开中的示例性实施例的第二内电极层130的组件相同的组件。可选地,第二内电极层530也可具有与根据以上描述的本公开中的另一示例性实施例的第二内电极层330的组件相同的组件。
参照图11C,第三内电极层520'可包括设置为彼此面对且第二绝缘部523'插设于其间的虚设电极521'和第四内电极522'。虚设电极521'可与第一外电极541、第二外电极542和第三外电极绝缘。由于与第三表面相邻使得虚拟电极521'与第三表面分开的空间524'被形成,因此与第一内电极层520的第一内电极521不同,虚拟电极521'可与第一外电极541绝缘。
由于虚设电极521'与第一外电极541、第二外电极542和第三外电极绝缘,因此虚设电极521'不对电容的形成作出贡献,使得根据本公开中的另一示例性实施例的多层电容器500可具有与将具有不同电容的两个电容器彼此连接相同的效果。
此外,在如根据本公开中的另一示例性实施例的多层电容器400中那样,通过形成其中未形成内电极的区域422'来控制电容的情况下,随着堆叠的内电极层的数量的增加,存在如下的风险:可能发生根据内电极的厚度的堆叠缺陷。然而,在通过形成虚设电极521'控制电容的情况下,可以解决根据内电极的厚度的堆叠缺陷。
如上所述,根据本公开中的示例性实施例,可提供具有与将两个电容器连接相同的效果的多层电容器,从而解决了随着电容器变得小型化而难以安装电容器的问题。此外,可显著地减小安装面积,并可减少安装工艺的数量。
另外,通过控制内电极的形状和位置,多层电容器可具有与将具有不同电容的两个电容器彼此连接相同的效果,因此,可改善设计自由度。
虽然上面已经示出并描述了示例性实施例,但是对于本领域技术人员来说将明显的是,在不脱离如由所附权利要求限定的本发明的范围的情况下,可以做出修改和变化。

Claims (15)

1.一种多层电容器,所述多层电容器包括:
主体,包括交替地设置且相应的介电层插设于其间的第一内电极层和第二内电极层,其中,所述第一内电极层包括第一内电极和第二内电极,所述第一内电极和所述第二内电极设置为彼此分开并通过插设于其间的绝缘部隔开,并且所述第二内电极层包括第三内电极和连接到所述第三内电极的引线部;
第一外电极和第二外电极,设置在所述主体上以分别连接到所述第一内电极和所述第二内电极;以及
第三外电极,设置在所述主体上以连接到所述引线部,并且
其中,所述第一内电极与所述第三内电极之间的叠置部分的面积不同于所述第二内电极与所述第三内电极之间的叠置部分的面积,
其中,所述第三内电极与所述第一外电极之间的间隔距离不同于所述第三内电极与所述第二外电极之间的间隔距离,
其中,所述第一外电极、所述第二外电极和所述第三外电极不彼此连接,
其中,所述主体还包括第三内电极层,所述第三内电极层包括设置为彼此面对且绝缘部插设于其间的虚设电极和第四内电极,且所述第二外电极连接到所述第四内电极,并且
其中,所述虚设电极与所述第一外电极、所述第二外电极和所述第三外电极绝缘。
2.根据权利要求1所述的多层电容器,其中,所述第一内电极的面积不同于所述第二内电极的面积,并且所述引线部和所述第三外电极布置为朝向与上述两个叠置部分的面积中较小的一个所在的一侧对应的所述第一外电极或所述第二外电极偏置。
3.根据权利要求1所述的多层电容器,其中,所述第一内电极暴露于所述主体的在长度方向上的两个表面中的一个表面,所述第二内电极暴露于所述主体的与所述主体的所述第一内电极所暴露到的所述一个表面相对的另一表面。
4.根据权利要求1所述的多层电容器,其中,所述引线部设置为暴露于所述主体的在宽度方向上的两个表面中的至少一个表面并连接到所述第三外电极。
5.根据权利要求1所述的多层电容器,其中,所述第三外电极设置在所述主体的在宽度方向上的两个表面中的至少一个上。
6.根据权利要求1所述的多层电容器,其中,所述第一外电极和所述第二外电极设置为在所述主体的在长度方向上的两个表面上彼此面对。
7.根据权利要求6所述的多层电容器,其中,所述第三外电极被形成为围绕所述主体的除了所述主体的在所述长度方向上的两个表面之外的表面,并与所述第一外电极和所述第二外电极分开。
8.一种多层电容器,所述多层电容器包括:
主体,包括交替地设置且相应的介电层插设于其间的第一内电极层、第二内电极层和第三内电极层,其中,所述第一内电极层包括设置为彼此面对且第一绝缘部插设于其间的第一内电极和第二内电极,所述第二内电极层包括第三内电极和连接到所述第三内电极的引线部,所述第三内电极层包括设置为彼此面对且第二绝缘部插设于其间的虚设电极和第四内电极;
第一外电极,设置在所述主体上以连接到所述第一内电极;
第二外电极,设置在所述主体上以连接到所述第二内电极和所述第四内电极;以及
第三外电极,设置在所述主体上以连接到所述引线部,
其中,所述虚设电极与所述第一外电极、所述第二外电极和所述第三外电极绝缘,并且
其中,所述第一外电极、所述第二外电极和所述第三外电极彼此绝缘。
9.根据权利要求8所述的多层电容器,其中,所述第一内电极暴露于所述主体的在长度方向上的两个表面中的一个表面,所述第二内电极暴露于所述主体的与所述主体的所述第一内电极所暴露到的所述一个表面相对的另一表面。
10.根据权利要求8所述的多层电容器,其中,所述引线部设置为暴露于所述主体的在宽度方向上的两个表面中的至少一个表面并连接到所述第三外电极。
11.根据权利要求8所述的多层电容器,其中,所述第三外电极设置在所述主体的在宽度方向上的两个表面中的至少一个上。
12.根据权利要求8所述的多层电容器,其中,所述虚设电极具有零面积。
13.一种多层电容器,所述多层电容器包括:
第一介电层;
具有第一面积的第一内电极,设置在每个所述第一介电层的第一表面上,所述第一内电极在所述第一介电层的在长度方向上的第一边缘的一部分处被暴露;
具有第二面积的第二内电极,设置在每个所述第一介电层的所述第一表面上,所述第二内电极在所述第一介电层的第二边缘的一部分处被暴露,所述第二边缘在所述长度方向上与所述第一边缘相对,每个所述第二内电极通过绝缘部与每个所述第一内电极分开;
第二介电层,每个所述第二介电层设置在每个所述第一介电层的所述第一表面上以覆盖所述第一内电极和所述第二内电极;
第三内电极,设置在每个所述第二介电层的第二表面上,所述第二表面与每个所述第二介电层的接触一个所述第一介电层的第一表面相反,所述第三内电极与所述第二介电层的边缘分开;
引线部,设置在每个所述第二介电层的所述第二表面上并与对应的第三内电极接触,所述引线部暴露于所述第二介电层的沿宽度方向的至少一个边缘,所述引线部设置在与对应的第一介电层上的所述绝缘部对应的位置;
第一外电极,接触所述第一内电极,垂直于所述第一边缘设置,并在厚度方向上延伸;
第二外电极,接触所述第二内电极,垂直于所述第二边缘设置,并在所述厚度方向上延伸;以及
第三外电极,接触所述引线部,垂直于对应的边缘设置,在所述厚度方向上延伸,并与所述第一外电极和所述第二外电极分开,
其中,所述第三内电极与所述第一外电极之间的间隔距离不同于所述第三内电极与所述第二外电极之间的间隔距离,并且
所述多层电容器还包括:第三介电层,设置在所述第二介电层中的一个上;以及虚设电极,在与所述第一内电极对应的位置设置在所述第三介电层上,其中,所述虚设电极与所述第三介电层的边缘分开。
14.根据权利要求13所述的多层电容器,其中,所述第一面积不同于所述第二面积。
15.根据权利要求13所述的多层电容器,所述多层电容器还包括设置在所述第一介电层或所述第二介电层的最顶部的介电层上的顶盖介电层和设置在所述第一介电层或所述第二介电层的最底部的介电层上的底盖介电层。
CN201811213963.4A 2017-11-10 2018-10-18 多层电容器 Active CN109767913B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170149826A KR102067174B1 (ko) 2017-11-10 2017-11-10 3단자 적층형 커패시터
KR10-2017-0149826 2017-11-10

Publications (2)

Publication Number Publication Date
CN109767913A CN109767913A (zh) 2019-05-17
CN109767913B true CN109767913B (zh) 2023-06-06

Family

ID=66431453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811213963.4A Active CN109767913B (zh) 2017-11-10 2018-10-18 多层电容器

Country Status (3)

Country Link
US (1) US10840024B2 (zh)
KR (1) KR102067174B1 (zh)
CN (1) CN109767913B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200129381A (ko) 2019-05-08 2020-11-18 주식회사 엘지화학 전고체전지의 양극 제조방법 및 이를 이용하여 제조된 전고체전지의 양극
KR20210079931A (ko) * 2019-12-20 2021-06-30 삼성전기주식회사 적층형 전자 부품
KR20220072410A (ko) * 2020-11-25 2022-06-02 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US20230352241A1 (en) * 2022-05-02 2023-11-02 Knowles (UK) Ltd. Multilayer Electrical Component
CN114974895B (zh) * 2022-06-30 2024-01-23 天津市哈德布莱特科技发展有限公司 一种基于mlcc与slc的多层陶瓷二进制电容及电容调节方法
KR20240045633A (ko) * 2022-09-30 2024-04-08 삼성전기주식회사 적층형 커패시터

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097281A (zh) * 2014-05-09 2015-11-25 株式会社村田制作所 层叠电容器以及其使用方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08265083A (ja) * 1995-03-24 1996-10-11 Mitsubishi Materials Corp チップ型低域フィルタ
JPH1167586A (ja) * 1997-08-13 1999-03-09 Taiyo Yuden Co Ltd チップ型ネットワーク電子部品
JP2006100708A (ja) 2004-09-30 2006-04-13 Taiyo Yuden Co Ltd 3端子型積層コンデンサ実装回路基板および3端子型積層コンデンサ
JP2008118078A (ja) 2006-11-08 2008-05-22 Murata Mfg Co Ltd 3端子コンデンサ
JP4374041B2 (ja) * 2007-07-09 2009-12-02 Tdk株式会社 積層コンデンサ
JP2011165776A (ja) 2010-02-05 2011-08-25 Murata Mfg Co Ltd 3端子コンデンサ及びその実装方法
KR102122935B1 (ko) * 2013-03-29 2020-06-26 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101503996B1 (ko) 2013-04-24 2015-03-18 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
KR101514515B1 (ko) 2013-05-06 2015-04-22 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
KR102076152B1 (ko) 2013-08-14 2020-02-11 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR20150029225A (ko) 2013-09-09 2015-03-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 내장형 기판
KR102097328B1 (ko) * 2014-02-17 2020-04-06 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101630031B1 (ko) * 2014-04-02 2016-06-13 삼성전기주식회사 적층 칩 전자부품 및 그 실장 기판
CN108364785B (zh) * 2017-01-20 2020-05-01 Tdk株式会社 层叠电容器及电子部件装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097281A (zh) * 2014-05-09 2015-11-25 株式会社村田制作所 层叠电容器以及其使用方法

Also Published As

Publication number Publication date
KR20190053693A (ko) 2019-05-20
CN109767913A (zh) 2019-05-17
US20190148073A1 (en) 2019-05-16
KR102067174B1 (ko) 2020-01-15
US10840024B2 (en) 2020-11-17

Similar Documents

Publication Publication Date Title
CN109767913B (zh) 多层电容器
CN109767916B (zh) 多层电容器
CN107644735B (zh) 电容器和具有该电容器的板
US10076036B2 (en) Multilayer capacitor with via electrodes interconnecting internal electrodes and board having the same
KR20230093188A (ko) 적층형 커패시터, 그 실장 기판 및 적층형 커패시터의 제조방법
US8891226B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
CN108695069B (zh) 多层电容器及其上安装有多层电容器的板
US10468185B2 (en) Multilayer ceramic capacitor and board having the same mounted thereon
KR101963283B1 (ko) 커패시터 부품
CN110853919B (zh) 多层电容器
CN107644736B (zh) 多层电容器及其制造方法以及具有多层电容器的板
US10720278B2 (en) Multilayer ceramic capacitor with decreased high voltage stress defects and board having the same
US10854391B2 (en) Multilayer capacitor
KR102551242B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US9460856B2 (en) Multilayer ceramic capacitor and board having the same
CN109427481B (zh) 多层电容器及具有多层电容器的板
CN110858515B (zh) 电容器组件
KR102505446B1 (ko) 적층형 커패시터 및 그 실장 기판
KR102391585B1 (ko) 커패시터 부품
CN114628152A (zh) 多层电子组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant