JPH08265083A - チップ型低域フィルタ - Google Patents

Abstract

(57)【要約】 【目的】１チップの極めて小型の形態で、ＲＣ又はＬＣ
の機能を有し、高密度にプリント回路基板に実装でき
る。 【構成】セラミック誘電体からなるベアチップ１４の内
部には第１〜第３内部電極１１〜１３が設けられる。第
１内部電極は相対向するチップ中央側部に現れかつチッ
プ両端部に現れず、第２及び第３内部電極は各一端が互
いに間隔をあけて各他端がチップ両端部に現れかつ第１
内部電極とセラミック誘電体を介して対向する。ベアチ
ップの中央部周囲に第１内部電極に導通する中央電極１
７が焼付けられ、中央電極と電気的に絶縁された抵抗層
１６がベアチップの表面の一端部から他端部にかけて第
２及び第３内部電極とセラミック誘電体を介して対向す
るように形成される。ベアチップの両端部に第２及び第
３内部電極と抵抗層にそれぞれ導通する一対の端子電極
２１，２２が焼付けられる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プリント回路基板の表
面に実装可能なチップ型フィルタに関する。更に詳しく
は低域フィルタに適するチップ型低域フィルタに関する
ものである。

【０００２】

【従来の技術】１９５０年代の初期から厚膜回路基板は
商業的に製造されてきている。この回路製品はセラミッ
ク基板上にスクリーン印刷によって形成された抵抗体の
ネットワークに基づいていた。この回路の抵抗体は炭素
系の組成であり、導電体はＡｇであり、基板はアルミナ
又はステアタイトであった。基板をＢａＴｉＯ₃又はこ
れに近い高い比誘電率を有する誘電体で作ると、誘電体
である基板がコンデンサになってＲＣ（抵抗の抵抗値
Ｒ、コンデンサの容量Ｃ）回路を作り得ることがその後
まもなく見い出された。そして抵抗体パターンをコンデ
ンサ上に位置させれば、連続的に静電容量が変化するた
め、分布した（distributed）ＲＣ機能が得られること
が判明した。このＲＣの分布したネットワークは高周波
フィルタとして有用で別々のＲとＣの部品より構成され
たフィルタでは得られない特性を有することが明らかに
なった。特筆すべきことは、これらの製品は誘電体のセ
ラミック基板をコンデンサとして用い、表面に形成した
抵抗パターンと基板内部で接続する構造を持つ導電体回
路から構成されていたことである。後に薄膜技術が同様
な目的のために用いられた。例えばＲＣネットワークを
作るためにＴａ／Ｔａ₂Ｏ₅の技術が開発され、Ｔａ₂Ｏ₅
を誘電体として用い、これらのいくつかは分布したＲＣ
型の機能があった。

【０００３】

【発明が解決しようとする課題】しかし、上記従来のＲ
Ｃフィルタは誘電体が基板であって、比較的大型である
ため、プリント回路基板に実装するには不適であり、基
板表面実装用のチップ形状をなしていなかった。本発明
の目的は、１チップの極めて小型の形態で、ＲＣ又はＬ
Ｃ（インダクタのインダクタンスＬ、コンデンサの容量
Ｃ）の機能を有し、高密度にプリント回路基板に実装し
得るチップ型低域フィルタを提供することにある。

【０００４】

【課題を解決するための手段】図１〜図５に示すよう
に、本発明の第１のチップ型低域フィルタ１０は、セラ
ミック誘電体により構成され、チップ内部に第１内部電
極１１と第２内部電極１２と第３内部電極１３が設けら
れ、第１内部電極１１は相対向するチップ中央側部に現
れかつチップ両端部に現れないように形成され、第２内
部電極１２及び第３内部電極１３は各一端が互いに間隔
をあけて各他端がチップ両端部に現れかつ第１内部電極
１１とセラミック誘電体を介して対向するように形成さ
れたベアチップ１４と、ベアチップ１４の中央部周囲に
第１内部電極１１に導通するように焼付けられた中央電
極１７と、中央電極１７と電気的に絶縁されかつベアチ
ップ１４の表面の一端部から他端部にかけて第２内部電
極１２及び第３内部電極１３とセラミック誘電体を介し
て対向するように形成された抵抗層１６と、ベアチップ
１４の両端部に第２及び第３内部電極１２，１３と抵抗
層１６にそれぞれ導通するように焼付けられた一対の端
子電極２１，２２とを備えたものである。

【０００５】図９〜図１３に示すように、本発明の第２
のチップ型低域フィルタ５０は、セラミック誘電体によ
り構成され、チップ内部に第１内部電極１１と第２内部
電極１２と第３内部電極１３が設けられ、第１内部電極
１１は相対向するチップ中央側部に現れかつチップ両端
部に現れないように形成され、第２内部電極１２及び第
３内部電極１３は各一端が互いに間隔をあけて各他端が
チップ両端部に現れかつ第１内部電極１１とセラミック
誘電体を介して対向するように形成されたベアチップ１
４と、ベアチップ１４の中央部周囲に第１内部電極１１
に導通するように焼付けられた中央電極１７と、中央電
極１７と電気的に絶縁されかつベアチップ１４の表面の
一端部から他端部にかけて第２内部電極１２及び第３内
部電極１３とセラミック誘電体を介して対向するように
形成されたインダクタ層５６と、ベアチップ１４の両端
部に第２及び第３内部電極１２，１３とインダクタ層５
６にそれぞれ導通するように焼付けられた一対の端子電
極２１，２２とを備えたものである。

【０００６】本発明の第１のチップ型低域フィルタ１０
は、湿式積層法又は乾式積層法により作られる。先ず最
初にＢａＴｉＯ₃系又はＰｂ系の誘電体セラミック粉
末、有機バインダ、可塑剤及び有機溶剤を混合して誘電
体ペースト又は誘電体スラリーを調製する。湿式積層法
では、この誘電体ペーストをカーテンコート法により台
板上にセラミック誘電体層を積層し乾燥した後、この誘
電体層の上に間隔をあけて導電性ペーストをスクリーン
印刷し乾燥することにより同一平面上に多数の第１内部
電極１１を形成する。次にこの内部電極１１の上に誘電
体ペーストを同様に積層した後、導電ペーストをスクリ
ーン印刷し乾燥することにより多数の第２及び第３内部
電極１２，１３を同一平面上に所定の間隔をあけて形成
する。更にこれらの内部電極１２，１３の上に誘電体ペ
ーストを同様に積層する。この積層体を脱バインダ処理
した後、焼成し、この焼結体の表面に所定の間隔をあけ
て抵抗層１６となるペーストをスクリーン印刷し乾燥し
て焼成する。

【０００７】第１内部電極１１と第２及び第３内部電極
１２，１３と抵抗層１６は図１〜図４に示すように上方
から見たときにほぼ重なり合って形成される。また抵抗
層１６は所望の抵抗値が得られれば、その幅を第１〜第
３内部電極１１〜１３の幅より小さくしても、同一にし
ても或いは大きくしてもよい。この焼結体を抵抗層１６
の単位で、一端部に第２内部電極１２が現れ、他端部に
第３内部電極１３が現れ、かつ中央両側部に第１内部電
極１１が現れるようにチップ状に切断する。得られたベ
アチップ１４の一端部に導電性ペーストを塗布し焼付け
て第１内部電極１１の他端部及び抵抗層１６の一端部に
導通するように一方の端子電極２１を形成し、ベアチッ
プ１４の他端部に導電性ペーストを塗布し焼付けて第２
内部電極１２の他端部及び抵抗層１６の他端部に導通す
るように他方の端子電極２２を形成する。

【０００８】抵抗層１６の表面に絶縁膜１８を形成した
後に、ベアチップ１４の中央周囲に導電性ペーストを塗
布し焼付けて第１内部電極１１の中央両側部に導通する
ように中央電極１７を形成する。絶縁膜１８としてはＳ
ｉＯ₂を主成分とする膜が好ましい。この絶縁膜１８の
形成方法としては、ガラスペーストを塗布し焼成する厚
膜形成法、或いは真空蒸着法、スパッタリング法、イオ
ンプレーティング法のような物理蒸着法（ＰＶＤ法）又
は化学蒸着法（ＣＶＤ法）の薄膜形成法により行われ
る。また絶縁膜１８はベアチップ１４の両端部に端子電
極２１，２２を形成する前に抵抗層１６の表面に形成し
てもよく、セラミック焼結体をチップ状に切断する前に
抵抗層１６の表面に形成してもよい。

【０００９】上記チップ型フィルタ１０を乾式積層法で
製造するには、上記誘電体スラリーをドクタブレード法
等により成膜乾燥してセラミックグリーンシートを作
り、このグリーンシートからなる誘電体層の上に湿式積
層法と同様に第１内部電極１１を形成する。この内部電
極１１の上に上記グリーンシートを積層した後、このグ
リーンシートの上に湿式積層法と同様に第２及び第３内
部電極１２，１３を形成する。次にこれらの内部電極１
２，１３の上に上記グリーンシートを積層する。以下、
湿式積層法と同様に積層体の焼成、抵抗層１６の形成、
焼結体のチップ化を行い、端子電極２１，２２を形成
し、最後に抵抗層１６の表面を絶縁膜１８で被覆した後
に中央電極１７を形成する。この場合、絶縁膜１８は上
記湿式積層法と同様にベアチップ１４の両端部に端子電
極２１，２２を形成する前に抵抗層１６の表面に形成し
てもよく、セラミック焼結体をチップ状に切断する前に
抵抗層１６の表面に形成してもよい。

【００１０】また上記第１のフィルタ１０では第２及び
第３内部電極１２，１３をそれぞれ１枚ずつ配設した
が、図７及び図８に示すように第２内部電極３２，３２
及び第３内部電極３３，３３をセラミック誘電体を介し
て第１内部電極１１を挟むように２枚ずつそれぞれ設け
てもよく、第２及び第３内部電極と第１内部電極をセラ
ミック誘電体を介して交互に複数枚配設してもよい。

【００１１】また本発明の第２のチップ型低域フィルタ
５０は第１のフィルタ１０の抵抗層１６をインダクタ層
５６に置き換えたことを除いて第１のフィルタ１０と同
様に作製される。更に上記第２のフィルタ５０では第２
及び第３内部電極１２，１３をそれぞれ１枚ずつ配設し
たが、図１５及び図１６に示すように第２内部電極７
２，７２及び第３内部電極７３，７３をセラミック誘電
体を介して第１内部電極１１を挟むように２枚ずつそれ
ぞれ設けてもよく、第２及び第３内部電極と第１内部電
極をセラミック誘電体を介して交互に複数枚配設しても
よい。

【００１２】

【作用】第１のチップ型ＲＣ低域フィルタ１０又は３０
は一方の端子電極２１と抵抗層１６と他方の端子電極２
２からなる抵抗回路と、第１内部電極１１と第２内部電
極１２又は３２，３２とこれらの間に介在するベアチッ
プの誘電体からなる分布キャパシタンス回路と、第１内
部電極１１と第３内部電極１３又は３３，３３とこれら
の間に介在するベアチップの誘電体からなる分布キャパ
シタンス回路とを構成し、図６の等価回路で示される。
第２のチップ型ＬＣ低域フィルタ５０又は７０は一方の
端子電極２１とインダクタ層５６と他方の端子電極２２
からなるインダクタ回路と、第１内部電極１１と第２内
部電極１２又は７２，７２とこれらの間に介在するベア
チップの誘電体からなる分布キャパシタンス回路と、第
１内部電極１１と第３内部電極１３又は７３，７３とこ
れらの間に介在するベアチップの誘電体からなる分布キ
ャパシタンス回路とを構成し、図１４の等価回路で示さ
れる。

【００１３】図５又は図１３に示すように、チップ状に
切断する前に又は後でレーザビーム光などにより抵抗層
１６又はインダクタ層５６に所望の長さだけ切込み１６
ａ，１６ｂ又は５６ａ，５６ｂを入れれば、所望のＲＣ
時定数又はＬＣ時定数が得られる。抵抗層１６の表面や
インダクタ層５６の表面に絶縁膜１８をそれぞれ形成す
ると、第一に端子電極２１，２２や中央電極１８のはん
だ耐熱性向上のためにＮｉめっきを、又ははんだ付け性
向上のためにＳｎめっきをそれぞれ端子電極２１，２２
や中央電極１８に施す場合にめっきが抵抗層１６又はイ
ンダクタ層５６に直接付着せず、抵抗値やインダクタン
スが変わらない。また第二にチップ型フィルタ１０又は
５０の使用環境が高温多湿であってもフィルタ特性が変
わらない。

【００１４】

【実施例】次に本発明の実施例を図面に基づいて詳しく
説明する。 ＜実施例１＞図１〜図５に示すように、本発明の第１の
チップ型低域フィルタはＲＣ低域フィルタであり、セラ
ミック誘電体からなるベアチップ１４と、第１〜第３内
部電極１１〜１３と、抵抗層１６と、一対の端子電極２
１，２２と、中央電極１７を備える。このチップ型低域
フィルタ１０は次の方法により作られる。先ずＰｂ系リ
ラクサ材料で作られたセラミック誘電体グリーンシート
を積層してセラミック誘電体層を形成した後、所定のパ
ターンでＡｇ系の厚膜ペーストをスクリーン印刷し乾燥
して同一平面内に等間隔に多数の第１内部電極１１を形
成し、この上にこれらの内部電極１１を全て被覆するよ
うにして上述したセラミック誘電体層と同形同大のセラ
ミック誘電体層を積層した。このセラミック誘電体層上
の第１内部電極１１に相応する位置に第１内部電極１１
の個々のパターンと幅が同一で長さが約半分のパターン
でＡｇ系の厚膜ペーストをスクリーン印刷し乾燥するこ
とにより、互いに所定の間隔をあけた多数組の第２及び
第３内部電極１２，１３を形成した。この上にこれらの
内部電極１２，１３を全て被覆するようにして上述した
セラミック誘電体層と同形同大のセラミック誘電体層を
積層した。

【００１５】次いでこの積層体を焼成して誘電体の層厚
がそれぞれ５〜数１００μｍで第１〜第３内部電極１１
〜１３が内蔵された板状のセラミック焼結体を形成した
後、この焼結体の表面に所定のパターンでＲｕＯ₂系厚
膜ペーストを第２及び第３内部電極１２，１３に相応す
る位置にスクリーン印刷し焼成した。これにより厚さ５
〜数１００μｍの抵抗層１６が形成され、この抵抗層１
６は第１〜第３内部電極１１〜１３より幅が僅かに小さ
く長さが第１内部電極１１より長く形成される。また第
１内部電極１１の中央両側部には同一平面内に両側方に
突出する一対の突起１１ａ，１１ａがそれぞれ形成され
る（図２及び図３）。

【００１６】次に抵抗層１６の側部に所定の間隔をあけ
てレーザビーム光により所望の長さだけ一対の切込み１
６ａ，１６ｂを入れた後に（図５）、この焼結体を第２
及び第３内部電極１２，１３を１組にしてダイヤモンド
ソーでチップ状に切断した。得られたベアチップ１４を
バレル研磨することによりその一方の端面に第２内部電
極１２の他端部及び抵抗層１６の一端部を露出させ、他
方の端面に第３内部電極１３の他端部及び抵抗層１６の
他端部を露出させ、更に中央両側面に第１内部電極１１
の一対の切込み１１ａ，１１ａを露出させた。

【００１７】ベアチップ１４の一端部にＡｇ−Ｐｄの導
電性ペーストを塗布し焼付けて第２内部電極１２の他端
部及び抵抗層１６の一端部に導通するように一方の端子
電極２１を形成し、ベアチップ１４の他端部に上記導電
性ペーストを塗布し焼付けて第３内部電極１３の他端部
及び抵抗層１６の他端部に導通するように他方の端子電
極２２を形成した後、ベアチップ１４の抵抗層１６の表
面にガラスペーストを塗布して焼成してＳｉＯ₂を主成
分とする厚さ５〜数１０μｍの絶縁膜１８（図１、図２
及び図５）を形成した。更にベアチップ１４の中央周囲
に上記導電性ペーストを塗布し焼付けて第１内部電極１
１の一対の突起１１ａ，１１ａに導通するように中央電
極１７を形成することにより、チップ型ＲＣ低域フィル
タ１０を作製した。

【００１８】＜実施例２＞図７及び図８に示すように、
第２内部電極３２，３２及び第３内部電極３３，３３が
セラミック誘電体を介して第１内部電極１１を挟むよう
に第２内部電極３２，３２及び第３内部電極３３，３３
をそれぞれ２枚ずつ配設したことを除いて、上記実施例
１と同様にしてチップ型ＲＣ低域フィルタ３０を作製し
た。これにより第２内部電極３２，３２及び第３内部電
極３３，３３の面積が実施例１の第２内部電極及び第３
内部電極より約２倍に増大するため、第１内部電極１１
及び第２内部電極３２，３２間の各距離と、第１内部電
極１１及び第３内部電極３３，３３間の各距離と、セラ
ミック誘電体とを実施例１と同一にすれば、キャパシタ
ンスが２倍になる。従ってキャパシタンスを実施例１と
同一にすれば、フィルタ３０の厚さは増大するが、フィ
ルタ３０の面積は約１／２で済む。図７及び図８におい
て上記実施例１と同一符号は同一部品を示す。

【００１９】＜実施例３＞第２のチップ型低域フィルタ
５０はＬＣ低域フィルタであり、実施例１と同様にして
セラミック焼結体を形成し、図９〜図１３に示すように
このセラミック焼結体の上に実施例１のＲｕＯ₂系厚膜
ペーストの代わりにフェライト又は強磁性体の厚膜ペー
ストを実施例１と同様にスクリーン印刷し焼成した。こ
れにより厚さ５〜数１００μｍのインダクタ層５６が形
成された。その後実施例１と同様にしてインダクタ層５
６に一対の切込み５６ａ，５６ｂを入れたことを除い
て、上記実施例１と同様にしてチップ型ＬＣ低域フィル
タ５０を作製した。図９〜図１３において上記実施例１
と同一符号は同一部品を示す。

【００２０】＜実施例４＞図１５及び図１６に示すよう
に、第２内部電極７２，７２及び第３内部電極７３，７
３がセラミック誘電体を介して第１内部電極１１を挟む
ように第２内部電極７２，７２及び第３内部電極７３，
７３をそれぞれ２枚ずつ配設したことを除いて、上記実
施例３と同様にしてチップ型ＬＣ低域フィルタ７０を作
製した。これにより第２内部電極７２，７２及び第３内
部電極７３，７３の面積が実施例３の第２内部電極及び
第３内部電極より約２倍に増大するため、第１内部電極
１１及び第２内部電極７２，７２間の各距離と、第１内
部電極１１及び第３内部電極７３，７３間の各距離と、
セラミック誘電体とを実施例３と略同一にすれば、キャ
パシタンスが約２倍になる。従ってキャパシタンスを実
施例３と同一にすれば、フィルタ７０の厚さは増大する
が、フィルタ７０の面積は約１／２で済む。図１５及び
図１６において上記実施例３と同一符号は同一部品を示
す。

【００２１】

【発明の効果】以上述べたように、本発明のチップ型低
域フィルタは、チップ内部に形成した第１内部電極と第
２及び第３内部電極とによりそれぞれコンデンサを構成
し、チップ表面に抵抗層又はインダクタ層を形成したの
で、１チップの極めて小型の形態でＲＣ又はＬＣの機能
を具備でき、高密度にプリント回路基板に実装すること
ができる。また抵抗層又はインダクタ層に所望の長さだ
け切込みを入れれば、所望のＲＣ時定数又はＬＣ時定数
が得られる。更に抵抗層表面及びインダクタ層表面に絶
縁膜を形成すれば、端子電極や中央電極のめっき処理時
にめっきが抵抗層及びインダクタ層に直接付着せず、ま
たチップ型低域フィルタの使用環境が高温多湿であって
も、それぞれフィルタ特性が変わらない。

【図面の簡単な説明】

【図１】本発明実施例１のチップ型低域フィルタを示す
図３のＡ−Ａ線断面図。

【図２】図１のＢ−Ｂ線断面図。

【図３】図１のＣ−Ｃ線断面図。

【図４】図１のＤ−Ｄ線断面図。

【図５】そのチップ型低域フィルタの要部破断斜視図。

【図６】その等価回路図。

【図７】本発明の実施例２を示す図１に対応する断面
図。

【図８】図７のＥ−Ｅ線断面図。

【図９】本発明の実施例３を示す図１１のＦ−Ｆ線断面
図。

【図１０】図９のＧ−Ｇ線断面図。

【図１１】図９のＨ−Ｈ線断面図。

【図１２】図９のＩ−Ｉ線断面図。

【図１３】そのチップ型低域フィルタの要部破断斜視
図。

【図１４】その等価回路図。

【図１５】本発明の実施例４を示す図９に対応する断面
図。

【図１６】図１５のＪ−Ｊ線断面図。

【符号の説明】

１０，３０，５０，７０ チップ型低域フィルタ １１〜１３，３２，３３，７２，７３ 内部電極 １４ ベアチップ １６ 抵抗層 １６ａ，１６ｂ，５６ａ，５６ｂ 切込み １７ 中央電極 １８ 絶縁膜 ２１，２２ 端子電極 ５６ インダクタ層

Claims (6)

【特許請求の範囲】
1. 【請求項１】 セラミック誘電体により構成され、チッ
   プ内部に第１内部電極(11)と第２内部電極(12,32,32)と
   第３内部電極(13,33,33)が設けられ、前記第１内部電極
   (11)は相対向するチップ中央側部に現れかつチップ両端
   部に現れないように形成され、前記第２内部電極(12,3
   2,32)及び第３内部電極(13,33,33)は各一端が互いに間
   隔をあけて各他端が前記チップ両端部に現れかつ前記第
   １内部電極(11)と前記セラミック誘電体を介して対向す
   るように形成されたベアチップ(14)と、 前記ベアチップ(14)の中央部周囲に前記第１内部電極(1
   1)に導通するように焼付けられた中央電極(17)と、 前記中央電極(17)と電気的に絶縁されかつ前記ベアチッ
   プ(14)の表面の一端部から他端部にかけて前記第２内部
   電極(12,32,32)及び第３内部電極(13,33,33)と前記セラ
   ミック誘電体を介して対向するように形成された抵抗層
   (16)と、 前記ベアチップ(14)の両端部に前記第２内部電極(12,3
   2,32)及び第３内部電極(13,33,33)と前記抵抗層(16)に
   それぞれ導通するように焼付けられた一対の端子電極(2
   1,22)とを備えたチップ型低域フィルタ。
2. 【請求項２】 抵抗層(16)の表面が絶縁膜(18)で被覆さ
   れた請求項１記載のチップ型低域フィルタ。
3. 【請求項３】 抵抗層(16)に所望の長さの切込み(16a,1
   6b)が入れられＲＣ時定数が所望の値に設定された請求
   項１又は２記載のチップ型低域フィルタ。
4. 【請求項４】 セラミック誘電体により構成され、チッ
   プ内部に第１内部電極(11)と第２内部電極(12,72,72)と
   第３内部電極(13,73,73)が設けられ、前記第１内部電極
   (11)は相対向するチップ中央側部に現れかつチップ両端
   部に現れないように形成され、前記第２内部電極(12,7
   2,72)及び第３内部電極(13,73,73)は各一端が互いに間
   隔をあけて各他端が前記チップ両端部に現れかつ前記第
   １内部電極(11)と前記セラミック誘電体を介して対向す
   るように形成されたベアチップ(14)と、 前記ベアチップ(14)の中央部周囲に前記第１内部電極(1
   1)に導通するように焼付けられた中央電極(17)と、 前記中央電極(17)と電気的に絶縁されかつ前記ベアチッ
   プ(14)の表面の一端部から他端部にかけて前記第２内部
   電極(12,72,72)及び第３内部電極(13,73,73)と前記セラ
   ミック誘電体を介して対向するように形成されたインダ
   クタ層(56)と、 前記ベアチップ(14)の両端部に前記第２内部電極(12,7
   2,72)及び第３内部電極(13,73,73)と前記インダクタ層
   (56)にそれぞれ導通するように焼付けられた一対の端子
   電極(21,22)とを備えたチップ型低域フィルタ。
5. 【請求項５】 インダクタ層(56)の表面が絶縁膜(18)で
   被覆された請求項４記載のチップ型低域フィルタ。
6. 【請求項６】 インダクタ層(56)に所望の長さの切込み
   (56a,56b)が入れられＬＣ時定数が所望の値に設定され
   た請求項４又は５記載のチップ型低域フィルタ。