JP2010056111A - 電子部品およびその製造方法 - Google Patents

Abstract

【課題】セラミックよりなる誘電体層によって形成された本体の端面に、厚いインダクタ用導体層を精度よく形成する。
【解決手段】電子部品１は、セラミックよりなり、上面２０Ａを形成する誘電体層を含む本体２０と、本体２０の上面２０Ａに配置されたインダクタ用導体層２１とを備えている。インダクタ用導体層２１は、第１の導体層２１Ａと第２の導体層２１Ｂとを有している。第１の導体層２１Ａは、インダクタ用導体層２１の長手方向に沿って延び、互いの間に間隙を形成し、インダクタ用導体層２１の長手方向に沿った２つの端縁を画定する２つの端縁画定部２１Ａ１，２１Ａ２を含んでいる。第２の導体層２１Ｂは、２つの端縁画定部２１Ａ１，２１Ａ２における外側の端縁よりはみ出すことなく、２つの端縁画定部２１Ａ１，２１Ａ２の間の間隙を埋めるように配置されている。
【選択図】図１

Description

本発明は、セラミックよりなる誘電体層によって形成された端面を有する本体と、この本体の端面に配置されたインダクタ用導体層とを備えた電子部品およびその製造方法に関する。

ブルートゥース（登録商標）規格の通信装置、無線ＬＡＮ（ローカルエリアネットワーク）用の通信装置、ワイマックス（ＷｉＭＡＸ（登録商標）；Worldwide Interoperability for Microwave Access）規格の通信装置、携帯電話機等の無線通信装置では、小型化、薄型化の要求が強いことから、それに用いられる電子部品の小型化、薄型化が要求されている。上記無線通信装置における電子部品の一つに、受信信号を濾波するバンドパスフィルタがある。このバンドパスフィルタにおいても、小型化、薄型化が要求されている。そこで、上記の無線通信装置における使用周波数帯域に対応でき、且つ小型化、薄型化を実現可能なバンドパスフィルタとして、例えば特許文献１に示されるように、積層基板における導体層を用いて構成された複数の共振器を備えた積層型のフィルタが提案されている。

特許文献１には、複数の誘電体層が積層されて構成された誘電体基板の両主面に形成されたアース電極と、誘電体基板内に形成された共振電極とを備え、共振電極は、その一主面がアース電極に対して垂直になるように形成され、共振電極の短絡端側が誘電体基板の両主面に形成されたアース電極に接続された積層型誘電体フィルタが記載されている。特許文献１に記載された積層型誘電体フィルタは、更に、誘電体基板内に設けられ、誘電体層を挟んで共振電極と対向して、共振電極の開放端との間に容量を生じさせる内層アース電極を備えている。

特開２００２−２９９９０６号公報

例えば特許文献１に記載されているような従来の積層型のフィルタでは、インダクタとして機能するインダクタ用導体層は積層基板の内部に設けられている。しかし、この場合には、インダクタ用導体層の厚みを大きくすることが難しいことから、インダクタのＱおよび共振器のＱを大きくすることが難しい。そこで、積層基板からなる本体における積層方向の一方の端に位置する端面に、インダクタ用導体層を配置することが考えられる。

ところで、積層基板としては、低温同時焼成セラミック多層基板がよく用いられる。低温同時焼成セラミック多層基板は、必要に応じて焼成前の導体層やスルーホールが形成された複数のセラミックグリーンシートを積層し、焼成することによって作製される。この低温同時焼成セラミック多層基板からなる本体における積層方向の一方の端に位置する端面にインダクタ用導体層を形成する方法としては、次の２つの方法が考えられる。第１の方法は、積層方向の一方の端に位置する誘電体層となるセラミックグリーンシート上に、導体ペーストによって、後にインダクタ用導体層となる焼成前の導体層を形成しておき、この焼成前の導体層を、本体を作製するための焼成の際に同時に焼成してインダクタ用導体層を形成する方法である。第２の方法は、焼成により本体を作製した後、この本体の端面に、導体ペーストによって、後にインダクタ用導体層となる焼成前の導体層を形成し、この焼成前の導体層を焼成してインダクタ用導体層を形成する方法である。

上記の第１の方法と第２の方法のいずれにおいて、本体の端面に配置されるインダクタ用導体層を厚くしようとすると、以下のような問題が生じる。まず、インダクタ用導体層を厚くするために、導体ペーストによって形成される焼成前の導体層を厚くしようとすると、導体ペーストが、配置すべき領域よりも広がってしまい、その結果、インダクタ用導体層を精度よく形成することができないという問題が生じる。導体ペーストが広がることを防止するために導体ペーストの粘度を高くすると、焼成前の導体層の断面が曲率の小さな凸形状となって、インダクタ用導体層の表面の平坦性が悪くなり、やはり、インダクタ用導体層を精度よく形成することができないという問題が生じる。

本発明はかかる問題点に鑑みてなされたもので、その目的は、セラミックよりなる誘電体層によって形成された端面を有する本体と、この本体の端面に配置されたインダクタ用導体層とを備え、厚いインダクタ用導体層を精度よく形成できるようにした電子部品およびその製造方法を提供することにある。

本発明の第１の電子部品は、端面を有する本体と、この本体の端面に配置され、インダクタを構成するインダクタ用導体層とを備えている。本体とインダクタ用導体層は共に焼成により形成されたものである。本体は、セラミックよりなり、端面を形成する端面形成用誘電体層を含んでいる。インダクタ用導体層は、共に端面に接する第１の導体層と第２の導体層とを有している。第１の導体層は、インダクタ用導体層の長手方向に沿って延び、互いの間に間隙を形成し、インダクタ用導体層の長手方向に沿った２つの端縁を画定する２つの端縁画定部を含んでいる。第２の導体層は、２つの端縁画定部における外側の端縁よりはみ出すことなく、２つの端縁画定部の間の間隙を埋めるように配置されている。

本発明の第１の電子部品は、インダクタ用導体層によって構成されたインダクタを有する共振器を備えていてもよい。

本発明の第１の電子部品の製造方法は、
後に本体となる焼成前本体と、焼成前本体と一体化され、後に第１の導体層となる第１の焼成前導体層とを形成する工程と、
焼成前本体と第１の焼成前導体層とを同時に焼成して、本体と第１の導体層とを形成する工程と、
本体の端面に対して、後に第２の導体層となる第２の焼成前導体層を形成する工程と、
第２の焼成前導体層を焼成して、第２の導体層を形成する工程とを備えている。

本発明の第１の電子部品の製造方法において、電子部品は、インダクタ用導体層によって構成されたインダクタを有する共振器を備えていてもよい。

また、本発明の第１の電子部品の製造方法において、本体は、更に、端面に対して垂直な側面を有し、電子部品は、更に、本体の側面に配置され、且つインダクタ用導体層に接続された側面端子を備えていてもよい。この場合、第２の焼成前導体層を形成する工程では、導体ペーストによって、第２の焼成前導体層と、後に側面端子となる焼成前側面端子とを、連続するように形成し、第２の導体層を形成する工程では、第２の焼成前導体層と焼成前側面端子とを同時に焼成して、第２の導体層と側面端子とを形成してもよい。また、本体は、側面に形成され、焼成前側面端子を形成するために導体ペーストを導く溝部を有していてもよい。

本発明の第２の電子部品は、端面を有する本体と、この本体の端面に配置され、インダクタを構成するインダクタ用導体層とを備えている。本体とインダクタ用導体層は共に焼成により形成されたものである。本体は、セラミックよりなり、端面を形成する端面形成用誘電体層を含んでいる。電子部品は、更に、誘電体よりなり、インダクタ用導体層の長手方向に沿って延び、且つ互いの間に間隙を形成するように本体の端面に配置され、インダクタ用導体層の位置を規制する２つの規制部を備えている。インダクタ用導体層は、２つの規制部における外側の端縁よりはみ出すことなく、２つの規制部の間の間隙を埋めるように配置されている。

本発明の第２の電子部品は、インダクタ用導体層によって構成されたインダクタを有する共振器を備えていてもよい。

本発明の第２の電子部品の製造方法は、
後に本体となる焼成前本体と、焼成前本体と一体化され、後に２つの規制部となる２つの焼成前規制部とを形成する工程と、
焼成前本体と２つの焼成前規制部とを同時に焼成して、本体と２つの規制部とを形成する工程と、
本体の端面に対して、後にインダクタ用導体層となる焼成前インダクタ用導体層を形成する工程と、
焼成前インダクタ用導体層を焼成して、インダクタ用導体層を形成する工程とを備えている。

本発明の第２の電子部品の製造方法において、電子部品は、インダクタ用導体層によって構成されたインダクタを有する共振器を備えていてもよい。

また、本発明の第２の電子部品の製造方法において、本体は、更に、端面に対して垂直な側面を有し、電子部品は、更に、本体の側面に配置され、且つインダクタ用導体層に接続された側面端子を備えていてもよい。この場合、焼成前インダクタ用導体層を形成する工程では、導体ペーストによって、焼成前インダクタ用導体層と、後に側面端子となる焼成前側面端子とを、連続するように形成し、インダクタ用導体層を形成する工程では、焼成前インダクタ用導体層と焼成前側面端子とを同時に焼成して、インダクタ用導体層と側面端子とを形成してもよい。また、本体は、側面に形成され、焼成前側面端子を形成するために導体ペーストを導く溝部を有していてもよい。

本発明の第１の電子部品またはその製造方法では、インダクタ用導体層が第１の導体層と第２の導体層とを有し、第１の導体層の２つの端縁画定部によって、インダクタ用導体層の長手方向に沿った２つの端縁が画定され、第２の導体層は、２つの端縁画定部における外側の端縁よりはみ出すことなく、２つの端縁画定部の間の間隙を埋めるように配置される。これにより、本発明によれば、厚いインダクタ用導体層を精度よく形成することが可能になるという効果を奏する。

本発明の第２の電子部品またはその製造方法では、誘電体よりなる２つの規制部が設けられ、インダクタ用導体層は、２つの規制部における外側の端縁よりはみ出すことなく、２つの規制部の間の間隙を埋めるように配置される。これにより、本発明によれば、厚いインダクタ用導体層を精度よく形成することが可能になるという効果を奏する。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図５を参照して、本発明の第１の実施の形態に係る電子部品の回路構成について説明する。本実施の形態に係る電子部品１は、バンドパスフィルタの機能を有している。図５に示したように、電子部品１は、信号の入力のために用いられる入力端子２と、信号の出力のために用いられる出力端子３と、入力端子２に電気的に接続された第１の共振器４と、出力端子３に電気的に接続された第２の共振器５と、キャパシタ１５とを備えている。

第１の共振器４は、互いに電気的に接続された第１のインダクタ１１と第１のキャパシタ１３とを有している。第２の共振器５は、互いに電気的に接続された第２のインダクタ１２と第２のキャパシタ１４とを有している。共振器４，５は互いに誘導性結合する。また、インダクタ１１，１２も互いに誘導性結合する。図５では、インダクタ１１，１２間の誘導性結合を、記号Ｍを付した曲線で表している。

インダクタ１１の一端とキャパシタ１３，１５の各一端は、入力端子２に電気的に接続されている。インダクタ１１の他端とキャパシタ１３の他端はグランドに電気的に接続されている。インダクタ１２の一端、キャパシタ１４の一端および出力端子３は、キャパシタ１５の他端に電気的に接続されている。インダクタ１２の他端とキャパシタ１４の他端はグランドに電気的に接続されている。

共振器４，５は、回路構成上、入力端子２と出力端子３との間に設けられ、バンドパスフィルタの機能を実現する。共振器４，５はいずれも、一端が開放され他端が短絡された１／４波長共振器であって、キャパシタ１３，１４によってインダクタ１１，１２の物理長を１／４波長よりも短くする効果を用いた１／４波長共振器である。

本実施の形態に係る電子部品１では、入力端子２に信号が入力されると、そのうちの所定の周波数帯域内の周波数の信号が選択的に、共振器４，５を用いて構成されたバンドパスフィルタを通過し、出力端子３から出力される。

次に、図１ないし図４を参照して、電子部品１の構造の概略について説明する。図１は、電子部品１の外観を示す斜視図である。図２は、電子部品１の主要部分を示す斜視図である。図３は、図２におけるＡ方向から見た電子部品１の主要部分を示す説明図である。図４は、図２におけるＢ方向から見た電子部品１の主要部分を示す説明図である。

電子部品１は、電子部品１の構成要素を一体化するための本体２０を備えている。後で詳しく説明するが、本体２０は、積層された複数の誘電体層と、隣接する誘電体層の間に配置された１つ以上の内部導体層とを含んでいる。

本体２０は、外面として、上面２０Ａと底面２０Ｂと４つの側面２０Ｃ〜２０Ｆとを有する直方体形状をなしている。４つの側面２０Ｃ〜２０Ｆは、上面２０Ａと底面２０Ｂを連結している。上面２０Ａと底面２０Ｂは互いに反対側を向き、側面２０Ｃ，２０Ｄも互いに反対側を向き、側面２０Ｅ，２０Ｆも互いに反対側を向いている。側面２０Ｃ〜２０Ｆは、上面２０Ａおよび底面２０Ｂに対して垂直になっている。本体２０において、上面２０Ａおよび底面２０Ｂに垂直な方向が、複数の誘電体層の積層方向である。図２では、複数の誘電体層の積層方向を、記号Ｔを付した矢印で示している。上面２０Ａと底面２０Ｂは、本体２０において、複数の誘電体層の積層方向における両端に位置する。上面２０Ａは、本発明における端面に対応する。

電子部品１は、更に、本体２０の外面上に配置された第１のインダクタ用導体層２１、第２のインダクタ用導体層２２、入力用側面端子２３、出力用側面端子２４およびグランド用側面端子２５，２６を備えている。第１および第２のインダクタ用導体層２１，２２は上面２０Ａ上に配置されている。側面端子２３，２４は側面２０Ｃ上に配置されている。側面端子２５，２６は側面２０Ｄ上に配置されている。導体層２１，２２と、側面端子２３，２４，２５，２６の平面形状は、いずれも矩形である。本体２０とインダクタ用導体層２１，２２は、共に焼成により形成されている。

第１のインダクタ用導体層２１は、上面２０Ａと側面２０Ｅとの間の稜線の近傍に配置され、上面２０Ａと側面２０Ｅとの間の稜線に平行な方向に長い形状を有している。第１のインダクタ用導体層２１の長手方向の一方の端部は、上面２０Ａと側面２０Ｃとの間の稜線の位置に配置されている。第１のインダクタ用導体層２１の長手方向の他方の端部は、上面２０Ａと側面２０Ｄとの間の稜線の位置に配置されている。

第２のインダクタ用導体層２２は、上面２０Ａと側面２０Ｆとの間の稜線の近傍に配置され、上面２０Ａと側面２０Ｆとの間の稜線に平行な方向に長い形状を有している。第２のインダクタ用導体層２２の長手方向の一方の端部は、上面２０Ａと側面２０Ｃとの間の稜線の位置に配置されている。第２のインダクタ用導体層２２の長手方向の他方の端部は、上面２０Ａと側面２０Ｄとの間の稜線の位置に配置されている。

第１のインダクタ用導体層２１は、共に上面２０Ａに接する第１の導体層２１Ａと第２の導体層２１Ｂとを有している。第１の導体層２１Ａと第２の導体層２１Ｂは、いずれも、主に金属によって構成されている。第１の導体層２１Ａは、インダクタ用導体層２１の長手方向に沿って延び、互いの間に間隙を形成し、インダクタ用導体層２１の長手方向に沿った２つの端縁を画定する２つの端縁画定部２１Ａ１，２１Ａ２を含んでいる。端縁画定部２１Ａ１，２１Ａ２の平面形状は、いずれも、上面２０Ａと側面２０Ｅとの間の稜線に平行な方向に長い矩形である。第２の導体層２１Ｂは、２つの端縁画定部２１Ａ１，２１Ａ２における外側の端縁よりはみ出すことなく、２つの端縁画定部２１Ａ１，２１Ａ２の間の間隙を埋めるように配置されている。図１に示した例では、第２の導体層２１Ｂは、その一部が２つの端縁画定部２１Ａ１，２１Ａ２に重なるように配置されている。しかし、第２の導体層２１Ｂは、２つの端縁画定部２１Ａ１，２１Ａ２に重なることなく、２つの端縁画定部２１Ａ１，２１Ａ２の間の間隙を埋めるように配置されていてもよい。２つの端縁画定部２１Ａ１，２１Ａ２における外側の端縁は、インダクタ用導体層２１の長手方向に沿った２つの端縁となる。第２の導体層２１Ｂの厚みは、２つの端縁画定部２１Ａ１，２１Ａ２の厚みよりも大きい。

第２のインダクタ用導体層２２は、共に上面２０Ａに接する第１の導体層２２Ａと第２の導体層２２Ｂとを有している。第１の導体層２２Ａと第２の導体層２２Ｂは、いずれも、主に金属によって構成されている。第１の導体層２２Ａは、インダクタ用導体層２２の長手方向に沿って延び、互いの間に間隙を形成し、インダクタ用導体層２２の長手方向に沿った２つの端縁を画定する２つの端縁画定部２２Ａ１，２２Ａ２を含んでいる。端縁画定部２２Ａ１，２２Ａ２の平面形状は、いずれも、上面２０Ａと側面２０Ｆとの間の稜線に平行な方向に長い矩形である。第２の導体層２２Ｂは、２つの端縁画定部２２Ａ１，２２Ａ２における外側の端縁よりはみ出すことなく、２つの端縁画定部２２Ａ１，２２Ａ２の間の間隙を埋めるように配置されている。図１に示した例では、第２の導体層２２Ｂは、その一部が２つの端縁画定部２２Ａ１，２２Ａ２に重なるように配置されている。しかし、第２の導体層２２Ｂは、２つの端縁画定部２２Ａ１，２２Ａ２に重なることなく、２つの端縁画定部２２Ａ１，２２Ａ２の間の間隙を埋めるように配置されていてもよい。２つの端縁画定部２２Ａ１，２２Ａ２における外側の端縁は、インダクタ用導体層２２の長手方向に沿った２つの端縁となる。第２の導体層２２Ｂの厚みは、２つの端縁画定部２２Ａ１，２２Ａ２の厚みよりも大きい。

入力用側面端子２３は、側面２０Ｃと側面２０Ｅとの間の稜線の近傍に配置されている。入力用側面端子２３の一端部は、上面２０Ａと側面２０Ｃとの間の稜線の位置に配置され、第１のインダクタ用導体層２１の一端部に接続されている。入力用側面端子２３の他端部は、底面２０Ｂと側面２０Ｃとの間の稜線の位置に配置されている。入力用側面端子２３は、入力端子２を構成している。

出力用側面端子２４は、側面２０Ｃと側面２０Ｆとの間の稜線の近傍に配置されている。出力用側面端子２４の一端部は、上面２０Ａと側面２０Ｃとの間の稜線の位置に配置され、第２のインダクタ用導体層２２の一端部に接続されている。出力用側面端子２４の他端部は、底面２０Ｂと側面２０Ｃとの間の稜線の位置に配置されている。出力用側面端子２４は、出力端子３を構成している。

グランド用側面端子２５は、側面２０Ｄと側面２０Ｅとの間の稜線の近傍に配置されている。グランド用側面端子２５の一端部は、上面２０Ａと側面２０Ｄとの間の稜線の位置に配置され、第１のインダクタ用導体層２１の他端部に接続されている。グランド用側面端子２５の他端部は、底面２０Ｂと側面２０Ｄとの間の稜線の位置に配置されている。グランド用側面端子２５は、グランドに電気的に接続されるグランド端子６を構成している。

グランド用側面端子２６は、側面２０Ｄと側面２０Ｆとの間の稜線の近傍に配置されている。グランド用側面端子２６の一端部は、上面２０Ａと側面２０Ｄとの間の稜線の位置に配置され、第２のインダクタ用導体層２２の他端部に接続されている。グランド用側面端子２６の他端部は、底面２０Ｂと側面２０Ｄとの間の稜線の位置に配置されている。グランド用側面端子２６は、グランドに電気的に接続されるグランド端子７を構成している。

入力用側面端子２３、出力用側面端子２４およびグランド用側面端子２５，２６は、本発明における側面端子に対応する。

次に、図６および図７を参照して、本体２０および第１の導体層２１Ａ，２２Ａについて詳しく説明する。図６において（ａ）〜（ｄ）は、それぞれ、上から１層目ないし４層目の誘電体層の上面を示している。図７において（ａ）〜（ｄ）は、それぞれ、上から５層目ないし８層目の誘電体層の上面を示している。

図６（ａ）に示した１層目の誘電体層３１の上面には、２つの端縁画定部２１Ａ１，２１Ａ２を含む第１の導体層２１Ａと、２つの端縁画定部２２Ａ１，２２Ａ２を含む第１の導体層２２Ａとが形成されている。誘電体層３１の上面は、本体２０の上面２０Ａとなる。誘電体層３１は、本発明における端面形成用誘電体層に対応する。

図６（ｂ）に示した２層目の誘電体層３２の上面には、キャパシタ用導体層３２１が形成されている。図６（ｃ）に示した３層目の誘電体層３３の上面には、キャパシタ用導体層３３１，３３２が形成されている。導体層３３１は側面端子２３に接続され、導体層３３２は側面端子２４に接続される。図６（ｄ）に示した４層目の誘電体層３４の上面には、グランド用導体層３４１が形成されている。この導体層３４１はグランド用側面端子２５，２６に接続される。

図７（ａ）に示した５層目の誘電体層３５の上面には、キャパシタ用導体層３５１，３５２が形成されている。導体層３５１は側面端子２３に接続され、導体層３５２は側面端子２４に接続される。図７（ｂ）に示した６層目の誘電体層３６の上面には、グランド用導体層３６１が形成されている。この導体層３６１はグランド用側面端子２５，２６に接続される。図７（ｃ）に示した７層目の誘電体層３７の上面には、キャパシタ用導体層３７１，３７２が形成されている。導体層３７１は側面端子２３に接続され、導体層３７２は側面端子２４に接続される。図７（ｄ）に示した８層目の誘電体層３８の上面には、グランド用導体層３８１が形成されている。この導体層３８１はグランド用側面端子２５，２６に接続される。

キャパシタ用導体層３２１は、誘電体層３２を介してキャパシタ用導体層３３１，３３２に対向している。導体層３２１，３３１，３３２および誘電体層３２は、図５におけるキャパシタ１５を構成する。

導体層３４１は、誘電体層３３を介してキャパシタ用導体層３３１，３３２に対向していると共に、誘電体層３４を介してキャパシタ用導体層３５１，３５２に対向している。導体層３６１は、誘電体層３５を介してキャパシタ用導体層３５１，３５２に対向していると共に、誘電体層３６を介してキャパシタ用導体層３７１，３７２に対向している。導体層３８１は、誘電体層３７を介してキャパシタ用導体層３７１，３７２に対向している。

導体層３３１，３４１，３５１，３６１，３７１，３８１および誘電体層３３，３４，３５，３６，３７は、図５におけるキャパシタ１３を構成する。導体層３３２，３４１，３５２，３６１，３７２，３８１および誘電体層３３，３４，３５，３６，３７は、図５におけるキャパシタ１４を構成する。

図６および図７に示した誘電体層３１〜３８および複数の導体層が積層されて、本体２０および第１の導体層２１Ａ，２２Ａが構成されている。誘電体層３１〜３８の材料としては、セラミックが用いられる。後で詳しく説明するが、本体２０および第１の導体層２１Ａ，２２Ａは、低温同時焼成法によって作製される。第２の導体層２１Ｂは、第１の導体層２１Ａの２つの端縁画定部２１Ａ１，２１Ａ２における外側の端縁よりはみ出すことなく、２つの端縁画定部２１Ａ１，２１Ａ２の間の間隙を埋めるように形成される。第２の導体層２２Ｂは、第１の導体層２２Ａの２つの端縁画定部２２Ａ１，２２Ａ２における外側の端縁よりはみ出すことなく、２つの端縁画定部２２Ａ１，２２Ａ２の間の間隙を埋めるように形成される。図１および図２に示した側面端子２３，２４は本体２０の側面２０Ｃ上に形成され、図１および図２に示した側面端子２５，２６は本体２０の側面２０Ｄ上に形成される。

次に、図８および図９を参照して、本実施の形態に係る電子部品１の製造方法について説明する。本実施の形態に係る電子部品１の製造方法では、まず、それぞれ誘電体層３１〜３８に対応する８枚のセラミックグリーンシートを作製する。次に、例えばスクリーン印刷によって、各セラミックグリーンシート上に導体ペーストを印刷することによって、それぞれ後に誘電体層３１〜３８上の導体層となる焼成前の導体層を形成する。次に、これらの焼成前の導体層が形成された８枚のセラミックグリーンシートを積層する。このようにして、図８に示したように、後に本体２０となる焼成前本体２０Ｐと、この焼成前本体２０Ｐと一体化され、後に第１の導体層２１Ａ，２２Ａとなる第１の焼成前導体層２１ＡＰ，２２ＡＰとが形成される。焼成前導体層２１ＡＰは、２つの焼成前端縁画定部２１Ａ１Ｐ，２１Ａ２Ｐを含んでいる。焼成前導体層２２ＡＰは、２つの焼成前端縁画定部２２Ａ１Ｐ，２２Ａ２Ｐを含んでいる。

次に、焼成前本体２０Ｐと第１の焼成前導体層２１ＡＰ，２２ＡＰとを、低温同時焼成工程によって同時に焼成して、本体２０と第１の導体層２１Ａ，２２Ａとを形成する。なお、焼成前本体２０Ｐおよび第１の焼成前導体層２１ＡＰ，２２ＡＰの外観と、本体２０および第１の導体層２１Ａ，２２Ａの外観は、同じか、ほとんど同じであるため、図８は、これら２つの外観の両方を表している。

次に、図９に示したように、例えばスクリーン印刷によって、２つの端縁画定部２１Ａ１，２１Ａ２の間の間隙と、２つの端縁画定部２２Ａ１，２２Ａ２の間の間隙を埋めるように、導体ペーストを印刷することによって、本体２０の上面２０Ａに対して、後に第２の導体層２１Ｂ，２２Ｂとなる第２の焼成前導体層２１ＢＰ，２２ＢＰを形成する。このとき、第２の焼成前導体層２１ＢＰが２つの端縁画定部２１Ａ１，２１Ａ２における外側の端縁よりはみ出すことがなく、また、第２の焼成前導体層２２ＢＰが２つの端縁画定部２２Ａ１，２２Ａ２における外側の端縁よりはみ出すことがないように、導体ペーストを印刷する。

次に、第２の焼成前導体層２１ＢＰ，２２ＢＰを焼成して、第２の導体層２１Ｂ，２２Ｂを形成する。これにより、本体２０に一体化されたインダクタ用導体層２１，２２が完成する。なお、図９は、本体２０およびインダクタ用導体層２１，２２の外観も表している。第２の焼成前導体層２１ＢＰ，２２ＢＰを焼成する際の焼成温度は、焼成前本体２０Ｐと第１の焼成前導体層２１ＡＰ，２２ＡＰとを焼成する際の焼成温度よりも低いことが好ましい。

次に、図１に示したように、本体２０において、側面２０Ｃに側面端子２３，２４を形成すると共に側面２０Ｄに側面端子２５，２６を形成して、電子部品１を完成させる。側面端子２３〜２６を形成する方法としては、導体ペーストを転写または印刷することによって、本体２０の側面２０Ｃ，２０Ｄ上に、後に側面端子２３〜２６となる焼成前の側面端子を形成した後、この焼成前の側面端子を焼成する方法がある。側面端子２３〜２６を形成する他の方法としては、例えば、スパッタ法等を用いて本体２０の側面２０Ｃ，２０Ｄ上に金属の薄膜を形成する方法や、金属の薄膜を導電接着剤によって本体２０の側面２０Ｃ，２０Ｄ上に接着する方法がある。

以上説明したように、本実施の形態に係る電子部品１は、端面としての上面２０Ａを有する本体２０と、この本体２０の上面２０Ａに配置され、インダクタ１１，１２を構成するインダクタ用導体層２１，２２とを備えている。本体２０とインダクタ用導体層２１，２２は共に焼成により形成されたものである。本体２０は、セラミックよりなり、上面２０Ａを形成する誘電体層３１を含んでいる。

インダクタ用導体層２１は、共に本体２０の上面２０Ａに接する第１の導体層２１Ａと第２の導体層２１Ｂとを有している。第１の導体層２１Ａは、インダクタ用導体層２１の長手方向に沿って延び、互いの間に間隙を形成し、インダクタ用導体層２１の長手方向に沿った２つの端縁を画定する２つの端縁画定部２１Ａ１，２１Ａ２を含んでいる。第２の導体層２１Ｂは、２つの端縁画定部２１Ａ１，２１Ａ２における外側の端縁よりはみ出すことなく、２つの端縁画定部２１Ａ１，２１Ａ２の間の間隙を埋めるように配置されている。

同様に、インダクタ用導体層２２は、共に本体２０の上面２０Ａに接する第１の導体層２２Ａと第２の導体層２２Ｂとを有している。第１の導体層２２Ａは、インダクタ用導体層２２の長手方向に沿って延び、互いの間に間隙を形成し、インダクタ用導体層２２の長手方向に沿った２つの端縁を画定する２つの端縁画定部２２Ａ１，２２Ａ２を含んでいる。第２の導体層２２Ｂは、２つの端縁画定部２２Ａ１，２２Ａ２における外側の端縁よりはみ出すことなく、２つの端縁画定部２２Ａ１，２２Ａ２の間の間隙を埋めるように配置されている。

本実施の形態に係る電子部品１の製造方法は、後に本体２０となる焼成前本体２０Ｐと、焼成前本体２０Ｐと一体化され、後に第１の導体層２１Ａ，２２Ａとなる第１の焼成前導体層２１ＡＰ，２２ＡＰとを形成する工程と、焼成前本体２０Ｐと第１の焼成前導体層２１ＡＰ，２２ＡＰとを同時に焼成して、本体２０と第１の導体層２１Ａ，２２Ａとを形成する工程と、本体２０の上面２０Ａに対して、後に第２の導体層２１Ｂ，２２Ｂとなる第２の焼成前導体層２１ＢＰ，２２ＢＰを形成する工程と、第２の焼成前導体層２１ＢＰ，２２ＢＰを焼成して、第２の導体層２１Ｂ，２２Ｂを形成する工程とを備えている。

ここで、図１０ないし図１３を参照して、本実施の形態に係る電子部品１およびその製造方法の主要な特徴について詳しく説明する。なお、以下、第１のインダクタ用導体層２１に関して説明するが、以下の説明は、第２のインダクタ用導体層２２についても当てはまる。図１０は、本実施の形態における第１のインダクタ用導体層２１の第１の導体層２１Ａを示している。図１１は、本実施の形態における第１のインダクタ用導体層２１の第１の導体層２１Ａおよび第２の導体層２１Ｂを示している。図１２および図１３は、比較例におけるインダクタ用導体層を示している。

始めに、図１２および図１３を参照して、比較例の電子部品について説明する。この比較例の電子部品では、図１２に示したように、本体２０の上面２０Ａ上に、本実施の形態におけるインダクタ用導体層２１の代りに、１つの層のみからなるインダクタ用導体層２２１が配置されている。このインダクタ用導体層２２１は、次の２つの方法のいずれかによって形成される。第１の方法は、後に誘電体層３１となるセラミックグリーンシート上に、導体ペーストによって、後にインダクタ用導体層２２１となる焼成前の導体層を形成しておき、この焼成前の導体層を、本体２０を作製するための焼成の際に同時に焼成してインダクタ用導体層２２１を形成する方法である。第２の方法は、焼成により本体２０を作製した後、この本体２０の上面２０Ａに、導体ペーストによって、後にインダクタ用導体層２２１となる焼成前の導体層を形成し、この焼成前の導体層を焼成してインダクタ用導体層２２１を形成する方法である。

比較例では、上記の第１の方法と第２の方法のいずれにおいて、インダクタ用導体層２２１を厚くしようとすると、以下のような問題が生じる。まず、インダクタ用導体層２２１を厚くするために、導体ペーストによって形成される焼成前の導体層を厚くしようとすると、図１２における矢印で示したように、導体ペーストが、配置すべき領域よりも広がってしまい、その結果、インダクタ用導体層２２１を精度よく形成することができないという問題が生じる。導体ペーストが広がることを防止するために導体ペーストの粘度を高くすると、焼成前の導体層の断面が曲率の小さな凸形状となって、図１３に示したように、インダクタ用導体層２２１の表面の平坦性が悪くなり、やはり、インダクタ用導体層２２１を精度よく形成することができないという問題が生じる。このように、比較例では、厚いインダクタ用導体層２２１を精度よく形成することは困難である。比較例では、インダクタ用導体層２２１をある程度、精度よく形成することの可能なインダクタ用導体層２２１の厚みの上限は、２０μｍ程度である。

これに対し、本実施の形態では、インダクタ用導体層２１が第１の導体層２１Ａと第２の導体層２１Ｂとを有し、第１の導体層２１Ａの２つの端縁画定部２１Ａ１，２１Ａ２によって、インダクタ用導体層２１の長手方向に沿った２つの端縁が画定され、第２の導体層２１Ｂは、２つの端縁画定部２１Ａ１，２１Ａ２における外側の端縁よりはみ出すことなく、２つの端縁画定部２１Ａ１，２１Ａ２の間の間隙を埋めるように配置される。第１の導体層２１Ａは、焼成前本体２０Ｐを焼成する際に同時に、第１の焼成前導体層２１ＡＰを焼成することによって形成される。ここで、図１０に示したように、第１の導体層２１Ａの厚みＨＡは、インダクタ用導体層２１の所望の厚みよりも小さくてよい。第１の導体層２１Ａの厚みは、例えば１０〜２０μｍの範囲内である。このように第１の導体層２１Ａは薄くてよいため、例えばスクリーン印刷を用いて、精度よく、すなわち位置の精度および上面の平坦性が良好になるように形成することができる。インダクタ用導体層２１の長手方向に沿った２つの端縁は、第１の導体層２１Ａの２つの端縁画定部２１Ａ１，２１Ａ２における外側の端縁によって画定される。従って、本実施の形態によれば、インダクタ用導体層２１の長手方向に沿った２つの端縁の位置を精度よく決定することができる。

また、図１１に示したように、第２の導体層２１Ｂは、その厚みＨＢが第１の導体層２１Ａの厚みよりも大きく、インダクタ用導体層２１の所望の厚みになるように形成される。第２の導体層２１Ｂの厚みＨＢすなわちインダクタ用導体層２１の厚みは、例えば３０〜５０μｍの範囲内である。第２の導体層２１Ｂにおいて、インダクタ用導体層２１の長手方向に沿った２つの端縁の近傍の部分は、２つの端縁画定部２１Ａ１，２１Ａ２が存在することにより、図１３に示したように２つの端縁画定部２１Ａ１，２１Ａ２が存在しない場合に比べて、上方に盛り上がる。そのため、第２の導体層２１Ｂの厚みを大きくしても、第２の導体層２１Ｂの上面の平坦性は、図１３に示したインダクタ用導体層２２１の上面の平坦性よりも向上する。

前述のように、以上の第１のインダクタ用導体層２１に関する説明は、第２のインダクタ用導体層２２についても当てはまる。

ところで、一般的に、焼成により導体層を形成するための導体ペーストは、金属粉末の他に、ガラス成分と無機成分の少なくとも一方を含み、これらを有機ビヒクル中に分散させて構成される。ガラス成分と無機成分は、金属とセラミックとの接合力を大きくするために必要な成分である。図１３に示したインダクタ用導体層２２１を形成するための導体ペーストは、インダクタ用導体層２２１をセラミックよりなる誘電体層３１に対して接合させるために、ある程度のガラス成分や無機成分を含む必要がある。また、前述の第１の方法によってインダクタ用導体層２２１を形成する場合には、インダクタ用導体層２２１を形成するための導体ペーストの収縮率を、セラミックグリーンシートの収縮率に近づける必要がある。これらのことから、インダクタ用導体層２２１を形成するための導体ペーストの成分の比率は、あまり変えることはできない。

これに対し、第２の導体層２１Ｂ，２２Ｂは、主に金属よりなる第１の導体層２１Ａ，２２Ａに接し、金属同士の接合により、第１の導体層２１Ａ，２２Ａに対して接合される。そのため、第２の導体層２１Ｂ，２２Ｂを形成するための導体ペーストでは、金属とセラミックとの接合力を大きくするために必要な成分であるガラス成分や無機成分の比率を小さくすることが可能である。また、第２の導体層２１Ｂ，２２Ｂは、本体２０の形成後に形成される。そのため、第２の導体層２１Ｂ，２２Ｂを形成するための導体ペーストの収縮率を、セラミックグリーンシートの収縮率に近づける必要はない。これらのことから、第２の導体層２１Ｂ，２２Ｂを形成するための導体ペーストの成分の比率は、ある程度、変更することが可能である。そのため、例えば、第２の導体層２１Ｂ，２２Ｂを形成するための導体ペーストの粘度を小さくすることが可能になる。そして、これにより、第２の導体層２１Ｂ，２２Ｂの上面の平坦性を、より一層向上させることが可能になる。

以上のことから、本実施の形態によれば、厚いインダクタ用導体層２１，２２を精度よく形成することが可能になる。その結果、インダクタ用導体層２１，２２によって構成されるインダクタ１１，１２のＱ、およびインダクタ１１，１２を有する共振器４，５のＱを大きくすることができる。

また、第２の導体層２１Ｂ，２２Ｂを形成するための導体ペーストに含まれるガラス成分や無機成分は、少なくてもよく、全くなくてもよい。ここで、第１の導体層２１Ａ，２２Ａを形成するための導体ペーストと第２の導体層２１Ｂ，２２Ｂを形成するための導体ペーストにおける固体成分の組成の一例を挙げる。この例では、第１の導体層２１Ａ，２２Ａを形成するための導体ペーストは、固体成分として、金属粉末としてのＡｇ粉末を９０重量％、ガラス成分を５重量％、無機成分を５重量％含む。また、この例では、第２の導体層２１Ｂ，２２Ｂを形成するための導体ペーストは、固体成分として、金属粉末としてのＡｇ粉末を９９重量％、無機成分を１重量％含み、ガラス成分は含んでいない。この例のように、本実施の形態では、第２の導体層２１Ｂ，２２Ｂを形成するための導体ペースト中の金属の割合を大きくすることができる。この点からも、本実施の形態によれば、インダクタ用導体層２１，２２によって構成されるインダクタ１１，１２のＱ、およびインダクタ１１，１２を有する共振器４，５のＱを大きくすることができる。

ところで、第１の導体層２１Ａ，２２Ａと第２の導体層２１Ｂ，２２Ｂが密に接していないと、インダクタ用導体層２１，２２によって構成されるインダクタ１１，１２のＱが低下する。しかし、本実施の形態では、第１の導体層２１Ａ，２２Ａの表面は、セラミックに接していないので平滑であり、第２の導体層２１Ｂ，２２Ｂは、この平滑な第１の導体層２１Ａ，２２Ａの表面に接するように形成される。そのため、本実施の形態では、第１の導体層２１Ａ，２２Ａと第２の導体層２１Ｂ，２２Ｂは、密に接する。そのため、本実施の形態では、インダクタ用導体層２１，２２によって構成されるインダクタ１１，１２のＱが低下することを防止することができる。

以下、本実施の形態に係る電子部品１のその他の特徴について説明する。本実施の形態に係る電子部品１は、積層された複数の誘電体層３１〜３８と、隣接する誘電体層の間に配置された１つ以上の内部導体層とを含む本体２０と、本体２０の外面上に配置された入力端子２、出力端子３およびグランド端子６，７と、本体２０と一体化され、入力端子２に電気的に接続された第１の共振器４と、本体２０と一体化され、出力端子３に電気的に接続された第２の共振器５とを備えている。

第１の共振器４は、互いに電気的に接続された第１のインダクタ１１と第１のキャパシタ１３とを有している。インダクタ１１は、本体２０の外面上に配置され、インダクタ１１として機能する第１のインダクタ用導体層２１を含んでいる。第１のインダクタ用導体層２１は、入力端子２（入力用側面端子２３）とグランド端子６（グランド用側面端子２５）とを電気的に接続する。第１のキャパシタ１３は、本体２０の内部に配置され、グランドに電気的に接続される。キャパシタ１３は、入力端子２に電気的に接続された内部導体層である導体層３３１，３５１，３７１と、グランド端子６，７に電気的に接続された内部導体層である導体層３４１，３６１，３８１とを用いて構成されている。

第２の共振器５は、互いに電気的に接続された第２のインダクタ１２と第２のキャパシタ１４とを有している。インダクタ１２は、本体２０の外面上に配置され、インダクタ１２として機能する第２のインダクタ用導体層２２を含んでいる。第２のインダクタ用導体層２２は、出力端子３（出力用側面端子２４）とグランド端子７（グランド用側面端子２６）とを電気的に接続する。第２のキャパシタ１４は、本体２０の内部に配置され、グランドに電気的に接続される。キャパシタ１４は、出力端子３に電気的に接続された内部導体層である導体層３３２，３５２，３７２と、グランド端子６，７に電気的に接続された内部導体層である導体層３４１，３６１，３８１とを用いて構成されている。

ここで、図２に示したように、本体２０の上面２０Ａの縦、横の長さをそれぞれ記号Ｄ１，Ｗ１で表し、本体２０の厚みを記号Ｈ１で表す。Ｄ１，Ｗ１，Ｈ１は、それぞれ、例えば０．３ｍｍ、０．６ｍｍ、０．３ｍｍである。

本実施の形態では、特に、誘導性結合する２つのインダクタ用導体層２１，２２が本体２０における１つの端面である上面２０Ａに配置されている。そのため、本実施の形態によれば、電子部品１を小型化しながら、インダクタ用導体層２１，２２が本体２０の内部に配置されている場合に比べて、インダクタ用導体層２１，２２を大きくすることが可能であると共に、インダクタ用導体層２１，２２とグランド（グランド用導体層３４１，３６１，３８１）との間の距離を大きくすることが可能である。これにより、本実施の形態によれば、共振器４，５のＱを大きくすることが可能になる。

本実施の形態に係る電子部品１は、例えば、ブルートゥース（登録商標）規格の通信装置、無線ＬＡＮ用の通信装置、ワイマックス（登録商標）規格の通信装置または携帯電話機におけるバンドパスフィルタとして用いられる。バンドパスフィルタの通過周波数帯域が高いほど、インダクタ用導体層２１，２２を小さくすることができる。そのため、本実施の形態に係る電子部品１を、２．５ＧＨｚ帯、３．５ＧＨｚ帯、５．８ＧＨｚ帯等の高い通過周波数帯域を有するバンドパスフィルタとして用いる場合には、インダクタ用導体層２１，２２を小さくすることができ、その結果、電子部品１をより小型化できる。

［第２の実施の形態］
次に、図１４および図１５を参照して、本発明の第２の実施の形態について説明する。図１４は、本実施の形態に係る電子部品１の外観を示す斜視図である。図１５は、側面２０Ｃ側から見た電子部品１の主要部分を示す説明図である。

本実施の形態に係る電子部品１は、端面としての上面２０Ａを有する本体２０と、この本体２０の上面２０Ａに配置され、インダクタ１１，１２を構成するインダクタ用導体層２１，２２とを備えている。本体２０とインダクタ用導体層２１，２２は共に焼成により形成されたものである。本体２０は、セラミックよりなり、上面２０Ａを形成する誘電体層３１を含んでいる。電子部品１は、更に、誘電体よりなり、インダクタ用導体層２１の長手方向に沿って延び、且つ互いの間に間隙を形成するように本体２０の上面２０Ａに配置され、インダクタ用導体層２１の位置を規制する２つの規制部７１１，７１２と、誘電体よりなり、インダクタ用導体層２２の長手方向に沿って延び、且つ互いの間に間隙を形成するように本体２０の上面２０Ａに配置され、インダクタ用導体層２２の位置を規制する２つの規制部７２１，７２２とを備えている。規制部７１１，７１２，７２１，７２２を構成する誘電体は、セラミックであることが好ましい。

本実施の形態では、インダクタ用導体層２１，２２は、それぞれ１つの導体層によって構成されている。インダクタ用導体層２１は、２つの規制部７１１，７１２における外側の端縁よりはみ出すことなく、２つの規制部７１１，７１２の間の間隙を埋めるように配置されている。インダクタ用導体層２２は、２つの規制部７２１，７２２における外側の端縁よりはみ出すことなく、２つの規制部７２１，７２２の間の間隙を埋めるように配置されている。

規制部７１１，７１２の形状は、第１の実施の形態における端縁画定部２１Ａ１，２１Ａ２と同様である。規制部７２１，７２２の形状は、第１の実施の形態における端縁画定部２２Ａ１，２２Ａ２と同様である。本実施の形態におけるインダクタ用導体層２１，２２の形状は、第１の実施の形態における第２の導体層２１Ｂ，２２Ｂと同様である。本実施の形態では、２つの規制部７１１，７１２によってインダクタ用導体層２１の位置が規制され、２つの規制部７２１，７２２によってインダクタ用導体層２２の位置が規制される。規制部７１１，７１２，７２１，７２２の厚みは、例えば１０〜２０μｍの範囲内である。インダクタ用導体層２１，２２の厚みは、例えば３０〜５０μｍの範囲内である。

本実施の形態に係る電子部品１におけるその他の構成は、第１の実施の形態と同様である。

次に、本実施の形態に係る電子部品１の製造方法について説明する。本実施の形態に係る電子部品１の製造方法は、後に本体２０となる焼成前本体２０Ｐと、焼成前本体２０Ｐと一体化され、後に規制部７１１，７１２，７２１，７２２となる４つの焼成前規制部とを形成する工程と、焼成前本体２０Ｐと４つの焼成前規制部とを同時に焼成して、本体２０と４つの規制部７１１，７１２，７２１，７２２とを形成する工程と、本体２０の上面２０Ａに対して、後にインダクタ用導体層２１，２２となる２つの焼成前インダクタ用導体層を形成する工程と、この２つの焼成前インダクタ用導体層を焼成して、インダクタ用導体層２１，２２を形成する工程とを備えている。このように、本実施の形態に係る電子部品１の製造方法では、第１の実施の形態における端縁画定部２１Ａ１，２１Ａ２，２２Ａ１，２２Ａ２の代りに規制部７１１，７１２，７２１，７２２を形成し、第１の実施の形態における第２の導体層２１Ｂ，２２Ｂの代りにインダクタ用導体層２１，２２を形成する。

４つの焼成前規制部の形成方法としては、例えば、スクリーン印刷によって、後に誘電体層３１となるセラミックグリーンシート上にセラミックペーストを印刷することによって形成する方法と、セラミックグリーンシートと同様の組成のシートによって４つの焼成前規制部を形成し、これを、後に誘電体層３１となるセラミックグリーンシート上に張り付ける方法とがある。

インダクタ用導体層２１，２２は、例えばスクリーン印刷によって、２つの規制部７１１，７１２の間の間隙と、２つの規制部７２１，７２２の間の間隙を埋めるように、導体ペーストを印刷することによって形成される。

本実施の形態に係る電子部品１の製造方法におけるその他の工程は、第１の実施の形態と同様である。

本実施の形態では、２つの規制部７１１，７１２における外側の端縁よりはみ出すことがないようにインダクタ用導体層２１の位置が規制され、２つの規制部７２１，７２２における外側の端縁よりはみ出すことがないようにインダクタ用導体層２２の位置が規制される。従って、本実施の形態によれば、規制部７１１，７１２，７２１，７２２がない場合に比べて、インダクタ用導体層２１，２２の各々における長手方向に沿った２つの端縁の位置を精度よく決定することができる。

また、本実施の形態によれば、第１の実施の形態において説明した理由と同様の理由により、規制部７１１，７１２，７２１，７２２がない場合に比べて、インダクタ用導体層２１，２２の厚みを大きくしたときのインダクタ用導体層２１，２２の上面の平坦性を向上させることができる。

以上のことから、本実施の形態によれば、厚いインダクタ用導体層２１，２２を精度よく形成することが可能になる。その結果、インダクタ用導体層２１，２２によって構成されるインダクタ１１，１２のＱ、およびインダクタ１１，１２を有する共振器４，５のＱを大きくすることができる。

本実施の形態におけるその他の作用および効果は、第１の実施の形態における端縁画定部２１Ａ１，２１Ａ２，２２Ａ１，２２Ａ２の材料（導体）と、本実施の形態における規制部７１１，７１２，７２１，７２２の材料（誘電体）との違いに起因することを除いて、第１の実施の形態と同様である。

［第３の実施の形態］
次に、図１６ないし図１９を参照して、本発明の第３の実施の形態について説明する。図１６は、本実施の形態に係る電子部品１の外観を示す斜視図である。図１７は、本実施の形態における本体および第１の導体層を示す斜視図である。図１８は、本実施の形態に係る電子部品１の製造方法における第２の焼成前導体層と焼成前側面端子とを形成する工程を示す斜視図である。図１９は、本実施の形態に係る電子部品１の製造方法において第２の焼成前導体層と焼成前側面端子とが形成された後の状態を示す斜視図である。

本実施の形態に係る電子部品１では、図１７に示したように、本体２０は、側面２０Ｃにおいて側面端子２３，２４が配置される位置に形成された溝部７３，７４と、側面２０ＤＣにおいて側面端子２５，２６が配置される位置に形成された溝部７５，７６とを有している。溝部７３，７４，７５，７６は、いずれも、上面２０Ａに対して垂直な方向に延びている。図１６に示したように、側面端子２３は溝部７３を埋めるように形成され、側面端子２４は溝部７４を埋めるように形成され、側面端子２５は溝部７５を埋めるように形成され、側面端子２６は溝部７６を埋めるように形成されている。

次に、本実施の形態に係る電子部品１の製造方法について説明する。本実施の形態に係る電子部品１の製造方法において、焼成前本体２０Ｐと、この焼成前本体２０Ｐと一体化された第１の焼成前導体層２１ＡＰ，２２ＡＰとを形成する工程（図８参照）までは、第１の実施の形態と同様である。本実施の形態では、次に、焼成前本体２０Ｐにおいて、後に側面２０Ｃとなる面に溝部７３，７４を形成し、後に側面２０Ｄとなる面に溝部７５，７６を形成する。これらの溝部７３，７４，７５，７６は、例えば、機械的な加工やレーザ加工によって形成される。次に、焼成前本体２０Ｐと第１の焼成前導体層２１ＡＰ，２２ＡＰとを、低温同時焼成工程によって同時に焼成して、図１７に示した本体２０と第１の導体層２１Ａ，２２Ａとを形成する。

次に、図１８に示したように、例えばスクリーン印刷によって、第１の導体層２１Ａの２つの端縁画定部２１Ａ１，２１Ａ２の間の間隙を埋めるように導体ペースト８１を印刷すると共に、第１の導体層２２Ａの２つの端縁画定部２２Ａ１，２２Ａ２の間の間隙を埋めるように導体ペースト８２を印刷する。これにより、図１９に示したように、後に第２の導体層２１Ｂとなる第２の焼成前導体層２１ＢＰが形成されると共に、後に第２の導体層２２Ｂとなる第２の焼成前導体層２２ＢＰが形成される。

本実施の形態では、図１８に示したように、第２の焼成前導体層２１ＢＰ，２２ＢＰを形成する工程において、２つの端縁画定部２１Ａ１，２１Ａ２の間の間隙に供給された導体ペースト８１の一部が、溝部７３，７５に流れ出して溝部７３，７５を埋め、２つの端縁画定部２２Ａ１，２２Ａ２の間の間隙に供給された導体ペースト８２の一部が、溝部７４，７６に流れ出して溝部７４，７６を埋めるようにする。これにより、図１９に示したように、導体ペースト８１のうち、溝部７３を埋める部分によって後に側面端子２３となる焼成前側面端子２３Ｐが形成され、導体ペースト８１のうち、溝部７５を埋める部分によって後に側面端子２５となる焼成前側面端子２５Ｐが形成され、導体ペースト８２のうち、溝部７４を埋める部分によって後に側面端子２４となる焼成前側面端子２４Ｐが形成され、導体ペースト８２のうち、溝部７６を埋める部分によって後に側面端子２６となる焼成前側面端子２６Ｐが形成される。

このように、本実施の形態では、第２の焼成前導体層２１ＢＰ，２２ＢＰを形成する工程において、導体ペースト８１によって、第２の焼成前導体層２１ＢＰおよび焼成前側面端子２３Ｐ，２５Ｐが、連続するように形成され、導体ペースト８２によって、第２の焼成前導体層２２ＢＰおよび焼成前側面端子２４Ｐ，２６Ｐが、連続するように形成される。溝部７３，７４，７５，７６は、それぞれ焼成前側面端子２３Ｐ，２４Ｐ，２５Ｐ，２６Ｐを形成するために導体ペーストを導くためのものである。

次に、図１６に示したように、第２の焼成前導体層２１ＢＰ，２２ＢＰと焼成前側面端子２３Ｐ，２４Ｐ，２５Ｐ，２６Ｐとを同時に焼成して、第２の導体層２１Ｂ，２２Ｂと側面端子２３，２４，２５，２６とを形成する。その後の工程は、第１の実施の形態と同様である。

本実施の形態によれば、第２の導体層２１Ｂ，２２Ｂと側面端子２３，２４，２５，２６を同時に形成することができ、これにより、電子部品１の製造工程を少なくすることができる。本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。

［第４実施の形態］
次に、図２０を参照して、本発明の第４の実施の形態について説明する。図２０は、本実施の形態に係る電子部品１の外観を示す斜視図である。図２０に示したように、本実施の形態に係る電子部品１は、第２の実施の形態と同様に、インダクタ用導体層２１，２２は、それぞれ１つの導体層によって構成されている。電子部品１は、誘電体よりなり、インダクタ用導体層２１の長手方向に沿って延び、且つ互いの間に間隙を形成するように本体２０の上面２０Ａに配置され、インダクタ用導体層２１の位置を規制する２つの規制部７１１，７１２と、誘電体よりなり、インダクタ用導体層２２の長手方向に沿って延び、且つ互いの間に間隙を形成するように本体２０の上面２０Ａに配置され、インダクタ用導体層２２の位置を規制する２つの規制部７２１，７２２とを備えている。規制部７１１，７１２，７２１，７２２を構成する誘電体は、セラミックであることが好ましい。

インダクタ用導体層２１は、２つの規制部７１１，７１２における外側の端縁よりはみ出すことなく、２つの規制部７１１，７１２の間の間隙を埋めるように配置されている。インダクタ用導体層２２は、２つの規制部７２１，７２２における外側の端縁よりはみ出すことなく、２つの規制部７２１，７２２の間の間隙を埋めるように配置されている。

次に、本実施の形態に係る電子部品１の製造方法について説明する。本実施の形態に係る電子部品１の製造方法では、焼成前本体２０Ｐと、この焼成前本体２０Ｐと一体化され、後に規制部７１１，７１２，７２１，７２２となる４つの焼成前規制部とを形成する工程までは、第２の実施の形態と同様である。本実施の形態では、次に、第３の実施の形態と同様に、焼成前本体２０Ｐにおいて、後に側面２０Ｃとなる面に溝部７３，７４を形成し、後に側面２０Ｄとなる面に溝部７５，７６を形成する。次に、焼成前本体２０Ｐと４つの焼成前規制部とを、低温同時焼成工程によって同時に焼成して、本体２０と規制部７１１，７１２，７２１，７２２とを形成する。

次に、例えばスクリーン印刷によって、規制部７１１，７１２の間の間隙を埋めるように導体ペーストを印刷すると共に、規制部７２１，７２２間の間隙を埋めるように導体ペーストを印刷する。これにより、後にインダクタ用導体層２１となる焼成前導体層が形成されると共に、後にインダクタ用導体層２２となる焼成前導体層が形成される。

本実施の形態では、インダクタ用導体層２１，２２となる焼成前インダクタ用導体層を形成する工程において、２つの規制部７１１，７１２の間の間隙に供給された導体ペーストの一部が、溝部７３，７５に流れ出して溝部７３，７５を埋め、２つの規制部７２１，７２２の間の間隙に供給された導体ペーストの一部が、溝部７４，７６に流れ出して溝部７４，７６を埋めるようにする。これにより、第３の実施の形態と同様に、導体ペーストのうち、溝部７３を埋める部分によって後に側面端子２３となる焼成前側面端子が形成され、導体ペーストのうち、溝部７５を埋める部分によって後に側面端子２５となる焼成前側面端子が形成され、導体ペーストのうち、溝部７４を埋める部分によって後に側面端子２４となる焼成前側面端子が形成され、導体ペーストのうち、溝部７６を埋める部分によって後に側面端子２６となる焼成前側面端子が形成される。

このように、本実施の形態では、２つの規制部７１１，７１２の間の間隙に供給された導体ペーストによって、後にインダクタ用導体層２１となる焼成前インダクタ用導体層と後に側面端子２３，２５となる２つの焼成前側面端子が、連続するように形成される。また、２つの規制部７２１，７２２の間の間隙に供給された導体ペーストによって、後にインダクタ用導体層２２となる焼成前インダクタ用導体層と後に側面端子２４，２６となる２つの焼成前側面端子が、連続するように形成される。

次に、２つの焼成前インダクタ用導体層と４つの焼成前側面端子とを同時に焼成して、インダクタ用導体層２１，２２と側面端子２３，２４，２５，２６とを形成する。その後の工程は、第１の実施の形態と同様である。

本実施の形態によれば、インダクタ用導体層２１，２２と側面端子２３，２４，２５，２６を同時に形成することができ、これにより、電子部品１の製造工程を少なくすることができる。本実施の形態におけるその他の構成、作用および効果は、第２の実施の形態と同様である。

［第５実施の形態］
次に、図２１および図２２を参照して、本発明の第５の実施の形態について説明する。本実施の形態に係る電子部品は、平面渦巻き形状のインダクタ用導体層を備えたものである。図２１は、インダクタ用導体層の第１の導体層を示す平面図である。図２２は、インダクタ用導体層を示す平面図である。図２２に示したように、本実施の形態に係る電子部品は、本体と、本体の端面としての上面８０に配置された平面渦巻き形状のインダクタ用導体層８１とを備えている。インダクタ用導体層８１は、共に上面８０に接する第１の導体層８１Ａと第２の導体層８１Ｂとを有している。第１の導体層８１Ａと第２の導体層８１Ｂは、いずれも、主に金属によって構成されている。図２１に示したように、第１の導体層８１Ａは、インダクタ用導体層８１の長手方向に沿って延び、互いの間に間隙を形成し、インダクタ用導体層８１の長手方向に沿った２つの端縁を画定する２つの端縁画定部８１Ａ１，８１Ａ２を含んでいる。端縁画定部８１Ａ１，８１Ａ２の平面形状は、いずれも、平面渦巻き形状である。端縁画定部８１Ａ１，８１Ａ２の中心側の端部同士は連結されている。図２２に示したように、第２の導体層８１Ｂは、２つの端縁画定部８１Ａ１，８１Ａ２における外側の端縁よりはみ出すことなく、２つの端縁画定部８１Ａ１，８１Ａ２の間の間隙を埋めるように配置されている。

インダクタ用導体層８１の外周側の端部は、例えば、本体の側面に配置された、図示しない側面端子に接続されている。インダクタ用導体層８１の中心側の端部は、例えば、図示しないスルーホールを介して、本体内に設けられた導体層に接続されている。

本実施の形態に係る電子部品の回路構成は、インダクタ用導体層８１によって構成されたインダクタを有するものであれば、いかなるものでもよい。例えば、本実施の形態に係る電子部品は、図２２に示したインダクタ用導体層８１を２つ備え、第１の実施の形態と同様に図５に示した回路構成を有していてもよい。

本実施の形態におけるインダクタ用導体層８１の形成方法は、第１の実施の形態におけるインダクタ用導体層２１，２２の形成方法と同様である。

また、本実施の形態において、第２の実施の形態と同様に、端縁画定部８１Ａ１，８１Ａ２の代りに、誘電体よりなり、端縁画定部８１Ａ１，８１Ａ２と同じ形状を有する２つの規制部を設け、第２の導体層８１Ｂの代りに、第２の導体層８１Ｂと同じ形状を有するインダクタ用導体層を設けてもよい。この場合における２つの規制部とインダクタ用導体層の形成方法は、第２の実施の形態と同様である。

本実施の形態におけるその他の構成、作用および効果は、第１または第２の実施の形態と同様である。

［第６実施の形態］
次に、図２３および図２４を参照して、本発明の第６の実施の形態について説明する。本実施の形態に係る電子部品は、ミアンダ形状のインダクタ用導体層を備えたものである。図２３は、インダクタ用導体層の第１の導体層を示す平面図である。図２４は、インダクタ用導体層を示す平面図である。図２４に示したように、本実施の形態に係る電子部品は、本体と、本体の端面としての上面９０に配置されたミアンダ形状のインダクタ用導体層９１とを備えている。インダクタ用導体層９１は、共に上面９０に接する第１の導体層９１Ａと第２の導体層９１Ｂとを有している。第１の導体層９１Ａと第２の導体層９１Ｂは、いずれも、主に金属によって構成されている。図２３に示したように、第１の導体層９１Ａは、インダクタ用導体層９１の長手方向に沿って延び、互いの間に間隙を形成し、インダクタ用導体層９１の長手方向に沿った２つの端縁を画定する２つの端縁画定部９１Ａ１，９１Ａ２を含んでいる。端縁画定部９１Ａ１，９１Ａ２の平面形状は、いずれも、ミアンダ形状である。図２４に示したように、第２の導体層９１Ｂは、２つの端縁画定部９１Ａ１，９１Ａ２における外側の端縁よりはみ出すことなく、２つの端縁画定部９１Ａ１，９１Ａ２の間の間隙を埋めるように配置されている。

インダクタ用導体層９１の長手方向の各端部は、例えば、本体の互いに反対側を向いた側面にそれぞれ配置された、図示しない側面端子に接続されている。

本実施の形態に係る電子部品の回路構成は、インダクタ用導体層９１によって構成されたインダクタを有するものであれば、いかなるものでもよい。例えば、本実施の形態に係る電子部品は、図２４に示したインダクタ用導体層９１を２つ備え、第１の実施の形態と同様に図５に示した回路構成を有していてもよい。

本実施の形態におけるインダクタ用導体層９１の形成方法は、第１の実施の形態におけるインダクタ用導体層２１，２２の形成方法と同様である。

また、本実施の形態において、第２の実施の形態と同様に、端縁画定部９１Ａ１，９１Ａ２の代りに、誘電体よりなり、端縁画定部９１Ａ１，９１Ａ２と同じ形状を有する２つの規制部を設け、第２の導体層９１Ｂの代りに、第２の導体層９１Ｂと同じ形状を有するインダクタ用導体層を設けてもよい。この場合における２つの規制部とインダクタ用導体層の形成方法は、第２の実施の形態と同様である。

本実施の形態におけるその他の構成、作用および効果は、第１または第２の実施の形態と同様である。

なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明は、共振器を備えた電子部品に限らず、セラミックよりなる誘電体層によって形成された端面を有する本体と、この本体の端面に配置されたインダクタ用導体層とを備えた電子部品の全般に適用することができる。

本発明の第１の実施の形態に係る電子部品の外観を示す斜視図である。 本発明の第１の実施の形態に係る電子部品の主要部分を示す斜視図である。 図２におけるＡ方向から見た電子部品の主要部分を示す説明図である。 図２におけるＢ方向から見た電子部品の主要部分を示す説明図である。 本発明の第１の実施の形態に係る電子部品の回路構成を示す回路図である。 本発明の第１の実施の形態における積層体の１層目ないし４層目の誘電体層の上面を示す説明図である。 本発明の第１の実施の形態における積層体の５層目ないし８層目の誘電体層の上面を示す説明図である。 本発明の第１の実施の形態に係る電子部品の製造方法における本体と第１の導体層を形成する工程を示す斜視図である。 本発明の第１の実施の形態に係る電子部品の製造方法における第２の導体層を形成する工程を示す斜視図である。 本発明の第１の実施の形態に係る電子部品における第１の導体層を示す説明図である。 本発明の第１の実施の形態に係る電子部品におけるインダクタ用導体層を示す説明図である。 比較例におけるインダクタ用導体層を示す説明図である。 比較例におけるインダクタ用導体層を示す説明図である。 本発明の第２の実施の形態に係る電子部品の外観を示す斜視図である。 図１４に示した電子部品の主要部分を示す説明図である。 本発明の第３の実施の形態に係る電子部品の外観を示す斜視図である。 本発明の第３の実施の形態における本体および第１の導体層を示す斜視図である。 本発明の第３の実施の形態に係る電子部品の製造方法における第２の焼成前導体層と焼成前側面端子とを形成する工程を示す斜視図である。 本発明の第３の実施の形態に係る電子部品の製造方法において第２の焼成前導体層と焼成前側面端子とが形成された後の状態を示す斜視図である。 本発明の第４の実施の形態に係る電子部品の外観を示す斜視図である。 本発明の第５の実施の形態に係る電子部品におけるインダクタ用導体層の第１の導体層を示す平面図である。 本発明の第５の実施の形態に係る電子部品におけるインダクタ用導体層を示す平面図である。 本発明の第６の実施の形態に係る電子部品におけるインダクタ用導体層の第１の導体層を示す平面図である。 本発明の第６の実施の形態に係る電子部品におけるインダクタ用導体層を示す平面図である。

符号の説明

１…電子部品、２…入力端子、３…出力端子、４，５…共振器、１１，１２…インダクタ、１３〜１５…キャパシタ、２０…本体、２１…第１のインダクタ用導体層、２２…第２のインダクタ用導体層、２１Ａ，２２Ａ…第１の導体層、２１Ａ１，２１Ａ２，２２Ａ１，２２Ａ２…端縁画定部、２１Ｂ，２２Ｂ…第２の導体層。

Claims (12)

1. 端面を有する本体と、
   前記本体の前記端面に配置され、インダクタを構成するインダクタ用導体層とを備え、
   前記本体と前記インダクタ用導体層は共に焼成により形成された電子部品であって、
   前記本体は、セラミックよりなり、前記端面を形成する端面形成用誘電体層を含み、
   前記インダクタ用導体層は、共に前記端面に接する第１の導体層と第２の導体層とを有し、
   前記第１の導体層は、前記インダクタ用導体層の長手方向に沿って延び、互いの間に間隙を形成し、前記インダクタ用導体層の長手方向に沿った２つの端縁を画定する２つの端縁画定部を含み、
   前記第２の導体層は、前記２つの端縁画定部における外側の端縁よりはみ出すことなく、前記２つの端縁画定部の間の間隙を埋めるように配置されていることを特徴とする電子部品。
2. 前記電子部品は、前記インダクタ用導体層によって構成されたインダクタを有する共振器を備えていることを特徴とする請求項１記載の電子部品。
3. 端面を有する本体と、
   前記本体の前記端面に配置され、インダクタを構成するインダクタ用導体層とを備え、
   前記本体と前記インダクタ用導体層は共に焼成により形成され、
   前記本体は、セラミックよりなり、前記端面を形成する端面形成用誘電体層を含み、
   前記インダクタ用導体層は、共に前記端面に接する第１の導体層と第２の導体層とを有し、
   前記第１の導体層は、前記インダクタ用導体層の長手方向に沿って延び、互いの間に間隙を形成し、前記インダクタ用導体層の長手方向に沿った２つの端縁を画定する２つの端縁画定部を含み、
   前記第２の導体層は、前記２つの端縁画定部における外側の端縁よりはみ出すことなく、前記２つの端縁画定部の間の間隙を埋めるように配置されている電子部品を製造する方法であって、
   後に前記本体となる焼成前本体と、前記焼成前本体と一体化され、後に前記第１の導体層となる第１の焼成前導体層とを形成する工程と、
   前記焼成前本体と前記第１の焼成前導体層とを同時に焼成して、前記本体と前記第１の導体層とを形成する工程と、
   前記本体の前記端面に対して、後に前記第２の導体層となる第２の焼成前導体層を形成する工程と、
   前記第２の焼成前導体層を焼成して、前記第２の導体層を形成する工程とを備えたことを特徴とする電子部品の製造方法。
4. 前記電子部品は、前記インダクタ用導体層によって構成されたインダクタを有する共振器を備えていることを特徴とする請求項３記載の電子部品の製造方法。
5. 前記本体は、更に、前記端面に対して垂直な側面を有し、
   前記電子部品は、更に、前記本体の側面に配置され、且つ前記インダクタ用導体層に接続された側面端子を備え、
   前記第２の焼成前導体層を形成する工程では、導体ペーストによって、前記第２の焼成前導体層と、後に前記側面端子となる焼成前側面端子とを、連続するように形成し、
   前記第２の導体層を形成する工程では、前記第２の焼成前導体層と前記焼成前側面端子とを同時に焼成して、前記第２の導体層と前記側面端子とを形成することを特徴とする請求項３または４記載の電子部品の製造方法。
6. 前記本体は、前記側面に形成され、前記焼成前側面端子を形成するために前記導体ペーストを導く溝部を有することを特徴とする請求項５記載の電子部品の製造方法。
7. 端面を有する本体と、
   前記本体の前記端面に配置され、インダクタを構成するインダクタ用導体層とを備え、
   前記本体と前記インダクタ用導体層は共に焼成により形成された電子部品であって、
   前記本体は、セラミックよりなり、前記端面を形成する端面形成用誘電体層を含み、
   電子部品は、更に、誘電体よりなり、前記インダクタ用導体層の長手方向に沿って延び、且つ互いの間に間隙を形成するように前記本体の前記端面に配置され、前記インダクタ用導体層の位置を規制する２つの規制部を備え、
   前記インダクタ用導体層は、前記２つの規制部における外側の端縁よりはみ出すことなく、前記２つの規制部の間の間隙を埋めるように配置されていることを特徴とする電子部品。
8. 前記電子部品は、前記インダクタ用導体層によって構成されたインダクタを有する共振器を備えていることを特徴とする請求項７記載の電子部品。
9. 端面を有する本体と、
   前記本体の前記端面に配置され、インダクタを構成するインダクタ用導体層とを備え、
   前記本体と前記インダクタ用導体層は共に焼成により形成され、
   前記本体は、セラミックよりなり、前記端面を形成する端面形成用誘電体層を含み、
   更に、誘電体よりなり、前記インダクタ用導体層の長手方向に沿って延び、且つ互いの間に間隙を形成するように前記本体の前記端面に配置され、前記インダクタ用導体層の位置を規制する２つの規制部を備え、
   前記インダクタ用導体層は、前記２つの規制部における外側の端縁よりはみ出すことなく、前記２つの規制部の間の間隙を埋めるように配置されている電子部品を製造する方法であって、
   後に前記本体となる焼成前本体と、前記焼成前本体と一体化され、後に前記２つの規制部となる２つの焼成前規制部とを形成する工程と、
   前記焼成前本体と前記２つの焼成前規制部とを同時に焼成して、前記本体と前記２つの規制部とを形成する工程と、
   前記本体の前記端面に対して、後に前記インダクタ用導体層となる焼成前インダクタ用導体層を形成する工程と、
   前記焼成前インダクタ用導体層を焼成して、前記インダクタ用導体層を形成する工程とを備えたことを特徴とする電子部品の製造方法。
10. 前記電子部品は、前記インダクタ用導体層によって構成されたインダクタを有する共振器を備えていることを特徴とする請求項９記載の電子部品の製造方法。
11. 前記本体は、更に、前記端面に対して垂直な側面を有し、
    前記電子部品は、更に、前記本体の側面に配置され、且つ前記インダクタ用導体層に接続された側面端子を備え、
    前記焼成前インダクタ用導体層を形成する工程では、導体ペーストによって、前記焼成前インダクタ用導体層と、後に前記側面端子となる焼成前側面端子とを、連続するように形成し、
    前記インダクタ用導体層を形成する工程では、前記焼成前インダクタ用導体層と前記焼成前側面端子とを同時に焼成して、前記インダクタ用導体層と前記側面端子とを形成することを特徴とする請求項９または１０記載の電子部品の製造方法。
12. 前記本体は、前記側面に形成され、前記焼成前側面端子を形成するために前記導体ペーストを導く溝部を有することを特徴とする請求項１１記載の電子部品の製造方法。

Images