JP6460328B2 - Ｌｃ複合部品 - Google Patents

Description

本発明は、インダクタとキャパシタを含む電子部品であるＬＣ複合部品に関する。

携帯電話機、無線ＬＡＮ通信機器等の無線通信機器では、小型化、薄型化、低コスト化の要求が強いことから、それに用いられる電子部品にも小型化、薄型化、低コスト化が要求されている。また、無線通信機器では、狭い空間内に複数の電子部品が収容されるため、それに用いられる電子部品には、電磁シールド性能が高いことが要求されている。

無線通信機器に用いられる電子部品には、インダクタとキャパシタを含むＬＣ複合部品がある。インダクタを含む電子部品の小型化を可能にする技術としては、例えば特許文献１ないし３に記載されているように、インダクタの周囲に、磁性を有する材料を配置する技術が知られている。この技術によれば、所望のインダクタンスを得るために必要なインダクタの大きさを小さくでき、その結果、電子部品の小型化が可能になる。

特許文献１には、誘電体基板の一方の面上にアース電極を形成し、誘電体基板の他方の面上に、複数のマイクロストリップ共振器を形成するための複数のパターン電極を形成し、複数のパターン電極の上に磁性体基板を形成した高周波フィルタが記載されている。

特許文献２には、磁性材料粉、誘電体被覆金属粉、絶縁体被覆磁性金属粉のいずれかと、誘電体材料粉とを含有した樹脂をガラスクロスに塗布して形成された複数の構成層と、複数の導電体層を積層して構成された電子部品が記載されている。

特許文献３には、第１の磁性基板と、第１の磁性基板上に形成されたキャパシタ層と、キャパシタ層上に形成されたインダクタ層と、インダクタ層上に形成された第２の磁性基板と、磁性コア部材とを備えたＬＣ複合部品が記載されている。キャパシタ層は、第１の磁性基板の上に形成された下部電極と、下部電極の上面に形成された誘電体薄膜と、誘電体薄膜を介して下部電極と対向する上部電極とを備えている。インダクタ層は、絶縁層の上面に形成されたコイル導体を備えている。磁性コア部材は、コイル導体の内周部を貫通して第１の磁性基板と第２の磁性基板とを接続している。

特許第３００８７５７号公報 特許第３５４６００１号公報 特開２００８−２７９８２号公報

電子部品の電磁シールド性能を高めるための一般的な方法としては、電子部品の構成要素、特にインダクタを挟むように、面の面積が大きい一対の金属層を設ける方法がある。しかし、ＬＣ複合部品にこの方法を適用し、且つＬＣ複合部品を薄型化しようとすると、以下のような問題が生じる。すなわち、この場合には、インダクタと金属層との間の距離が小さくなり、渦電流損によるインダクタの損失が大きくなり、高周波帯におけるＬＣ複合部品の特性が劣化する。

特許文献１には、特許文献１に記載された高周波フィルタによれば、磁性体基板を使用していない従来の高周波フィルタに比べて小型化することができ、しかも、磁性体基板によってシールド効果が得られるため、シールド電極等を形成する必要がなく、安価な高周波フィルタを得ることができることが記載されている。

しかし、特許文献１に記載された高周波フィルタでは、インダクタンス成分を有すると共にキャパシタを実現する複数のパターン電極の全てが同一平面上に配置されているため、より一層の小型化は困難である。また、特許文献１に記載された高周波フィルタでは、薄型化しようとすると、パターン電極と、面の面積が大きいアース電極との間の距離が小さくなり、パターン電極が有するインダクタンス成分が低下して、パターン電極の所望の特性インピーダンスを得ることが困難になる。従って、特許文献１に記載された高周波フィルタでは、より一層の薄型化は困難である。

特許文献２に記載された電子部品では、全ての構成層が磁性材料粉、誘電体被覆金属粉、絶縁体被覆磁性金属粉のいずれかを含むため、磁性材料粉、誘電体被覆金属粉、絶縁体被覆磁性金属粉のいずれかの使用量が多くなり、電子部品のコストが増大するという問題点がある。また、特許文献２に記載された電子部品では、複数の構成層の積層方向から見たときに、インダクタを構成するための導電体層と、キャパシタを構成するための導電体層が、構成層を介して互いに重なり合う位置に配置されている。そのため、特許文献２に記載された電子部品では、薄型化しようとすると、インダクタを構成するための導電体層とキャパシタを構成するための導電体層との間の距離が小さくなり、渦電流損によるインダクタの損失が大きくなり、高周波帯における電子部品の特性が劣化するという問題点がある。

特許文献３に記載されたＬＣ複合部品では、２つの磁性基板を備えているため、磁性材料の使用量が多くなり、ＬＣ複合部品のコストが増大するという問題点がある。また、特許文献３に記載されたＬＣ複合部品では、磁性基板の面に垂直な方向から見たときに、キャパシタ層とコイル導体が、絶縁層を介して互いに重なり合う位置に配置されている。そのため、特許文献３に記載されたＬＣ複合部品では、薄型化しようとすると、キャパシタ層とコイル導体との間の距離が小さくなり、渦電流損によるコイル導体の損失が大きくなり、高周波帯におけるＬＣ複合部品の特性が劣化するという問題点がある。

本発明はかかる問題点に鑑みてなされたもので、その目的は、小型化、薄型化、低コスト化が可能で、電磁シールド性能が高く、インダクタの損失による特性の劣化の少ないＬＣ複合部品を提供することにある。

本発明のＬＣ複合部品は、１つ以上のインダクタと、１つ以上のキャパシタと、磁性を有する磁性層と、１つ以上のインダクタ、１つ以上のキャパシタおよび磁性層を支持する基板とを備えている。基板は、第１の面と、第１の面とは反対側の第２の面とを有している。磁性層は、基板の第１の面に対向するように配置されている。１つ以上のインダクタは、基板の第１の面と磁性層との間に配置されている。基板の第１の面に垂直な方向について、基板の厚みは磁性層の厚みよりも大きい。基板の複素透磁率の実部と虚部は、それぞれ磁性層の複素透磁率の実部と虚部よりも小さい。

本発明のＬＣ複合部品において、基板の厚みは、磁性層の厚みの１．１〜３倍の範囲内であってもよい。

また、本発明のＬＣ複合部品において、１つ以上のキャパシタは、基板の第１の面と磁性層との間の位置であって、第１の面に垂直な方向から見たときに１つ以上のインダクタと重ならない位置に配置されていてもよい。

また、本発明のＬＣ複合部品において、１つ以上のキャパシタは、１つ以上のインダクタとの間に基板を挟む位置に配置されていてもよい。

また、本発明のＬＣ複合部品は、更に、基板の第１の面と磁性層との間に配置されて磁性層に接続された、磁性を有する１つ以上のコア部を備えていてもよく、１つ以上のインダクタは、１つ以上のコア部の外周に沿って延びる１つ以上の線状の導体部を含んでいてもよい。

本発明のＬＣ複合部品では、磁性層が設けられていることから、１つ以上のインダクタの小型化が可能になり、その結果、ＬＣ複合部品の小型化が可能になる。また、本発明のＬＣ複合部品では、磁性層は、１つ以上のインダクタに対して、基板の第１の面に垂直な方向における片側にのみ設けられている。そのため、本発明によれば、磁性材料の使用量を少なくすることができ、その結果、ＬＣ複合部品の低コスト化が可能になる。

また、本発明のＬＣ複合部品では、１つ以上のインダクタは、基板の第１の面と磁性層との間に配置され、基板の第１の面に垂直な方向について、基板の厚みは磁性層の厚みよりも大きい。これにより、本発明によれば、ＬＣ複合部品の電磁シールド性能を高くすることが可能になる。また、本発明によれば、ＬＣ複合部品の電磁シールド性能を高くするために、１つ以上のインダクタを挟むように、面の面積が大きい一対の金属層を設ける必要がない。そのため、本発明によれば、インダクタの損失によるＬＣ複合部品の特性の劣化を少なくでき、且つＬＣ複合部品の薄型化が可能になる。

以上のことから、本発明によれば、小型化、薄型化、低コスト化が可能で、電磁シールド性能が高く、インダクタの損失による特性の劣化の少ないＬＣ複合部品を実現することができるという効果を奏する。

本発明の第１の実施の形態に係るＬＣ複合部品の構成を示す斜視図である。 本発明の第１の実施の形態に係るＬＣ複合部品の断面図である。 本発明の第１の実施の形態に係るＬＣ複合部品の回路構成を示す回路図である。 図１および図２に示したＬＣ複合部品の構造を説明するための説明図である。 図１および図２に示したＬＣ複合部品の構造を説明するための説明図である。 本発明の第１の実施の形態に係るＬＣ複合部品の製造方法の一例を示すフローチャートである。 第１のシミュレーションの結果を示す特性図である。 第１の実施例のモデルにおける挿入損失の周波数特性を示す特性図である。 第２の実施例のモデルにおける挿入損失の周波数特性を示す特性図である。 比較例のモデルにおける挿入損失の周波数特性を示す特性図である。 本発明の第２の実施の形態に係るＬＣ複合部品の断面図である。 図１１に示したＬＣ複合部品の構造を説明するための説明図である。 図１１に示したＬＣ複合部品の構造を説明するための説明図である。 本発明の第３の実施の形態に係るＬＣ複合部品の外観を示す斜視図である。 図１４に示したＬＣ複合部品の構造を説明するための説明図である。 図１４に示したＬＣ複合部品の構造を説明するための説明図である。 図１４に示したＬＣ複合部品の構造を説明するための説明図である。 本発明の第４の実施の形態に係るＬＣ複合部品の断面図である。 図１８に示したＬＣ複合部品の構造を説明するための説明図である。 図１８に示したＬＣ複合部品の構造を説明するための説明図である。 図１８に示したＬＣ複合部品の構造を説明するための説明図である。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図１および図２を参照して、本発明の第１の実施の形態に係るＬＣ複合部品の概略の構成について説明する。図１は、本実施の形態に係るＬＣ複合部品の構成を示す斜視図である。図２は、本実施の形態に係るＬＣ複合部品の断面図である。

本実施の形態に係るＬＣ複合部品１は、例えば携帯電話機、無線ＬＡＮ通信機器等の無線通信機器に用いられる電子部品である。ＬＣ複合部品１は、１つ以上のインダクタと、１つ以上のキャパシタと、磁性を有する磁性層２２と、１つ以上のインダクタ、１つ以上のキャパシタおよび磁性層２２を支持する基板２１とを備えている。図２に示したように、基板２１は、第１の面２１ａと、第１の面２１ａとは反対側の第２の面２１ｂとを有している。磁性層２２は、基板２１の第１の面２１ａに対向するように配置されている。また、磁性層２２は、基板２１の第１の面２１ａと同じ方向に向いた第１の面２２ａと、基板２１の第２の面２１ｂと同じ方向に向いた第２の面２２ｂとを有している。磁性層２２の第２の面２２ｂは、基板２１の第１の面２１ａに対向している。

ここで、図２に示したように、基板２１の第１の面２１ａに垂直な方向についての基板２１の厚みを記号Ｔ１で表し、基板２１の第１の面２１ａに垂直な方向についての磁性層２２の厚みを記号Ｔ２で表す。基板２１の厚みＴ１は、磁性層２２の厚みＴ２よりも大きい。基板２１の厚みＴ１は、磁性層２２の厚みＴ２の１．１〜３倍の範囲内であることが好ましく、磁性層２２の厚みＴ２の１．５〜２倍の範囲内であることがより好ましい。

基板２１の複素透磁率の実部と虚部は、それぞれ磁性層２２の複素透磁率の実部と虚部よりも小さい。従って、基板２１の複素比透磁率の実部と虚部は、それぞれ磁性層２２の複素比透磁率の実部と虚部よりも小さい。この複素比透磁率の条件を満たしていれば、基板２１は、非磁性であってもよいし、磁性を有していてもよい。上記の複素比透磁率の条件を満たす限り、基板２１の材料としては、樹脂や、セラミックや、ガラスや、非磁性フェライトや、複素比透磁率の実部が１より大きく２．５以下の低透磁率フェライトや、これらの複合材料等、種々のものを用いることができる。

磁性層２２は、非磁性フェライトを除くフェライト等の磁性材料のみによって構成されていてもよい。あるいは、磁性層２２は、樹脂、セラミック、ガラス等の磁性を有さない誘電体材料中に磁性材料の粒子を分散させた材料によって構成されていてもよい。

１つ以上のインダクタは、基板２１の第１の面２１ａと磁性層２２（第２の面２２ｂ）との間に配置されている。本実施の形態では、１つ以上のキャパシタは、基板２１の第１の面２１ａと磁性層２２（第２の面２２ｂ）との間の位置であって、第１の面２１ａに垂直な方向から見たときに１つ以上のインダクタと重ならない位置に配置されている。ＬＣ複合部品１は、更に、それぞれ誘電体材料よりなり、基板２１の第１の面２１ａと磁性層２２（第２の面２２ｂ）との間において積層された複数の誘電体層を備えている。１つ以上のインダクタと１つ以上のキャパシタは、この複数の誘電体層の積層体内に設けられている。基板２１、磁性層２２および複数の誘電体層は、ＬＣ複合部品１の構成要素を一体化するための部品本体２０を構成している。

部品本体２０は、直方体形状をなしており、上面と、底面と、４つの側面を有している。本実施の形態では、部品本体２０の上面は、基板２１の第２の面２１ｂによって構成されている。また、部品本体２０の底面は、磁性層２２の第１の面２２ａによって構成されている。ＬＣ複合部品１は、例えば、部品本体２０の底面、すなわち磁性層２２の第１の面２２ａが図示しない実装基板の上面に向いた姿勢で実装基板に実装される。

ＬＣ複合部品１は、更に、基板２１の第１の面２１ａと磁性層２２（第２の面２２ｂ）との間に配置されて磁性層２２に接続された、磁性を有する１つ以上のコア部を備えている。１つ以上のコア部は、上記の複数の誘電体層の積層体に埋め込まれている。１つ以上のコア部は、それが無い場合に比べて、１つ以上のインダクタのインダクタンスを大きくする機能を有している。本実施の形態では、ＬＣ複合部品１は、角柱形状の２つのコア部２３，２４を備えている。コア部２３，２４は、図２における左側からこの順に並んでいる。コア部２３，２４は、例えば磁性層２２と同じ材料によって構成されている。コア部２３，２４と１つ以上のインダクタとの関係については、後で詳しく説明する。

次に、図３の回路図を参照して、本実施の形態に係るＬＣ複合部品１の回路構成について説明する。本実施の形態では、ＬＣ複合部品１は、ローパスフィルタの機能を有している。図３に示したように、ＬＣ複合部品１は、信号が入力される入力端子２と、信号を出力する出力端子３と、３つのインダクタ１１，１２，１７と、４つのキャパシタ１３，１４，１５，１６とを備えている。

インダクタ１１の一端、キャパシタ１３の一端およびキャパシタ１５の一端は、入力端子２に電気的に接続されている。インダクタ１２の一端、キャパシタ１４の一端およびキャパシタ１６の一端は、インダクタ１１の他端およびキャパシタ１３の他端に電気的に接続されている。インダクタ１２の他端、キャパシタ１４の他端およびキャパシタ１５の他端は、出力端子３に電気的に接続されている。インダクタ１７の一端は、キャパシタ１６の他端に電気的に接続されている。インダクタ１７の他端はグランドに接続されている。

次に、図４および図５を参照して、本実施の形態に係るＬＣ複合部品１の具体的な構成の一例について説明する。本実施の形態では、ＬＣ複合部品１は、複数の誘電体層として、６つの誘電体層３１，３２，３３，３４，３５，３６を備えている。誘電体層３１〜３６は、基板２１と磁性層２２との間に配置され、基板２１の第１の面２１ａ側からこの順に配置されている。誘電体層３１〜３６は、それぞれ、基板２１の第１の面２１ａと同じ方向に向いた第１の面と、基板２１の第２の面２１ｂと同じ方向に向いた第２の面とを有している。なお、図４および図５では、コア部２３，２４を省略している。

図４における（ａ）は、誘電体層３１の第１の面を示している。誘電体層３１の第１の面には、インダクタ用導体部３１１，３１２と、キャパシタ用導体部３１３，３１５，３１６と、端子用導体部３１Ｔ１，３１Ｔ２，３１Ｔ３，３１Ｔ４が形成されている。なお、図４（ａ）は、上記の複数の導体部を、誘電体層３１の第２の面側から見た状態で表している。上記の複数の導体部の、図４（ａ）における配置は以下の通りである。導体部３１１は、左右方向の中心よりも左側の領域に配置されている。導体部３１２は、左右方向の中心よりも右側の領域に配置されている。導体部３１６は、導体部３１１と導体部３１２との間に配置されている。導体部３１３は、導体部３１１，３１２，３１６の下側の位置に配置されている。導体部３１５は、導体部３１３の下側の位置に配置されている。導体部３１Ｔ１は、左下の角部の近傍に配置されている。導体部３１Ｔ２は、右下の角部の近傍に配置されている。導体部３１Ｔ３は、左上の角部の近傍に配置されている。導体部３１Ｔ４は、右上の角部の近傍に配置されている。

導体部３１３は、導体部３１１，３１２，３１６の各一端に接続されている。図４（ａ）では、２つの導体部の境界を点線で示している。これ以降の説明で使用する図４（ａ）と同様の図においても、図４（ａ）と同様の表し方を用いる。導体部３１１，３１２は、いずれも、その一端から他端に向けて環状に延びる線状の導体部である。

図４における（ｂ）は、誘電体層３２の第１の面を示している。誘電体層３２の第１の面には、キャパシタ用導体部３２３，３２４，３２５Ａ，３２５Ｂ，３２６が形成されている。なお、図４（ｂ）は、上記の複数の導体部を、誘電体層３２の第２の面側から見た状態で表している。上記の複数の導体部の、図４（ｂ）における配置は以下の通りである。導体部３２６は、左右方向のほぼ中央の位置に配置されている。導体部３２３，３２４は、導体部３２６の下側の位置において、左側からこの順に配置されている。導体部３２５Ａ，３２５Ｂは、導体部３２３，３２４の下側の位置において、左側からこの順に配置されている。

導体部３２３，３２４は、誘電体層３２を介して、図４（ａ）に示した導体部３１３に対向している。図３におけるキャパシタ１３は、導体部３１３，３２３と、これらの間に位置する誘電体層３２の一部とによって構成されている。図３におけるキャパシタ１４は、導体部３１３，３２４と、これらの間に位置する誘電体層３２の一部とによって構成されている。また、導体部３２５Ａ，３２５Ｂは、誘電体層３２を介して、図４（ａ）に示した導体部３１５に対向している。図３におけるキャパシタ１５は、導体部３１５，３２５Ａ，３２５Ｂと、これらの間に位置する誘電体層３２の一部とによって構成されている。また、導体部３２６は、誘電体層３２を介して、図４（ａ）に示した導体部３１６に対向している。図３におけるキャパシタ１６は、導体部３１６，３２６と、これらの間に位置する誘電体層３２の一部とによって構成されている。

ＬＣ複合部品１は、誘電体層３２，３３を貫通する導体部３３Ｖ１，３３Ｖ２，３３Ｖ３，３３Ｖ４，３３Ｖ５，３３Ｖ６を含んでいる。図４（ｂ）では、導体部３３Ｖ１〜３３Ｖ６にハッチングを付している。図４（ａ）に示した導体部３１Ｔ１〜３１Ｔ４，３１１，３１２には、それぞれ、導体部３３Ｖ１〜３３Ｖ６の一端が接続されている。

図４における（ｃ）は、誘電体層３３の第１の面を示している。誘電体層３３の第１の面には、インダクタ用導体部３３１，３３２，３３７と、接続用導体部３３３，３３４，３３５Ａ，３３５Ｂ，３３６と、端子用導体部３３Ｔ１，３３Ｔ２，３３Ｔ３，３３Ｔ４が形成されている。なお、図４（ｃ）は、上記の複数の導体部を、誘電体層３３の第２の面側から見た状態で表している。上記の複数の導体部の、図４（ｃ）における配置は以下の通りである。導体部３３１は、左右方向の中心よりも左側の領域に配置されている。導体部３３２は、左右方向の中心よりも右側の領域に配置されている。導体部３３６は、導体部３３１と導体部３３２との間に配置されている。導体部３３３，３３４は、導体部３３１，３３２，３３６の下側の位置において、左側からこの順に配置されている。導体部３３５Ａ，３３５Ｂは、導体部３３３，３３４の下側の位置において、左側からこの順に配置されている。導体部３３７は、導体部３３１，３３２，３３６の上側の位置に配置されている。導体部３３Ｔ１は、左下の角部の近傍に配置されている。導体部３３Ｔ２は、右下の角部の近傍に配置されている。導体部３３Ｔ３は、左上の角部の近傍に配置されている。導体部３３Ｔ４は、右上の角部の近傍に配置されている。

導体部３３Ｔ１は、導体部３３３，３３５Ａの各一端に接続されている。導体部３３Ｔ２は、導体部３３４，３３５Ｂの各一端に接続されている。導体部３３７は、導体部３３６の一端に接続されている。導体部３３１，３３２は、いずれも、その一端から他端に向けて環状に延びる線状の導体部である。

導体部３３１，３３２，３３Ｔ１〜３３Ｔ４は、それぞれ、基板２１の第１の面２１ａに垂直な方向（誘電体層３３の第１の面に垂直な方向と同じ）から見たときに、図４（ａ）に示した導体部３１１，３１２，３１Ｔ１〜３１Ｔ４と重なり合う位置に配置されている。導体部３３３，３３４，３３５Ａ，３３５Ｂ，３３６は、それぞれ、基板２１の第１の面２１ａに垂直な方向から見たときに、図４（ｂ）に示した導体部３２３，３２４，３２５Ａ，３２５Ｂ，３２６と重なり合う位置に配置されている。

ＬＣ複合部品１は、誘電体層３３を貫通する導体部３３Ｖ７，３３Ｖ８，３３Ｖ９，３３Ｖ１０，３３Ｖ１１を含んでいる。図４（ｃ）では、導体部３３Ｖ１〜３３Ｖ１１を二点鎖線で示している。導体部３３Ｔ１〜３３Ｔ４，３３１，３３２には、それぞれ、導体部３３Ｖ１〜３３Ｖ６の他端が接続されている。図４（ｂ）に示した導体部３２３，３２４，３２５Ａ，３２５Ｂ，３２６には、それぞれ、導体部３３Ｖ７〜３３Ｖ１１の一端が接続されている。導体部３３３，３３４，３３５Ａ，３３５Ｂ，３３６には、それぞれ、導体部３３Ｖ７〜３３Ｖ１１の他端が接続されている。

図５における（ａ）は、誘電体層３４の第１の面を示している。誘電体層３４の第１の面には、インダクタ用導体部３４１，３４２，３４７と、端子用導体部３４Ｔ１，３４Ｔ２，３４Ｔ３，３４Ｔ４が形成されている。なお、図５（ａ）は、上記の複数の導体部を、誘電体層３４の第２の面側から見た状態で表している。上記の複数の導体部の、図５（ａ）における配置は以下の通りである。導体部３４１は、左右方向の中心よりも左側の領域に配置されている。導体部３４２は、左右方向の中心よりも右側の領域に配置されている。導体部３４７は、導体部３４１，３４２の上側の位置に配置されている。導体部３４Ｔ１は、左下の角部の近傍に配置されている。導体部３４Ｔ２は、右下の角部の近傍に配置されている。導体部３４Ｔ３は、左上の角部の近傍に配置されている。導体部３４Ｔ４は、右上の角部の近傍に配置されている。

導体部３４１，３４２は、いずれも、その一端から他端に向けて環状に延びる線状の導体部である。導体部３４１，３４２，３４７，３４Ｔ１〜３４Ｔ４は、それぞれ、基板２１の第１の面２１ａに垂直な方向（誘電体層３４の第１の面に垂直な方向と同じ）から見たときに、図４（ｃ）に示した導体部３３１，３３２，３３７，３３Ｔ１〜３３Ｔ４と重なり合う位置に配置されている。

ＬＣ複合部品１は、誘電体層３４を貫通する導体部３４Ｖ１，３４Ｖ２，３４Ｖ３，３４Ｖ４，３４Ｖ５，３４Ｖ６，３４Ｖ７を含んでいる。図５（ａ）では、導体部３４Ｖ１〜３４Ｖ７を二点鎖線で示している。図４（ｃ）に示した導体部３３Ｔ１〜３３Ｔ４，３３１，３３２，３３７には、それぞれ、導体部３４Ｖ１〜３４Ｖ７の一端が接続されている。導体部３４Ｔ１〜３４Ｔ４，３４１，３４２，３４７には、それぞれ、導体部３４Ｖ１〜３４Ｖ７の他端が接続されている。

図５における（ｂ）は、誘電体層３５の第１の面を示している。誘電体層３５の第１の面には、インダクタ用導体部３５１，３５２，３５７Ａ，３５７Ｂと、端子用導体部３５Ｔ１，３５Ｔ２，３５Ｔ３，３５Ｔ４が形成されている。なお、図５（ｂ）は、上記の複数の導体部を、誘電体層３５の第２の面側から見た状態で表している。上記の複数の導体部の、図５（ｂ）における配置は以下の通りである。導体部３５１は、左右方向の中心よりも左側の領域に配置されている。導体部３５２は、左右方向の中心よりも右側の領域に配置されている。導体部３５７Ａ，３５７Ｂは、導体部３５１，３５２の上側の位置において、左側からこの順に配置されている。導体部３５Ｔ１は、左下の角部の近傍に配置されている。導体部３５Ｔ２は、右下の角部の近傍に配置されている。導体部３５Ｔ３は、左上の角部の近傍に配置されている。導体部３５Ｔ４は、右上の角部の近傍に配置されている。

導体部３５Ｔ１〜３５Ｔ４は、それぞれ、導体部３５１，３５２，３５７Ａ，３５７Ｂの一端に接続されている。導体部３５１，３５２は、いずれも、その一端から他端に向けて環状に延びる線状の導体部である。

導体部３５１，３５２，３５Ｔ１〜３５Ｔ４は、それぞれ、基板２１の第１の面２１ａに垂直な方向（誘電体層３５の第１の面に垂直な方向と同じ）から見たときに、図５（ａ）に示した導体部３４１，３４２，３４Ｔ１〜３４Ｔ４と重なり合う位置に配置されている。導体部３５７Ａ，３５７Ｂは、基板２１の第１の面２１ａに垂直な方向から見たときに、図５（ａ）に示した導体部３４７と重なり合う位置に配置されている。

ＬＣ複合部品１は、誘電体層３５を貫通する導体部３５Ｖ１，３５Ｖ２，３５Ｖ３，３５Ｖ４，３５Ｖ５，３５Ｖ６，３５Ｖ７，３５Ｖ８を含んでいる。図５（ｂ）では、導体部３５Ｖ１〜３５Ｖ８を二点鎖線で示している。図５（ａ）に示した導体部３４Ｔ１〜３４Ｔ４，３４１，３４２には、それぞれ、導体部３５Ｖ１〜３５Ｖ６の一端が接続されている。図５（ａ）に示した導体部３４７には、導体部３５Ｖ７，３５Ｖ８の各一端が接続されている。導体部３５Ｔ１〜３５Ｔ４，３５１，３５２，３５７Ａ，３５７Ｂには、それぞれ、導体部３５Ｖ１〜３５Ｖ８の他端が接続されている。

図５における（ｃ）は、磁性層２２および誘電体層３６と、磁性層２２および誘電体層３６を貫通する要素とを示している。ＬＣ複合部品１は、磁性層２２および誘電体層３６を貫通する端子用導体部４１，４２，４３，４４を含んでいる。図５（ｃ）では、導体部４１〜４４にハッチングを付している。図５（ｂ）に示した導体部３５Ｔ１〜３５Ｔ４には、それぞれ、導体部４１〜４４の一端が接続されている。

以下、図２および図３も参照して、ＬＣ複合部品１の具体的な構成について更に説明する。図３における入力端子２は、端子用導体部４１の他端によって構成されている。図３における出力端子３は、端子用導体部４２の他端によって構成されている。端子用導体部４３，４４の各他端は、グランドに接続されるグランド端子を構成する。

図３におけるインダクタ１１は、インダクタ用導体部３１１，３３１，３４１，３５１と導体部３３Ｖ５，３４Ｖ５，３５Ｖ５によって構成されている。図２に示したように、コア部２３は、誘電体層３２〜３６を貫通して、導体部３１１，３３１，３４１，３５１の内周部の内側に位置している。導体部３１１，３３１，３４１，３５１は、いずれも、コア部２３の外周に沿って延びる線状の導体部である。

図３におけるインダクタ１２は、インダクタ用導体部３１２，３３２，３４２，３５２と導体部３３Ｖ６，３４Ｖ６，３５Ｖ６によって構成されている。図２に示したように、コア部２４は、誘電体層３２〜３６を貫通して、導体部３１２，３３２，３４２，３５２の内周部の内側に位置している。導体部３１２，３３２，３４２，３５２は、いずれも、コア部２４の外周に沿って延びる線状の導体部である。

図３におけるインダクタ１７は、インダクタ用導体部３３７，３４７，３５７Ａ，３５７Ｂと導体部３４Ｖ７，３５Ｖ７，３５Ｖ８によって構成されている。

前述のように、キャパシタ用導体部３１３，３１５，３１６，３２３，３２４，３２５Ａ，３２５Ｂ，３２６と、これらの導体部の間に介在する誘電体層３２の一部は、キャパシタ１３〜１６を構成する。図４および図５に示したように、導体部３１３，３１５，３１６，３２３，３２４，３２５Ａ，３２５Ｂ，３２６は、いずれも、基板２１の第１の面２１ａに垂直な方向から見たときに、インダクタ用導体部３１１，３１２，３３１，３３２，３３７，３４１，３４２，３４７，３５１，３５２，３５７Ａ，３５７Ｂおよび導体部３３Ｖ５，３３Ｖ６，３４Ｖ５〜３４Ｖ７，３５Ｖ５〜３５Ｖ８と重ならない位置に配置されている。従って、キャパシタ１３〜１６は、基板２１の第１の面２１ａに垂直な方向に見たときにインダクタ１１，１２，１７と重ならない位置に配置されていると言える。

次に、図４ないし図６を参照して、本実施の形態に係るＬＣ複合部品１の製造方法の一例について説明する。図６は、本実施の形態に係るＬＣ複合部品１の製造方法の一例を示すフローチャートである。この例の製造方法では、複数のＬＣ複合部品１の基板２１となる部分を含むウェハ上に、複数のＬＣ複合部品１の基板２１以外の構成要素を形成して、ＬＣ複合部品１の部品本体２０が複数列に配列された基礎構造物を作製し、この基礎構造物を切断することによって複数の部品本体２０を互いに分離する。これにより、複数のＬＣ複合部品１が作製される。

以下、１つのＬＣ複合部品１に注目して、ＬＣ複合部品１の製造方法の一例について更に詳しく説明する。なお、以下の説明では、便宜上、基板２１となる部分を基板２１と言う。この例の製造方法では、まず、基板２１の上に、薄膜形成技術を用いて、複数の誘電体層および複数の導体部を形成する（図６のステップＳ１０１）。具体的には、まず、基板２１の第１の面２１ａの上に、誘電体層３１を形成する。次に、誘電体層３１の上に、図４（ａ）に示した複数の導体部を形成する。複数の導体部の形成方法は、パターニングされていない導体層を形成した後、マスクを用いたエッチングによって導体層をパターニングする方法でもよいし、マスクを用いてパターニングされた導体層を形成する方法でもよい。導体層の形成方法としては、スパッタ法やめっき法の種々の薄膜形成方法を用いることができる。以下で説明する他の複数の導体部の形成方法も、これと同様である。

次に、例えばスパッタ法によって、誘電体層３２を形成する。次に、誘電体層３２の上に、図４（ｂ）に示したキャパシタ用導体部３２３，３２４，３２５Ａ，３２５Ｂ，３２６を形成する。次に、誘電体層３３を形成する。次に、誘電体層３２，３３に、導体部３３Ｖ１〜３３Ｖ６用の６つの孔を形成すると共に、誘電体層３３に、導体部３３Ｖ７〜３３Ｖ１１用の５つの孔を形成する。次に、図４（ｃ）に示した複数の導体部を形成する。

次に、誘電体層３４を形成する。次に、誘電体層３４に、導体部３４Ｖ１〜３４Ｖ７用の７つの孔を形成する。次に、図５（ａ）に示した複数の導体部を形成する。次に、誘電体層３５を形成する。次に、誘電体層３５に、導体部３５Ｖ１〜３５Ｖ８用の８つの孔を形成する。次に、図５（ｂ）に示した複数の導体部を形成する。次に、誘電体層３６を形成する。

次に、誘電体層３６に、端子用導体部４１〜４４用の４つの孔を形成する。次に、例えばめっき法によって、図５（ｃ）に示した端子用導体部４１〜４４を形成する（図６のステップＳ１０２）。端子用導体部４１〜４４は、その厚みが誘電体層３６の厚みよりも大きくなるように形成される。

次に、誘電体層３２〜３６に、コア部２３，２４用の２つの孔を形成する（図６のステップＳ１０３）。次に、上記２つの孔内を埋め、且つ端子用導体部４１〜４４を覆うように、後に磁性層２２およびコア部２３，２４となる予備磁性層を形成する（図６のステップＳ１０４）。次に、端子用導体部４１〜４４が露出するまで、予備磁性層を研磨する（図６のステップＳ１０５）。これにより、予備磁性層のうち、コア部２３，２４用の２つの孔内に残った部分がコア部２３，２４となり、残りの部分が磁性層２２となる。磁性層２２およびコア部２３，２４が形成されることにより、基礎構造物が完成する。次に、複数の部品本体２０が切り出されるように、基礎構造物を切断する（図６のステップＳ１０７）。

以上説明した例の製造方法では、厚みが比較的大きい基板２１が必要になる。このことは、基板２１の厚みＴ１が磁性層２２の厚みＴ２よりも大きいという、本実施の形態に係るＬＣ複合部品１の特徴を実現するのに都合がよい。

なお、本実施の形態に係るＬＣ複合部品１の製造方法は、上記の例に限られない。例えば、ＬＣ複合部品１のうち、少なくとも基板２１と磁性層２２の間の複数の誘電体層および複数の導体部は、低温同時焼成法によって形成してもよい。

次に、本実施の形態に係るＬＣ複合部品１の作用および効果について説明する。本実施の形態に係るＬＣ複合部品１では、図１に示したように、３つのインダクタ１１，１２，１７の近傍に磁性層２２が設けられていることから、所望のインダクタンスを得るために必要なインダクタ１１，１２，１７の大きさを小さくすることができる。従って、本実施の形態によれば、インダクタ１１，１２，１７の小型化が可能になり、その結果、ＬＣ複合部品１の小型化が可能になる。

また、本実施の形態では、インダクタ１１，１２，１７を構成するインダクタ用導体部の長さを短くして、インダクタ１１，１２，１７を小型化することが可能である。この場合には、インダクタ１１，１２，１７の抵抗値を小さくすることが可能になり、その結果、インダクタ１１，１２，１７の導体損を小さくすることが可能になる。

また、本実施の形態では、磁性層２２は、インダクタ１１，１２，１７に対して、基板２１の第１の面２１ａに垂直な方向における片側にのみ設けられている。そのため、本実施の形態によれば、磁性層がインダクタ１１，１２，１７に対して上記垂直な方向における両側に設けられている場合に比べて、磁性材料の使用量を少なくすることができ、その結果、ＬＣ複合部品１の低コスト化が可能になる。この観点から、基板２１は、非磁性すなわち複素比透磁率の実部が１であるか、複素比透磁率の実部が１に近いものであることが好ましい。具体的には、基板２１の複素比透磁率の実部は、１〜２．５の範囲内であることが好ましい。なお、複素透磁率の実部は、複素比透磁率の実部と真空の透磁率（４π×１０^−７ ［Ｈ／ｍ］）との積によって求められる。

また、本実施の形態では、インダクタ１１，１２，１７は、基板２１と磁性層２２に挟まれている。インダクタ１１，１２，１７から見て磁性層２２側の第１の空間に関しては、磁性層２２によって、インダクタ１１，１２，１７に対する電磁シールド効果を得ることができる。一方、インダクタ１１，１２，１７から見て基板２１側の第２の空間に関しては、磁性層２２は存在しないが、磁性層２２よりも厚い基板２１が存在している。この第２の空間に関しては、基板２１によって、インダクタ１１，１２，１７に対して電磁気的な影響を与える要素をインダクタ１１，１２，１７から遠ざけることができる。そのため、第２の空間に関しては、基板２１によって、インダクタ１１，１２，１７に対する電磁シールド効果を得ることができる。これらのことから、本実施の形態によれば、ＬＣ複合部品１の電磁シールド性能を高くすることが可能になる。

本実施の形態では、基板２１の複素透磁率の虚部は、磁性層２２の複素透磁率の虚部よりも小さい。これにより、本実施の形態によれば、インダクタ１１，１２，１７の近傍に位置する基板２１の厚みＴ１が大きくなることによるインダクタ１１，１２，１７の磁気損失の増加を抑制することができる。この観点から、基板２１の複素比透磁率の虚部は、小さいことが好ましい。具体的には、基板２１の複素比透磁率の虚部は、０〜０．０２５の範囲内であることが好ましい。なお、複素透磁率の虚部は、複素比透磁率の虚部と真空の透磁率との積によって求められる。

磁性層２２による上述のインダクタ１１，１２，１７の小型化の効果が顕著に発揮されるように、磁性層２２の複素比透磁率の実部は、ある程度大きいことが好ましい。具体的には、磁性層２２の複素比透磁率の実部は、１．１〜５．０の範囲内であることが好ましい。

ここで、基板２１の複素比透磁率の実部に対する磁性層２２の複素比透磁率の実部の比率と、所望のインダクタンスが得られるインダクタ１１の長さとの関係を求めた第１のシミュレーションの結果について説明する。ここでは、基板２１の複素比透磁率の実部に対する磁性層２２の複素比透磁率の実部の比率を透磁率比と定義する。また、透磁率比が１であるときに所望のインダクタンスが得られるインダクタ１１の長さに対する、任意の透磁率比のときに所望のインダクタンスが得られるインダクタ１１の長さの比率を、インダクタ長比率と定義する。第１のシミュレーションでは、基板２１の複素比透磁率の実部を１とした。以下、インダクタ１１の長さをインダクタ長さと言う。第１のシミュレーションでは、インダクタ１１として、一方向に延びる帯状のインダクタを想定した。また、第１のシミュレーションでは、透磁率比が１であるときに所望のインダクタンスが得られるインダクタ長さを２７２５μｍとした。第１のシミュレーションの結果を、表１と図７に示す。

表１と図７から、透磁率比が１．１以上になると、インダクタ長比率が０．９６以下になり、インダクタ長さの有意な短縮効果が得られることが分かる。また、表１と図７から、透磁率比が１．５以上になると、インダクタ長比率が０．８７以下になり、上記短縮効果が顕著に得られることが分かる。なお、コイル状のインダクタ１１では、一方向に延びる帯状のインダクタに比べて、インダクタ長さの短縮効果が大きくなることが期待される。従って、第１のシミュレーションの結果は、実際のＬＣ複合部品１で得られるインダクタ長さの短縮効果の最小限の大きさを示していると言える。

第１のシミュレーションの結果を考慮して、磁性層２２の複素比透磁率の実部と基板２１の複素比透磁率の実部が等しいと仮定した場合に比べて、磁性層２２による前述のインダクタ１１，１２，１７の小型化の効果が有意に発揮されるように、磁性層２２の複素比透磁率の実部は、基板２１の複素比透磁率の実部の１．１倍以上であることが好ましい。また、上記の効果が顕著に発揮されるように、磁性層２２の複素比透磁率の実部は、基板２１の複素比透磁率の実部の１．５倍以上であることがより好ましい。

一方、磁性層２２の複素比透磁率の虚部は、磁性層２２によるインダクタ１１，１２，１７に対する電磁シールド効果を顕著に発揮させる観点からは大きい方が好ましいが、大きすぎるとインダクタ１１，１２，１７の磁気損失の増加をまねく。これらを勘案して、磁性層２２の複素比透磁率の虚部は、０．００１１〜０．０５の範囲内であることが好ましい。

基板２１によって十分な電磁シールド効果が得られるようにするためには、基板２１の厚みＴ１を、磁性層２２の厚みＴ２に比べて明らかに大きくする必要がある。一方、基板２１の厚みＴ１が大きくなりすぎると、ＬＣ複合部品１の厚みも大きくなりすぎて、ＬＣ複合部品１の小型化、薄型化の要求に反することになる。これらを勘案して、本実施の形態では、基板２１の厚みＴ１を、磁性層２２の厚みＴ２の１．１〜３倍の範囲内、好ましくは１．５〜２倍の範囲内としている。

また、磁性層２２の複素比透磁率の実部を、基板２１の複素比透磁率の実部の１．１倍以上としたときに、基板２１によって磁性層２２と同等以上の電磁シールド効果が得られるようにするためには、基板２１の厚みＴ１を、磁性層２２の厚みＴ２の１．１倍以上にする必要がある。磁性層２２の複素比透磁率の実部を、基板２１の複素比透磁率の実部の１．５倍以上としたときに、基板２１によって磁性層２２と同等以上の電磁シールド効果が得られるようにするためには、基板２１の厚みＴ１を、磁性層２２の厚みＴ２の１．５倍以上にする必要がある。

ところで、電子部品の電磁シールド性能を高めるための一般的な方法としては、電子部品の構成要素、特にインダクタを挟むように、面の面積が大きい一対の金属層を設ける方法がある。しかし、ＬＣ複合部品にこの方法を適用し、且つＬＣ複合部品を薄型化しようとすると、インダクタと金属層との間の距離が小さくなり、渦電流損によるインダクタの損失が大きくなり、高周波帯におけるＬＣ複合部品の特性が劣化する。これに対し、本実施の形態では、上述のように基板２１および磁性層２２によって電磁シールド効果を得ることが可能になることから、インダクタ１１，１２，１７を挟むように、面の面積が大きい一対の金属層を設ける必要がない。そのため、本実施の形態によれば、インダクタ１１，１２，１７の損失によるＬＣ複合部品１の特性の劣化を少なくでき、且つＬＣ複合部品１の薄型化が可能になる。

また、基板２１の第１の面２１ａに垂直な方向から見たときに、キャパシタ１３〜１６を構成するキャパシタ用導体部と、インダクタ１１，１２，１７を構成するインダクタ用導体部が、互いに重なり合う位置に配置されていると、ＬＣ複合部品１の薄型化に伴って、キャパシタ用導体部とインダクタ用導体部との間の距離が小さくなり、キャパシタ用導体部に起因する渦電流損によるインダクタ１１，１２，１７の損失が大きくなり、高周波帯におけるＬＣ複合部品１の特性が劣化する。これに対し、本実施の形態では、キャパシタ１３〜１６は、基板２１の第１の面２１ａと磁性層２２との間の位置であって、基板２１の第１の面２１ａに垂直な方向から見たときにインダクタ１１，１２，１７と重ならない位置に配置されている。これによっても、本実施の形態によれば、インダクタ１１，１２，１７の損失によるＬＣ複合部品１の特性の劣化を少なくでき、且つＬＣ複合部品１の薄型化が可能になる。

また、本実施の形態に係るＬＣ複合部品１は、更に、２つのコア部２３，２４を備え、インダクタ１１は、コア部２３の外周に沿って延びる線状の導体部であるインダクタ用導体部３１１，３３１，３４１，３５１を含み、インダクタ１２は、コア部２４の外周に沿って延びる線状の導体部であるインダクタ用導体部３１２，３３２，３４２，３５２を含んでいる。これによっても、本実施の形態によれば、インダクタ１１，１２の小型化が可能になり、その結果、ＬＣ複合部品１の小型化が可能になる。また、導体部３１１，３１２，３３１，３３２，３４１，３４２，３５１，３５２の長さを短くして、インダクタ１１，１２を小型化した場合には、インダクタ１１，１２の抵抗値を小さくすることが可能になり、その結果、インダクタ１１，１２の導体損を小さくすることが可能になる。

以上のことから、本実施の形態によれば、小型化、薄型化、低コスト化が可能で、電磁シールド性能が高く、インダクタの損失による特性の劣化の少ないＬＣ複合部品１を実現することができる。

以下、第２のシミュレーションの結果を参照して、磁性層２２による電磁シールド効果について説明する。第２のシミュレーションでは、以下で説明する第１および第２の実施例のモデルと、比較例のモデルを用いた。第１および第２の実施例のモデルは、本実施の形態に係るＬＣ複合部品１を用いている。第１の実施例のモデルは、ＬＣ複合部品１単独のモデルである。第２の実施例のモデルは、それぞれＬＣ複合部品１の部品本体２０の上面（基板２１の第２の面２１ｂ）と部品本体２０の底面（磁性層２２の第１の面２２ａ）に対向するように、ＬＣ複合部品１の近傍に２つの金属製のシールド板を配置したモデルである。第１および第２の実施例のモデルにおいて、基板２１の複素比透磁率の実部は１、基板２１の複素比透磁率の虚部は０、磁性層２２の複素比透磁率の実部は４．０、磁性層２２の複素比透磁率の虚部は０．０４である。

比較例のモデルは、比較例のＬＣ複合部品を用いている。比較例のＬＣ複合部品では、磁性層２２の代わりに、比較例の誘電体層が設けられている。比較例のＬＣ複合部品のその他の構成は、本実施の形態に係るＬＣ複合部品１と同じである。比較例の誘電体層は、基板２１の第１の面２１ａと同じ方向に向いた第１の面と、基板２１の第２の面２１ｂと同じ方向に向いた第２の面とを有している。比較例のモデルにおいて、基板２１の複素比透磁率の実部は１、基板２１の複素比透磁率の虚部は０、誘電体層の複素比透磁率の実部は１、誘電体層の複素比透磁率の虚部は０である。比較例のモデルは、第２の実施例のモデルと同様に、比較例のＬＣ複合部品の部品本体２０の上面（基板２１の第２の面２１ｂ）と部品本体２０の底面（比較例の誘電体層の第１の面）のそれぞれに対向するように、比較例のＬＣ複合部品の近傍に２つの金属製のシールド板を配置したモデルである。

第２のシミュレーションでは、第１および第２の実施例のモデルと比較例のモデルのそれぞれについて、挿入損失の周波数特性を求めた。なお、比較例のＬＣ複合部品は、その単独のモデルにおける挿入損失の周波数特性が、第１の実施例のモデルと同じになるように設計した。

図８は、第１の実施例のモデルにおける挿入損失の周波数特性を示す特性図である。図９は、第２の実施例のモデルにおける挿入損失の周波数特性を示す特性図である。図１０は、比較例のモデルにおける挿入損失の周波数特性を示す特性図である。図８ないし図１０において、横軸は周波数を示し、縦軸は挿入損失を示している。第１および第２の実施例のモデルと比較例のモデルのそれぞれの、通過帯域内の特定の周波数（０．７８７ＧＨｚと０．９６ＧＨｚ）における挿入損失は、以下の通りである。第１の実施例のモデルでは、０．７８７ＧＨｚにおける挿入損失は０．４３ｄＢであり、０．９６ＧＨｚにおける挿入損失は０．６６ｄＢであった。第２の実施例のモデルでは、０．７８７ＧＨｚにおける挿入損失は０．４４ｄＢであり、０．９６ＧＨｚにおける挿入損失は０．６８ｄＢであった。比較例のモデルでは、０．７８７ＧＨｚにおける挿入損失は０．８２ｄＢであり、０．９６ＧＨｚにおける挿入損失は１．０６ｄＢであった。

比較例のモデルでは、第１の実施例のモデルに比べて、通過帯域における挿入損失が大きくなっている。これは、比較例のモデルでは、磁性層２２による電磁シールド効果がないために、シールド板に起因した渦電流損によるインダクタの損失が大きくなったためと考えられる。これに対し、第２の実施例のモデルの通過帯域における挿入損失は、第１の実施例のモデルの通過帯域における挿入損失とほぼ同じである。第２のシミュレーションの結果から、本実施の形態では、磁性層２２によって電磁シールド効果が得られることが分かる。

［第２の実施の形態］
次に、本発明の第２の実施の形態に係るＬＣ複合部品１について説明する。始めに、図１１を参照して、本実施の形態に係るＬＣ複合部品１の概略の構成について説明する。図１１は、本実施の形態に係るＬＣ複合部品１の断面図である。本実施の形態に係るＬＣ複合部品１の回路構成は、第１の実施の形態と同じであり、図３に示した通りである。

本実施の形態では、ＬＣ複合部品１の１つ以上のキャパシタ（キャパシタ１３〜１６）の配置が、第１の実施の形態と異なっている。図１１に示したように、本実施の形態では、キャパシタ１６は、インダクタ１１，１２，１７との間に基板２１を挟む位置、すなわち基板２１の第２の面２１ｂ側の位置に配置されている。図示しないが、キャパシタ１６以外の３つのキャパシタ１３〜１５も、インダクタ１１，１２，１７との間に基板２１を挟む位置、すなわち基板２１の第２の面２１ｂ側の位置に配置されている。

次に、図１２および図１３を参照して、本実施の形態に係るＬＣ複合部品１の具体的な構成について説明する。本実施の形態では、基板２１の第１の面２１ａ側と第２の面２１ｂ側に、それぞれ、積層された複数の誘電体層が設けられている。具体的には、ＬＣ複合部品１は、基板２１の第１の面２１ａと磁性層２２の第２の面２２ｂとの間に配置された誘電体層３１，３３，３４，３５，３６と、基板２１の第２の面２１ｂ側に配置された誘電体層５１，５２，５３とを備えている。誘電体層３１，３３〜３６は、基板２１の第１の面２１ａ側からこの順に配置されている。誘電体層５１〜５３は、基板２１の第２の面２１ｂ側から、５３，５２，５１の順に配置されている。誘電体層３１，３３〜３６，５１〜５３は、それぞれ、基板２１の第１の面２１ａと同じ方向に向いた第１の面と、基板２１の第２の面２１ｂと同じ方向に向いた第２の面とを有している。

ＬＣ複合部品１は、更に、誘電体層５１の第２の面の上に配置された誘電体材料よりなる保護用誘電体層を備えている。保護用誘電体層は、基板２１の第１の面２１ａと同じ方向に向いた第１の面と、基板２１の第２の面２１ｂと同じ方向に向いた第２の面とを有している。本実施の形態では、ＬＣ複合部品１の部品本体２０の上面は、保護用誘電体層の第２の面によって構成されている。

本実施の形態では、コア部２３，２４は、誘電体層３１，３３〜３６の積層体に埋め込まれている。なお、図１３では、コア部２３，２４を省略している。

図１２における（ａ）は、誘電体層５１の第２の面を示している。誘電体層５１の第２の面には、キャパシタ用導体部５１３，５１５，５１６と、端子用導体部５１Ｔ１，５１Ｔ２，５１Ｔ３，５１Ｔ４が形成されている。導体部５１３，５１５，５１６，５１Ｔ１〜５１Ｔ４の図１２（ａ）における配置は、第１の実施の形態で説明した導体部３１３，３１５，３１６，３１Ｔ１〜３１Ｔ４の図４（ａ）における配置と同じである。

ＬＣ複合部品１は、誘電体層５１，５２を貫通する導体部５１Ｖ１，５１Ｖ２，５１Ｖ３，５１Ｖ４，５１Ｖ５を含んでいる。図１２（ａ）では、導体部５１Ｖ１〜５１Ｖ５を破線で示している。導体部５１Ｔ１〜５１Ｔ４，５１３には、それぞれ、導体部５１Ｖ１〜５１Ｖ５の一端が接続されている。

図１２における（ｂ）は、誘電体層５２の第２の面を示している。誘電体層５２の第２の面には、キャパシタ用導体部５２３，５２４，５２５Ａ，５２５Ｂ，５２６が形成されている。導体部５２３，５２４，５２５Ａ，５２５Ｂ，５２６の図１２（ｂ）における配置は、第１の実施の形態で説明した導体部３２３，３２４，３２５Ａ，３２５Ｂ，３２６の図４（ｂ）における配置と同じである。

導体部５２３，５２４は、誘電体層５１を介して、図１２（ａ）に示した導体部５１３に対向している。本実施の形態におけるキャパシタ１３は、導体部５１３，５２３と、これらの間に位置する誘電体層５１の一部とによって構成されている。本実施の形態におけるキャパシタ１４は、導体部５１３，５２４と、これらの間に位置する誘電体層５１の一部とによって構成されている。また、導体部５２５Ａ，５２５Ｂは、誘電体層５１を介して、図１２（ａ）に示した導体部５１５に対向している。本実施の形態におけるキャパシタ１５は、導体部５１５，５２５Ａ，５２５Ｂと、これらの間に位置する誘電体層５１の一部とによって構成されている。また、導体部５２６は、誘電体層５１を介して、図１２（ａ）に示した導体部５１６に対向している。本実施の形態におけるキャパシタ１６は、導体部５１６，５２６と、これらの間に位置する誘電体層５１の一部とによって構成されている。

図１２（ｂ）では、導体部５１Ｖ１〜５１Ｖ５にハッチングを付している。ＬＣ複合部品１は、誘電体層５２を貫通する導体部５２Ｖ７，５２Ｖ８，５２Ｖ９，５２Ｖ１０，５２Ｖ１１を含んでいる。図１２（ｂ）では、導体部５２Ｖ７〜５２Ｖ１１を破線で示している。導体部５２３，５２４，５２５Ａ，５２５Ｂ，５２６には、それぞれ、導体部５２Ｖ７〜５２Ｖ１１の一端が接続されている。

図１２における（ｃ）は、誘電体層５３の第２の面を示している。誘電体層５３の第２の面には、接続用導体部５３３，５３４，５３５Ａ，５３５Ｂ，５３６，５３８と、端子用導体部５３Ｔ１，５３Ｔ２，５３Ｔ３，５３Ｔ４が形成されている。導体部５３３，５３４，５３５Ａ，５３５Ｂ，５３６，５３Ｔ１〜５３Ｔ４の図１２（ｃ）における配置は、第１の実施の形態で説明した導体部３３３，３３４，３３５Ａ，３３５Ｂ，３３６，３３Ｔ１〜３３Ｔ４の図４（ｃ）における配置と同じである。導体部５３８は、導体部５３３と導体部５３４との間に配置されている。

導体部５３８，５３Ｔ１〜５３Ｔ４は、それぞれ、基板２１の第１の面２１ａに垂直な方向（誘電体層５３の第１の面に垂直な方向と同じ）から見たときに、図１２（ａ）に示した導体部５１３，５１Ｔ１〜５１Ｔ４と重なり合う位置に配置されている。導体部５３３，５３４，５３５Ａ，５３５Ｂ，５３６は、それぞれ、基板２１の第１の面２１ａに垂直な方向から見たときに、図１２（ｂ）に示した導体部５２３，５２４，５２５Ａ，５２５Ｂ，５２６と重なり合う位置に配置されている。

導体部５３Ｔ１〜５３Ｔ４，５３８には、それぞれ、図１２（ａ）、（ｂ）に示した導体部５１Ｖ１〜５１Ｖ５の他端が接続されている。導体部５３３，５３４，５３５Ａ，５３５Ｂ，５３６には、それぞれ、図１２（ｂ）に示した導体部５２Ｖ７〜５２Ｖ１１の他端が接続されている。

ＬＣ複合部品１は、基板２１および誘電体層３１，５３を貫通する接続用導体部６１，６２，６３，６４，６５，６６を含んでいる。図１２（ｃ）では、導体部６１〜６６を破線で示している。導体部５３Ｔ１〜５３Ｔ４，５３８，５３６には、それぞれ、導体部６１〜６６の一端が接続されている。

図１３における（ａ）は、基板２１と、基板２１を貫通する導体部６１〜６６とを示している。図１３（ａ）では、導体部６１〜６６にハッチングを付している。

図１３における（ｂ）は、誘電体層３１の第１の面を示している。本実施の形態では、第１の実施の形態と同様に、インダクタ用導体部３１１，３１２および端子用導体部３１Ｔ１〜３１Ｔ４が形成されている。上記複数の導体部の形状および配置は、第１の実施の形態と同じである。本実施の形態では特に、導体部３１Ｔ１〜３１Ｔ４は、それぞれ、基板２１の第１の面２１ａに垂直な方向（誘電体層３１の第１の面に垂直な方向と同じ）から見たときに、図１２（ｃ）に示した導体部５３Ｔ１〜５３Ｔ４と重なり合う位置に配置されている。なお、本実施の形態では、接続用導体部３１３，３１５，３１６は設けられていない。

本実施の形態では、誘電体層３１の第１の面には、更に、接続用導体部３１８，３１９が形成されている。導体部３１８は、図１３（ｂ）における導体部３１１，３１２の下側の位置に配置されている。また、導体部３１８は、導体部３１１，３１２の各一端に接続されている。導体部３１９は、図１３（ｂ）における導体部３１１，３１２の上側の位置に配置されている。導体部３１８，３１９は、それぞれ、基板２１の第１の面２１ａに垂直な方向から見たときに、図１２（ｃ）に示した導体部５３８，５３６と重なり合う位置に配置されている。

図１３（ｂ）では、導体部６１〜６６を二点鎖線で示している。導体部３１Ｔ１〜３１Ｔ４，３１８，３１９には、それぞれ、導体部６１〜６６の他端が接続されている。

図１３における（ｃ）は、誘電体層３３の第１の面を示している。本実施の形態では、第１の実施の形態と同様に、インダクタ用導体部３３１，３３２，３３７、端子用導体部３３Ｔ１〜３３Ｔ４および導体部３３Ｖ１〜３３Ｖ６が形成されている。上記複数の導体部の形状および配置は、第１の実施の形態と同じである。本実施の形態では特に、導体部３３７は、基板２１の第１の面２１ａに垂直な方向（誘電体層３３の第１の面に垂直な方向と同じ）から見たときに、図１３（ｂ）に示した導体部３１９と重なり合う位置に配置されている。また、導体部３３Ｖ１〜３３Ｖ６は、誘電体層３３のみを貫通する。なお、本実施の形態では、接続用導体部３３３，３３４，３３５Ａ，３３５Ｂ，３３６および導体部３３Ｖ７〜３３Ｖ１１は設けられていない。

ＬＣ複合部品１は、誘電体層３３を貫通する導体部３３Ｖ１２を含んでいる。図１３（ｃ）では、導体部３３Ｖ１２を二点鎖線で示している。図１３（ｂ）に示した導体部３１９には、導体部３３Ｖ１２の一端が接続されている。導体部３３７には、導体部３３Ｖ１２の他端が接続されている。

誘電体層３４から磁性層２２までの部分の構成は、第１の実施の形態における図５（ａ）〜（ｃ）に示した例と同じである。

次に、本実施の形態に係るＬＣ複合部品１の製造方法の一例について簡単に説明する。本実施の形態では、まず、第１の実施の形態に係るＬＣ複合部品１の製造方法の一例と同様の方法によって、基板２１の第１の面２１ａの上に誘電体層３１から誘電体層３６までの部分（コア部２３，２４および端子用導体部４１〜４４を除く）を形成する。次に、基板２１の第２の面２１ｂの上に、誘電体層５３を形成する。次に、基板２１および誘電体層３１，５３に、接続用導体部６１〜６６用の６つの孔を形成する。次に、この６つの孔内に、導体部６１〜６６を形成する。また、誘電体層５３および導体部６１〜６６の上に、図１２（ｃ）に示した他の複数の導体部を形成する。次に、誘電体層５２から保護用誘電体層までの部分を形成する。本実施の形態に係るＬＣ複合部品１の製造方法におけるその他の工程は、第１の実施の形態と同様である。

なお、ＬＣ複合部品１のうち、保護用誘電体層から誘電体層３６までの部分（コア部２３，２４および端子用導体部４１〜４４を除く）は、低温同時焼成法によって形成してもよい。

本実施の形態では、キャパシタ１３〜１６は、インダクタ１１，１２，１７との間に基板２１を挟む位置に配置されている。これにより、本実施の形態によれば、キャパシタ用導体部とインダクタ用導体部との間の距離を大きくして、インダクタ１１，１２，１７の損失によるＬＣ複合部品１の特性の劣化を少なくすることが可能になる。

本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。

［第３の実施の形態］
次に、本発明の第３の実施の形態に係るＬＣ複合部品１について説明する。始めに、図１４を参照して、本実施の形態に係るＬＣ複合部品１の概略の構成について説明する。図１４は、本実施の形態に係るＬＣ複合部品１の外観を示す斜視図である。本実施の形態に係るＬＣ複合部品１の回路構成は、第１の実施の形態と同じであり、図３に示した通りである。

本実施の形態では、第２の実施の形態で説明した端子用導体部４１〜４４および接続用導体部６１〜６４が設けられていない。代わりに、本実施の形態に係るＬＣ複合部品１は、それぞれ部品本体２０の４つの側面のうちのいずれかに配置された４つの外部導体層２５，２６，２７，２８と、部品本体２０の底面に配置された４つの端子用導体部Ｔ１，Ｔ２，Ｔ３，Ｔ４および４つの接続用導体部Ｃ１，Ｃ２，Ｃ３，Ｃ４とを備えている。本実施の形態では、外部導体層２５，２６は、同じ側面（図１４における左下方向を向いた側面）に配置されている。以下、外部導体層２５，２６が配置された側面を第１の側面と呼び、符号２０Ａで表す。また、図１４における右下方向を向いた側面を第２の側面と呼び、符号２０Ｂで表す。また、図１４における右上方向を向いた側面を第３の側面と呼び、符号２０Ｃで表す。また、図１４における左上方向を向いた側面を第４の側面と呼び、符号２０Ｄで表す。外部導体層２７，２８は、第３の側面２０Ｃに配置されている。

外部導体層２５は、第１の側面２０Ａと第４の側面２０Ｄとの間の稜線の近傍に配置されている。外部導体層２６は、第１の側面２０Ａと第２の側面２０Ｂとの間の稜線の近傍に配置されている。外部導体層２５，２６の各一端は、部品本体２０の底面と第１の側面２０Ａとの間の稜線の位置に配置されている。外部導体層２５，２６の各他端は、部品本体２０の上面と第１の側面２０Ａとの間の稜線の位置に配置されている。

外部導体層２７は、第３の側面２０Ｃと第４の側面２０Ｄとの間の稜線の近傍に配置されている。外部導体層２８は、第２の側面２０Ｂと第３の側面２０Ｃとの間の稜線の近傍に配置されている。外部導体層２７，２８の各一端は、部品本体２０の底面と第３の側面２０Ｃとの間の稜線の位置に配置されている。外部導体層２７，２８の各他端は、部品本体２０の上面と第３の側面２０Ｃとの間の稜線の位置に配置されている。

端子用導体部Ｔ１〜Ｔ４は、それぞれ接続用導体部Ｃ１〜Ｃ４を介して外部導体層２５〜２８の一端に接続されている。端子用導体部Ｔ１は、本実施の形態における入力端子２を構成する。端子用導体部Ｔ２は、本実施の形態における出力端子３を構成する。端子用導体部Ｔ３，Ｔ４は、グランドに接続されるグランド端子を構成する。

次に、図１５ないし図１７を参照して、本実施の形態に係るＬＣ複合部品１の具体的な構成について説明する。本実施の形態に係るＬＣ複合部品１は、第２の実施の形態と同様に配置された誘電体層３１，３３，３４，３５，３６，５１，５２，５３および保護用誘電体層を備えている。また、第２の実施の形態と同様に、コア部２３，２４は、誘電体層３１，３３〜３６の積層体に埋め込まれている。なお、図１６および図１７では、コア部２３，２４を省略している。

図１５において、（ａ）は、誘電体層５１の第２の面を示し、（ｂ）は、誘電体層５２の第２の面を示し、（ｃ）は、誘電体層５３の第２の面を示している。本実施の形態では、第２の実施の形態と同様に、キャパシタ用導体部５１３，５１５，５１６，５２３，５２４，５２５Ａ，５２５Ｂ，５２６、接続用導体部５３３，５３４，５３５Ａ，５３５Ｂ，５３６，５３８、端子用導体部５３Ｔ１，５３Ｔ２、導体部５１Ｖ５，５２Ｖ７〜５２Ｖ１１および接続用導体部６５，６６が形成されている。上記複数の導体部の形状および配置は、第２の実施の形態と同じである。なお、本実施の形態では、端子用導体部５１Ｔ１〜５１Ｔ４，５３Ｔ３，５３Ｔ４、導体部５１Ｖ１〜５１Ｖ４および接続用導体部６１〜６４は設けられていない。

図１５（ｃ）に示したように、本実施の形態では、誘電体層５３の第２の面には、更に、２つの接続用導体部５３Ｃ１，５３Ｃ２が形成されている。導体部５３Ｃ１，５３Ｃ２の一端は、それぞれ導体部５３Ｔ１，５３Ｔ２に接続されている。導体部５３Ｃ１，５３Ｃ２の他端は、それぞれ、図１４に示した外部導体層２５，２６に接続されている。

図１６において、（ａ）は、基板２１と、基板２１を貫通する導体部６５，６６とを示し、（ｂ）は、誘電体層３１の第１の面を示し、（ｃ）は、誘電体層３３の第１の面を示している。本実施の形態では、第２の実施の形態と同様に、インダクタ用導体部３１１，３１２，３３１，３３２，３３７、接続用導体部３１８，３１９、導体部３３Ｖ５，３３Ｖ６，３３Ｖ１２および接続用導体部６５，６６が形成されている。上記複数の導体部の形状および配置は、第２の実施の形態と同じである。なお、本実施の形態では、端子用導体部３１Ｔ１〜３１Ｔ４，３３Ｔ１〜３３Ｔ４および導体部３３Ｖ１〜３３Ｖ４は設けられていない。

図１７において、（ａ）は、誘電体層３４の第１の面を示し、（ｂ）は、誘電体層３５の第１の面を示している。本実施の形態では、第２の実施の形態（第１の実施の形態）と同様に、インダクタ用導体部３４１，３４２，３４７，３５１，３５２，３５７Ａ，３５７Ｂ、端子用導体部３５Ｔ１〜３５Ｔ４および導体部３４Ｖ５〜３４Ｖ７，３５Ｖ５〜３５Ｖ８が形成されている。上記複数の導体部の形状および配置は、第２の実施の形態（第１の実施の形態）と同じである。なお、本実施の形態では、端子用導体部３４Ｔ１〜３４Ｔ４は設けられていない。

図１７（ｂ）に示したように、本実施の形態では、誘電体層３５の第１の面には、更に、４つの接続用導体部３５Ｃ１，３５Ｃ２，３５Ｃ３，３５Ｃ４が形成されている。導体部３５Ｃ１〜３５Ｃ４の一端は、それぞれ導体部３５Ｔ１〜３５Ｔ４に接続されている。導体部３５Ｃ１〜３５Ｃ４の他端は、それぞれ、図１４に示した外部導体層２５〜２８に接続されている。

図１７における（ｃ）は、磁性層２２の第１の面２２ａを示している。本実施の形態では、端子用導体部４１〜４４は設けられていない。代わりに、磁性層２２の第１の面２２ａには、端子用導体部Ｔ１〜Ｔ４および接続用導体部Ｃ１〜Ｃ４が形成されている。なお、図１７（ｃ）は、上記の複数の導体部を、磁性層２２の第２の面２２ｂ側から見た状態で表している。上記の複数の導体部の、図１７（ｃ）における配置は以下の通りである。導体部Ｔ１は、左下の角部の近傍に配置されている。導体部Ｔ２は、右下の角部の近傍に配置されている。導体部Ｔ３は、左上の角部の近傍に配置されている。導体部Ｔ４は、右上の角部の近傍に配置されている。

導体部Ｃ１〜Ｃ４の一端は、それぞれ導体部Ｔ１〜Ｔ４に接続されている。導体部Ｃ１〜Ｃ４の他端は、それぞれ、図１４に示した外部導体層２５〜２８に接続されている。導体部Ｔ１〜Ｔ４は、それぞれ、基板２１の第１の面２１ａに垂直な方向（磁性層２２の第１の面２２ａに垂直な方向と同じ）から見たときに、図１７（ｂ）に示した導体部３５Ｔ１〜３５Ｔ４と重なり合う位置に配置されている。

次に、本実施の形態に係るＬＣ複合部品１の製造方法の一例について簡単に説明する。本実施の形態では、まず、第２の実施の形態と同様の方法によって、部品本体２０を作製する。次に、部品本体２０の第１の側面２０Ａに外部導体層２５，２６を形成し、部品本体２０の第３の側面２０Ｃに外部導体層２７，２８を形成し、部品本体２０の底面に端子用導体部Ｔ１〜Ｔ４および接続用導体部Ｃ１〜Ｃ４を形成する。

本実施の形態におけるその他の構成、作用および効果は、第２の実施の形態と同様である。

［第４の実施の形態］
次に、本発明の第４の実施の形態に係るＬＣ複合部品１について説明する。始めに、図１８を参照して、本実施の形態に係るＬＣ複合部品１の概略の構成について説明する。図１８は、本実施の形態に係るＬＣ複合部品１の構成を示す断面図である。本実施の形態に係るＬＣ複合部品１の回路構成は、第１の実施の形態と同じであり、図３に示した通りである。

図１８に示したように、本実施の形態に係るＬＣ複合部品１では、基板２１、磁性層２２、インダクタ１１，１２，１７が形成された複数の誘電体層の積層体、ならびにキャパシタ１３〜１６が形成された複数の誘電体層の積層体の上下の位置関係が、第２の実施の形態とは逆になっている。本実施の形態では、基板２１の第１の面２１ａと磁性層２２の第１の面２２ａは上に向き、基板２１の第２の面２１ｂと磁性層２２の第２の面２２ｂは下に向いている。第２の実施の形態と同様に、本実施の形態では、キャパシタ１３〜１６は、インダクタ１１，１２，１７との間に基板２１を挟む位置、すなわち基板２１の第２の面２１ｂ側の位置に配置されている。

次に、図１９ないし図２１を参照して、本実施の形態に係るＬＣ複合部品１の具体的な構成について説明する。本実施の形態では、基板２１の第１の面２１ａ側と第２の面２１ｂ側に、それぞれ、積層された複数の誘電体層が設けられている。具体的には、ＬＣ複合部品１は、基板２１の第１の面２１ａと磁性層２２の第２の面２２ｂとの間に配置された誘電体層７１，７２，７３，７４と、基板２１の第２の面２１ｂ側に配置された誘電体層８１，８２，８３，８４とを備えている。誘電体層７１〜７４は、基板２１の第１の面２１ａ側から、７４，７３，７２，７１の順に配置されている。誘電体層８１〜８４は、基板２１の第２の面２１ｂ側からこの順に配置されている。誘電体層７１〜７４，８１〜８４は、それぞれ、基板２１の第１の面２１ａと同じ方向に向いた第１の面と、基板２１の第２の面２１ｂと同じ方向に向いた第２の面とを有している。ＬＣ複合部品１は、更に、誘電体層７１の第１の面と磁性層２２の第２の面２２ｂとの間に配置された誘電体材料よりなる保護用誘電体層を備えている。

本実施の形態では、ＬＣ複合部品１の部品本体２０の上面は、磁性層２２の第１の面２２ａによって構成されている。ＬＣ複合部品１の部品本体２０の底面は、誘電体層８４の第２の面によって構成されている。ＬＣ複合部品１は、例えば、部品本体２０の底面、すなわち誘電体層８４の第２の面が図示しない実装基板の上面に向いた姿勢で実装基板に実装される。

本実施の形態では、コア部２３，２４は、誘電体層７１〜７４および保護用誘電体層の積層体に埋め込まれている。なお、図１９および図２０では、コア部２３，２４を省略している。

図１９における（ａ）は、誘電体層７１の第１の面を示している。誘電体層７１の第１の面には、インダクタ用導体部７１１，７１２，７１７Ａ，７１７Ｂと、端子用導体部７１Ｔ１，７１Ｔ２，７１Ｔ３，７１Ｔ４が形成されている。導体部７１１，７１２，７１７Ａ，７１７Ｂ，７１Ｔ１〜７１Ｔ４の図１９（ａ）における配置は、第１の実施の形態で説明した導体部３５１，３５２，３５７Ａ，３５７Ｂ，３５Ｔ１〜３５Ｔ４の図５（ｂ）における配置と同じである。また、導体部７１１，７１２の形状は、第１の実施の形態で説明した導体部３５１，３５２の形状と同じである。

ＬＣ複合部品１は、誘電体層７１を貫通する導体部７１Ｖ１，７１Ｖ２，７１Ｖ３，７１Ｖ４，７１Ｖ５，７１Ｖ６，７１Ｖ７，７１Ｖ８を含んでいる。図１９（ａ）では、導体部７１Ｖ１〜７１Ｖ８を破線で示している。導体部７１Ｔ１〜７１Ｔ４，７１１，７１２，７１７Ａ，７１７Ｂには、それぞれ、導体部７１Ｖ１〜７１Ｖ８の一端が接続されている。

図１９における（ｂ）は、誘電体層７２の第１の面を示している。誘電体層７２の第１の面には、インダクタ用導体部７２１，７２２，７２７と、端子用導体部７２Ｔ１，７２Ｔ２，７２Ｔ３，７２Ｔ４が形成されている。導体部７２１，７２２，７２７，７２Ｔ１〜７２Ｔ４の図１９（ｂ）における配置は、第１の実施の形態で説明した導体部３４１，３４２，３４７，３４Ｔ１〜３４Ｔ４の図５（ａ）における配置と同じである。また、導体部７２１，７２２の形状は、第１の実施の形態で説明した導体部３４１，３４２の形状と同じである。

導体部７２１，７２２，７２Ｔ１〜７２Ｔ４は、それぞれ、基板２１の第１の面２１ａに垂直な方向（誘電体層７２の第１の面に垂直な方向と同じ）から見たときに、図１９（ａ）に示した導体部７１１，７１２，７１Ｔ１〜７１Ｔ４と重なり合う位置に配置されている。導体部７２７は、基板２１の第１の面２１ａに垂直な方向から見たときに、図１９（ａ）に示した導体部７１７Ａ，７１７Ｂと重なり合う位置に配置されている。導体部７２Ｔ１〜７２Ｔ４，７２１，７２２，７２７には、それぞれ、図１９（ａ）に示した導体部７１Ｖ１〜７１Ｖ８の他端が接続されている。

ＬＣ複合部品１は、誘電体層７２を貫通する導体部７２Ｖ１，７２Ｖ２，７２Ｖ３，７２Ｖ４，７２Ｖ５，７２Ｖ６，７２Ｖ７を含んでいる。図１９（ｂ）では、導体部７２Ｖ１〜７２Ｖ７を破線で示している。導体部７２Ｔ１〜７２Ｔ４，７２１，７２２，７２７には、それぞれ、導体部７２Ｖ１〜７２Ｖ７の一端が接続されている。

図１９における（ｃ）は、誘電体層７３の第１の面を示している。誘電体層７３の第１の面には、インダクタ用導体部７３１，７３２，７３７と、端子用導体部７３Ｔ１，７３Ｔ２，７３Ｔ３，７３Ｔ４が形成されている。導体部７３１，７３２，７３７，７３Ｔ１〜７３Ｔ４の図１９（ｃ）における配置は、第２の実施の形態で説明した導体部３３１，３３２，３３７，３３Ｔ１〜３３Ｔ４の図１３（ｃ）における配置と同じである。また、導体部７３１，７３２の形状は、第２の実施の形態（第１の実施の形態）で説明した導体部３３１，３３２の形状と同じである。

導体部７３１，７３２，７３７，７３Ｔ１〜７３Ｔ４は、それぞれ、基板２１の第１の面２１ａに垂直な方向（誘電体層７３の第１の面に垂直な方向と同じ）から見たときに、図１９（ｂ）に示した導体部７２１，７２２，７２７，７２Ｔ１〜７２Ｔ４と重なり合う位置に配置されている。導体部７３Ｔ１〜７３Ｔ４，７３１，７３２，７３７には、それぞれ、図１９（ｂ）に示した導体部７２Ｖ１〜７２Ｖ７の他端が接続されている。

ＬＣ複合部品１は、誘電体層７３を貫通する導体部７３Ｖ１，７３Ｖ２，７３Ｖ３，７３Ｖ４，７３Ｖ５，７３Ｖ６，７３Ｖ１２を含んでいる。図１９（ｃ）では、導体部７３Ｖ１〜７３Ｖ６，７３Ｖ１２を破線で示している。導体部７３Ｔ１〜７３Ｔ４，７３１，７３２，７３７には、それぞれ、導体部７３Ｖ１〜７３Ｖ６，７３Ｖ１２の一端が接続されている。

図２０における（ａ）は、誘電体層７４の第１の面を示している。誘電体層７４の第１の面には、インダクタ用導体部７４１，７４２と、接続用導体部７４８，７４９と、端子用導体部７４Ｔ１，７４Ｔ２，７４Ｔ３，７４Ｔ４が形成されている。導体部７４１，７４２，７４８，７４９，７４Ｔ１〜７４Ｔ４の図２０（ａ）における配置は、第２の実施の形態で説明した導体部３１１，３１２，３１８，３１９，３１Ｔ１〜３１Ｔ４の図１３（ｂ）における配置と同じである。また、導体部７４１，７４２の形状は、第２の実施の形態（第１の実施の形態）で説明した導体部３１１，３１２の形状と同じである。

導体部７４１，７４２，７４９，７４Ｔ１〜７４Ｔ４は、それぞれ、基板２１の第１の面２１ａに垂直な方向（誘電体層７４の第１の面に垂直な方向と同じ）から見たときに、図１９（ｃ）に示した導体部７３１，７３２，７３７，７３Ｔ１〜７３Ｔ４と重なり合う位置に配置されている。導体部７４Ｔ１〜７４Ｔ４，７４１，７４２，７４９には、それぞれ、図１９（ｃ）に示した導体部７３Ｖ１〜７３Ｖ６，７３Ｖ１２の他端が接続されている。

本実施の形態における接続用導体部６１〜６６は、基板２１および誘電体層７４，８１を貫通している。図２０（ａ）では、導体部６１〜６６を破線で示している。導体部７４Ｔ１〜７４Ｔ４，７４８，７４９には、それぞれ、導体部６１〜６６の一端が接続されている。

図２０における（ｂ）は、基板２１と、基板２１を貫通する導体部６１〜６６とを示している。図２０（ｂ）では、導体部６１〜６６にハッチングを付している。

図２０における（ｃ）は、誘電体層８１の第２の面を示している。誘電体層８１の第２の面には、接続用導体部８１３，８１４，８１５Ａ，８１５Ｂ，８１６，８１８と、端子用導体部８１Ｔ１，８１Ｔ２，８１Ｔ３，８１Ｔ４が形成されている。なお、図２０（ｃ）は、上記の複数の導体部を、誘電体層８１の第１の面側から見た状態で表している。導体部８１３，８１４，８１５Ａ，８１５Ｂ，８１６，８１８，８１Ｔ１〜８１Ｔ４の図２０（ｃ）における配置は、第２の実施の形態で説明した導体部５３３，５３４，５３５Ａ，５３５Ｂ，５３６，５３８，５３Ｔ１〜５３Ｔ４の図１２（ｃ）における配置と同じである。

導体部８１８，８１６，８１Ｔ１〜８１Ｔ４は、それぞれ、基板２１の第１の面２１ａに垂直な方向（誘電体層８１の第１の面に垂直な方向と同じ）から見たときに、図２０（ａ）に示した導体部７４８，７４９，７４Ｔ１〜７４Ｔ４と重なり合う位置に配置されている。また、図２０（ｃ）では、導体部６１〜６６を二点鎖線で示している。導体部８１Ｔ１〜８１Ｔ４，８１８，８１６には、それぞれ、導体部６１〜６６の他端が接続されている。

図２１における（ａ）は、誘電体層８２の第２の面を示している。誘電体層８２の第２の面には、キャパシタ用導体部８２３，８２４，８２５Ａ，８２５Ｂ，８２６が形成されている。なお、図２１（ａ）は、上記の複数の導体部を、誘電体層８２の第１の面側から見た状態で表している。導体部８２３，８２４，８２５Ａ，８２５Ｂ，８２６の図２１（ａ）における配置は、第２の実施の形態で説明した導体部５２３，５２４，５２５Ａ，５２５Ｂ，５２６の図１２（ｂ）における配置と同じである。

導体部８２３，８２４，８２５Ａ，８２５Ｂ，８２６は、それぞれ、基板２１の第１の面２１ａに垂直な方向（誘電体層８１の第２の面に垂直な方向と同じ）から見たときに、図２０（ｃ）に示した導体部８１３，８１４，８１５Ａ，８１５Ｂ，８１６と重なり合う位置に配置されている。

ＬＣ複合部品１は、誘電体層８２，８３を貫通する導体部８３Ｖ１，８３Ｖ２，８３Ｖ３，８３Ｖ４，８３Ｖ５と、誘電体層８２を貫通する導体部８２Ｖ７，８２Ｖ８，８２Ｖ９，８２Ｖ１０，８２Ｖ１１とを含んでいる。図２１（ａ）では、導体部８３Ｖ１〜８３Ｖ５にハッチングを付している。また、図２１（ａ）では、導体部８２Ｖ７〜８２Ｖ１１を二点鎖線で示している。図２０（ｃ）に示した導体部８１Ｔ１〜８１Ｔ４，８１８には、それぞれ、導体部８３Ｖ１〜８３Ｖ５の一端が接続されている。図２０（ｃ）に示した導体部８１３，８１４，８１５Ａ，８１５Ｂ，８１６には、それぞれ、導体部８２Ｖ７〜８２Ｖ１１の一端が接続されている。導体部８２３，８２４，８２５Ａ，８２５Ｂ，８２６には、それぞれ、導体部８２Ｖ７〜８２Ｖ１１の他端が接続されている。

図２１における（ｂ）は、誘電体層８３の第２の面を示している。誘電体層８３の第２の面には、キャパシタ用導体部８３３，８３５，８３６と、端子用導体部８３Ｔ１，８３Ｔ２，８３Ｔ３，８３Ｔ４が形成されている。なお、図２１（ｂ）は、上記の複数の導体部を、誘電体層８３の第１の面側から見た状態で表している。導体部８３３，８３５，８３６，８３Ｔ１〜８３Ｔ４の図２１（ｂ）における配置は、第２の実施の形態で説明した導体部５１３，５１５，５１６，５１Ｔ１〜５１Ｔ４の図１２（ａ）における配置と同じである。

図２１（ａ）に示した導体部８２３，８２４は、誘電体層８３を介して、導体部８３３に対向している。本実施の形態におけるキャパシタ１３は、導体部８２３，８３３と、これらの間に位置する誘電体層８３の一部とによって構成されている。本実施の形態におけるキャパシタ１４は、導体部８２４，８３３と、これらの間に位置する誘電体層８３の一部とによって構成されている。また、図２１（ａ）に示した導体部８２５Ａ，８２５Ｂは、誘電体層８３を介して、導体部８３５に対向している。本実施の形態におけるキャパシタ１５は、導体部８２５Ａ，８２５Ｂ，８３５と、これらの間に位置する誘電体層８３の一部とによって構成されている。また、図２１（ａ）に示した導体部８２６は、誘電体層８３を介して、導体部８３６に対向している。本実施の形態におけるキャパシタ１６は、導体部８２６，８３６と、これらの間に位置する誘電体層８３の一部とによって構成されている。

導体部８３３，８３Ｔ１〜８３Ｔ４は、それぞれ、基板２１の第１の面２１ａに垂直な方向（誘電体層８３の第１の面に垂直な方向と同じ）から見たときに、図２０（ｃ）に示した導体部８１８，８１Ｔ１〜８１Ｔ４と重なり合う位置に配置されている。また、図２１（ｂ）では、導体部８３Ｖ１〜８３Ｖ５を二点鎖線で示している。導体部８３Ｔ１〜８３Ｔ４，８３５には、それぞれ、導体部８３Ｖ１〜８３Ｖ５の他端が接続されている。

図２１における（ｃ）は、誘電体層８４と、誘電体層８４を貫通する要素とを示している。ＬＣ複合部品１は、誘電体層８４を貫通する端子用導体部８４Ｖ１，８４Ｖ２，８４Ｖ３，８４Ｖ４を含んでいる。図２１（ｃ）では、導体部８４Ｖ１〜８４Ｖ４にハッチングを付している。図２１（ｂ）に示した導体部８３Ｔ１〜８３Ｔ４には、それぞれ、導体部８４Ｖ１〜８４Ｖ４の一端が接続されている。本実施の形態における入力端子２は、導体部８４Ｖ１の他端によって構成されている。本実施の形態における出力端子３は、導体部８４Ｖ２の他端によって構成されている。導体部８４Ｖ３，８４Ｖ４の各他端は、グランドに接続されるグランド端子を構成する。

本実施の形態におけるインダクタ１１は、インダクタ用導体部７１１，７２１，７３１，７４１と導体部７１Ｖ５，７２Ｖ５，７３Ｖ５によって構成されている。図１８に示したように、本実施の形態におけるコア部２３は、導体部７１１，７２１，７３１，７４１の内周部の内側に位置している。導体部７１１，７２１，７３１，７４１は、いずれも、コア部２３の外周に沿って延びる線状の導体部である。

本実施の形態におけるインダクタ１２は、インダクタ用導体部７１２，７２２，７３２，７４２と導体部７１Ｖ６，７２Ｖ６，７３Ｖ６によって構成されている。図１８に示したように、本実施の形態におけるコア部２４は、導体部７１２，７２２，７３２，７４２の内周部の内側に位置している。導体部７１２，７２２，７３２，７４２は、いずれも、コア部２４の外周に沿って延びる線状の導体部である。

本実施の形態におけるインダクタ１７は、インダクタ用導体部７１７Ａ，７１７Ｂ，７２７，７３７と導体部７１Ｖ７，７１Ｖ８，７２Ｖ７によって構成されている。

本実施の形態におけるその他の構成、作用および効果は、第１または第２の実施の形態と同様である。

なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明のＬＣ複合部品は、ローパスフィルタに限らず、インダクタとキャパシタを含む電子部品全般に適用することができる。

１…ＬＣ複合部品、２…入力端子、３…出力端子、１１，１２，１７…インダクタ、１３，１４，１５，１６…キャパシタ、２１…基板、２２…磁性層、２３，２４…コア部、３１〜３６…誘電体層。

Claims (6)

1. １つ以上のインダクタと、
   １つ以上のキャパシタと、
   磁性を有する磁性層と、
   積層された複数の誘電体層からなる積層体と、
   前記１つ以上のインダクタ、前記１つ以上のキャパシタ、前記磁性層および前記積層体を支持する基板とを備え、
   前記基板は、第１の面と、前記第１の面とは反対側の第２の面とを有し、
   前記磁性層は、前記１つ以上のインダクタに対して、前記基板の第１の面に垂直な方向における片側にのみ設けられ、且つ前記基板の第１の面に対向するように配置され、
   前記積層体は、前記基板の第１の面と前記磁性層との間に配置され、
   前記１つ以上のインダクタおよび前記１つ以上のキャパシタは、前記積層体内に設けられて前記基板の第１の面と前記磁性層との間に配置され、
   前記１つ以上のキャパシタは、前記基板の第１の面に垂直な方向から見たときに前記１つ以上のインダクタと重ならない位置に配置され、
   前記１つ以上のインダクタは、前記基板の第１の面に垂直な方向における互いに異なる位置に配置されて電気的に接続された２つのインダクタ用導体部を含み、
   前記１つ以上のキャパシタは、前記基板の第１の面に垂直な方向における互いに異なる位置に配置されて互いに対向する２つのキャパシタ用導体部を含み、
   前記２つのキャパシタ用導体部の間の距離は、前記２つのインダクタ用導体部の間の距離よりも小さく、
   前記基板の第１の面に垂直な方向について、前記基板の厚みは前記磁性層の厚みよりも大きく、
   前記基板の複素透磁率の実部と虚部は、それぞれ前記磁性層の複素透磁率の実部と虚部よりも小さいことを特徴とするＬＣ複合部品。
2. 前記基板の厚みは、前記磁性層の厚みの１．１〜３倍の範囲内であることを特徴とする請求項１記載のＬＣ複合部品。
3. 更に、前記基板の第１の面と前記磁性層との間に配置されて前記磁性層に接続された、磁性を有する１つ以上のコア部を備え、
   前記１つ以上のインダクタは、前記１つ以上のコア部の外周に沿って延びる１つ以上の線状の導体部を含むことを特徴とする請求項１または２記載のＬＣ複合部品。
4. １つ以上のインダクタと、
   １つ以上のキャパシタと、
   磁性を有する磁性層と、
   前記１つ以上のインダクタ、前記１つ以上のキャパシタおよび前記磁性層を支持する基板とを備え、
   前記基板は、第１の面と、前記第１の面とは反対側の第２の面とを有し、
   前記磁性層は、前記１つ以上のインダクタに対して、前記基板の第１の面に垂直な方向における片側にのみ設けられ、且つ前記基板の第１の面に対向するように配置され、
   前記１つ以上のインダクタは、前記基板の第１の面と前記磁性層との間にのみ配置され、
   前記１つ以上のキャパシタは、前記１つ以上のインダクタとの間に前記基板を挟む位置にのみ配置され、
   前記基板の第１の面に垂直な方向について、前記基板の厚みは前記磁性層の厚みよりも大きく、
   前記基板の複素透磁率の実部と虚部は、それぞれ前記磁性層の複素透磁率の実部と虚部よりも小さいことを特徴とするＬＣ複合部品。
5. 前記基板の厚みは、前記磁性層の厚みの１．１〜３倍の範囲内であることを特徴とする請求項４記載のＬＣ複合部品。
6. 更に、前記基板の第１の面と前記磁性層との間に配置されて前記磁性層に接続された、磁性を有する１つ以上のコア部を備え、
   前記１つ以上のインダクタは、前記１つ以上のコア部の外周に沿って延びる１つ以上の線状の導体部を含むことを特徴とする請求項４または５記載のＬＣ複合部品。

Images