JP6547707B2 - 積層フィルタ - Google Patents

Description

この発明は、ＬＣ共振器を備える積層フィルタに関する。

従来から、ＬＣ共振器を備える積層フィルタが知られている。たとえば、特開２００９−１８２３７６号公報（特許文献１）には、ＬＣ並列共振器およびＬＣ直列共振器を備える積層型ローパスフィルタが開示されている。当該積層型ローパスフィルタによれば、ローパスフィルタの阻止帯域中に存在する特定の狭い周波数帯域における減衰量を特に大きくすることが可能になる。

特開２００９−１８２３７６号公報

積層フィルタは、近年携帯型の無線通信機器からの強い要請で、サイズが小型化の傾向にある。小型化に伴い、積層フィルタ内のインダクタおよびコンデンサの配置スペースの制約が強くなり、特開２００９−１８２３７６号公報（特許文献１）に開示されている積層型ローパスフィルタのように、インダクタによって形成された空芯部が、誘電体層の積層方向（以下では単に積層方向ともいう。）において、コンデンサあるいは他のインダクタによって塞がれてしまうことがある。

インダクタの空芯部が積層方向においてコンデンサに塞がれると、当該空芯部に発生する磁束のほとんどがコンデンサを形成する電極に遮られてしまい、それにより当該電極に渦電流が生じ、熱（渦電流損）が発生する。渦電流損が大きくなるほど、挿入損失の悪化につながってしまう。

本発明は上記のような課題を解決するためになされたものであり、その目的は、積層フィルタの挿入損失を改善することである。

本発明の一実施形態による積層フィルタは、複数の誘電体層から形成されている。積層フィルタは、第１ＬＣ並列共振器と、第２ＬＣ並列共振器と、ＬＣ直列共振器とを備える。第１ＬＣ並列共振器は、第１インダクタおよび第１コンデンサを含む。第２ＬＣ並列共振器は、第２インダクタおよび第２コンデンサを含む。ＬＣ直列共振器は、第３〜第５コンデンサおよび第３インダクタを含む。第３インダクタは、一方端が接地点に接続されている。複数の誘電体層は、第１インダクタ層と、第２インダクタ層と、コンデンサ層とを含む。第１インダクタ層は、第１インダクタおよび第２インダクタが形成されている。第２インダクタ層は、第３インダクタが形成されている。コンデンサ層は、第１〜第５コンデンサが形成され、第１インダクタ層と第２インダクタ層との間に配置されている。複数の誘電体層の積層方向において、第１インダクタによって形成される第１空芯部および第２インダクタによって形成される第２空芯部の少なくとも一方は、第１インダクタ層から第２インダクタ層にかけて、第１〜第５コンデンサ、および第３インダクタに遮られることなく磁束が貫通可能な領域を含む。

本発明に係る積層フィルタによれば、複数の誘電体層の積層方向において、第１インダクタによって形成される第１空芯部および第２インダクタによって形成される第２空芯部の少なくとも一方において、第１インダクタ層から第２インダクタ層にかけて、第１〜第５コンデンサ、および第３インダクタに遮られることなく磁束が貫通可能な領域が存在する。そのため、本発明に係る積層フィルタによれば、第１空芯部および第２空芯部のいずれもがコンデンサあるいはインダクタに塞がれている場合よりも、渦電流損の発生が抑制される。その結果、積層フィルタの挿入損失を改善することができる。

実施の形態に係る積層フィルタの一例であるローパスフィルタの等価回路図である。 図１のローパスフィルタの外観斜視図である。 図１のローパスフィルタの積層構造を示す分解斜視図である。 図３の第１インダクタ層から積層方向に第２インダクタ層を見た図である。 実施の形態に係るローパスフィルタの減衰特性のシミュレーション結果と、比較例に係るローパスフィルタの減衰特性のシミュレーション結果とを併せて示す図である。 図３のローパスフィルタからビア電極を除いたローパスフィルタの積層構造を示す分解斜視図である。 図３のローパスフィルタの減衰特性のシミュレーション結果と、図６のローパスフィルタの減衰特性のシミュレーション結果とを併せて示す図である。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は原則として繰り返さない。

図１は、実施の形態に係る積層フィルタの一例であるローパスフィルタ１の等価回路図である。図１に示されるように、ローパスフィルタ１は、入出力端子Ｐ１，Ｐ２と、ＬＣ並列共振器ＰＬＣ１，ＰＬＣ２、およびＬＣ直列共振器ＳＬＣ１を備える。

ＬＣ並列共振器ＰＬＣ１は、インダクタＬ１とコンデンサＣ１とを含む。インダクタＬ１の一方端は、入出力端子Ｐ１に接続されている。コンデンサＣ１は、インダクタＬ１に対して並列に接続されている。

ＬＣ並列共振器ＰＬＣ２は、インダクタＬ２とコンデンサＣ２とを含む。インダクタＬ２は、インダクタＬ１の他方端と入出力端子Ｐ２との間に接続されている。コンデンサＣ２は、インダクタＬ２に対して並列に接続されている。

ＬＣ直列共振器ＳＬＣ１は、コンデンサＣ３〜Ｃ５と、インダクタＬ３とを含む。インダクタＬ３の一方端は、接地電極ＧＮＤに接続されている。コンデンサＣ３は、インダクタＬ３の他方端と入出力端子Ｐ１との間に接続されている。コンデンサＣ４は、インダクタＬ３の他方端とインダクタＬ１の他方端との間に接続されている。コンデンサＣ５は、インダクタＬ３の他方端と入出力端子Ｐ２との間に接続されている。

以下では、ローパスフィルタ１を複数の誘電体の積層体とてして構成する場合について説明する。図２に示されるように、積層方向（ローパスフィルタ１の高さ方向）をＺ軸方向とする。ローパスフィルタ１の長辺（幅）方向をＸ軸方向とする。ローパスフィルタ１の短辺（奥行）方向をＹ軸方向とする。Ｘ軸、Ｙ軸、およびＺ軸は互いに直交している。

図２は、図１のローパスフィルタ１の外観斜視図である。図２に示されるように、ローパスフィルタ１はたとえば直方体状である。積層方向に垂直なローパスフィルタ１の面を底面ＢＦおよび上面ＵＦとする。積層方向に平行な面のうちＺＸ平面と平行な面を側面ＳＦ１およびＳＦ３とする。積層方向に平行な面のうちＹＺ平面と平行な面を側面ＳＦ２およびＳＦ４とする。

底面ＢＦには、入出力端子Ｐ１、Ｐ２、および４つの接地電極ＧＮＤが形成されている。入出力端子Ｐ１、Ｐ２、および４つの接地電極ＧＮＤは、たとえば底面ＢＦに平面電極が格子状に配置されたＬＧＡ（Land Grid Array）端子である。

上面ＵＦには、方向識別マークＤＭが形成されている。方向識別マークＤＭは、ローパスフィルタ１の実装時の向きを識別するために用いられる。

側面ＳＦ１〜ＳＦ４には、シールド電極ＳＳＥが形成されている。シールド電極ＳＳＥは、底面ＢＦを含む誘電体層Ｌｙｒ１および上面ＵＦを含む誘電体層Ｌｙｒ１８の側面には形成されていない。シールド電極ＳＳＥは、ノイズがローパスフィルタ１内に侵入することを抑制するとともに、外部にノイズが放射されることを抑制する。

ローパスフィルタ１のような積層型ローパスフィルタは、携帯型の無線通信機器のような小型化の要請が強い装置で使用される場合がある。そのような限られた空間に図１に示されるような複数のＬＣ共振回路を備えるローパスフィルタを積層型として実装する場合、インダクタによって形成された空芯部が、積層方向において、コンデンサあるいは他のインダクタによって塞がれてしまうことがある。インダクタの空芯部に生じた磁束がこれらの電極によって遮られると、当該電極に渦電流が生じて熱（渦電流損）が発生する。その結果、ローパスフィルタの挿入損失が想定よりも悪化してしまう可能性がある。

そこで実施の形態においては、インダクタによって形成される空芯部が、積層方向に磁束が貫通可能な領域を含むように、コンデンサの電極およびインダクタの電極を配置する。インダクタによって形成される空芯部が他の回路要素によって塞がれている場合と比較すると、実施の形態においては渦電流損が抑制される。その結果、ローパスフィルタの挿入損失を改善することができる。

図３は、図１のローパスフィルタ１の積層構造を示す分解斜視図である。ローパスフィルタ１は、複数の誘電体層から形成された積層フィルタである。ローパスフィルタ１は、複数の誘電体層として誘電体層Ｌｙｒ１〜Ｌｙｒ１８を備える。Ｌｙｒ１を底面ＢＦ側、Ｌｙｒ１８を上面ＵＦ側として、この順にＺ軸方向に積層されている。

誘電体層Ｌｙｒ１には、電極１１〜１３が形成されている。電極１１は、ビア電極Ｖ１１によって入出力端子Ｐ１に接続されている。電極１２は、ビア電極Ｖ２０によって入出力端子Ｐ２に接続されている。電極１３は、ビア電極Ｖ１２〜Ｖ１９の各々によって接地電極ＧＮＤに接続されている。

誘電体層Ｌｙｒ２には、電極２１が形成されている。電極２１は、ビア電極Ｖ２１〜Ｖ２５の各々によって電極１３に接続されている。電極２１は、電極１３を介して接地電極ＧＮＤに接続されている。電極２１は、誘電体層Ｌｙｒ２の各側面において、シールド電極ＳＳＥに接続されている。誘電体層Ｌｙｒ２の各側面のうち、Ｘ軸方向に対向する２つの側面（側面ＳＦ２およびＳＦ４）を接続する電極２１の部分と、Ｙ軸方向に対向する２つの側面（側面ＳＦ１およびＳＦ３）を接続する電極２１の部分とは、交差している。

電極１３，２１、およびビア電極Ｖ２１〜Ｖ２５は、インダクタＬ３を形成している。誘電体層Ｌｙｒ１およびＬｙｒ２は、本発明の第２インダクタ層に対応する。

誘電体層Ｌｙｒ３には、電極３１が形成されている。積層方向において電極３１と２１とが重なっている部分は、コンデンサＣ４を形成している。

誘電体層Ｌｙｒ４には、電極４１，４２が形成されている。電極４１は、ビア電極Ｖ４１によって電極１１に接続されている。積層方向において電極４１と２１とが重なっている部分は、コンデンサＣ３を形成している。電極４２は、ビア電極Ｖ４４によって電極１２に接続されている。積層方向において電極４２と２１とが重なっている部分は、コンデンサＣ５を形成している。

誘電体層Ｌｙｒ５には、電極５１〜５３が形成されている。電極５１は、ビア電極Ｖ４１によって電極４１に接続されている。電極５２は、ビア電極Ｖ４４によって電極４２に接続されている。電極５３は、ビア電極Ｖ３１によって電極３１に接続されている。

誘電体層Ｌｙｒ６には、電極６１，６２が形成されている。電極６１は、積層方向において電極５１，５３と重なっている。電極６２は、積層方向において電極５２，５３と重なっている。

誘電体層Ｌｙｒ７には、電極７１〜７３が形成されている。電極７１は、ビア電極Ｖ４１によって電極５１に接続されている。電極７１は、積層方向において電極６１と重なっている。電極７２は、ビア電極Ｖ４４によって電極５２に接続されている。電極７２は、積層方向において電極６２と重なっている。電極７３は、ビア電極Ｖ３１によって電極５３に接続されている。電極７３は、積層方向において電極６１および６２と重なっている。

電極５１，５３，６１，７１，７３は、コンデンサＣ１を形成している。電極５２，５３，６２，７２，７３は、コンデンサＣ２を形成している。誘電体層Ｌｙｒ２〜Ｌｙｒ７は、本発明におけるコンデンサ層に対応する。

誘電体層Ｌｙｒ８には、電極８１が形成されている。電極８１は、ビア電極Ｖ３１によって電極７３に接続されている。

誘電体層Ｌｙｒ９には、電極９１が形成されている。電極９１は、ビア電極Ｖ３１によって電極８１に接続されている。電極９１は、電極８１と同形状であり、積層方向においてほぼ電極９１の略全域が電極８１と重なっている。

誘電体層Ｌｙｒ１０には、電極１０１，１０２が形成されている。電極１０１は、ビア電極Ｖ４１によって電極７１に接続されている。電極１０１は、ビア電極Ｖ４２によって電極９１に接続されている。電極１０１は、積層方向において電極９１と重なっている。電極１０２は、ビア電極Ｖ４３によって電極９２に接続されている。電極１０２は、ビア電極Ｖ４４によって電極７２に接続されている。電極１０２は、積層方向において電極９１と重なっている。

誘電体層Ｌｙｒ１１には、電極１１１，１１２が形成されている。電極１１１は、ビア電極Ｖ４１およびＶ４２各々によって電極１０１に接続されている。電極１１１は、電極１０１と同形状である。積層方向において電極１１１の略全域が電極１０１と重なっている。電極１１２は、ビア電極Ｖ４３およびＶ４４各々によって電極１０２に接続されている。電極１１２は、電極１０２と同形状であり、積層方向において電極１１２の略全域が電極１０２と重なっている。

電極８１，９１，１０１，１１１、ビア電極Ｖ４１，Ｖ４２は、インダクタＬ１を形成している。電極８１，９１，１０２，１１２、およびビア電極Ｖ４３，Ｖ４４は、インダクタＬ２を形成している。誘電体層Ｌｙｒ１０およびＬｙｒ１１は、本発明の第１インダクタ層に対応する。

電極８１，９１は同形状であり、積層方向において重なっている。電極１０１，１１１、および電極１０２，１１２についても同様である。このような形状および配置とすることにより、電流が流れる体積（あるいは断面積）が増える。これにより、インダクタＬ１およびＬ２から発生する磁束が大きくなり、インダクタＬ１およびＬ２の実効インダクタンスが向上する。その結果、ローパスフィルタ１のＱ値を向上させることができる。

誘電体層Ｌｙｒ１２には、電極１２１，１２２が形成されている。誘電体層Ｌｙｒ１３には、電極１３１，１３２が形成されている。電極１３１は、側面ＳＦ２においてシールド電極ＳＳＥに接続されている。電極１３２は、側面ＳＦ４においてシールド電極ＳＳＥに接続されている。

誘電体層Ｌｙｒ１４には、電極１４１〜１４６が形成されている。電極１４１，１４２，１４４，１４６は、側面ＳＦ２，ＳＦ１，ＳＦ４，ＳＦ３においてシールド電極ＳＳＥにそれぞれ接続されている。電極１４２は、ビア電極Ｖ６４によって電極１２１に接続されている。電極１４３は、ビア電極Ｖ６２およびＶ６３によって電極１２１に接続されている。電極１４５は、ビア電極Ｖ５７およびＶ５８によって電極１２２に接続されている。電極１４６は、ビア電極Ｖ５６によって電極１２２に接続されている。

誘電体層Ｌｙｒ１５には、電極１５１〜１５４が形成されている。電極１５１は、ビア電極Ｖ５１によって電極１３１に接続されている。電極１５１は、ビア電極Ｖ５２およびＶ５３によって電極１４１に接続されている。電極１５２は、ビア電極Ｖ６４〜Ｖ６６の各々によって電極１４２に接続されている。電極１５２は、ビア電極Ｖ６２およびＶ６３によって電極１４３に接続されている。電極１５３は、ビア電極Ｖ５９およびＶ６０によって電極１４４に接続されている。電極１５３は、ビア電極Ｖ６１によって電極１３２に接続されている。電極１５４は、ビア電極Ｖ５４〜Ｖ５６の各々によって電極１４６に接続されている。電極１５４は、ビア電極Ｖ５７およびＶ５８によって電極１４５に接続されている。

誘電体層Ｌｙｒ１６には、電極１６１〜１６４が形成されている。電極１６１は、ビア電極Ｖ５１〜Ｖ５３の各々によって電極１５１に接続されている。電極１６２は、ビア電極Ｖ６２〜Ｖ６６の各々によって電極１５２に接続されている。電極１６３は、ビア電極Ｖ５９〜Ｖ６１の各々によって電極１５３に接続されている。電極１６４は、ビア電極Ｖ５４〜Ｖ５８の各々によって電極１５４に接続されている。

誘電体層Ｌｙｒ１７には、電極１７１が形成されている。電極１７１は、ビア電極Ｖ５１〜Ｖ５３の各々によって電極１６１に接続されている。電極１７１は、ビア電極Ｖ６２〜Ｖ６６によって電極１６２に接続されている。電極１７１は、ビア電極Ｖ５９〜Ｖ６１によって電極１６３に接続されている。電極１７１は、ビア電極Ｖ５４〜Ｖ５８によって電極１６４に接続されている。Ｌｙｒ１７から積層方向にＬｙｒ１を見た場合に、電極１７１は、インダクタＬ１，Ｌ２、コンデンサＣ１〜Ｃ５、およびインダクタＬ３を覆っている。

誘電体層Ｌｙｒ１２〜Ｌｙｒ１７は、シールド層ＵＳＥを形成している。シールド層ＵＳＥは、上面ＵＦからのノイズおよびローパスフィルタ１内部からの輻射によるノイズを電極１７１で受けて、電極１３１，１３２，１４１，１４２，１４４，１４６を介してシールド電極ＳＳＥに伝達する。

シールド電極ＳＳＥに伝達されたノイズは、電極２１に伝達された後、電極１３を介して、接地電極ＧＮＤに伝達される。電極２１と接地電極ＧＮＤとの間に電極１３を介在させることにより、電極１３においてノイズが分散する。ローパスフィルタ１においては、電極１３においてノイズを減衰させてから接地電極ＧＮＤに伝達することができる。その結果、電極１３がない場合よりも、ローパスフィルタ１の外部から内部にノイズが侵入することを抑制することができるともに、ローパスフィルタ１の内部から外部へノイズが漏洩することを抑制することができる。

誘電体層Ｌｙｒ１の側面をシールド電極ＳＳＥによって覆うと、シールド電極ＳＳＥとビア電極Ｖ１１〜Ｖ２０との間で浮遊容量が生じる。そのため、ローパスフィルタ１のインピーダンスが低下し、インピーダンスの不整合が生じ得る。その結果、ローパスフィルタ１の反射損失が悪化する可能性がある。誘電体層Ｌｙｒ１の側面をシールド電極ＳＳＥによって覆わないことにより、ローパスフィルタ１の反射損失の悪化を抑制することができる。

図４は、図３の誘電体層Ｌｙｒ１１（第１インダクタ層）から積層方向に誘電体層Ｌｙｒ１（第２インダクタ層）を見た図である。図４に示されるように、インダクタＬ１（電極８１，９１，１０１，１１１、およびビア電極Ｖ４１，Ｖ４２）によって形成される空芯部ＡＣ１およびインダクタＬ２（電極８１，９１，１０２，１１２、およびビア電極Ｖ４３，Ｖ４４）によって形成される空芯部ＡＣ２の各々は、誘電体層Ｌｙｒ１１から誘電体層Ｌｙｒ１にかけて、コンデンサＣ１（電極５１，５３，６１，７１，７３），Ｃ２（電極５２，５３，６２，７２，７３），Ｃ３（電極２１，４１），Ｃ４（電極２１，３１），Ｃ５（電極２１，４２）、およびインダクタＬ３（電極１３，２１、およびビア電極Ｖ２１〜Ｖ２５）と重なっていない。すなわち、空芯部ＡＣ１およびＡＣ２に発生する磁束がインダクタおよびコンデンサの電極によって遮られない。そのため、ローパスフィルタ１においては、当該磁束がインダクタおよびコンデンサの電極に遮られることによって生じる当該電極に生じる渦電流損を抑制することできる。その結果、挿入損失を改善することができる。

図５は、実施の形態に係るローパスフィルタ１の減衰特性のシミュレーション結果と、比較例に係るローパスフィルタの減衰特性のシミュレーション結果とを併せて示す図である。比較例に係るローパスフィルタにおいては、インダクタによって形成される空芯部が、インダクタおよびコンデンサの電極によって塞がれているものとする。

図５において、縦軸の減衰量（ｄＢ）はマイナスの値として示されている。減衰量の絶対値が大きいほど挿入損失は大きくなる。周波数Ｆｃまでは、ローパスフィルタ１および比較例に係るローパスフィルタのいずれにおいても通過帯域であるとする。実線Ｅ１は、ローパスフィルタ１の減衰特性を示している。破線Ｅ２００は、比較例に係るローパスフィルタの減衰特性を示している。

通過帯域における挿入損失は小さい方が望ましい。図５に示されるように、通過帯域におけるローパスフィルタ１の挿入損失は、比較例に係るローパスフィルタの挿入損失よりも小さい。たとえば通過帯域に含まれる周波数２．６９ＧＨｚにおいて、挿入損失は、約３５％改善されている。

ローパスフィルタにおいては、使用目的に応じて減衰極が生じる周波数を変えたい場合がある。実施の形態においては、電極２１と電極１３とを接続するビア電極の数を変えることにより、減衰極が生じる周波数を変えることができる。

図６は、図３のローパスフィルタ１からビア電極Ｖ２２を除いたローパスフィルタ１Ａの積層構造を示す分解斜視図である。ローパスフィルタ１Ａの積層構造に関して、ビア電極Ｖ２２がないこと以外はローパスフィルタ１と同様であるため、説明を繰り返さない。

図６に示されるように、ビア電極Ｖ２２がない場合、電極２１のコンデンサＣ３を形成する部分（電極３１と重なっている部分）から接地電極ＧＮＤまでの経路としては、ビア電極Ｖ２３、電極１３、およびビア電極Ｖ１４を経由する経路、あるいはビア電極Ｖ２３、電極１３、およびビア電極Ｖ１６を経由する経路が考えられる。一方、ビア電極Ｖ２２がある場合、図３を参照して、当該経路としては、ビア電極Ｖ２２、電極１３、およびビア電極Ｖ１４またはＶ１５を経由する経路が考えられる。電極２１のコンデンサＣ３を形成する部分から接地電極ＧＮＤまでの経路長は、ビア電極Ｖ２２がない場合（図６参照）の方が長い。すなわち、電極２１とビア電極Ｖ２２との接続点からビア電極Ｖ２２を経由して接地電極ＧＮＤに至る経路長は、当該接続点からビア電極Ｖ２３を経由して接地電極ＧＮＤに至る経路長よりも短い（図３参照）。

電極２１のコンデンサＣ３を形成する部分から接地電極ＧＮＤまでの経路長はインダクタＬ３の経路長である。インダクタＬ３の経路長が長くなると、インダクタＬ３のインダクタンスが増加する。そのため、図１に示されるＬＣ直列共振器ＳＬＣ１の共振周波数が低くなる。その結果、減衰極が生じる周波数が低くなる。このように実施の形態においては、電極１３と電極２１とを接続するビア電極の数を変えることにより、インダクタＬ３の経路長を変えることができる。その結果、減衰極が生じる周波数を変えることができる。

図７は、図３のローパスフィルタ１の減衰特性のシミュレーション結果と、図６のローパスフィルタ１Ａの減衰特性のシミュレーション結果とを併せて示す図である。図７において、実線Ｅ１は、ローパスフィルタ１の減衰特性を示しており、図５の実線Ｅ１と同様である。破線Ｅ１Ａは、ローパスフィルタ１Ａの減衰特性を示している。

図７に示されるように、ローパスフィルタ１（実線Ｅ１）においては、８．５ＧＨｚから１４．５ＧＨｚの周波数帯で減衰域が生じていない。ローパスフィルタ１においては、１４．５ＧＨｚよりも高い周波数で減衰極が生じるため、図７には当該減衰極が現われていない。一方、ローパスフィルタ１Ａ（破線Ｅ１Ａ）においては、１０．３ＧＨｚ付近に減衰極が生じている。ローパスフィルタ１Ａにおいては、ビア電極Ｖ２２がないためインダクタＬ３のインダクタンスの値が大きくなることになり、ＬＣ直列共振器ＳＬＣ１の共振周波数が低くなる。その結果、減衰極が生じる周波数が１０．３ＧＨｚ付近まで低くなっている。

以上、実施の形態に係るローパスフィルタによれば、インダクタの空芯部がコンデンサあるいは他のインダクタによって塞がれていないため、インダクタの空芯部がコンデンサあるいは他のインダクタによって塞がれている場合よりも挿入損失を改善することができる。

実施の形態においては、インダクタの空芯部の全域がコンデンサあるいはインダクタと重なっていないため、当該空芯部に発生する磁束がコンデンサあるいはインダクタの電極によって遮られない。そのため、挿入損失をさらに改善することができる。

また、実施の形態においては、ＬＣ直列共振器に含まれるインダクタを２層の電極で構成し、当該２層の電極を接続するビア電極の数を変えて当該インダクタの経路長を変えることにより、減衰極が生じる周波数を変えることができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，１Ａ ローパスフィルタ、１１〜１３，２１，３１，４１，４２，５１〜５３，６１，６２，７１〜７３，８１，９１，９２，１０１，１０２，１１１，１１２，１２１，１２２，１３１，１３２，１４１〜１４６，１５１〜１５４，１６１〜１６４，１７１ 電極、ＡＣ１，ＡＣ２ 空芯部、Ｃ１〜Ｃ５ コンデンサ、ＤＭ 方向識別マーク、ＧＮＤ 接地電極、Ｌ１〜Ｌ３ インダクタ、Ｌｙｒ１〜Ｌｙｒ１８ 誘電体層、Ｐ１，Ｐ２ 入出力端子、ＰＬＣ１，ＰＬＣ２ 並列共振器、ＳＬＣ１ 直列共振器、ＳＳＥ シールド電極、ＵＳＥ シールド層、Ｖ１１〜Ｖ２５，Ｖ３１，Ｖ４１〜Ｖ４４，Ｖ５１〜Ｖ６６ ビア電極。

Claims (7)

1. 複数の誘電体層から形成された積層フィルタであって、
   第１インダクタおよび第１コンデンサを含む第１ＬＣ並列共振器と、
   第２インダクタおよび第２コンデンサを含む第２ＬＣ並列共振器と、
   第３〜第５コンデンサおよび一方端が接地点に接続された第３インダクタを含むＬＣ直列共振器とを備え、
   前記複数の誘電体層は、
   前記第１インダクタおよび前記第２インダクタが形成された第１インダクタ層と、
   前記第３インダクタが形成された第２インダクタ層と、
   前記第１〜第５コンデンサが形成され、前記第１インダクタ層と前記第２インダクタ層との間に配置されたコンデンサ層とを含み、
   前記複数の誘電体層の積層方向において、前記第１インダクタによって形成される第１空芯部および前記第２インダクタによって形成される第２空芯部の少なくとも一方は、前記第１インダクタ層から前記第２インダクタ層にかけて、前記第１〜第５コンデンサ、および前記第３インダクタによって遮られることなく磁束が貫通することが可能な領域を含み、
   前記積層フィルタは、前記積層方向に延びる前記積層フィルタの少なくとも１つの側面の一部を覆うシールド電極をさらに備え、
   前記第２インダクタ層は、
   第１電極が形成された第１誘電体層と、
   第２電極が形成された第２誘電体層と、
   前記積層方向に延びる第１ビア電極とを含み、
   前記第２誘電体層は、前記第１誘電体層と接地との間に配置され、
   前記第１電極は、前記積層方向に延びる前記第２インダクタ層の側面の各々において前記シールド電極に接続され、
   前記第１電極および前記第２電極は、前記第１ビア電極によって接続されている、積層フィルタ。
2. 第１端子および第２端子をさらに備え、
   前記第１インダクタは、前記第１端子に一方端が接続され、
   前記第２インダクタは、前記第１インダクタの他方端と前記第２端子との間に接続され、
   前記第１コンデンサは、前記第１インダクタに対して並列に接続され、
   前記第２コンデンサは、前記第２インダクタに対して並列に接続され、
   前記第３コンデンサは、前記第３インダクタの他方端と前記第１端子との間に接続され、
   前記第４コンデンサは、前記第３インダクタの他方端と前記第１インダクタの他方端との間に接続され、
   前記第５コンデンサは、前記第３インダクタの他方端と前記第２端子との間に接続されている、請求項１に記載の積層フィルタ。
3. 前記積層方向において、前記第１空芯部および前記第２空芯部の各々は、前記第１インダクタ層から前記第２インダクタ層にかけて、前記第１〜第５コンデンサ、および前記第３インダクタと重なっていない、請求項１または請求項２に記載の積層フィルタ。
4. 前記第３インダクタは、前記シールド電極に接続されている、請求項１乃至請求項３のいずれか１項に記載の積層フィルタ。
5. 前記第３インダクタは、前記積層方向に延びる前記第２インダクタ層の側面の各々において前記シールド電極に接続されている、請求項４に記載の積層フィルタ。
6. 前記第２インダクタ層は、前記第１電極と前記第２電極とを接続する第２ビア電極をさらに含み、
   前記第３インダクタの経路長は、前記第１誘電体層から前記接地点までの経路長に相当し、
   前記第１誘電体層と前記第２ビア電極との接続点から前記第２ビア電極を経由して前記接地点に至る経路長は、前記接続点から前記第１ビア電極を経由して前記接地点に至る経路長よりも短い、請求項１に記載の積層フィルタ。
7. 前記積層方向に延びる前記第２誘電体層の側面は、前記シールド電極によって覆われていない、請求項１または請求項６に記載の積層フィルタ。

Images