KR102310771B1 - 회로 보호 소자 - Google Patents

Abstract

회로 보호 소자가 제공된다. 본 발명에 따른 회로 보호 소자는 적어도 하나의 제 1 커패시터 전극이 형성된 제 1 시트; 제 1 시트의 하부에 위치되며 제 1 코일 패턴이 형성된 제 2 시트; 제 2 시트의 하부에 위치되며 제 2 코일 패턴이 형성된 제 3 시트; 제 3 시트 하부에 위치되며 제 3 코일 패턴이 형성된 제 4 시트; 제 4 시트 하부에 위치되며 제 4 코일 패턴이 형성된 제 5 시트 및 제 5 시트 하부에 위치되며 적어도 하나의 제 2 커패시터 전극이 형성된 제 6 시트를 포함하며, 제 1 코일 패턴과 제 3 코일 패턴이 그 사이 시트들 사이에 형성된 전도성 물질이 매립된 홀들을 통해 연결되어 제 1 인덕터를 형성하고, 제 2 코일 패턴과 제 4 코일 패턴이 그 사이 시트들 사이에 형성된 전도성 물질이 매립된 홀들을 통해 연결되어 제 2 인덕터를 형성하며, 적어도 하나의 제 1 커패시터 전극과 제 1 코일 패턴 사이에 적어도 하나의 커패시터가 형성되며, 적어도 하나의 제 2 커패시터 전극과 제 4 코일 패턴 사이에 적어도 하나의 커패시터가 형성된다.

Description

회로 보호 소자{Circuit protection device}

본 발명은 회로 보호 소자에 관한 것이다.

최근 들어, 휴대용 전자 기기, 예컨데 스마트폰 등의 다기능화에 따라 다양한 주파수 대역이 사용되고 있다. 즉, 하나의 스마트폰 내에서 무선 LAN(wireless LAN), 블루투스(bluetooth), GPS 등 다른 주파수 대역을 이용하는 복수의 기능을 채용하게 되었다. 또한, 전자 기기의 고집적화에 따라 한정된 공간에서의 내부 회로 밀도가 높아지게 되고, 그에 따라 내부 회로 사이에 노이즈 간섭이 필연적으로 발생하게 된다. 예를 들어, 750㎒의 노이즈는 스마트폰의 통화 품질을 저하시키고, 1.5㎓의 노이즈는 GPS의 품질을 저하시킨다. 그리고, 2.4 GHz의 노이즈는 와이파이 대역에서의 품질을 저하시킨다.

이렇게 휴대용 전자 기기의 다양한 주파수의 노이즈를 억제하고, 내부 회로 사이의 노이즈를 억제하기 위해 복수의 회로 보호 소자가 이용되고 있다. 예를 들어, 각각 서로 다른 주파수 대역의 노이즈를 제거하는 콘덴서, 칩 비드, 공통 모드 필터(common mode filter) 등이 이용되고 있다.

여기서, 공통 모드 필터는 두 개의 초크 코일(choke coil)이 하나로 합체된 구조를 가지며, 차동 모드(differential mode)의 신호 전류를 통과시키고 공통 모드의 노이즈 전류만을 제거할 수 있다. 즉, 공통 모드 필터는 교류 전류인 차동 모드의 신호 전류와 공통 모드의 노이즈 전류를 분류 및 제거할 수 있다.

그런데, 공통 모드 노이즈 필터는 삽입 손실 값이 작아질수록 우수한 성능을 갖는데, 이와 같이 삽입 손실 값이 작도록 하기 위한 구조의 공통 모드 필터의 개발이 필요한 실정이다.

또한, 공통 모드 필터는 내부에 코일 패턴을 연결하기 위하여 홀을 구비하는데 홀의 위치에 따라 커패시터 패턴의 구조가 제한적이어서 이와 같은 홀의 위치에 상관없이 자유로운 크기와 형태의 커패시터 패턴의 구조를 갖는 공통 모드 필터를 개발할 필요가 있다.

본 발명의 일 실시예는 삽입 손실 값을 작게 할 수 있는 회로 보호 소자를 제공한다.

또한, 본 발명의 일 실시예는 공통 모드 필터 내부의 홀의 위치에 상관없이 자유로운 크기와 형태의 커패시터 패턴 구조를 갖는 회로 보호 소자를 제공하고자 한다.

본 발명의 일 측면에 따르면, 적어도 하나의 제 1 커패시터 전극이 형성된 제 1 시트; 상기 제 1 시트의 하부에 위치되며 제 1 코일 패턴이 형성된 제 2 시트; 상기 제 2 시트의 하부에 위치되며 제 2 코일 패턴이 형성된 제 3 시트; 상기 제 3 시트 하부에 위치되며 제 3 코일 패턴이 형성된 제 4 시트; 상기 제 4 시트 하부에 위치되며 제 4 코일 패턴이 형성된 제 5 시트 및 상기 제 5 시트 하부에 위치되며 적어도 하나의 제 2 커패시터 전극이 형성된 제 6 시트를 포함하며, 상기 제 1 코일 패턴과 상기 제 3 코일 패턴이 그 사이 시트들 사이에 형성된 전도성 물질이 매립된 홀들을 통해 연결되어 제 1 인덕터를 형성하고, 상기 제 2 코일 패턴과 상기 제 4 코일 패턴이 그 사이 시트들 사이에 형성된 전도성 물질이 매립된 홀들을 통해 연결되어 제 2 인덕터를 형성하며, 상기 적어도 하나의 제 1 커패시터 전극과 상기 제 1 코일 패턴 사이에 적어도 하나의 커패시터가 형성되며, 상기 적어도 하나의 제 2 커패시터 전극과 상기 제 4 코일 패턴 사이에 적어도 하나의 커패시터가 형성되는 회로 보호 소자가 제공된다.

이 때, 상기 적어도 하나의 제 1 커패시터 전극 및 상기 적어도 하나의 제 2 커패시터 전극 각각은 한 쌍의 커패시터 전극으로 이루어질 수 있다.

이 때, 상기 한 쌍의 커패시터 전극은 상기 제 1 시트의 중앙부를 기준으로 대칭으로 형성될 수 있다.

이 때, 상기 한 쌍의 커패시터 전극은 서로 동일한 형태로 이루어질 수 있다.

이 때, 상기 제 1 및 제 2 커패시터 전극 각각은 사각형, 모서리가 둥근 형태를 포함하는 다각형, 원형, 타원형, 스파이럴 형태 및 구불구불한 형태를 포함하는 형태로 이루어질 수 있다.

이 때, 상기 코일 패턴의 턴수, 상기 커패시터 전극의 면적, 상기 커패시터 전극과 상기 코일 패턴 사이의 거리의 적어도 어느 하나에 따라 인덕턴스 및 커패시턴스가 조절될 수 있다.

이 때, 상기 회로 보호 소자는 상기 코일 패턴들과 각각 연결되어 상기 시트들의 외측으로 각각 노출되는 제 1 인출 전극들과, 상기 커패시터 전극과 연결되어 상기 시트의 외측으로 노출되는 제 2 인출 전극들을 더 포함할 수 있다.

이 때, 상기 회로 보호 소자는 상기 제 1 인출 전극들과 연결되어 상기 시트들의 측면에 형성된 제 1 외부 전극과, 상기 제 2 인출 전극과 연결되어 상기 시트들의 측면에 형성된 제 2 외부 전극을 더 포함하고, 상기 제 1 외부 전극은 입출력 단자와 회로 사이에 연결되며, 상기 제 2 외부 전극은 접지 단자와 연결될 수 있다.

본 발명의 일 실시예에 따른 회로 보호 소자는 삽입 손실 값을 작게 할 수 있다.

또한, 본 발명의 일 실시예에 따른 회로 보호 소자는 공통 모드 필터 내부의 홀의 위치에 상관없이 자유로운 크기와 형태의 커패시터 패턴 구조를 가질 수 있다.

도 1은 본 발명의 일 실시 예에 따른 회로 보호 소자의 결합 사시도이다.
도 2는 본 발명의 일 실시 예에 따른 회로 보호 소자의 분해 사시도이다.
도 3은 본 발명의 일 실시 예에 따른 회로 보호 소자의 커패시터 전극의 다른 예이다.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 회로 보호 소자는 복수의 절연 시트가 적층된 적층체로 이루어지는데, 위로부터 상부 커버층(1), 공통 모드 노이즈 필터(10)와, 하부 커버층(2)을 포함할 수 있다.

이 때, 적층체의 측면에 형성되어 공통 모드 노이즈 필터(10) 내부의 인출 전극과 연결되는 제 1 외부 전극(3)과, 공통 모드 노이즈 필터(10) 내부의 커패시터 전극과 연결되는 제 2 외부 전극(4)을 더 포함할 수 있다.

제 1 외부 전극(3)은 적층체의 제 1 측면 및 이와 대향되는 제 2 측면에 각각 형성될 수 있으며, 제 1 및 제 2 측면에 각각 두개씩 형성될 수 있다.

제 2 외부 전극(4)은 제 1 외부 전극(3)이 형성되지 않은 적층체의 제 3 및 제 4 측면에 형성될 수 있으며, 제 3 및 제 4 측면에 각각 하나씩 형성될 수 있다. 제 1 외부 전극(3)은 입력 단자와 출력 단자 사이에 각각 연결되고, 제 2 외부 전극(4)은 그라운드 단자에 연결될 수 있다.

즉, 회로 보호 소자의 일 측면에 형성된 제 1 외부 전극(3)은 신호 입력 단자에 연결되고, 이와 대응되는 타 측면에 형성된 제 1 외부 전극(3)은 출력 단자, 예를 들어 시스템에 연결될 수 있다.

한편, 상부 커버층(1) 및 하부 커버층(2)은 각각 복수의 시트를 적층하여 구성할 수 있으며, 이들과 공통 모드 노이즈 필터(10)를 구성하는 복수의 시트는 비자성체 시트로 형성된다.

공통 모드 노이즈 필터(10)는 도 2에 도시된 바와 같이 복수의 시트(20, 30, 40, 50, 60)가 적층될 수 있는데, 복수의 시트(20, 30, 40, 50, 60)에는 인출 전극, 코일 패턴, 전도성 물질이 매립된 홀, 커패시터 전극이 선택적으로 형성될 수 있다.

이러한 공통 모드 노이즈 필터(10)의 구성을 보다 상세히 설명하면 다음과 같다.

공통 노이즈 필터의 상부측 및 하부측에는 한 쌍의 제 1 시트(40)가 제공된다. 한 쌍의 제 1 시트(40)는 소정 두께를 갖는 대략 사각형의 판 형상으로 형성될 수 있다. 예를 들어, 제 1 시트(40)는 정사각형 또는 직사각형의 형상을 가질 수 있다.

한 쌍의 제 1 시트(40) 각각에는 커패시터 전극(42) 및 제 2 인출 전극(43)이 형성된다.

커패시터 전극(42)은 제 1 시트(40) 상의 장변 길이 방향 일 단부에 소정 면적으로 하나가 형성될 수 있다.

이 때, 본 실시예에서는 장변 길이 방향 일 단부에 커패시터 전극(42)이 형성되었으나, 단변 방향 일 단부에 한 쌍의 커패시터 전극이 형성되는 것도 가능할 것이다.

또한, 캐피시터 전극(42) 각각은 사각형, 다각형(모서리가 둥근 형태 포함), 원형, 타원형, 스파이럴 형태, 구불구불한(meander) 형태 등 다양한 형태로 형성될 수 있다.

이 때, 다른 예로서, 커패시터 전극은 도 3에 도시된 바와 같이 제 1 시트(140) 상에 한 쌍으로 형성될 수도 있다.

한 쌍의 커패시터 전극(142, 146)은 제 1 시트(140) 상의 장변 길이 방향 양 단부에 소정 면적으로 형성될 수 있다. 여기서, 커패시터 전극(142, 146) 각각의 일측에 제 2 인출 전극(143, 147)이 형성될 수 있다.

이 때, 한 쌍의 커패시터 전극(142, 146)은 제 1 시트(140)의 중앙부를 기준으로 대칭으로 형성될 수 있다. 그리고, 한 쌍의 커패시터 전극(142, 146)은 서로 동일한 형태로 이루어질 수 있다.

이 때, 본 실시예에서는 장변 길이 방향 양 단부에 한 쌍의 커패시터 전극(142, 146)이 형성되었으나, 단변 방향 양 단부에 한 쌍의 커패시터 전극이 형성되는 것도 가능할 것이다.

한편, 본 발명의 일 실시예에 따르면, 한 쌍의 제 1 시트(40)에는 별도의 홀이 형성되지 않는다. 이에 따라 제 1 시트(40)에 형성되는 커패시터 전극의 형태 및 크기는 별도의 제약을 받지 않으며 필요에 따라 다양하게 형성될 수 있다.

이 때, 상하로 배치되는 한 쌍의 제 1 시트(40)의 커패시터 전극의 형태는 서로 동일할 수 있으나, 서로 다르게 형성되는 것도 가능하다.

한편, 상부측의 제 1 시트(40)의 하부에는 제 2 시트(20)가 위치된다. 제 2 시트(20)에는 홀(28), 제 1 코일 패턴(22) 및 제 1 인출 전극(26)이 형성된다.

제 2 시트(20)는 소정 두께를 갖는 대략 사각형의 판 형상으로 형성될 수 있다. 즉, 제 2 시트(20)는 정사각형 또는 직사각형의 형상을 가질 수 있다. 홀(28)은 제 2 시트(20)의 정중앙 지점에서 일 방향으로 이격되어 소정 영역에 형성될 수 있다.

홀(28)에는 전도성 물질이 매립되는데, 금속 물질의 페이스트를 이용하여 매립될 수 있다. 이 때, 홀(28)은 제 3 시트(30)의 홀(38)과 동일 위치에 형성될 수 있다. 홀(28)은 제 3 시트(30)의 홀(38)에 매립된 전도성 물질과 연결된다.

또한, 제 1 코일 패턴(22)은 홀(28)로부터 일 방향으로 회전하여 소정의 턴 수로 형성될 수 있다.

이때, 제 1 코일 패턴(22)은 제 2 시트(20)의 중앙 영역을 지나지 않도록 형성될 수 있다. 예를 들어, 제 1 코일 패턴(22)은 소정의 폭 및 간격을 가지며, 시계 방향으로 외측으로 회전하는 직사각형으로 형성될 수 있으나, 제 1 코일 패턴(22)의 형태가 이에 제한되는 것은 아니다.

이때, 제 1 코일 패턴(22)의 선폭 및 간격은 동일할 수 있다. 또한, 제 1 코일 패턴(22)의 끝단은 제 1 인출 전극(26)과 연결된다. 제 1 인출 전극(26)은 소정의 폭으로 형성되어 제 2 시트(20)의 일 변으로 노출되도록 형성된다. 예를 들어, 제 1 인출 전극(26)은 제 2 시트(20)의 단변 방향으로 연장 형성된다.

제 3 시트(30)는 제 2 시트(20)의 하부에 위치되며, 제 3 시트(30)에는 두 개의 홀(34, 38), 제 2 코일 패턴(32) 및 제 1 인출 전극(36)이 형성된다. 제 3 시트(30)는 소정 두께를 갖는 대략 사각형의 판 형상으로 형성될 수 있다.

홀(34)은 제 3 시트(30)를 관통하여 제 3 시트(30)의 중앙 영역에 형성될 수 있다.

또한, 홀(38)은 정중앙 지점으로부터 홀(34)의 이격 거리와 동일 거리로 정중앙 지점으로부터 타 방향으로 이격되어 소정 영역에 형성될 수 있다.

즉, 제 3 시트(30)의 정중앙 지점을 기준으로 두 홀(34, 38)은 서로 반대 방향으로 동일 간격으로 이격되도록 형성된다. 이 때, 홀(38)은 제 2 시트(20)에 형성된 홀(28)과 동일 위치에 형성될 수 있다.

홀(34, 38)에는 전도성 물질이 매립되는데, 금속 물질의 페이스트를 이용하여 매립될 수 있다. 또한, 홀(38)은 전도성 물질에 의해 제 2 시트(20)의 홀(28)에 매립된 전도성 물질과 각각 연결된다.

제 2 코일 패턴(32)은 홀(34)로부터 일 방향으로 회전하여 소정의 턴 수로 형성될 수 있다.

이때, 제 2 코일 패턴(32)은 제 3 시트(30)의 중앙 영역 및 홀(38)을 지나지 않도록 형성될 수 있다. 예를 들어, 제 2 코일 패턴(32)은 소정의 폭 및 간격을 가지며, 시계 방향으로 외측으로 회전하는 직사각형으로 형성될 수 있으나, 제 2 코일 패턴의 형태가 이에 제한되지 않는다. 또한, 제 2 코일 패턴(32)의 끝단은 제 1 인출 전극(36)과 연결된다.

제 1 인출 전극(36)은 소정의 폭으로 형성되어 제 3 시트(30)의 일 변, 예를 들어 단변 방향으로 연장되어 장변 일측으로 노출되도록 형성된다.

제 3 시트(30)의 하부에는 제 4 시트(50)가 제공된다. 제 4 시트(50)에는 홀(54, 58), 제 3 코일 패턴(52) 및 제 1 인출 전극(56)이 형성된다. 제 4 시트(50)는 소정 두께를 갖는 대략 사각형의 판 형상으로 형성되며, 제 1 및 제 2 시트(40, 20)와 동일 형상으로 형성될 수 있다. 홀(54, 58)은 제 4 시트(50)를 관통하여 제 4 시트(50)의 중앙 영역에 형성될 수 있다.

이때, 홀(54)은 제 3 시트(30)에 형성된 홀(34)과 동일 위치에 형성될 수 있다. 홀(54)에는 전도성 물질이 매립되는데, 예를 들어 금속 물질의 페이스트를 이용하여 매립될 수 있고, 그에 따라 제 3 시트(30)의 홀(34)과 연결된다.

또한, 홀(58)은 정중앙 지점으로부터 홀(54)의 이격 거리와 동일 거리로 정중앙 지점으로부터 타 방향으로 이격되어 소정 영역에 형성될 수 있다. 즉, 제 4 시트(50)의 정중앙 지점을 기준으로 홀(54)과 홀(58)은 서로 반대 방향으로 동일 간격으로 이격되도록 형성된다. 또한, 제 3 코일 패턴(54)은 홀(58)로부터 일 방향으로 회전하여 소정의 턴 수로 형성될 수 있다.

이때, 제 3 코일 패턴(54)은 제 4 시트(50)의 중앙 영역 및 홀(54)을 지나지 않도록 형성될 수 있다. 예를 들어, 제 3 코일 패턴(54)은 소정의 폭 및 간격을 가지며, 반시계 방향으로 외측으로 회전하는 직사각형으로 형성될 수 있으나, 제 3 코일 패턴(54)의 형태가 이에 제한되는 것은 아니다.

즉, 제 3 코일 패턴(54)은 제 3 시트(30)에 형성된 제 1 코일 패턴(32)과 반대 방향으로 회전하여 형성될 수 있다. 또한, 제 3 코일 패턴(54)의 끝단은 제 1 인출 전극(56)과 연결된다. 제 1 인출 전극(56)은 소정의 폭으로 형성되어 제 4 시트(50)의 일 변으로 노출되도록 형성된다.

이때, 제 1 인출 전극(56)은 제 3 시트(30)에 형성된 제 1 인출 전극(36)과 반대 방향의 면으로 노출되도록 형성된다. 또한, 제 1 인출 전극(56)은 제 2 시트(20)에 형성된 제 1 인출 전극(26)과 일직선을 이루도록 형성된다.

제 4 시트(50)의 하부에는 제 5 시트(60)가 제공된다. 제 5 시트(60)에는 홀(64), 제 4 코일 패턴(62) 및 제 1 인출 전극(66)이 형성된다. 제 5 시트(60)는 소정 두께를 갖는 대략 사각형의 판 형상으로 형성될 수 있으며, 제 1 내지 제 4 시트들(40, 20, 30, 50)과 동일 형상으로 형성될 수 있다. 홀(64)이 제 5 시트(60)의 정중앙 지점에서 일 방향으로 이격되어 소정 영역에 형성될 수 있다. 예를 들어, 홀(64)은 제 4 시트(50)의 홀(54)과 동일 위치에 형성될 수 있다.

또한, 제 4 코일 패턴(62)이 홀(64)로부터 일 방향으로 회전하여 소정의 턴 수로 형성될 수 있다. 이때, 제 4 코일 패턴(62)은 제 5 시트(60)의 중앙 영역을 지나지 않도록 형성될 수 있다. 예를 들어, 제 4 코일 패턴(62)은 소정의 폭 및 간격을 가지며, 반시계 방향으로 외측으로 회전하는 직사각형으로 형성될 수 있으나, 이에 제한되지 않는다.

또한, 제 4 코일 패턴(62)의 끝단은 제 1 인출 전극(66)과 연결된다. 제 1 인출 전극(66)은 소정의 폭으로 형성되어 제 5 시트(60)의 일 변으로 노출되도록 형성된다. 예를 들어, 제 1 인출 전극(66)은 제 5 시트(60)의 단변 방향으로 연장 형성되는데, 제 4 시트(50)에 형성된 제 1 인출 전극(56)과 소정 간격 이격되고 제 3 시트(30)에 형성된 제 1 인출 전극(36)과 일직선을 이루도록 형성된다.

상기한 바와 같은 본 발명의 일 실시 예에 따른 회로 보호 소자는 커패시터 전극(42)이 형성된 제 1 시트(40)를 상부측과 하부측에 위치시키고 그 사이에 제 1 및 제 2 코일 패턴(22, 32)이 각각 형성된 제 2 및 제 3 시트(20, 30)가 형성되고, 그 하측에 제 3 및 제 4 코일 패턴(52, 62)이 각각 형성된 제 4 및 제 5 시트(50, 60)가 위치된다.

또한, 제 2 시트(20)의 제 1 코일 패턴(22)이 제 3 시트(30)의 홀(38)을 통해 4 시트(50)의 제 3 코일 패턴(52)과 연결되고, 제 3 시트(30)의 제 2 코일 패턴(32)은 제 5 시트(60)의 제 4 코일 패턴(62)과 연결된다.

즉, 상부측에 위치한 제 1 시트(40) 하측의 제 1 코일 패턴(22)은 제 3 코일 패턴(52)과 연결되고, 제 2 코일 패턴(32)은 4 코일 패턴(62)과 연결된다.

다시 말하면, 커패시터 전극이 형성되는 두개의 제 1 시트(40) 사이에 두개의 코일 패턴이 형성된다.

따라서, 본 발명에 따른 회로 보호 소자는 제 1 코일 패턴(22)과 연결된 제 3 코일 패턴(52)이 제 1 인덕터를 구성하고, 제 2 코일 패턴(32)과 연결된 제 4 코일 패턴(62)이 제 2 인덕터를 구성하게 된다.

또한, 본 발명에 따른 회로 보호 소자는 커패시터 전극(42)이 제 2 시트(20) 상부 및 제 5 시트(60) 하부에 한 쌍으로 형성되어, 상부측의 커패시터 전극(42)과 제 1 코일 패턴(22) 사이에 제 1 커패시터가 형성되고, 하부측의 커패시터 전극(42)과 제 4 코일 패턴(62) 사이에 제 2 커패시터가 형성된다. 결국, 본 발명에 따른 회로 보호 소자는 두 개의 인덕터와, 이들과 각각 연결된 2개의 커패시터를 포함한다. 이 때, 커패시터의 수는 커패시터 전극의 수에 따라 달라질 수 있다.

이 때, 커패시터 전극(42)의 면적에 따라 본 발명에 따른 회로 보호 소자의 커패시턴스가 조절될 수 있다. 한편, 커패시터 전극(42)의 일부는 제 1 시트(40)의 일 변으로 노출되도록 형성될 수 있다. 예를 들어, 커패시터 전극(42)의 일부는 일 변으로 노출되어 제 2 인출 전극(43)으로 형성될 수 있는데, 한 쌍의 제 2 인출 전극(43)은 제 1 시트(40)의 양 단변의 일 영역에 각각 노출되도록 형성될 수 있다.

이러한 커패시터 전극(42)의 면적 대비 코일 패턴의 면적은 예를 들어 1 내지 100%의 비율로 형성될 수 있다.

이러한 본 발명의 일 실시예에 따른 회로 보호 소자는 코일 패턴의 턴수, 커패시터 전극의 면적, 그리고 코일 패턴 사이의 간격, 즉 복수의 시트의 두께를 조절함으로써 인덕턴스 및 커패시턴스를 조절할 수 있고, 그에 따라 억제할 수 있는 주파수의 노이즈를 조절할 수 있다.

예를 들어, 복수의 시트의 두께를 줄이면 낮은 주파수 대역의 노이즈를 억제할 수 있고, 두께를 증가시키면 높은 주파수 대역의 노이즈를 억제할 수 있다.

이와 같이 커패시터 전극이 형성된 시트가 공통 모드 노이즈 필터의 상부측 및 하부측에 위치되면 커패시터 전극이 형성된 시트에 홀이 형성되지 않아도 되기 때문에 자유로운 크기와 형태의 커패시터 전극 패턴 형성이 가능하다. 따라서 삽입 손실(insertion loss) 특성 강화에 유리한 구조로 회로 보호 소자를 구성하는 것이 가능하다.

또한, 공통 모드 노이즈 필터의 상부측과 하부측에 커패시터 전극이 형성된 필터를 형성할 경우 내외부적으로 회로 상에서 차폐 역할을 할 수 있음으로써 다른 노이즈로부터의 간섭을 최소화 및 억제할 수 있다.

이에 따라 본 발명의 일 실시예에 따른 회로 보호 소자 구조를 채용함으로써 공통 모드 노이즈 필터의 삽입 손실 특성을 강화시킬 수 있다.

이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.

1 상부 커버층 2 하부 커버층
10 공통 모드 노이즈 필터 20 제 2 시트
22 제 1 코일 패턴 28 34 38 54 58 64 홀
26 36 56 66 제 1 인출 전극 30 제 3 시트
32 제 2 코일 패턴 40 제 1 시트
42, 142, 146 커패시터 전극 43, 143, 147 제 2 인출 전극
50 제 4 시트 52 제 3 코일 패턴
60 제 5 시트 62 제 4 코일 패턴

Claims (3)

1. 하나의 제 1 커패시터 전극이 형성된 제 1 시트;
   상기 제 1 시트의 하부에 위치되며, 제 1 홀이 형성되고, 제 1 홀로부터 동일한 선폭 및 간격을 유지하면서 사각 형상을 따라 회전하는 다수 턴수의 제 1 코일 패턴이 형성되고, 제1 코일 패턴에 대응하는 사각 형상의 제 2 시트;
   상기 제 2 시트의 하부에 위치되며, 제 1 홀에 대응하는 위치의 제 2 홀과 제 2 홀로부터 이격된 위치의 제 3 홀이 각각 형성되고, 제 3 홀로부터 동일한 선폭 및 간격을 유지하면서 사각 형상을 따라 회전하는 다수 턴수의 제 2 코일 패턴이 형성되고, 제2 코일 패턴에 대응하는 사각 형상의 제 3 시트;
   상기 제 3 시트 하부에 위치되며, 제 2 홀에 대응하는 위치의 제 4 홀과 제 3 홀에 대응하는 위치의 제5 홀이 각각 형성되고, 제 4 홀로부터 동일한 선폭 및 간격을 유지하면서 사각 형상을 따라 회전하는 다수 턴수의 제 3 코일 패턴이 형성되고, 제3 코일 패턴에 대응하는 사각 형상의 제 4 시트;
   상기 제 4 시트 하부에 위치되며, 제 5 홀에 대응하는 위치의 제 6 홀이 형성되고, 제 6 홀로부터 동일한 선폭 및 간격을 유지하면서 사각 형상을 따라 회전하는 다수 턴수의 제 4 코일 패턴이 형성되고, 제4 코일 패턴에 대응하는 사각 형상의 제 5 시트;
   상기 제 5 시트 하부에 위치되며 하나의 제 2 커패시터 전극이 형성된 제 6 시트;
   상기 제 1 코일 패턴 내지 상기 제 4 코일 패턴과 각각 연결되어 상기 제 2 시트 내지 상기 제 5 시트의 장변에서 외측으로 각각 노출되는 제 1 인출 전극들과 상기 제 1 커패시터 전극 및 상기 제 2 커패시터 전극과 각각 연결되어 상기 제 1 시트 및 상기 제 6 시트의 단변에서 외측으로 노출되는 제 2 인출 전극; 및
   상기 제 1 인출 전극들과 연결되어 상기 제 1 시트 내지 상기 제 6 시트의 측면에 형성된 제 1 외부 전극과, 상기 제 2 인출 전극과 연결되어 상기 제 1 시트 내지 상기 제 6 시트의 측면에 형성된 제 2 외부 전극을 포함하며,
   상기 제 1 인출 전극은 단변 방향으로 연장 형성되고,
   상기 제 2 인출 전극은 장변 방향으로 연장 형성되며,
   상기 제 2 시트의 제 1 코일 패턴과 상기 제 4 시트의 제 3 코일 패턴이 상기 제 3 시트를 사이에 두고 서로 연결되되, 전도성 물질이 매립된 상기 제 1 홀, 상기 제 2 홀 및 상기 제 4 홀을 통해 서로 연결되어 상기 제 1 및 제 3 코일 패턴의 턴수를 구비한 제 1 인덕터를 형성하고,
   상기 제3 시트의 제 2 코일 패턴과 상기 제 5 시트의 제 4 코일 패턴이 상기 제 4 시트를 사이에 두고 서로 연결되되, 전도성 물질이 매립된 상기 제 3 홀, 상기 제 5 홀 및 상기 제 6 홀을 통해 서로 연결되어 상기 제 2 및 제 4 코일 패턴의 턴수를 구비한 제 2 인덕터를 형성하며,
   상기 제 1 커패시터 전극과 상기 제 1 코일 패턴 사이에 제 1 커패시터가 상부에 형성되고,
   상기 제 2 커패시터 전극과 상기 제 4 코일 패턴 사이에 제 2 커패시터가 상기 제 1 캐패시터와 이격된 위치의 하부에 형성되며,
   일측에 형성된 상기 제 1 외부 전극은 회로 보호 소자의 입력 단자와 연결되고 타측에 형성된 상기 제 1 외부 전극은 회로 보호 소자의 출력 단자와 연결되며, 상기 제 1 및 제 2 커패시터 전극과 연결되는 상기 제 2 외부 전극은 접지 단자와 연결되고,
   상기 홀이 상기 시트들 중에서 상기 제 1 시트 및 상기 제 6 시트를 제외한 상기 제 2 시트 내지 상기 제 5 시트에만 형성됨으로써, 상기 홀의 위치에 대응하는 상기 제 1 시트 및 상기 제 6 시트 상의 위치를 포함하는 상기 제 1 시트 및 상기 제 6 시트 상의 영역에 상기 제 1 및 제 2 커패시터 전극의 형성이 가능하며,
   상기 제 1 커패시터 전극 및 상기 제 2 커패시터 전극은 차폐 역할을 갖는 회로 보호 소자.
2. 제 1 항에 있어서,
   상기 제 1 및 제 2 커패시터 전극 각각은 사각형, 모서리가 둥근 형태를 포함하는 다각형, 원형, 타원형, 스파이럴 형태 또는 구불구불한 형태를 포함하는 형태로 이루어진 회로 보호 소자.
3. 제 1 항에 있어서,
   상기 코일 패턴의 턴수, 상기 커패시터 전극의 면적, 상기 커패시터 전극과 상기 코일 패턴 사이의 거리의 적어도 어느 하나에 따라 인덕턴스 및 커패시턴스가 조절되는 회로 보호 소자.

Images