KR101968585B1 - 차동 및 공통 모드 겸용 필터 - Google Patents

차동 및 공통 모드 겸용 필터 Download PDF

Info

Publication number
KR101968585B1
KR101968585B1 KR1020160015070A KR20160015070A KR101968585B1 KR 101968585 B1 KR101968585 B1 KR 101968585B1 KR 1020160015070 A KR1020160015070 A KR 1020160015070A KR 20160015070 A KR20160015070 A KR 20160015070A KR 101968585 B1 KR101968585 B1 KR 101968585B1
Authority
KR
South Korea
Prior art keywords
pair
capacitor
electrodes
capacitor electrode
series
Prior art date
Application number
KR1020160015070A
Other languages
English (en)
Other versions
KR20170093537A (ko
Inventor
김종수
류재수
황윤호
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Priority to KR1020160015070A priority Critical patent/KR101968585B1/ko
Priority to CN201780009794.XA priority patent/CN108604889B/zh
Priority to PCT/KR2017/001194 priority patent/WO2017135734A1/ko
Priority to US16/075,406 priority patent/US10566947B2/en
Publication of KR20170093537A publication Critical patent/KR20170093537A/ko
Application granted granted Critical
Publication of KR101968585B1 publication Critical patent/KR101968585B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/425—Balance-balance networks
    • H03H7/427—Common-mode filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0014—Capacitor filters, i.e. capacitors whose parasitic inductance is of relevance to consider it as filter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H2007/013—Notch or bandstop filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Filters And Equalizers (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

차동 및 공통 모드 겸용 필터가 제공된다. 본 발명의 일 실시예에 따른 차동 및 공통 모드 겸용 필터는 복수의 코일패턴으로 이루어진 한 쌍의 직렬 인덕터; 상기 한 쌍의 인덕터 각각의 양단에 연결되는 두 쌍의 병렬 커패시터; 및 상기 한 쌍의 인덕터와 병렬 연결되는 한 쌍의 직렬 커패시터;를 포함한다. 이에 의하면, 공통 모드와 함께 차동 모드에서 겸용으로 사용할 수 있으며, 데이터 처리속도가 비교적 고속인 애플리케이션에서 추가적인 필터를 사용하지 않고도 잡음을 제거할 수 있다.

Description

차동 및 공통 모드 겸용 필터{Differential and common mode filter}
본 발명은 차동 모드 필터에 관한 것으로, 더욱 상세하게는 공통 모드 잡음과 차동 라인에서 체배되는 잡음을 동시에 제거할 수 있는 차동 및 공통 모드 겸용 필터에 관한 것이다.
최근, 전자기기들은 처리 데이터의 증가로 인하여 처리속도가 고속화되고 있다. 이러한 전자기기들은 고속 처리에 대응하기 위하여 USB, MIPI(Mobile Industry Processor Interface), LVDS(Low voltage differential signaling) 등과 같이 차분 신호(differential pair) 방식을 이용하고 있다.
이와 같은 고속 데이터 라인에서 잡음 성분은 두 라인 사이의 신호의 차이로 발생하며, 이때, 공통 모드 필터를 이용하여 이러한 잡음 성분을 제거한다.
그러나, 이러한 고속 데이터 환경에서, 회로기판에서의 배치에 따라 두 라인은 서로 상이한 경로를 따라 배치되고, 결과적으로 두 라인 사이의 길이가 상이하게 된다. 이에 의해 두 라인 사이의 시차 발생하게 되거나 임피던스 매칭이 이루어지지 못하게 된다.
따라서, 두 라인 사이의 신호의 차를 공통 모드 필터로 제거하는 경우에는 실질적으로 잡음이 제거되지 못한다.
이러한 공통 모드 필터는 특히, 2㎓ 부근 주파수에서 공통 모드와 차동 모드의 임피던스 차이가 현저하게 줄게 되므로, 공통모드 잡음 차단 효과가 감소하는 동시에 차동모드 신호의 삽입 손실도 증가한다.
이와 같이, 데이터의 고속화에 따라 공통 모드뿐만 아니라 차동 모드에서도 공통 모드와 유사한 주파수 특성을 가질 수 있는 필터의 개발이 절실한 실정이다.
KR 1473740 B(2014.12.11 등록)
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 공통 모드와 함께 차동 모드에 대한 삽입 손실을 동시에 개선하여 두 모드에 겸용으로 사용할 수 있는 차동 및 공통 모드 겸용 필터를 제공하는데 그 목적이 있다.
상술한 과제를 해결하기 위하여 본 발명은 복수의 코일패턴으로 이루어진 한 쌍의 직렬 인덕터; 상기 한 쌍의 인덕터 각각의 양단에 연결되는 두 쌍의 병렬 커패시터; 및 상기 한 쌍의 인덕터와 병렬 연결되는 한 쌍의 직렬 커패시터;를 포함하는 차동 및 공통 모드 겸용 필터를 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 두 쌍의 병렬 커패시터는 서로 동일한 값을 갖도록 대칭 구조로 이루어질 수 있다.
또한, 상기 한 쌍의 직렬 커패시터와 상기 두 쌍의 병렬 커패시터는 하기의 식을 만족하며,
1/2 x Cpc < Csc < 2 x Cpc
여기서, Cpc는 상기 두 쌍의 병렬 커패시터 각각의 커패시턴스이고,
Csc는 상기 한 쌍의 직렬 커패시터 각각의 커패시턴스일 수 있다.
또한, 상기 한 쌍의 직렬 인덕터 각각의 임피던스는 상기 한 쌍의 병렬 커패시터 각각의 임피던스보다 같거나 클 수 있다.
또한, 상기 차동 및 공통 모드 겸용 필터는 상기 한 쌍의 인덕터 각각의 일단에 연결되는 한 쌍의 입력전극; 상기 한 쌍의 인덕터 각각의 타단에 연결되는 한 쌍의 출력전극; 및 상기 한 쌍의 입력전극 및 한 쌍의 출력전극과 직각으로 배치되며, 상기 두 쌍의 병렬 커패시터에 연결되는 한 쌍의 접지전극;을 더 포함할 수 있다.
한편, 본 발명은 한 쌍의 코일패턴 및 관통홀이 구비된 복수의 시트가 적층된 적어도 하나의 인덕터부 - 상기 한 쌍의 코일패턴은 상기 관통홀을 통하여 연결되어 한 쌍의 인덕터를 이룸 -; 상기 한 쌍의 인덕터 각각의 일단에 연결되는 한 쌍의 입력전극; 상기 한 쌍의 인덕터 각각의 타단에 연결되는 한 쌍의 출력전극; 상기 한 쌍의 입력전극 및 상기 한 쌍의 출력전극과 직각으로 배치되는 한 쌍의 접지전극; 및 상기 인덕터부의 적어도 일측에 적층 배치되며, 적어도 하나의 전극이 구비된 복수의 시트가 적층된 적어도 하나의 커패시터부;를 포함하는 차동 및 공통 모드 겸용 필터를 제공한다. 여기서, 상기 커패시터부는, 상기 한 쌍의 접지전극에 연결되는 적어도 하나의 제1커패시터 전극; 상기 제1커패시터 전극과 대향하여 배치되며, 상기 한 쌍의 입력전극에 각각 연결되는 한 쌍의 제2커패시터 전극; 및 상기 제1커패시터 전극과 대향하여 배치되며, 상기 한 쌍의 출력전극에 각각 연결되는 한 쌍의 제3커패시터 전극;을 포함하며, 상기 제2커패시터 전극, 상기 제3커패시터 전극, 및 상기 코일패턴 중 서로 대향하는 2개의 전극에 의해 상기 한 쌍의 입력전극과 상기 한 쌍의 출력전극 사이에 한 쌍의 직렬 커패시터를 이룬다.
본 발명의 바람직한 실시예에 의하면, 상기 커패시터부는 상기 어느 하나의 제2커패시터 전극과 상기 어느 하나의 제3커패시터 전극의 적어도 일부가 서로 대향하여 배치될 수 있다.
또한, 상기 커패시터부는, 상기 두 개의 제1커패시터 전극 사이에 상기 제2커패시터 전극 및 상기 제3커패시터 전극이 배치될 수 있다.
또한, 상기 커패시터부는 상기 하나의 제1커패시터 전극이 상기 제2커패시터 전극과 상기 제3커패시터 전극 사이에 배치될 수 있다.
또한, 상기 제2커패시터 전극 및 상기 제3커패시터 전극은 동일 시트 상에 이격 배치되고, 상기 하나의 제1커패시터 전극은 상기 제2커패시터 전극 및 상기 제3커패시터 전극과 대향하여 배치되며, 상기 인덕터부 중 상기 커패시터부에 가장 근접한 시트의 코일패턴은 상기 제2커패시터 전극 및 상기 제3커패시터 전극 중 어느 하나와 대항하여 배치되어, 상기 직렬 커패시터를 이룰 수 있다.
또한, 상기 인덕터부는 상기 커패시터부의 상측 또는 하측에 배치될 수 있다.
또한, 상기 인덕터부는 두 개의 커패시터부 사이에 배치될 수 있다.
또한, 상기 커패시터부는 두 개의 인덕터부 사이에 배치될 수 있다.
또한, 제1커패시터 전극은 상기 제2커패시터 전극 및 상기 제3커패시터 전극보다 폭이 클 수 있다.
한편, 본 발명은 한 쌍의 입력전극; 상기 한 쌍의 입력전극의 반대측에 구비된 한 쌍의 출력전극; 상기 한 쌍의 입력전극 및 한 쌍의 출력전극과 직각으로 배치되는 한 쌍의 접지전극; 상기 한 쌍의 입력전극과 상기 한 쌍의 출력전극 사이에 각각 직렬 연결되는 한 쌍의 인덕터; 상기 한 쌍의 인덕터 각각의 양단과 상기 접지전극 사이에 병렬 연결되는 두 쌍의 병렬 커패시터; 및 상기 한 쌍의 인덕터와 병렬 연결되는 한 쌍의 직렬 커패시터;를 포함하는 차동 및 공통 모드 겸용 필터를 제공한다.
본 발명에 의하면, π형 필터로 이루어진 공통 모드 필터에 직렬 커패시터를 부과함으로써, 차동 신호에 대한 통과대역을 보상하므로, 공통 모드와 함께 차동 모드에서 겸용으로 사용할 수 있다.
또한, 본 발명은 공통 모드와 차동 모드에서 겸용으로 사용될 수 있으므로, 데이터 처리속도가 비교적 고속인 애플리케이션에서 추가적인 필터를 사용하지 않고도 잡음을 제거할 수 있다.
도 1은 본 발명의 일 실시예에 따른 차동 및 공통 모드 겸용 필터의 사시도,
도 2는 도 1의 차동 및 공통 모드 겸용 필터의 적층관계를 나타낸 분리사시도,
도 3은 도 1의 차동 및 공통 모드 겸용 필터의 횡단면도,
도 4는 도 1의 차동 및 공통 모드 겸용 필터의 종단면도,
도 5는 도 1의 차동 및 공통 모드 겸용 필터의 등가 회로도,
도 6은 본 발명의 일 실시예에 따른 차동 및 공통 모드 겸용 필터의 삽입손실을 나타낸 주파수 특성 그래프,
도 7은 종래의 공통 모드 필터의 삽입손실을 나타낸 주파수 특성 그래프,
도 8 및 도 9는 본 발명의 일 실시예에 따른 차동 및 공통 모드 겸용 필터에서 직렬 커패시터와 병렬 커패시터의 커패시턴스의 크기 관계에 따른 차단특성을 설명하기 위한 삽입 손실을 나타낸 주파수 특성 그래프,
도 10 및 도 11은 본 발명의 일 실시예에 따른 차동 및 공통 모드 겸용 필터에서 직렬 커패시터와 병렬 커패시터의 커패시턴스의 크기 관계에 따른 감쇄특성을 설명하기 위한 삽입 손실을 나타낸 주파수 특성 그래프,
도 12 및 도 13은 본 발명의 일 실시예에 따른 차동 및 공통 모드 겸용 필터에서 직렬 인덕터와 병렬 커패시터의 임피던스의 크기 관계에 따른 통과대역의 평탄 특성을 설명하기 위한 삽입 손실을 나타낸 주파수 특성 그래프,
도 14 및 도 15는 도 1의 차동 및 공통 모드 겸용 필터에서 커패시터부의 다양한 예를 나타낸 단면도, 그리고,
도 16 내지 도 18은 도 1의 차동 및 공통 모드 겸용 필터에서 커패시터부와 인덕터부의 배치에 대한 다양한 예를 나타낸 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 부가한다.
본 발명의 일 실시예에 따른 차동 및 공통 모드 겸용 필터(100)는 복수의 시트층(101), 접지전극(103a,103b), 입력전극(104a,104b), 출력전극(105a,105b), 인덕터부(110) 및 커패시터부(120)를 포함한다.
상기 복수의 시트층(101)은 도 2에 도시된 바와 같이, 패턴이 형성된 시트가 복수 적층된 것으로서, 각각의 시트 상에 형성되는 전극 또는 패턴에 따라 인덕터부(110) 및 커패시터부(120)를 구성한다. 여기서, 상기 인덕터부(110) 및 상기 커패시터부(120)는 한 쌍으로 이루어지며, 각각은 저역통과 필터(102a,102b)를 구성한다.
상기 접지전극(103a,103b)은 한 쌍의 상기 입력전극(104a,104b) 및 한 쌍의 상기 출력전극(105a,105b)과 직각으로 배치되며, 상기 복수의 시트층(101)의 양측에서 한 쌍으로 이루어진다.
이러한 접지전극(103a,103b)은 도 3에 도시된 바와 같이, 상기 커패시터부(120)의 일부 전극과 전기적으로 연결된다.
상기 입력전극(104a,104b)은 상기 복수의 시트층(101)의 일측에 배치되며 한 쌍으로 이루어진다. 이러한 입력전극(104a,104b)은 쌍으로 이루어진 차분 신호가 입력될 수 있다.
상기 출력전극(105a,105b)은 상기 복수의 시트층(101)에서 상기 입력전극(104a,104b)과 대향하여 배치되며 한 쌍으로 이루어진다. 이러한 출력전극(105a,105b)은 필터처리된 신호 쌍이 출력될 수 있다.
이와 같이, 상기 입력전극(104a,104b) 및 상기 출력전극(105a,105b)은 도 4에 도시된 바와 같이, 상기 인덕터부(110)의 양단과 전기적으로 연결된다. 즉, 상기 한 쌍의 입력전극(104a,104b)은 상기 인덕터부(110)의 일단에 연결되고, 상기 한 쌍의 출력전극(105a,105b)은 상기 인덕터부(110)의 타단에 연결된다.
여기서, 상기 입력전극(104a,104b)과 상기 출력전극(105a,105b)은 설명의 편의상 명명된 것 일뿐, 상기 입력전극(104a,104b)과 상기 출력전극(105a,105b)은 그 기능을 반대로서 사용할 수 있다. 즉, 상기 출력전극(105a,105b)에 신호가 입력되고 노이즈 제거된 신호가 상기 입력전극(104a,104b)으로 출력될 수 있다.
상기 인덕터부(110)는 복수의 시트(101-1~101-10)가 적층된 것으로서, 각각의 시트는 한 쌍의 코일패턴(111~114,111'~114'), 인출패턴(115,116) 및 관통홀(111a~114a,111a'~114a',116a)이 구비된다. 여기서, 한 쌍의 상기 코일패턴(111~114,111'~114')은 각 시트의 상기 관통홀(111a~114a,111a'~114a',116a)을 통하여 연결되어 한 쌍의 인덕터를 이룬다. 이러한 인덕터부(110)는 상기 커패시터부(120)의 상측에 배치될 수 있다.
이때, 상기 한 쌍의 코일패턴(111~114,111'~114')은 서로 상이한 방향으로 감겨질 수 있다. 즉, 상기 제1저역통과필터(102a)의 상기 코일패턴(111~114,111'~114')과 상기 제2저역통과필터(102b)의 상기 코일패턴(111~114,111'~114')은 서로 상이한 방향으로 감겨질 수 있다. 예를 들면, 상기 제1저역통과필터(102a)의 상기 코일패턴(111~114,111'~114')은 시계방향으로 감겨지고, 상기 제2저역통과필터(102b)의 상기 코일패턴(111~114,111'~114')은 반시계방향으로 감겨질 수 있다.
이와 같이 상기 한 쌍의 상기 코일패턴(111~114,111'~114')이 서로 상이한 방향으로 배치됨으로써, 전류의 위상이 180도 차이가 발생하므로 상기 코일패턴에 의해 생성되는 자기장이 서로 반대방향이 된다. 따라서, 상기 코일패턴에 의해 방사되는 EMI 노이즈를 상쇄시켜 외부로의 방사를 차단할 수 있다.
아울러, 상기 인출패턴(115)은 인덕터와 입력전극(104a,104b)을 연결하기 위한 것으로서, 상기 인덕터부(110)에서 최하층 시트(101-10)에 구비될 수 있다. 또한, 상기 인출패턴(116)은 인덕터와 상기 출력전극(105a,105b)을 연결하기 위한 것으로서, 상기 인덕터부(110)에서 최상층 시트(101-1)에 구비될 수 있다.
여기서, 상기 인덕터부(110)를 이루는 시트의 수는 특정 수에 한정되지 않으며, 상기 코일패턴에 의해 형성되는 인덕터의 용량에 따라 결정될 수 있다. 또한, 각 시트에 구비된 상기 코일패턴은 도 2에 도시된 형상에 한정되지 않으며, 예를 들면, 루프 형태로 이루어질 수 있다.
상기 커패시터부(120)는 복수의 시트(101-11~101-17)가 적층된 것으로서, 각각의 시트는 적어도 하나의 커패시터 전극커패시터 전극(121,121',122, 124,124',125')이 구비된다. 이러한 커패시터부(120)는 상기 인덕터부(110)의 하측에 적층 배치될 수 있다.
이러한 커패시터부(120)는 제1커패시터 전극(121), 제2커패시터 전극(124), 제3커패시터 전극(125)을 포함한다.
상기 제1커패시터 전극(121,121',122)은 상기 한 쌍의 접지전극(103a,103b)에 연결된다. 여기서, 상기 제1커패시터 전극(121)은 시트(101-11) 상에 구비되고, 상기 제1커패시터 전극(122)은 시트(101-14) 상에 구비되며, 상기 제1커패시터 전극(121')은 시트(101-17) 상에 구비될 수 있다.
이때, 상기 제1커패시터 전극(121,121',122)은 상기 접지전극(103a,103b)과 연결되어 접지의 역할을 갖기 때문에, 상기 제2커패시터 전극(124,124') 및 상기 제3커패시터 전극(125,125')보다 큰 폭으로 구비될 수 있다.
상기 제2커패시터 전극(124,124')은 각각이 한 쌍으로 이루어지며, 상기 제1커패시터 전극(121,121')과 대향하여 배치되고, 상기 한 쌍의 입력전극(104a,104b)에 각각 연결된다. 즉, 상기 제2커패시터 전극(124)은 상기 시트(101-11)의 하측에 배치되는 시트(101-12) 상에 한 쌍으로 구비고, 상기 제2커패시터 전극(124')은 상기 시트(101-17)의 상측에 배치되는 시트(101-16) 상에 한 쌍으로 구비될 수 있다.
상기 제3커패시터 전극(125,125')은 각각이 한 쌍으로 이루어지며, 상기 제1커패시터 전극(122)과 대향하여 배치되고, 상기 한 쌍의 출력전극(105a,105b)에 각각 연결된다. 즉, 상기 제3커패시터 전극(125)은 상기 시트(101-14)의 상측에 배치되는 시트(101-13) 상에 한 쌍으로 구비되고, 상기 제3커패시터 전극(125')은 상기 시트(101-14)의 하측에 배치되는 시트(101-15) 상에 한 쌍으로 구비될 수 있다.
여기서, 상기 제1커패시터 전극(121,121',123)은 세 개로 구비되고, 상기 제2커패시터 전극(124,124') 및 상기 제3커패시터 전극(125,125')은 각각 2개의 쌍으로 이루어지진 것으로 도시되고 설명하였으나, 이에 한정되지 않고, 상기 커패시터 전극의 수는 그에 의해 형성되는 커패시터의 용량에 따라 결정될 수 있다. 예를 들면, 도 2에서, 상기 시트(101-15~101-17)는 생략될 수 있고, 결과적으로, 상기 제1커패시터 전극(121'), 상기 제2커패시터 전극(124'), 및 상기 제3커패시터 전극(125')은 생략될 수 있다.
이때, 상기 커패시터부(120)는 두 개의 상기 제1커패시터 전극(121,122 또는 121',122) 사이에 상기 제2커패시터 전극(124,124') 및 상기 제3커패시터 전극(125,125')이 배치될 수 있다.
이에 의해, 하나의 상기 제1커패시터 전극(121)과 그에 대향하는 상기 한 쌍의 제2커패시터 전극(124)은 상기 한 쌍의 인덕터의 일측에 병렬 연결되는 커패시터(CP2)를 형성하며, 다른 하나의 상기 제1커패시터 전극(122)과 그에 대향하는 상기 한 쌍의 제3커패시터 전극(125)은 상기 한 쌍의 인덕터의 타측에 병렬 연결되는 커패시터(CP1)를 형성할 수 있다.
이와 유사하게, 하나의 상기 제1커패시터 전극(121')과 그에 대향하는 상기 한 쌍의 제2커패시터 전극(124')은 상기 한 쌍의 인덕터의 일측에 병렬 연결되는 커패시터(CP1)를 형성하며, 다른 하나의 상기 제1커패시터 전극(122)과 그에 대향하는 상기 한 쌍의 제3커패시터 전극(125')은 상기 한 쌍의 인덕터의 타측에 병렬 연결되는 커패시터(CP2)를 형성할 수 있다.
이때, 상기 제2커패시터 전극(124, 124')과 상기 제3커패시터 전극(125,125')은 서로 대향하여 배치되며, 이에 의해 상기 한 쌍의 입력전극(104a,104b)과 상기 한 쌍의 출력전극(105a,105b) 사이에 한 쌍의 직렬 커패시터(CS)를 이룰 수 있다.
이와 같은 차동 및 공통 모드 겸용 필터(100)는 도 5에 도시된 바와 같이, 2개의 저역통과 필터(102a,102b)로 이루어지며, 각각은 직렬 인덕터(L), 2개의 병렬 커패시터(CP1,CP2), 및 직렬 커패시터(CS)를 포함한다.
상기 인덕터(L)는 복수의 코일패턴(111~114,111'~114')로 이루어지며, 입력전극(104a,104b)과 출력전극(105a,105b) 사이에 직렬 배치된다.
상기 병렬 커패시터(CP1)는 상기 인덕터(L)와 상기 입력전극(104a,104b)의 연결점과, 접지전극(103a,103b) 사이에 병렬 배치되며, 상기 병렬 커패시터(CP1)는 상기 인덕터(L)와 상기 출력전극(105a,105b)의 연결점과, 상기 접지전극(103a,103b) 사이에 병렬 배치될 수 있다.
이와 같이, 상기 인덕터(L)와 2개의 병렬 커패시터(CP1,CP2)에 의해 π형 저역통과필터가 구성될 수 있다.
상기 직렬 커패시터(CS)는 상기 입력전극(104a,104b)과 상기 출력전극(105a,105b) 사이에 직렬 배치되어 상기 인덕터(L)와 병렬 배치된다.
한편, 상기 π형 저역통과 필터(102a,102b)의 설계시, 상기 인덕터(L)가 어느 하나의 병렬 커패시터(CP1,CP2)보다 낮은 임피던스를 갖는 경우, 통과대역에서 리플 성분이 발생한다는 사실을 모의실험을 통해 지득하였다.
따라서, 본 발명의 실시예에 따른 상기 차동 및 공통 모드 겸용 필터(100)는 상기 인덕터(L)의 임피던스를 보상하기 위해 상기 인덕터(L)와 병렬로 상기 직렬 커패시터(CS)를 구비함으로써, 리플 성분을 제거할 수 있다.
즉, 상기와 같은 직렬 커패시터(CS)에 의해, 차동 신호에 대한 주파수 특성에서 급격한 기울기 특성을 달성할 수 있다. 보다 구체적으로 설명하면, 일반적으로 필터의 컷오프 특성이 급격한 기울기를 가질수록 통과대역에서 많은 리플 성분을 갖게 되지만, 본 발명의 실시예와 같이, 상기 입력전극(104a,104b)과 상기 출력전극(105a,105b) 사이에 상기 직렬 커패시터(CS)를 구비함으로써, 급격한 기울기 특성을 가지면서도, 통과대역에서의 리플 성분을 제거할 수 있다.
도 6 및 도 7에 도시된 바와 같이, 종래의 경우, 차동 모드(Sdd21)와 공통 모드(Scc21)의 삽입 손실이 서로 상이할 뿐만 아니라, 컷오프의 기울기 특성이 완만하며, 통과대역에서 평탄 특성이 확보되지 못했다.
반면, 본 발명의 실시예에 따른 차동 및 공통 모드 겸용 필터(100)는 차동 모드와 공통 모드 모두에 대하여 거의 유사한 삽입 손실을 가질 뿐만 아니라, 컷오프의 기울기 특성이 향상되고, 통과 대역에서 리플성분이 거의 없이 평탄 특성이 확보되었다.
더욱이, 대부분의 고속 디지털 신호가 운용되는 차동 모드에서, 신호가 고속화됨에 따라, 제거해야 할 잡음 주파수 영역과 통과시켜야 할 신호 영역이 근접함에 따라 필터의 정교한 차단 특성(통상적으로 'Skirt 특성' 이라고 함)이 요구되고 있다.
이러한 특성을 만족하기 위해서는 상기 π형 저역통과 필터(102a,102b)를 이루는 직렬 인덕터, 병렬 커패시터, 및 직렬 커패시터의 용량에 따른 관계가 적절하게 형성되어야 한다는 사실을 모의실험을 통해 지득하였다.
여기서, 상기 π형 저역통과 필터는, 도 8에 도시된 바와 같이, 컷오프의 기울기가 급격하게 형성되어야 우수한 차단 특성을 제공할 수 있다.
그러나, 상기 직렬 커패시터(Cs)의 커패시턴스가 상기 병렬 커패시터(CP1,CP2)의 커패시턴스에 비하여 너무 작게 되면, 특히, 상기 직렬 커패시터(Cs)의 커패시턴스(Cs) 가 상기 병렬 커패시터(CP1,CP2)의 커패시턴스(CPC)의 절반보다 작은 경우에는, 도 9에 도시된 바와 같이, 컷오프의 기울기가 완만하게 형성되어 인접 주파수의 잡음을 적절하게 감쇄 할 수 없다.
아울러, 상기 π형 저역통과 필터는, 도 10에 도시된 바와 같이, 잡음 감쇄 대역에서 전체적으로 큰 감쇄값을 가져야 우수한 감쇄 특성을 제공할 수 있다.
그러나, 상기 직렬 커패시터(Cs)의 커패시턴스가 상기 병렬 커패시터(CP1,CP2)의 커패시턴스에 비하여 너무 크게 되면, 특히, 상기 직렬 커패시터(Cs)의 커패시턴스(Cs) 가 상기 병렬 커패시터(CP1,CP2)의 커패시턴스(CPC)의 두배보다 큰 경우에는, 도 11에 도시된 바와 같이, 잡음 감쇄 대역에서 전체적으로 작은 갑쇄값을 가져 감쇄특성이 악화된다.
따라서, 상기 π형 저역통과 필터는 차동 모드에서 차단 특성 및 감쇄 특성을 모두 달성하기 위해서 상기 직렬 커패시터(Cs)와 상기 병렬 커패시터(CP1,CP2)는 하기의 식을 만족하는 것이 바람직하다:
1/2 x Cpc < Csc < 2 x Cpc
여기서, Cpc는 상기 두 쌍의 병렬 커패시터 각각의 커패시턴스이고,
Csc는 상기 한 쌍의 직렬 커패시터 각각의 커패시턴스이다.
또한, 상기 π형 저역통과 필터는, 도 12에 도시된 바와 같이, 통과 대역에서 리플이 제거되어야 원하는 평탄 특성을 제공할 수 있다.
그러나, 상기 직렬 인덕터(L)의 임피던스가 상기 병렬 커패시터(CP1,CP2)의 임피던스에 비하여 작게 되면, 도 13에 도시된 바와 같이, 통과 대역의 고주파 영역에서 리플이 발생되어 원하는 평탄 특성을 제공할 수 없고, 이에 따라 신호의 손실을 야기하게 된다.
따라서, 상기 π형 저역통과 필터는 차동 모드에서 평탄 특성을 달성하기 위해서 상기 직렬 인덕터(L)의 임피던스는 상기 병렬 커패시터(CP1,CP2) 각각의 임피던스보다 같거나 큰 것이 바람직하다.
아울러, 고속의 차동 회로에서, 입출력 신호의 방향이 바뀌어 질 수 있기 때문에 대칭적인 구조의 필터 설계를 위해서는 하나의 인덕터(L)와 연결된 두 개의 병렬 커패시터(CP1,CP2) 각각은 서로 동일한 값을 갖는 것이 바람직하다. 즉, 병렬 커패시터(CP1,CP2) 각각은 서로 동일한 값을 갖도록 대칭 구조로 이루어질 수 있다.
한편, 본 발명의 일 실시예에 따른 차동 및 공통 모드 겸용 필터(100)는 도 14 및 도 15에 도시된 바와 같이, 커패시터부(120)를 다양하게 구성할 수 있다.
예를 들면, 도 14에 도시된 바와 같이, 상기 커패시터부(120)는 하나의 제1커패시터 전극(126)이 제2커패시터 전극(127)과 제3커패시터 전극(128) 사이에 배치될 수 있다. 즉, 상기 제1커패시터 전극(126)과 상기 제2커패시터 전극(124)이 서로 대향하여 배치되므로 하나의 병렬 커패시터(CP1)를 형성하고, 상기 제1커패시터 전극(126)과 상기 제3커패시터 전극(128)이 서로 대향하여 배치되므로, 다른 하나의 병렬 커패시터(CP2)를 형성한다.
이때, 상기 제2커패시터 전극(127)과 상기 제3커패시터 전극(128)은 적어도 일부가 서로 대향하여 배치될 수 있다. 즉, 상기 입력전극(104a)과 상기 출력전극(105a) 사이에서, 상기 제1커패시터 전극(126)은 상기 제2커패시터 전극(127) 및 상기 제3커패시터 전극(128)보다 짧은 길이로 구비되며, 상기 입력전극(104a,104b)과 상기 출력전극(105a,105b) 사이의 대략 중앙부에 된다.
이에 의해 상기 제1커패시터 전극(126)의 양측 영역에서는 상기 제2커패시터 전극(127)과 상기 제3커패시터 전극(128) 사이에 상기 제1커패시터 전극(126)이 개재되지 않고, 상기 제2커패시터 전극(127)과 상기 제3커패시터 전극(128)이 서로 대향하여 배치되므로, 직렬 커패시터(CS)를 구현할 수 있다.
이와 같은 구성에 의해, 도 2의 커패시터부에 비하여 적은 수의 커패시터 전극만으로도 병렬 커패시터 및 직렬 커패시터 모두를 구현할 수 있다.
다른 예로서, 도 15에 도시된 바와 같이, 커패시터부(120)는 상기 제2커패시터 전극(129) 및 상기 제3커패시터 전극(129')이 동일 시트 상에 이격 배치될 수 있다. 여기서, 상기 제2커패시터 전극(129)은 입력전극(104a)에 연결되고, 상기 제3커패시터 전극(129')은 출력전극(105a)에 연결될 수 있다.
이때, 제1커패시터 전극(126')은 상기 제2커패시터 전극(129) 및 상기 제3커패시터 전극(129')과 각각 대향하여 배치될 수 있다. 즉, 상기 제1커패시터 전극(126')은 상기 제2커패시터 전극(129) 및 상기 제3커패시터 전극(129')의 하측에서 각각에 대하여 적어도 일부가 대향하도록 배치될 수 있다.
이에 의해, 상기 제1커패시터 전극(126')과 상기 제2커패시터 전극(129)이 서로 대향하여 배치되므로, 하나의 병렬 커패시터(CP1)를 형성하고, 상기 제1커패시터 전극(121)과 상기 제3커패시터 전극(125)이 서로 대향하여 배치되므로, 다른 하나의 병렬 커패시터(CP2)를 형성한다.
아울러, 인덕터부(110)에서 상기 커패시터부(120)에 가장 근접한 시트의 코일패턴, 즉 인출패턴(115')은 상기 제3커패시터 전극(125)과 대항하도록 길게 연장형성될 수 있다. 이에 의해, 인출패턴(115')은 상기 제2커패시터 전극(129)과 전기적으로 연결되기 때문에, 인출패턴(115')과 상기 제3커패시터 전극(129')이 서로 대향하여 배치되므로, 직렬 커패시터(CS)를 형성한다.
여기서, 상기 제1커패시터 전극(126')은 상기 제2커패시터 전극(129) 및 상기 제3커패시터 전극(129')을 기준으로 인출패턴(115')에 반대측에 배치되기만 하면, 상기 제1커패시터 전극(129) 및 상기 제3커패시터 전극(129')의 상측에 배치될 수도 있다.
이와 같은 구성에 의해, 도 2 및 도 14의 커패시터부에 비하여 적은 수의 시트 적층만으로도 병렬 커패시터 및 직렬 커패시터 모두를 구현할 수 있다.
또한, 본 발명의 일 실시예 따른 차동 및 공통 모드 겸용 필터(100)는 도 16 내지 도 18에 도시된 바와 같이, 상기 인덕터부(110)와 상기 커패시터부(120)를 다양하게 적층 배치할 수 있다.
예를 들면, 도 16에 도시된 바와 같이, 차동 및 공통 모드 겸용 필터(100)는 인덕터부(110)가 커패시터부(120)의 하측에 배치될 수 있다. 즉, 코일패턴(111~114,111'~114') 인출패턴(115,116) 및 상기 관통홀(111a~114a,111a'~114a')을 구비한 시트(101-1~101-10)를 먼저 적층한 다음, 커패시터 전극(121,121',122,124,124'125')을 구비한 시트(101-11~101-17)를 적층함으로써, 상기 차동 및 공통 모드 겸용 필터(100)를 구현할 수 있다.
다른 예로서, 도 17에 도시된 바와 같이, 차동 및 공통 모드 겸용 필터(100)는 인덕터부(110)가 두 개의 커패시터부(120a,120b) 사이에 배치될 수 있다. 즉, 접지전극(103a,103b)에 각각 연결되는 두 개의 제1커패시터 전극(121,122), 및 두 개의 상기 제1커패시터 전극(121,122) 사이에 배치되는 상기 제2커패시터 전극(124) 및 상기 제3커패시터 전극(125)으로 이루어진 하나의 커패시터부(120a)는 상기 인덕터부(110)의 상측에 배치될 수 있다. 또한, 접지전극(103a,103b)에 각각 연결되는 다른 두 개의 제1커패시터 전극(121',122'), 및 두 개의 상기 제1커패시터 전극(121',122') 사이에 배치되는 상기 제2커패시터 전극(124') 및 상기 제3커패시터 전극(125')으로 이루어진 다른 하나의 커패시터부(120b)는 상기 인덕터부(110)의 하측에 배치될 수 있다.
또 다른 예로서, 도 18에 도시된 바와 같이, 차동 및 공통 모드 겸용 필터(100)는 커패시터부(120)가 두 개의 인덕터부(110a,110b) 사이에 배치될 수 있다. 즉, 입력전극(104a)에 연결된 인출패턴(115), 출력전극(105a)에 연결된 인출패턴(116), 및 그 사이에 배치되는 코일패턴(111~114)으로 이루어진 하나의 인덕터부(110a)는 상기 커패시터부(120)의 상측에 배치될 수 있다. 또한, 입력전극(104a)에 연결된 인출패턴(115'), 출력전극(105a)에 연결된 인출패턴(116'), 및 그 사이에 배치되는 코일패턴(111'~114')으로 이루어진 다른 하나의 인덕터부(110b)는 상기 커패시터부(120)의 하측에 배치될 수 있다.
이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.
100 : 차동 및 공통 모드 겸용 필터 101 : 복수의 시트층
101-1~101-17 : 시트 102a,102b : 저역통과 필터
103a,103b : 접지전극 104a,104b : 입력전극
105a,105b : 출력전극 110,110a,110b : 인덕터부
111~114,111'~114' : 코일패턴 115,115',116 : 인출패턴
111a~114a,111a'~114a' : 관통홀 120,120a,120b : 커패시터부
121,121',122,122',126,126' : 제1커패시터 전극
124,124'.127,129 : 제2커패시터 전극
125,125',128,129' : 제3커패시터 전극

Claims (18)

  1. 차분 신호가 입력되는 한 쌍의 입력전극;
    상기 한 쌍의 입력전극의 반대측에 구비된 한 쌍의 출력전극;
    상기 한 쌍의 입력전극 및 한 쌍의 출력전극과 직각으로 배치되는 한 쌍의 접지전극;
    상기 한 쌍의 입력전극과 상기 한 쌍의 출력전극 사이에 각각 직렬 연결되는 한 쌍의 직렬 인덕터 - 상기 한 쌍의 직렬 인덕터 각각은 복수의 코일패턴으로 이루어짐 -;
    상기 한 쌍의 직렬 인덕터 각각의 일단에 연결되는 한 쌍의 제1병렬 커패시터;
    상기 한 쌍의 직렬 인덕터 각각의 타단에 연결되는 한 쌍의 제2병렬 커패시터; 및
    상기 한 쌍의 직렬 인덕터 각각의 임피던스 보상을 하도록 상기 한 쌍의 입력전극과 상기 한 쌍의 출력전극 사이에 각각 직렬 연결되는 한 쌍의 직렬 커패시터;를 포함하는 차동 및 공통 모드 겸용 필터.
  2. 제1항에 있어서,
    상기 두 쌍의 병렬 커패시터는 서로 동일한 커패시턴스 값을 갖도록 대칭 구조로 이루어지는 차동 및 공통 모드 겸용 필터.
  3. 제1항에 있어서,
    상기 한 쌍의 직렬 커패시터와 상기 두 쌍의 병렬 커패시터는 하기의 식을 만족하며,
    1/2 x Cpc < Csc < 2 x Cpc
    여기서, Cpc는 상기 두 쌍의 병렬 커패시터 각각의 커패시턴스이고,
    Csc는 상기 한 쌍의 직렬 커패시터 각각의 커패시턴스인 차동 및 공통 모드 겸용 필터.
  4. 제1항에 있어서,
    상기 한 쌍의 직렬 인덕터 각각의 임피던스는 상기 한 쌍의 병렬 커패시터 각각의 임피던스보다 같거나 큰 차동 및 공통 모드 겸용 필터.
  5. 삭제
  6. 한 쌍의 코일패턴 및 관통홀이 각각 구비된 복수의 시트가 적층된 적어도 하나의 인덕터부 - 상기 한 쌍의 코일패턴 각각은 상기 복수의 시트의 각 관통홀을 통하여 연결되어 한 쌍의 인덕터를 이룸 -;
    상기 한 쌍의 인덕터 각각의 일단에 연결되는 한 쌍의 입력전극;
    상기 한 쌍의 인덕터 각각의 타단에 연결되는 한 쌍의 출력전극;
    상기 한 쌍의 입력전극 및 상기 한 쌍의 출력전극과 직각으로 배치되는 한 쌍의 접지전극; 및
    상기 인덕터부의 적어도 일측에 적층 배치되며, 적어도 하나의 전극이 구비된 복수의 시트가 적층된 적어도 하나의 커패시터부;를 포함하며,
    상기 커패시터부는,
    상기 한 쌍의 접지전극에 연결되는 적어도 하나의 제1커패시터 전극;
    상기 제1커패시터 전극과 대향하여 배치되며, 상기 한 쌍의 입력전극에 각각 연결되는 한 쌍의 제2커패시터 전극; 및
    상기 제1커패시터 전극과 대향하여 배치되며, 상기 한 쌍의 출력전극에 각각 연결되는 한 쌍의 제3커패시터 전극;을 포함하며,
    상기 제2커패시터 전극, 상기 제3커패시터 전극, 및 상기 코일패턴 중 서로 대향하는 2개의 전극에 의해 상기 한 쌍의 입력전극과 상기 한 쌍의 출력전극 사이에 한 쌍의 직렬 커패시터를 이루는 차동 및 공통 모드 겸용 필터.
  7. 제6항에 있어서,
    상기 제1커패시터 전극과 상기 제2커패시터 전극, 및 상기 제1커패시터 전극과 상기 제3커패시터 전극에 의해 두 쌍의 병렬 커패시터를 이루고,
    상기 두 쌍의 병렬 커패시터는 서로 동일한 커패시턴스 값을 갖도록 대칭 구조로 이루어지는 차동 및 공통 모드 겸용 필터.
  8. 제7항에 있어서,
    상기 한 쌍의 직렬 커패시터와 상기 두 쌍의 병렬 커패시터는 하기의 식을 만족하며,
    1/2 x Cpc < Csc < 2 x Cpc
    여기서, Cpc는 상기 두 쌍의 병렬 커패시터 각각의 커패시턴스이고,
    Csc는 상기 한 쌍의 직렬 커패시터 각각의 커패시턴스인 차동 및 공통 모드 겸용 필터.
  9. 제7항에 있어서,
    상기 한 쌍의 직렬 인덕터 각각의 임피던스는 상기 한 쌍의 병렬 커패시터 각각의 임피던스보다 같거나 큰 차동 및 공통 모드 겸용 필터.
  10. 제6항에 있어서,
    상기 커패시터부는 어느 하나의 상기 제2커패시터 전극과 어느 하나의 상기 제3커패시터 전극의 적어도 일부가 서로 대향하여 배치되는 차동 및 공통 모드 겸용 필터.
  11. 제6항에 있어서,
    상기 커패시터부는, 두 개의 상기 제1커패시터 전극 사이에 상기 제2커패시터 전극 및 상기 제3커패시터 전극이 배치되는 차동 및 공통 모드 겸용 필터.
  12. 제6항에 있어서,
    상기 커패시터부는 상기 하나의 제1커패시터 전극이 상기 제2커패시터 전극과 상기 제3커패시터 전극 사이에 배치되는 차동 및 공통 모드 겸용 필터.
  13. 제6항에 있어서,
    상기 제2커패시터 전극 및 상기 제3커패시터 전극은 동일 시트 상에 이격 배치되고,
    상기 하나의 제1커패시터 전극은 상기 제2커패시터 전극 및 상기 제3커패시터 전극과 대향하여 배치되며,
    상기 인덕터부 중 상기 커패시터부에 가장 근접한 시트의 코일패턴은 상기 제2커패시터 전극 및 상기 제3커패시터 전극 중 어느 하나와 대항하여 배치되어, 상기 직렬 커패시터를 이루는 차동 및 공통 모드 겸용 필터.
  14. 제6항에 있어서,
    상기 인덕터부는 상기 커패시터부의 상측 또는 하측에 배치되는 차동 및 공통 모드 겸용 필터.
  15. 제6항에 있어서,
    상기 인덕터부는 두 개의 커패시터부 사이에 배치되는 차동 및 공통 모드 겸용 필터.
  16. 제6항에 있어서,
    상기 커패시터부는 두 개의 인덕터부 사이에 배치되는 차동 및 공통 모드 겸용 필터.
  17. 제6항에 있어서,
    제1커패시터 전극은 상기 제2커패시터 전극 및 상기 제3커패시터 전극보다 폭이 큰 차동 및 공통 모드 겸용 필터.
  18. 삭제
KR1020160015070A 2016-02-05 2016-02-05 차동 및 공통 모드 겸용 필터 KR101968585B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160015070A KR101968585B1 (ko) 2016-02-05 2016-02-05 차동 및 공통 모드 겸용 필터
CN201780009794.XA CN108604889B (zh) 2016-02-05 2017-02-03 差模及共模兼用滤波器
PCT/KR2017/001194 WO2017135734A1 (ko) 2016-02-05 2017-02-03 차동 및 공통 모드 겸용 필터
US16/075,406 US10566947B2 (en) 2016-02-05 2017-02-03 Filter for both differential mode and common mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160015070A KR101968585B1 (ko) 2016-02-05 2016-02-05 차동 및 공통 모드 겸용 필터

Publications (2)

Publication Number Publication Date
KR20170093537A KR20170093537A (ko) 2017-08-16
KR101968585B1 true KR101968585B1 (ko) 2019-04-12

Family

ID=59499916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160015070A KR101968585B1 (ko) 2016-02-05 2016-02-05 차동 및 공통 모드 겸용 필터

Country Status (4)

Country Link
US (1) US10566947B2 (ko)
KR (1) KR101968585B1 (ko)
CN (1) CN108604889B (ko)
WO (1) WO2017135734A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023014194A1 (ko) * 2021-08-06 2023-02-09 주식회사 모다이노칩 복합 소자
WO2024049071A1 (ko) * 2022-08-30 2024-03-07 주식회사 아모텍 적층형 공통 모드 필터
WO2024096551A1 (ko) * 2022-11-02 2024-05-10 주식회사 아모텍 적층형 공통 모드 필터

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6461437B2 (ja) * 2016-08-03 2019-01-30 三菱電機株式会社 ノイズフィルタ回路
US11088450B2 (en) * 2016-08-16 2021-08-10 Amotech Co., Ltd. Antenna module for near field communication
JP7163935B2 (ja) * 2020-02-04 2022-11-01 株式会社村田製作所 コモンモードチョークコイル
KR20230067946A (ko) * 2021-11-10 2023-05-17 주식회사 아모텍 적층형 공통 모드 필터

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087074A (ja) * 2001-09-07 2003-03-20 Toko Inc 積層型フィルタ
KR100578296B1 (ko) * 2005-05-13 2006-05-11 주식회사 이노칩테크놀로지 인덕터-커패시터 복합 적층 칩 소자

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621366A (en) * 1994-08-15 1997-04-15 Motorola, Inc. High-Q multi-layer ceramic RF transmission line resonator
KR100396607B1 (ko) * 2000-10-28 2003-09-02 주식회사 아모텍 통과대역 평탄도 보상회로
CN100426667C (zh) * 2005-09-21 2008-10-15 东南大学 电力系统自动化设备电磁干扰抑制器
CN100495813C (zh) * 2005-09-22 2009-06-03 中国舰船研究设计中心 超宽带滤波器
CN101490953A (zh) * 2006-07-27 2009-07-22 株式会社村田制作所 噪声滤波器阵列
TW200908430A (en) * 2007-05-18 2009-02-16 Murata Manufacturing Co Stacked bandpass filter
US7999633B2 (en) * 2007-11-08 2011-08-16 Fuji Electric Systems Co., Ltd. EMI filter with an integrated structure of common-mode inductors and differential-mode capacitors realized by flexible printed circuit board
US8847705B2 (en) * 2009-11-02 2014-09-30 Matsue Elmec Corporation Common mode filter
CN201682464U (zh) * 2010-06-01 2010-12-22 苏州泰思特电子科技有限公司 一种用于抑制传导电磁干扰的共模滤波器
KR101320164B1 (ko) * 2010-12-21 2013-10-23 삼성전기주식회사 전원 공급 장치 및 이를 갖는 디스플레이 장치
JP2014068423A (ja) * 2012-09-24 2014-04-17 Toshiba Lighting & Technology Corp 電源装置および照明装置
KR101495736B1 (ko) * 2013-05-15 2015-02-25 전북대학교산학협력단 Ｅｓｄ-ｅｍｉ 공통모드 반도체 필터 소자 및 그 제조방법
JP5907124B2 (ja) * 2013-07-24 2016-04-20 株式会社村田製作所 高周波部品およびフィルタ部品
WO2015087821A1 (ja) * 2013-12-12 2015-06-18 株式会社村田製作所 フィルタ部品
CN103701427B (zh) * 2013-12-31 2016-11-16 康海峰 用于提高电力猫功率谱密度的家用电器外部前端滤波器
CN203645634U (zh) * 2013-12-31 2014-06-11 康海峰 一种家用电器外部前端滤波器
KR101473740B1 (ko) 2014-05-15 2014-12-18 국방과학연구소 고주파신호 감쇄장치
CN104539148A (zh) * 2014-11-27 2015-04-22 华为技术有限公司 一种滤波电路及装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087074A (ja) * 2001-09-07 2003-03-20 Toko Inc 積層型フィルタ
KR100578296B1 (ko) * 2005-05-13 2006-05-11 주식회사 이노칩테크놀로지 인덕터-커패시터 복합 적층 칩 소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023014194A1 (ko) * 2021-08-06 2023-02-09 주식회사 모다이노칩 복합 소자
WO2024049071A1 (ko) * 2022-08-30 2024-03-07 주식회사 아모텍 적층형 공통 모드 필터
WO2024096551A1 (ko) * 2022-11-02 2024-05-10 주식회사 아모텍 적층형 공통 모드 필터

Also Published As

Publication number Publication date
US20190044490A1 (en) 2019-02-07
US10566947B2 (en) 2020-02-18
WO2017135734A1 (ko) 2017-08-10
CN108604889A (zh) 2018-09-28
KR20170093537A (ko) 2017-08-16
CN108604889B (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
KR101968585B1 (ko) 차동 및 공통 모드 겸용 필터
US10944375B2 (en) Multilayer band pass filter
US8975983B2 (en) Band-pass filter
JP5609968B2 (ja) 高周波積層部品および積層型高周波フィルタ
KR101820596B1 (ko) 복합 전자 부품
JP4883237B1 (ja) 積層帯域通過フィルタ
JP6547707B2 (ja) 積層フィルタ
JP4299258B2 (ja) 積層コンデンサ
US7859364B2 (en) Layered low-pass filter
JP5741783B1 (ja) 複合ｌｃ共振器および帯域通過フィルタ
JP2004014961A (ja) 積層貫通型コンデンサ
JP2010141859A (ja) ダイプレクサ及びマルチプレクサ
JP6852356B2 (ja) 積層型フィルタ
JP5804076B2 (ja) Ｌｃフィルタ回路及び高周波モジュール
JP2016144115A (ja) コモンモードフィルタ
JP2020155836A (ja) 積層型フィルタ装置
JPWO2011086822A1 (ja) コモンモードフィルタおよびコモンモードフィルタ用インダクタ
JP2011147090A (ja) 積層型マルチプレクサ、積層型トリプレクサ及びフィルタ回路
TW201611403A (zh) 諧波抑制濾波電路
JP5285951B2 (ja) バンドパスフィルタ及び積層型バンドパスフィルタ。
JP2004328569A (ja) 積層型バンドパスフィルタ
JP2002043883A (ja) 積層型分波器
WO2019244481A1 (ja) 積層複合フィルタ装置
JP5828413B2 (ja) ダイプレクサ
JP6471995B2 (ja) コモンモードフィルタ

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant