JP2004014961A - 積層貫通型コンデンサ - Google Patents
積層貫通型コンデンサ Download PDFInfo
- Publication number
- JP2004014961A JP2004014961A JP2002169521A JP2002169521A JP2004014961A JP 2004014961 A JP2004014961 A JP 2004014961A JP 2002169521 A JP2002169521 A JP 2002169521A JP 2002169521 A JP2002169521 A JP 2002169521A JP 2004014961 A JP2004014961 A JP 2004014961A
- Authority
- JP
- Japan
- Prior art keywords
- internal
- input
- conductor
- terminal electrodes
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims description 102
- 239000004020 conductor Substances 0.000 claims description 166
- 230000000694 effects Effects 0.000 abstract description 15
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 239000000919 ceramic Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 10
- 239000003985 ceramic capacitor Substances 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/35—Feed-through capacitors or anti-noise capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】コモンモードのノイズ及びディファレンシャルモードのノイズにそれぞれ対応すると共に、ＥＳＬをより一層低減して高周波ノイズ除去効果を向上する。
【解決手段】誘電体素体１２の二側面１３、１５におけるそれぞれの右側寄りの部分に、一対の第１入出力用端子電極３１、３２が配置され、同じく二側面１３、１５におけるそれぞれの左側寄りの部分に、一対の第２入出力用端子電極３３、３４が配置される。一方の側面１３内における第１入出力用端子電極３１と第２入出力用端子電極３３との間の箇所に、グランド用端子電極３５が配置され、他方の側面１５内における第１入出力用端子電極３２と第２入出力用端子電極３４との間の箇所に、グランド用端子電極３６が配置される。
【選択図】 図１
【解決手段】誘電体素体１２の二側面１３、１５におけるそれぞれの右側寄りの部分に、一対の第１入出力用端子電極３１、３２が配置され、同じく二側面１３、１５におけるそれぞれの左側寄りの部分に、一対の第２入出力用端子電極３３、３４が配置される。一方の側面１３内における第１入出力用端子電極３１と第２入出力用端子電極３３との間の箇所に、グランド用端子電極３５が配置され、他方の側面１５内における第１入出力用端子電極３２と第２入出力用端子電極３４との間の箇所に、グランド用端子電極３６が配置される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、コモンモードのノイズ及びディファレンシャルモードのノイズにそれぞれ対応するだけでなく、等価直列インダクタンス（ＥＳＬ）をより一層低減して高周波数域でより効果的にノイズ除去を図るノイズフィルタ等に用いられる積層貫通型コンデンサに係り、特に情報処理機器や通信機器の回路に好適なものである。
【０００２】
【従来の技術】
近年の大半の情報処理機器や通信機器はディジタル化され、さらに情報処理能力の向上に伴う処理の高速化よってこれらの機器で取り扱われるディジタル信号の高周波数化が著しく進んでいる。従って、これらの機器から発生するノイズが高周波数域で一層増大する傾向にある。この一方、これらの機器の携帯化が図られるのに伴い、これらの機器のさらなる小型軽量化が望まれるようになっていた。
【０００３】
これに対して、多くの機器には、ノイズ対策をして電磁波障害の防止や不要な電圧変動の抑止を図る為の電子部品が使用されているが、上記のような事情により、小型軽量で高周波数域のノイズに対応したノイズ対策用の電子部品が要求されるようになった。そして、このノイズ対策の為の電子部品として、一般的に積層セラミックコンデンサが現在採用されている。
【０００４】
しかし、積層セラミックコンデンサでは、その寄生成分であるＥＳＬ（等価直列インダクタンス）が、高周波数域のノイズ除去効果を阻害する為、機器の動作周波数等の一層の高周波数化に伴って、その効果が不十分になってきている。つまり、従来の積層セラミックコンデンサのように大きなＥＳＬを有したものでは、近年の高周波数化には十分に適応できないようになった。
【０００５】
例えば、従来のＥＳＬを低減したコンデンサとして積層型の貫通コンデンサである積層貫通型コンデンサが製品化され用いられている。そして、この積層貫通型コンデンサ１１０を図１２から図１４に示し、以下に説明する。
この積層貫通型コンデンサ１１０は、図１３に示すように相互に対向する二側面に引き出された引出部１１２Ａ、１１２Ｂを有する内部導体１１２を配置した誘電体シート１２２及び、この二側面と異なる二側面に引き出された内部導体１１４を配置した誘電体シート１２４が、それぞれ積層された図１２に示す積層体１２０を本体部分とするような構造になっている。
【０００６】
さらに、図１２及び図１４に示すように、内部導体１１２が繋がる端子電極１３１、１３２を接地側に接続し得るように積層体１２０の側部にそれぞれ形成し、内部導体１１４が繋がる端子電極１３３、１３４を信号伝送路に接続し得るように積層体１２０の他の側部にそれぞれ形成している。
そして、コモンモード及びディファレンシャルモードのノイズ対策の為にこの従来技術に係る積層貫通型コンデンサ１１０を用いた場合の回路図を図１５に示すが、この場合にはこの積層貫通型コンデンサ１１０が３素子用いられて回路が構成されることになる。
【０００７】
【発明が解決しようとする課題】
しかし、上記の積層貫通型コンデンサ１１０によっても図１３の矢印で示す向きに電流が流れるのに伴って、ある程度の大きさのＥＳＬを有することになるので、近年の高周波数化には適応できなくなっており、ＥＳＬを低減したコンデンサが必要とされるようになった。
この一方、機器の小型化に伴う高密度実装に対応する為、複数のコンデンサを一体化したアレイ型の積層コンデンサの要求が高まっている。
本発明は上記事実を考慮し、コモンモードのノイズ及びディファレンシャルモードのノイズにそれぞれ対応すると共に、ＥＳＬをより一層低減して高周波ノイズ除去効果を向上した積層貫通型コンデンサを提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１による積層貫通型コンデンサは、第１内部導体から第３内部導体までの三種類の内部導体が相互間に少なくとも一枚づつの誘電体シートをそれぞれ挟んだ状態で、この誘電体シートを複数枚積層してコンデンサ本体を形成し、
第１内部導体にそれぞれ接続され且つ、相互に対向するコンデンサ本体の二側面にそれぞれ配置される一対の第１入出力用端子電極と、
第２内部導体にそれぞれ接続され且つ、一対の第１入出力用端子電極をそれぞれ有するコンデンサ本体の二側面にそれぞれ配置される一対の第２入出力用端子電極と、
第３内部導体にそれぞれ接続され且つ、一対の第１入出力用端子電極をそれぞれ有するコンデンサ本体の二側面に少なくとも配置される複数のグランド用端子電極と、
を有し、
これら端子電極が配置されるコンデンサ本体の二側面内において、グランド用端子電極が第１入出力用端子電極と第２入出力用端子電極との間に配置され、
第１内部導体と第２内部導体との間で電流が相互に逆向きに流れる形に、これら内部導体が形成されることを特徴とする。
【０００９】
請求項１に係る積層貫通型コンデンサによれば、第１内部導体から第３内部導体までの三種類の内部導体が相互間に少なくとも一枚づつの誘電体シートをそれぞれ挟んだ状態で、この誘電体シートを複数枚積層してコンデンサ本体が形成されている。そして、これら内部導体の内の第１内部導体と第２内部導体との間で電流が相互に逆向きに流れるように、これら第１内部導体及び第２内部導体が形成されている。
【００１０】
また、第１内部導体とそれぞれ接続される一対の第１入出力用端子電極及び、第２内部導体とそれぞれ接続される一対の第２入出力用端子電極が、相互に対向するコンデンサ本体の二側面にそれぞれ配置されている。さらにこれら入出力用端子電極をそれぞれ有するコンデンサ本体の二側面における第１入出力用端子電極と第２入出力用端子電極との間の部分に、第３内部導体とそれぞれ接続される複数のグランド用端子電極の何れかが、少なくとも配置されている。
【００１１】
従って、本請求項に係る積層貫通型コンデンサによれば、接地用の第３内部導体の他にそれぞれ信号等が入出力される第１内部導体及び第２内部導体を有していることから、貫通型コンデンサを２素子内蔵するアレイ構造となる。この為、一つの積層貫通型コンデンサのみで、コモンモード及びディファレンシャルモードの両ノイズにそれぞれ対応可能となる。
【００１２】
さらに、本請求項では、第１内部導体と第２内部導体との間で電流が相互に逆向きに流れる形に、これら内部導体が形成されている。この為、高周波電流がこれら内部導体間で相互に逆向きに流れるのに伴って生じる磁界の相殺作用により、インダクタンスが抑制されてＥＳＬがより一層低減され、高周波数域におけるノイズ除去効果が改善される。
【００１３】
請求項２に係る積層貫通型コンデンサによれば、請求項１の積層貫通型コンデンサと同様の構成の他に、第１内部導体が配置される平面内に第２内部導体も配置され、これら内部導体間で電流が相互に逆向きに流れる形に、これら内部導体が形成され、第２内部導体が配置される平面内に第１内部導体も配置され、これら内部導体間で電流が相互に逆向きに流れる形に、これら内部導体が形成されるという構成を有している。
【００１４】
つまり、同一平面内にそれぞれ配置されて相互に隣り合う形となるこれら二つの内部導体間でも、電流が相互に逆向きに流れることになる。この為、請求項１によりＥＳＬが低減されるだけでなく、本請求項によってもさらにＥＳＬが低減されて、高周波数域におけるノイズ除去効果が改善されるという作用が、より一層強くなる。
【００１５】
請求項３に係る積層貫通型コンデンサによれば、請求項１の積層貫通型コンデンサと同様の構成の他に、グランド用端子電極が、各側面にそれぞれ一つづつの計４つ存在するという構成を有している。
従って、請求項１と同様に、コモンモード及びディファレンシャルモードの両ノイズにそれぞれ対応可能となると共に、ＥＳＬがより一層低減されて高周波数域におけるノイズ除去効果が改善されるという作用が生じるだけでなく、コンデンサ本体の各側面に端子電極が最適に配置されるので、積層貫通型コンデンサを形成するコンデンサ本体の側面を有効に利用できるようになる。また、外部のグランドパターンである接地用の配線にグランド用端子電極がより多く接続され、これに伴って第３内部導体の引出部におけるインダクタンスが小さくなるので、これによってもＥＳＬがより低減されるようになる。
【００１６】
【発明の実施の形態】
以下、本発明に係る積層貫通型コンデンサの第１の実施の形態を図面に基づき説明する。
図１に示すように、誘電体シートであるセラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体状の焼結体である誘電体素体１２を主要部として、本発明の第１の実施の形態に係る電子部品である積層貫通型コンデンサ１０が構成されている。
【００１７】
図２及び図３に示すように、この誘電体素体１２における最上層のセラミック層１２Ａの下側には、内部導体２１が配置されており、誘電体素体１２内においてセラミック層１２Ａを隔てたこの内部導体２１の下方には、内部導体２３が配置されている。さらに、誘電体素体１２内においてセラミック層１２Ａを隔てたこの内部導体２３の下方には、内部導体２２が配置されており、誘電体素体１２内においてセラミック層１２Ａを隔てたこの内部導体２２の下方には、内部導体２３が再度配置されている。
そして、誘電体素体１２内においてセラミック層１２Ａを隔てたこの内部導体２３の下方には、三枚の内部導体が上記と同様の配列である内部導体２１、内部導体２３及び内部導体２２の順で、順次配置されている。
【００１８】
以上より、内部導体２１と内部導体２２との間に内部導体２３を挟む配列とされ且つ、誘電体素体１２内においてセラミック層１２Ａで相互間が隔てられつつこれら三種類の内部導体２１〜２３が相互に対向した形となっている。そして、セラミックグリーンシートが焼結されたものであるこのセラミック層１２Ａが誘電体層とされることになる。
つまり、内部導体２１と内部導体２３との間、内部導体２３と内部導体２２との間、内部導体２２と内部導体２３との間に、少なくとも一枚のセラミック層１２Ａがそれぞれ挟まれつつ、これら誘電体層とされるセラミック層１２Ａを複数枚積層してコンデンサ本体である誘電体素体１２が形成されている。
【００１９】
さらに、内部導体２１及び内部導体２２が、それぞれ信号を伝達する経路を構成する電極とされ、また、これら内部導体２１と内部導体２２との間でコンデンサを構成する形とされている。そして、これら内部導体２１と内部導体２２との間に配置される内部導体２３が接地用の電極とされている。
尚、これら三種類の内部導体２１〜２３は単に図２及び図３に示した層数だけでなく、さらに多数層配置しても良く、また、これら内部導体２１〜２３の材質としては、例えばニッケル、ニッケル合金、銅或いは、銅合金が考えられる。
【００２０】
一方、図３に示すように、第１の内部導体であるこの内部導体２１は、相互に対向する誘電体素体１２の二側面である手前側の側面１３及び奥側の側面１５のそれぞれ左側寄りの部分に引き出される一対の引出部２１Ａ、２１Ｂを有している。そして、この内部導体２１は、この左側寄りの部分からセラミック層１２Ａの右側の端部に向かって伸びるような本体部２１Ｃを有している。
第２の内部導体であるこの内部導体２２は、同様に手前側の側面１３及び奥側の側面１５のそれぞれ右側寄りの部分に引き出される一対の引出部２２Ａ、２２Ｂを有している。そして、この内部導体２２は、この右側寄りの部分からセラミック層１２Ａの左側の端部に向かって伸びるような本体部２２Ｃを有している。
【００２１】
第３の内部導体であるこの内部導体２３は、同様に手前側の側面１３及び奥側の側面１５のそれぞれ中央部分に引き出される一対の引出部２３Ａ、２３Ｂを有している。そして、この内部導体２３は、この中央部分からセラミック層１２Ａの左右の端部に向かって伸びるような本体部２３Ｃを有している。
【００２２】
他方、誘電体素体１２の上記二側面１３、１５におけるそれぞれの右側寄りの部分には、内部導体２１の一対の引出部２１Ａ、２１Ｂにそれぞれ接続される一対の第１入出力用端子電極３１、３２が、それぞれ配置されており、誘電体素体１２の上記二側面１３、１５におけるそれぞれの左側寄りの部分には、内部導体２２の一対の引出部２２Ａ、２２Ｂにそれぞれ接続される一対の第２入出力用端子電極３３、３４が、それぞれ配置されている。
【００２３】
これら端子電極が配置される上記二側面１３、１５の内の一方の側面１３内における第１入出力用端子電極３１と第２入出力用端子電極３３との間の箇所には、グランド用端子電極３５が配置されており、他方の側面１５内における第１入出力用端子電極３２と第２入出力用端子電極３４との間の箇所には、グランド用端子電極３６が配置されている。そして、これら一対のグランド用端子電極３５、３６が、内部導体２３の一対の引出部２３Ａ、２３Ｂにそれぞれ接続されている。
つまり、内部導体２３の引出部２３Ａは、内部導体２１及び内部導体２２からそれぞれ引き出された引出部２１Ａ、２２Ａの間に配置され、同じく引出部２３Ｂは、内部導体２１及び内部導体２２からそれぞれ引き出された引出部２１Ｂ、２２Ｂの間に配置される為、このような構造となる。
【００２４】
以上の結果、本実施の形態の積層貫通型コンデンサ１０では、図１に示すように、直方体である六面体形状とされる誘電体素体１２の４つの側面１３、１４、１５、１６の内の対向する二側面１３、１５に三対の端子電極３１〜３６がそれぞれ配置される６端子の構造になっている。
【００２５】
そして、本実施の形態では、内部導体２１と内部導体２２とが、セラミック層１２Ａの積層方向に沿って、内部導体２３を挟んで配置されるものの、内部導体２１の引出部２１Ａ、２２Ａと内部導体２２の引出部２２Ａ、２２Ａとが、セラミック層１２Ａ上の相互に逆の端部側寄りに配置されることから、内部導体２１の本体部２１Ｃと内部導体２２の本体部２２Ｃとの間で、図３の矢印で示すように電流が相互に逆向きに流れるようになる。
【００２６】
次に、本実施の形態に係る積層貫通型コンデンサ１０の作用を説明する。
本実施の形態に係る積層貫通型コンデンサ１０によれば、内部導体２１から内部導体２３までの三種類の内部導体が相互間に少なくとも一枚づつの誘電体シートであるセラミック層１２Ａをそれぞれ挟んだ状態で、これらセラミック層１２Ａが複数層積層されて誘電体素体１２を形成している。
そして、これら内部導体２１の本体部２１Ｃと内部導体２２の本体部２２Ｃとの間で電流が図３の矢印で示す相互に逆向きに流れるように、引出部２１Ａ、２１Ｂ、２２Ａ、２２Ｂがそれぞれの内部導体２１、２２に配置される形で、これら内部導体２１、２２が形成されている。
【００２７】
また、内部導体２１とそれぞれ接続される一対の第１入出力用端子電極３１、３２及び、内部導体２２とそれぞれ接続される一対の第２入出力用端子電極３３、３４が、相互に対向する誘電体素体１２の二側面１３、１５にそれぞれ配置されている。さらに、誘電体素体１２のこれら二側面１３、１５における第１入出力用端子電極３１、３２と第２入出力用端子電極３３、３４との間の部分に、内部導体２３とそれぞれ接続される一対のグランド用端子電極３５、３６が、配置されている。
【００２８】
従って、本実施の形態に係る積層貫通型コンデンサ１０によれば、接地用の内部導体２３の他にそれぞれ信号が入出力される内部導体２１及び内部導体２２を有していることから、貫通型コンデンサを２素子内蔵するアレイ構造となる。この為、一つの積層貫通型コンデンサ１０のみで、コモンモード及びディファレンシャルモードの両ノイズにそれぞれ対応可能となる。
【００２９】
さらに、本実施の形態では、上記のように内部導体２１の本体部２１Ｃと内部導体２２の本体部２２Ｃとの間で電流が相互に逆向きに流れる形に、これら内部導体２１、２２が形成されている。この為、例えば図４に示すように、第１入出力用端子電極３１、３２及び第２入出力用端子電極３３、３４に信号を伝達する為の配線４３をそれぞれ接続し、グランド用端子電極３５、３６が接地されるように配線４４をそれぞれ接続して、矢印Ａで示す向きに配線４３に電流が流された場合には、以下のようになる。
【００３０】
つまり、図４の矢印Ａで示す向きに電流が流れると、内部導体２１の本体部２１Ｃと内部導体２２の本体部２２Ｃとの間で、図３の矢印で示すように電流が相互に逆向きに流れることになる。
そして、高周波電流が流された場合でも、これら内部導体２１、２２間で常時相互に逆向きに電流が流れ、これに伴って生じる磁界の相殺作用により、インダクタンスが抑制されてＥＳＬがより一層低減され、高周波数域におけるノイズ除去効果が改善される。
【００３１】
次に、本発明に係る積層貫通型コンデンサの第２の実施の形態を図５に基づき説明する。尚、第１の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
図５に示すように本実施の形態では、内部導体２１の本体部２１Ｃが、第１の実施の形態と比較して短く且つ、セラミック層１２Ａの奥側寄りの部分に細く形成される構造とされている。そして、このセラミック層１２Ａ上の空いた部分であるセラミック層１２Ａの手前側寄りの部分に本体部４２Ｃが配置される形で、内部導体４２が形成されている。つまり、内部導体２１が配置される平面内に、内部導体４２も配置されており、これら同一平面内の内部導体２１の本体部２１Ｃと内部導体４２の本体部４２Ｃとの間で電流が相互に逆向きに流れる形に、これら内部導体２１、４２が形成されている。
【００３２】
また、内部導体２２の本体部２２Ｃが、第１の実施の形態と比較して短く且つ、セラミック層１２Ａの奥側寄りの部分に細く形成される構造とされている。そして、このセラミック層１２Ａ上の空いた部分であるセラミック層１２Ａの手前側寄りの部分に本体部４１Ｃが配置される形で、内部導体４１が形成されている。つまり、内部導体２２が配置される平面内に、内部導体４１も配置されており、これら同一平面内の内部導体２２の本体部２２Ｃと内部導体４１の本体部４１Ｃとの間で電流が相互に逆向きに流れる形に、これら内部導体２２、４１が形成されている。
【００３３】
そして、内部導体４２に形成される一対の引出部４２Ａ、４２Ｂが、一対の第２入出力用端子電極３３、３４にそれぞれ接続されており、内部導体４１に形成される一対の引出部４１Ａ、４１Ｂが、一対の第１入出力用端子電極３１、３２にそれぞれ接続されている。
従って、本実施の形態では、内部導体２１及び内部導体４１が第１内部導体とされ、内部導体２２及び内部導体４２が第２内部導体とされる。
【００３４】
以上より、本実施の形態によっても、第１の実施の形態と同様に高周波電流が積層方向に沿って並ぶ内部導体２１と内部導体２２との間や、内部導体４２と内部導体４１との間で、相互に逆向きに流れ、これに伴って生じる磁界の相殺作用により、高周波数域におけるノイズ除去効果が改善される。
【００３５】
さらに、本実施の形態によれば、同一平面内にそれぞれ配置されて相互に隣り合う形となるこれら内部導体２１と内部導体４２との間や、内部導体２２と内部導体４１との間でも、電流が相互に逆向きに流れることになるので、これらを流れる電流同士により磁界を相殺する作用が生じることになる。この為、本実施の形態においては、同一平面内に配置される一対の内部導体２１、４２間や一対の内部導体２２、４１間でも、内部導体自体が持つ寄生インダクタンスを減少できることになる。
この結果として、第１の実施の形態と同様の作用によりＥＳＬが低減されるだけでなく、本実施の形態によればさらにＥＳＬが低減されて、高周波数域におけるノイズ除去効果が改善される作用が、より一層強くなる。
【００３６】
次に、本発明に係る積層貫通型コンデンサの第３の実施の形態を図６及び図７に基づき説明する。尚、第１の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
図６に示すように本実施の形態では、内部導体２１及び内部導体２２の形状は第１の実施の形態と同一であるが、内部導体２３は一対の引出部２３Ａ、２３Ｂを有するだけでなく、本体部２３Ｃから左右方向に引き出される一対の引出部２３Ｄ、２３Ｅを有しているので、内部導体２３は計４つの引出部２３Ａ、２３Ｂ、２３Ｄ、２３Ｅを有することになる。
【００３７】
そしてこれに対応して、図７に示すようにこれら４つの引出部２３Ａ、２３Ｂ、２３Ｄ、２３Ｅとそれぞれ接続されるグランド用端子電極３５、３６、３７、３８が、誘電体素体１２の各側面１３〜１６にそれぞれ一つづつの計４つ存在することになる。
従って、本実施の形態によれば、第１の実施の形態と同様の作用が生じるだけでなく、さらに、誘電体素体１２の各側面１３〜１６に端子電極が最適に配置されるので、積層貫通型コンデンサ１０を形成する誘電体素体１２の側面を有効に利用できるようになる。
また、本実施の形態によれば、接地用の配線４４に４つのグランド用端子電極３５、３６、３７、３８でそれぞれ接続されることになり、これに伴って内部導体２３の引出部におけるインダクタンスが小さくなって、これによってもＥＳＬがより低減されるようになる。
【００３８】
次に、ネットワークアナライザにより以下の各試料の減衰特性及びＥＳＬ等を測定した。
すなわち、第１の実施の形態の積層貫通型コンデンサ１０及び、従来例の積層貫通型コンデンサ１１０を試料として、それぞれ測定した。
この際、図９（Ａ）に示す回路図の形で、第１の実施の形態の積層貫通型コンデンサ１０を図示しないネットワークアナライザの入出力端であるＰｏｒｔ１及びＰｏｒｔ２に接続して、この積層貫通型コンデンサ１０を測定した。また、図９（Ｂ）に示す回路図の形で、従来例の２個の積層貫通型コンデンサ１１０を同じくネットワークアナライザのＰｏｒｔ１及びＰｏｒｔ２に接続して、これら積層貫通型コンデンサ１１０を測定した。
【００３９】
そして、この測定の結果として、図８に示す減衰特性のグラフのように、従来例の積層貫通型コンデンサ１１０を２個用いたものでは、点線で表す特性曲線Ａのように、約３２ＭＨｚの周波数で減衰のピークが生じるのに対して、第１の実施の形態の積層貫通型コンデンサ１０では、実線で表す特性曲線Ｂのように、約５０ＭＨｚの周波数で減衰のピークが生じるようになった。つまり、本発明の実施の形態による積層貫通型コンデンサ１０では、従来例の積層貫通型コンデンサ１１０と比較して、より高周波数側で大きく減衰するので、高周波数域におけるノイズ除去効果が改善されることが確認された。
【００４０】
また、従来例の積層貫通型コンデンサ１１０を２個用いたものではＥＳＬが９８ｐＨであるのに対して、第１の実施の形態の積層貫通型コンデンサ１０ではＥＳＬが５６ｐＨであった。つまり、本発明の実施の形態による積層貫通型コンデンサ１０では、従来例の積層貫通型コンデンサ１１０と比較して、ＥＳＬが大幅に低減されることが確認された。
【００４１】
尚、このＥＳＬは２πｆ０＝１／√（ＥＳＬ・Ｃ）の式より求められるものであり、ｆ０は自己共振周波数でＣは静電容量である。また、ここで用いた各試料の寸法としては、縦が２．０ｍｍで横が１．２ｍｍとされ、静電容量としては、従来例の積層貫通型コンデンサ１１０の個々の値が０．１μＦ相当であって、これら従来例の積層貫通型コンデンサ１１０を２個並列に接続して測定した値が０．２１μＦであり、第１の実施の形態の積層貫通型コンデンサ１０の値が０．１９μＦであった。
【００４２】
次に、第１の実施の形態の積層貫通型コンデンサ１０の接続例を説明する。
図１０に、第１の実施の形態に係る積層貫通型コンデンサ１０を電源５１とＬＳＩ５２との間に、デカップリングコンデンサとして用いた場合の端子電極３１〜３６への第１例の配線５３、５４の接続を示し、また図１１に、第１の実施の形態に係る積層貫通型コンデンサ１０を電源５１とＬＳＩ５２との間に、デカップリングコンデンサとして用いた場合の端子電極への第２例の配線５３、５４の接続を示す。
【００４３】
つまり、高周波の信号用だけでなく電源用としても本発明の実施の形態は用いられ、これら第１例及び第２例では共に、二組の入出力用端子電極３１〜３４を配線５３により電源５１のプラス側及びＬＳＩ５２の一端側に接続し、一対のグランド用端子電極３５、３６を配線５４により電源５１のマイナス側及びＬＳＩ５２の他端側に接続して、使用されるようになる。
但し、図１０に示す第１例では電源５１のプラス側とＬＳＩ５２の一端側との間が全て積層貫通型コンデンサ１０を介して接続されているのに対して、図１１に示す第２例では電源５１のプラス側とＬＳＩ５２の一端側との間が直接接続される経路をも有するという相違が存在する。
【００４４】
さらに、上記実施の形態に係る積層貫通型コンデンサ１０は、７枚の内部導体及び６個の端子電極を有する構造とされているものの、層数、内部導体の枚数及び、端子電極の数は、これらの数に限定されず、さらに多数としても良い。
【００４５】
【発明の効果】
本発明によれば、コモンモードのノイズ及びディファレンシャルモードのノイズにそれぞれ対応すると共に、ＥＳＬをより一層低減して高周波ノイズ除去効果を向上した積層貫通型コンデンサを提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る積層貫通型コンデンサを示す斜視図である。
【図２】本発明の第１の実施の形態に係る積層貫通型コンデンサを示す断面図であって、図１の２−２矢視線断面に対応する図である。
【図３】本発明の第１の実施の形態に係る積層貫通型コンデンサの分解斜視図である。
【図４】本発明の第１の実施の形態に係る積層貫通型コンデンサを実装した状態の回路図である。
【図５】本発明の第２の実施の形態に係る積層貫通型コンデンサの分解斜視図である。
【図６】本発明の第３の実施の形態に係る積層貫通型コンデンサの分解斜視図である。
【図７】本発明の第３の実施の形態に係る積層貫通型コンデンサを示す斜視図である。
【図８】積層貫通型コンデンサの減衰特性を表すグラフを示した図である。
【図９】積層貫通型コンデンサをネットワークアナライザに接続した状態の回路図であって、（Ａ）は第１の実施の形態に係る積層貫通型コンデンサの接続状態を示す図であり、（Ｂ）は従来例に係る積層貫通型コンデンサの接続状態を示す図である。
【図１０】本発明の第１の実施の形態に係る積層貫通型コンデンサの第１使用例を表す回路図である。
【図１１】本発明の第１の実施の形態に係る積層貫通型コンデンサの第２使用例を表す回路図である。
【図１２】従来例の積層貫通型コンデンサを示す斜視図である。
【図１３】従来例の積層貫通型コンデンサの積層構造を示す分解斜視図である。
【図１４】従来例の積層貫通型コンデンサの等価回路図である。
【図１５】従来例の積層貫通型コンデンサを採用した例の回路図である。
【符号の説明】
１０ 積層貫通型コンデンサ
１２ 誘電体素体（コンデンサ本体）
１２Ａ セラミック層（誘電体シート）
１３、１４、１５、１６ 側面
２１ 内部導体（第１内部導体）
２２ 内部導体（第２内部導体）
２３ 内部導体（第３内部導体）
３１、３２ 第１入出力用端子電極
３３、３４ 第２入出力用端子電極
３５、３６、３７、３８ グランド用端子電極
【発明の属する技術分野】
本発明は、コモンモードのノイズ及びディファレンシャルモードのノイズにそれぞれ対応するだけでなく、等価直列インダクタンス（ＥＳＬ）をより一層低減して高周波数域でより効果的にノイズ除去を図るノイズフィルタ等に用いられる積層貫通型コンデンサに係り、特に情報処理機器や通信機器の回路に好適なものである。
【０００２】
【従来の技術】
近年の大半の情報処理機器や通信機器はディジタル化され、さらに情報処理能力の向上に伴う処理の高速化よってこれらの機器で取り扱われるディジタル信号の高周波数化が著しく進んでいる。従って、これらの機器から発生するノイズが高周波数域で一層増大する傾向にある。この一方、これらの機器の携帯化が図られるのに伴い、これらの機器のさらなる小型軽量化が望まれるようになっていた。
【０００３】
これに対して、多くの機器には、ノイズ対策をして電磁波障害の防止や不要な電圧変動の抑止を図る為の電子部品が使用されているが、上記のような事情により、小型軽量で高周波数域のノイズに対応したノイズ対策用の電子部品が要求されるようになった。そして、このノイズ対策の為の電子部品として、一般的に積層セラミックコンデンサが現在採用されている。
【０００４】
しかし、積層セラミックコンデンサでは、その寄生成分であるＥＳＬ（等価直列インダクタンス）が、高周波数域のノイズ除去効果を阻害する為、機器の動作周波数等の一層の高周波数化に伴って、その効果が不十分になってきている。つまり、従来の積層セラミックコンデンサのように大きなＥＳＬを有したものでは、近年の高周波数化には十分に適応できないようになった。
【０００５】
例えば、従来のＥＳＬを低減したコンデンサとして積層型の貫通コンデンサである積層貫通型コンデンサが製品化され用いられている。そして、この積層貫通型コンデンサ１１０を図１２から図１４に示し、以下に説明する。
この積層貫通型コンデンサ１１０は、図１３に示すように相互に対向する二側面に引き出された引出部１１２Ａ、１１２Ｂを有する内部導体１１２を配置した誘電体シート１２２及び、この二側面と異なる二側面に引き出された内部導体１１４を配置した誘電体シート１２４が、それぞれ積層された図１２に示す積層体１２０を本体部分とするような構造になっている。
【０００６】
さらに、図１２及び図１４に示すように、内部導体１１２が繋がる端子電極１３１、１３２を接地側に接続し得るように積層体１２０の側部にそれぞれ形成し、内部導体１１４が繋がる端子電極１３３、１３４を信号伝送路に接続し得るように積層体１２０の他の側部にそれぞれ形成している。
そして、コモンモード及びディファレンシャルモードのノイズ対策の為にこの従来技術に係る積層貫通型コンデンサ１１０を用いた場合の回路図を図１５に示すが、この場合にはこの積層貫通型コンデンサ１１０が３素子用いられて回路が構成されることになる。
【０００７】
【発明が解決しようとする課題】
しかし、上記の積層貫通型コンデンサ１１０によっても図１３の矢印で示す向きに電流が流れるのに伴って、ある程度の大きさのＥＳＬを有することになるので、近年の高周波数化には適応できなくなっており、ＥＳＬを低減したコンデンサが必要とされるようになった。
この一方、機器の小型化に伴う高密度実装に対応する為、複数のコンデンサを一体化したアレイ型の積層コンデンサの要求が高まっている。
本発明は上記事実を考慮し、コモンモードのノイズ及びディファレンシャルモードのノイズにそれぞれ対応すると共に、ＥＳＬをより一層低減して高周波ノイズ除去効果を向上した積層貫通型コンデンサを提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１による積層貫通型コンデンサは、第１内部導体から第３内部導体までの三種類の内部導体が相互間に少なくとも一枚づつの誘電体シートをそれぞれ挟んだ状態で、この誘電体シートを複数枚積層してコンデンサ本体を形成し、
第１内部導体にそれぞれ接続され且つ、相互に対向するコンデンサ本体の二側面にそれぞれ配置される一対の第１入出力用端子電極と、
第２内部導体にそれぞれ接続され且つ、一対の第１入出力用端子電極をそれぞれ有するコンデンサ本体の二側面にそれぞれ配置される一対の第２入出力用端子電極と、
第３内部導体にそれぞれ接続され且つ、一対の第１入出力用端子電極をそれぞれ有するコンデンサ本体の二側面に少なくとも配置される複数のグランド用端子電極と、
を有し、
これら端子電極が配置されるコンデンサ本体の二側面内において、グランド用端子電極が第１入出力用端子電極と第２入出力用端子電極との間に配置され、
第１内部導体と第２内部導体との間で電流が相互に逆向きに流れる形に、これら内部導体が形成されることを特徴とする。
【０００９】
請求項１に係る積層貫通型コンデンサによれば、第１内部導体から第３内部導体までの三種類の内部導体が相互間に少なくとも一枚づつの誘電体シートをそれぞれ挟んだ状態で、この誘電体シートを複数枚積層してコンデンサ本体が形成されている。そして、これら内部導体の内の第１内部導体と第２内部導体との間で電流が相互に逆向きに流れるように、これら第１内部導体及び第２内部導体が形成されている。
【００１０】
また、第１内部導体とそれぞれ接続される一対の第１入出力用端子電極及び、第２内部導体とそれぞれ接続される一対の第２入出力用端子電極が、相互に対向するコンデンサ本体の二側面にそれぞれ配置されている。さらにこれら入出力用端子電極をそれぞれ有するコンデンサ本体の二側面における第１入出力用端子電極と第２入出力用端子電極との間の部分に、第３内部導体とそれぞれ接続される複数のグランド用端子電極の何れかが、少なくとも配置されている。
【００１１】
従って、本請求項に係る積層貫通型コンデンサによれば、接地用の第３内部導体の他にそれぞれ信号等が入出力される第１内部導体及び第２内部導体を有していることから、貫通型コンデンサを２素子内蔵するアレイ構造となる。この為、一つの積層貫通型コンデンサのみで、コモンモード及びディファレンシャルモードの両ノイズにそれぞれ対応可能となる。
【００１２】
さらに、本請求項では、第１内部導体と第２内部導体との間で電流が相互に逆向きに流れる形に、これら内部導体が形成されている。この為、高周波電流がこれら内部導体間で相互に逆向きに流れるのに伴って生じる磁界の相殺作用により、インダクタンスが抑制されてＥＳＬがより一層低減され、高周波数域におけるノイズ除去効果が改善される。
【００１３】
請求項２に係る積層貫通型コンデンサによれば、請求項１の積層貫通型コンデンサと同様の構成の他に、第１内部導体が配置される平面内に第２内部導体も配置され、これら内部導体間で電流が相互に逆向きに流れる形に、これら内部導体が形成され、第２内部導体が配置される平面内に第１内部導体も配置され、これら内部導体間で電流が相互に逆向きに流れる形に、これら内部導体が形成されるという構成を有している。
【００１４】
つまり、同一平面内にそれぞれ配置されて相互に隣り合う形となるこれら二つの内部導体間でも、電流が相互に逆向きに流れることになる。この為、請求項１によりＥＳＬが低減されるだけでなく、本請求項によってもさらにＥＳＬが低減されて、高周波数域におけるノイズ除去効果が改善されるという作用が、より一層強くなる。
【００１５】
請求項３に係る積層貫通型コンデンサによれば、請求項１の積層貫通型コンデンサと同様の構成の他に、グランド用端子電極が、各側面にそれぞれ一つづつの計４つ存在するという構成を有している。
従って、請求項１と同様に、コモンモード及びディファレンシャルモードの両ノイズにそれぞれ対応可能となると共に、ＥＳＬがより一層低減されて高周波数域におけるノイズ除去効果が改善されるという作用が生じるだけでなく、コンデンサ本体の各側面に端子電極が最適に配置されるので、積層貫通型コンデンサを形成するコンデンサ本体の側面を有効に利用できるようになる。また、外部のグランドパターンである接地用の配線にグランド用端子電極がより多く接続され、これに伴って第３内部導体の引出部におけるインダクタンスが小さくなるので、これによってもＥＳＬがより低減されるようになる。
【００１６】
【発明の実施の形態】
以下、本発明に係る積層貫通型コンデンサの第１の実施の形態を図面に基づき説明する。
図１に示すように、誘電体シートであるセラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体状の焼結体である誘電体素体１２を主要部として、本発明の第１の実施の形態に係る電子部品である積層貫通型コンデンサ１０が構成されている。
【００１７】
図２及び図３に示すように、この誘電体素体１２における最上層のセラミック層１２Ａの下側には、内部導体２１が配置されており、誘電体素体１２内においてセラミック層１２Ａを隔てたこの内部導体２１の下方には、内部導体２３が配置されている。さらに、誘電体素体１２内においてセラミック層１２Ａを隔てたこの内部導体２３の下方には、内部導体２２が配置されており、誘電体素体１２内においてセラミック層１２Ａを隔てたこの内部導体２２の下方には、内部導体２３が再度配置されている。
そして、誘電体素体１２内においてセラミック層１２Ａを隔てたこの内部導体２３の下方には、三枚の内部導体が上記と同様の配列である内部導体２１、内部導体２３及び内部導体２２の順で、順次配置されている。
【００１８】
以上より、内部導体２１と内部導体２２との間に内部導体２３を挟む配列とされ且つ、誘電体素体１２内においてセラミック層１２Ａで相互間が隔てられつつこれら三種類の内部導体２１〜２３が相互に対向した形となっている。そして、セラミックグリーンシートが焼結されたものであるこのセラミック層１２Ａが誘電体層とされることになる。
つまり、内部導体２１と内部導体２３との間、内部導体２３と内部導体２２との間、内部導体２２と内部導体２３との間に、少なくとも一枚のセラミック層１２Ａがそれぞれ挟まれつつ、これら誘電体層とされるセラミック層１２Ａを複数枚積層してコンデンサ本体である誘電体素体１２が形成されている。
【００１９】
さらに、内部導体２１及び内部導体２２が、それぞれ信号を伝達する経路を構成する電極とされ、また、これら内部導体２１と内部導体２２との間でコンデンサを構成する形とされている。そして、これら内部導体２１と内部導体２２との間に配置される内部導体２３が接地用の電極とされている。
尚、これら三種類の内部導体２１〜２３は単に図２及び図３に示した層数だけでなく、さらに多数層配置しても良く、また、これら内部導体２１〜２３の材質としては、例えばニッケル、ニッケル合金、銅或いは、銅合金が考えられる。
【００２０】
一方、図３に示すように、第１の内部導体であるこの内部導体２１は、相互に対向する誘電体素体１２の二側面である手前側の側面１３及び奥側の側面１５のそれぞれ左側寄りの部分に引き出される一対の引出部２１Ａ、２１Ｂを有している。そして、この内部導体２１は、この左側寄りの部分からセラミック層１２Ａの右側の端部に向かって伸びるような本体部２１Ｃを有している。
第２の内部導体であるこの内部導体２２は、同様に手前側の側面１３及び奥側の側面１５のそれぞれ右側寄りの部分に引き出される一対の引出部２２Ａ、２２Ｂを有している。そして、この内部導体２２は、この右側寄りの部分からセラミック層１２Ａの左側の端部に向かって伸びるような本体部２２Ｃを有している。
【００２１】
第３の内部導体であるこの内部導体２３は、同様に手前側の側面１３及び奥側の側面１５のそれぞれ中央部分に引き出される一対の引出部２３Ａ、２３Ｂを有している。そして、この内部導体２３は、この中央部分からセラミック層１２Ａの左右の端部に向かって伸びるような本体部２３Ｃを有している。
【００２２】
他方、誘電体素体１２の上記二側面１３、１５におけるそれぞれの右側寄りの部分には、内部導体２１の一対の引出部２１Ａ、２１Ｂにそれぞれ接続される一対の第１入出力用端子電極３１、３２が、それぞれ配置されており、誘電体素体１２の上記二側面１３、１５におけるそれぞれの左側寄りの部分には、内部導体２２の一対の引出部２２Ａ、２２Ｂにそれぞれ接続される一対の第２入出力用端子電極３３、３４が、それぞれ配置されている。
【００２３】
これら端子電極が配置される上記二側面１３、１５の内の一方の側面１３内における第１入出力用端子電極３１と第２入出力用端子電極３３との間の箇所には、グランド用端子電極３５が配置されており、他方の側面１５内における第１入出力用端子電極３２と第２入出力用端子電極３４との間の箇所には、グランド用端子電極３６が配置されている。そして、これら一対のグランド用端子電極３５、３６が、内部導体２３の一対の引出部２３Ａ、２３Ｂにそれぞれ接続されている。
つまり、内部導体２３の引出部２３Ａは、内部導体２１及び内部導体２２からそれぞれ引き出された引出部２１Ａ、２２Ａの間に配置され、同じく引出部２３Ｂは、内部導体２１及び内部導体２２からそれぞれ引き出された引出部２１Ｂ、２２Ｂの間に配置される為、このような構造となる。
【００２４】
以上の結果、本実施の形態の積層貫通型コンデンサ１０では、図１に示すように、直方体である六面体形状とされる誘電体素体１２の４つの側面１３、１４、１５、１６の内の対向する二側面１３、１５に三対の端子電極３１〜３６がそれぞれ配置される６端子の構造になっている。
【００２５】
そして、本実施の形態では、内部導体２１と内部導体２２とが、セラミック層１２Ａの積層方向に沿って、内部導体２３を挟んで配置されるものの、内部導体２１の引出部２１Ａ、２２Ａと内部導体２２の引出部２２Ａ、２２Ａとが、セラミック層１２Ａ上の相互に逆の端部側寄りに配置されることから、内部導体２１の本体部２１Ｃと内部導体２２の本体部２２Ｃとの間で、図３の矢印で示すように電流が相互に逆向きに流れるようになる。
【００２６】
次に、本実施の形態に係る積層貫通型コンデンサ１０の作用を説明する。
本実施の形態に係る積層貫通型コンデンサ１０によれば、内部導体２１から内部導体２３までの三種類の内部導体が相互間に少なくとも一枚づつの誘電体シートであるセラミック層１２Ａをそれぞれ挟んだ状態で、これらセラミック層１２Ａが複数層積層されて誘電体素体１２を形成している。
そして、これら内部導体２１の本体部２１Ｃと内部導体２２の本体部２２Ｃとの間で電流が図３の矢印で示す相互に逆向きに流れるように、引出部２１Ａ、２１Ｂ、２２Ａ、２２Ｂがそれぞれの内部導体２１、２２に配置される形で、これら内部導体２１、２２が形成されている。
【００２７】
また、内部導体２１とそれぞれ接続される一対の第１入出力用端子電極３１、３２及び、内部導体２２とそれぞれ接続される一対の第２入出力用端子電極３３、３４が、相互に対向する誘電体素体１２の二側面１３、１５にそれぞれ配置されている。さらに、誘電体素体１２のこれら二側面１３、１５における第１入出力用端子電極３１、３２と第２入出力用端子電極３３、３４との間の部分に、内部導体２３とそれぞれ接続される一対のグランド用端子電極３５、３６が、配置されている。
【００２８】
従って、本実施の形態に係る積層貫通型コンデンサ１０によれば、接地用の内部導体２３の他にそれぞれ信号が入出力される内部導体２１及び内部導体２２を有していることから、貫通型コンデンサを２素子内蔵するアレイ構造となる。この為、一つの積層貫通型コンデンサ１０のみで、コモンモード及びディファレンシャルモードの両ノイズにそれぞれ対応可能となる。
【００２９】
さらに、本実施の形態では、上記のように内部導体２１の本体部２１Ｃと内部導体２２の本体部２２Ｃとの間で電流が相互に逆向きに流れる形に、これら内部導体２１、２２が形成されている。この為、例えば図４に示すように、第１入出力用端子電極３１、３２及び第２入出力用端子電極３３、３４に信号を伝達する為の配線４３をそれぞれ接続し、グランド用端子電極３５、３６が接地されるように配線４４をそれぞれ接続して、矢印Ａで示す向きに配線４３に電流が流された場合には、以下のようになる。
【００３０】
つまり、図４の矢印Ａで示す向きに電流が流れると、内部導体２１の本体部２１Ｃと内部導体２２の本体部２２Ｃとの間で、図３の矢印で示すように電流が相互に逆向きに流れることになる。
そして、高周波電流が流された場合でも、これら内部導体２１、２２間で常時相互に逆向きに電流が流れ、これに伴って生じる磁界の相殺作用により、インダクタンスが抑制されてＥＳＬがより一層低減され、高周波数域におけるノイズ除去効果が改善される。
【００３１】
次に、本発明に係る積層貫通型コンデンサの第２の実施の形態を図５に基づき説明する。尚、第１の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
図５に示すように本実施の形態では、内部導体２１の本体部２１Ｃが、第１の実施の形態と比較して短く且つ、セラミック層１２Ａの奥側寄りの部分に細く形成される構造とされている。そして、このセラミック層１２Ａ上の空いた部分であるセラミック層１２Ａの手前側寄りの部分に本体部４２Ｃが配置される形で、内部導体４２が形成されている。つまり、内部導体２１が配置される平面内に、内部導体４２も配置されており、これら同一平面内の内部導体２１の本体部２１Ｃと内部導体４２の本体部４２Ｃとの間で電流が相互に逆向きに流れる形に、これら内部導体２１、４２が形成されている。
【００３２】
また、内部導体２２の本体部２２Ｃが、第１の実施の形態と比較して短く且つ、セラミック層１２Ａの奥側寄りの部分に細く形成される構造とされている。そして、このセラミック層１２Ａ上の空いた部分であるセラミック層１２Ａの手前側寄りの部分に本体部４１Ｃが配置される形で、内部導体４１が形成されている。つまり、内部導体２２が配置される平面内に、内部導体４１も配置されており、これら同一平面内の内部導体２２の本体部２２Ｃと内部導体４１の本体部４１Ｃとの間で電流が相互に逆向きに流れる形に、これら内部導体２２、４１が形成されている。
【００３３】
そして、内部導体４２に形成される一対の引出部４２Ａ、４２Ｂが、一対の第２入出力用端子電極３３、３４にそれぞれ接続されており、内部導体４１に形成される一対の引出部４１Ａ、４１Ｂが、一対の第１入出力用端子電極３１、３２にそれぞれ接続されている。
従って、本実施の形態では、内部導体２１及び内部導体４１が第１内部導体とされ、内部導体２２及び内部導体４２が第２内部導体とされる。
【００３４】
以上より、本実施の形態によっても、第１の実施の形態と同様に高周波電流が積層方向に沿って並ぶ内部導体２１と内部導体２２との間や、内部導体４２と内部導体４１との間で、相互に逆向きに流れ、これに伴って生じる磁界の相殺作用により、高周波数域におけるノイズ除去効果が改善される。
【００３５】
さらに、本実施の形態によれば、同一平面内にそれぞれ配置されて相互に隣り合う形となるこれら内部導体２１と内部導体４２との間や、内部導体２２と内部導体４１との間でも、電流が相互に逆向きに流れることになるので、これらを流れる電流同士により磁界を相殺する作用が生じることになる。この為、本実施の形態においては、同一平面内に配置される一対の内部導体２１、４２間や一対の内部導体２２、４１間でも、内部導体自体が持つ寄生インダクタンスを減少できることになる。
この結果として、第１の実施の形態と同様の作用によりＥＳＬが低減されるだけでなく、本実施の形態によればさらにＥＳＬが低減されて、高周波数域におけるノイズ除去効果が改善される作用が、より一層強くなる。
【００３６】
次に、本発明に係る積層貫通型コンデンサの第３の実施の形態を図６及び図７に基づき説明する。尚、第１の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
図６に示すように本実施の形態では、内部導体２１及び内部導体２２の形状は第１の実施の形態と同一であるが、内部導体２３は一対の引出部２３Ａ、２３Ｂを有するだけでなく、本体部２３Ｃから左右方向に引き出される一対の引出部２３Ｄ、２３Ｅを有しているので、内部導体２３は計４つの引出部２３Ａ、２３Ｂ、２３Ｄ、２３Ｅを有することになる。
【００３７】
そしてこれに対応して、図７に示すようにこれら４つの引出部２３Ａ、２３Ｂ、２３Ｄ、２３Ｅとそれぞれ接続されるグランド用端子電極３５、３６、３７、３８が、誘電体素体１２の各側面１３〜１６にそれぞれ一つづつの計４つ存在することになる。
従って、本実施の形態によれば、第１の実施の形態と同様の作用が生じるだけでなく、さらに、誘電体素体１２の各側面１３〜１６に端子電極が最適に配置されるので、積層貫通型コンデンサ１０を形成する誘電体素体１２の側面を有効に利用できるようになる。
また、本実施の形態によれば、接地用の配線４４に４つのグランド用端子電極３５、３６、３７、３８でそれぞれ接続されることになり、これに伴って内部導体２３の引出部におけるインダクタンスが小さくなって、これによってもＥＳＬがより低減されるようになる。
【００３８】
次に、ネットワークアナライザにより以下の各試料の減衰特性及びＥＳＬ等を測定した。
すなわち、第１の実施の形態の積層貫通型コンデンサ１０及び、従来例の積層貫通型コンデンサ１１０を試料として、それぞれ測定した。
この際、図９（Ａ）に示す回路図の形で、第１の実施の形態の積層貫通型コンデンサ１０を図示しないネットワークアナライザの入出力端であるＰｏｒｔ１及びＰｏｒｔ２に接続して、この積層貫通型コンデンサ１０を測定した。また、図９（Ｂ）に示す回路図の形で、従来例の２個の積層貫通型コンデンサ１１０を同じくネットワークアナライザのＰｏｒｔ１及びＰｏｒｔ２に接続して、これら積層貫通型コンデンサ１１０を測定した。
【００３９】
そして、この測定の結果として、図８に示す減衰特性のグラフのように、従来例の積層貫通型コンデンサ１１０を２個用いたものでは、点線で表す特性曲線Ａのように、約３２ＭＨｚの周波数で減衰のピークが生じるのに対して、第１の実施の形態の積層貫通型コンデンサ１０では、実線で表す特性曲線Ｂのように、約５０ＭＨｚの周波数で減衰のピークが生じるようになった。つまり、本発明の実施の形態による積層貫通型コンデンサ１０では、従来例の積層貫通型コンデンサ１１０と比較して、より高周波数側で大きく減衰するので、高周波数域におけるノイズ除去効果が改善されることが確認された。
【００４０】
また、従来例の積層貫通型コンデンサ１１０を２個用いたものではＥＳＬが９８ｐＨであるのに対して、第１の実施の形態の積層貫通型コンデンサ１０ではＥＳＬが５６ｐＨであった。つまり、本発明の実施の形態による積層貫通型コンデンサ１０では、従来例の積層貫通型コンデンサ１１０と比較して、ＥＳＬが大幅に低減されることが確認された。
【００４１】
尚、このＥＳＬは２πｆ０＝１／√（ＥＳＬ・Ｃ）の式より求められるものであり、ｆ０は自己共振周波数でＣは静電容量である。また、ここで用いた各試料の寸法としては、縦が２．０ｍｍで横が１．２ｍｍとされ、静電容量としては、従来例の積層貫通型コンデンサ１１０の個々の値が０．１μＦ相当であって、これら従来例の積層貫通型コンデンサ１１０を２個並列に接続して測定した値が０．２１μＦであり、第１の実施の形態の積層貫通型コンデンサ１０の値が０．１９μＦであった。
【００４２】
次に、第１の実施の形態の積層貫通型コンデンサ１０の接続例を説明する。
図１０に、第１の実施の形態に係る積層貫通型コンデンサ１０を電源５１とＬＳＩ５２との間に、デカップリングコンデンサとして用いた場合の端子電極３１〜３６への第１例の配線５３、５４の接続を示し、また図１１に、第１の実施の形態に係る積層貫通型コンデンサ１０を電源５１とＬＳＩ５２との間に、デカップリングコンデンサとして用いた場合の端子電極への第２例の配線５３、５４の接続を示す。
【００４３】
つまり、高周波の信号用だけでなく電源用としても本発明の実施の形態は用いられ、これら第１例及び第２例では共に、二組の入出力用端子電極３１〜３４を配線５３により電源５１のプラス側及びＬＳＩ５２の一端側に接続し、一対のグランド用端子電極３５、３６を配線５４により電源５１のマイナス側及びＬＳＩ５２の他端側に接続して、使用されるようになる。
但し、図１０に示す第１例では電源５１のプラス側とＬＳＩ５２の一端側との間が全て積層貫通型コンデンサ１０を介して接続されているのに対して、図１１に示す第２例では電源５１のプラス側とＬＳＩ５２の一端側との間が直接接続される経路をも有するという相違が存在する。
【００４４】
さらに、上記実施の形態に係る積層貫通型コンデンサ１０は、７枚の内部導体及び６個の端子電極を有する構造とされているものの、層数、内部導体の枚数及び、端子電極の数は、これらの数に限定されず、さらに多数としても良い。
【００４５】
【発明の効果】
本発明によれば、コモンモードのノイズ及びディファレンシャルモードのノイズにそれぞれ対応すると共に、ＥＳＬをより一層低減して高周波ノイズ除去効果を向上した積層貫通型コンデンサを提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る積層貫通型コンデンサを示す斜視図である。
【図２】本発明の第１の実施の形態に係る積層貫通型コンデンサを示す断面図であって、図１の２−２矢視線断面に対応する図である。
【図３】本発明の第１の実施の形態に係る積層貫通型コンデンサの分解斜視図である。
【図４】本発明の第１の実施の形態に係る積層貫通型コンデンサを実装した状態の回路図である。
【図５】本発明の第２の実施の形態に係る積層貫通型コンデンサの分解斜視図である。
【図６】本発明の第３の実施の形態に係る積層貫通型コンデンサの分解斜視図である。
【図７】本発明の第３の実施の形態に係る積層貫通型コンデンサを示す斜視図である。
【図８】積層貫通型コンデンサの減衰特性を表すグラフを示した図である。
【図９】積層貫通型コンデンサをネットワークアナライザに接続した状態の回路図であって、（Ａ）は第１の実施の形態に係る積層貫通型コンデンサの接続状態を示す図であり、（Ｂ）は従来例に係る積層貫通型コンデンサの接続状態を示す図である。
【図１０】本発明の第１の実施の形態に係る積層貫通型コンデンサの第１使用例を表す回路図である。
【図１１】本発明の第１の実施の形態に係る積層貫通型コンデンサの第２使用例を表す回路図である。
【図１２】従来例の積層貫通型コンデンサを示す斜視図である。
【図１３】従来例の積層貫通型コンデンサの積層構造を示す分解斜視図である。
【図１４】従来例の積層貫通型コンデンサの等価回路図である。
【図１５】従来例の積層貫通型コンデンサを採用した例の回路図である。
【符号の説明】
１０ 積層貫通型コンデンサ
１２ 誘電体素体（コンデンサ本体）
１２Ａ セラミック層（誘電体シート）
１３、１４、１５、１６ 側面
２１ 内部導体（第１内部導体）
２２ 内部導体（第２内部導体）
２３ 内部導体（第３内部導体）
３１、３２ 第１入出力用端子電極
３３、３４ 第２入出力用端子電極
３５、３６、３７、３８ グランド用端子電極
Claims (3)
- 第１内部導体から第３内部導体までの三種類の内部導体が相互間に少なくとも一枚づつの誘電体シートをそれぞれ挟んだ状態で、この誘電体シートを複数枚積層してコンデンサ本体を形成し、
第１内部導体にそれぞれ接続され且つ、相互に対向するコンデンサ本体の二側面にそれぞれ配置される一対の第１入出力用端子電極と、
第２内部導体にそれぞれ接続され且つ、一対の第１入出力用端子電極をそれぞれ有するコンデンサ本体の二側面にそれぞれ配置される一対の第２入出力用端子電極と、
第３内部導体にそれぞれ接続され且つ、一対の第１入出力用端子電極をそれぞれ有するコンデンサ本体の二側面に少なくとも配置される複数のグランド用端子電極と、
を有し、
これら端子電極が配置されるコンデンサ本体の二側面内において、グランド用端子電極が第１入出力用端子電極と第２入出力用端子電極との間に配置され、
第１内部導体と第２内部導体との間で電流が相互に逆向きに流れる形に、これら内部導体が形成されることを特徴とする積層貫通型コンデンサ。 - 第１内部導体が配置される平面内に第２内部導体も配置され、これら内部導体間で電流が相互に逆向きに流れる形に、これら内部導体が形成され、
第２内部導体が配置される平面内に第１内部導体も配置され、これら内部導体間で電流が相互に逆向きに流れる形に、これら内部導体が形成されることを特徴とする請求項１記載の積層貫通型コンデンサ。 - グランド用端子電極が、各側面にそれぞれ一つづつの計４つ存在することを特徴とする請求項１記載の積層貫通型コンデンサ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002169521A JP3833145B2 (ja) | 2002-06-11 | 2002-06-11 | 積層貫通型コンデンサ |
| US10/452,241 US6768630B2 (en) | 2002-06-11 | 2003-06-03 | Multilayer feedthrough capacitor |
| KR1020030037473A KR100560830B1 (ko) | 2002-06-11 | 2003-06-11 | 적층 관통형 콘덴서 |
| CNB031386822A CN1311486C (zh) | 2002-06-11 | 2003-06-11 | 多层穿心电容器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002169521A JP3833145B2 (ja) | 2002-06-11 | 2002-06-11 | 積層貫通型コンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004014961A true JP2004014961A (ja) | 2004-01-15 |
| JP3833145B2 JP3833145B2 (ja) | 2006-10-11 |
Family
ID=29706836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002169521A Expired - Lifetime JP3833145B2 (ja) | 2002-06-11 | 2002-06-11 | 積層貫通型コンデンサ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6768630B2 (ja) |
| JP (1) | JP3833145B2 (ja) |
| KR (1) | KR100560830B1 (ja) |
| CN (1) | CN1311486C (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203165A (ja) * | 2005-01-20 | 2006-08-03 | Samsung Electro Mech Co Ltd | 積層型チップキャパシタ |
| KR100674841B1 (ko) | 2005-01-20 | 2007-01-26 | 삼성전기주식회사 | 적층형 칩 커패시터 |
| JP2007142414A (ja) * | 2005-11-17 | 2007-06-07 | Samsung Electro Mech Co Ltd | 積層型チップキャパシタ |
| JP2007202103A (ja) * | 2005-12-27 | 2007-08-09 | Sanyo Electric Co Ltd | 電気回路装置 |
| KR100848193B1 (ko) | 2006-11-21 | 2008-07-24 | 주식회사 아모텍 | 칩 소자 |
| KR100848192B1 (ko) * | 2006-11-21 | 2008-07-24 | 주식회사 아모텍 | 칩 소자 |
| JP2008193062A (ja) * | 2007-01-31 | 2008-08-21 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
| JP2008193055A (ja) * | 2007-02-05 | 2008-08-21 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
| JP2009164258A (ja) * | 2007-12-28 | 2009-07-23 | Tdk Corp | 貫通型積層コンデンサアレイ |
| JP2009164257A (ja) * | 2007-12-28 | 2009-07-23 | Tdk Corp | 貫通型積層コンデンサアレイ |
| JP2010153902A (ja) * | 2005-11-17 | 2010-07-08 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
| US7898363B2 (en) | 2005-09-02 | 2011-03-01 | Sanyo Electric Co., Ltd. | Electric element and electric circuit |
| KR101026649B1 (ko) | 2007-12-28 | 2011-04-04 | 티디케이가부시기가이샤 | 적층 콘덴서 |
| US8027146B2 (en) | 2005-12-26 | 2011-09-27 | Sanyo Electric Co., Ltd. | Electric circuit device enabling impedance reduction |
| JP2020145460A (ja) * | 2014-01-13 | 2020-09-10 | アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． | 多層コンデンサの音響ノイズキャンセル |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US7301748B2 (en) | 1997-04-08 | 2007-11-27 | Anthony Anthony A | Universal energy conditioning interposer with circuit architecture |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| JP2004253425A (ja) * | 2003-02-18 | 2004-09-09 | Tdk Corp | 積層コンデンサ |
| KR20060017576A (ko) * | 2003-06-02 | 2006-02-24 | 마쯔시다덴기산교 가부시키가이샤 | 마스터/슬래이브 스위칭 프로세스를 수행하는 디바이스, 방법, 및 프로그램 |
| TWI277988B (en) * | 2004-11-18 | 2007-04-01 | Tdk Corp | Multilayer capacitor |
| US7817397B2 (en) | 2005-03-01 | 2010-10-19 | X2Y Attenuators, Llc | Energy conditioner with tied through electrodes |
| JP2008537843A (ja) | 2005-03-01 | 2008-09-25 | エックストゥーワイ アテニュエイターズ，エルエルシー | 内部で重なり合った調整器 |
| JP2007035850A (ja) * | 2005-07-26 | 2007-02-08 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ及びその製造方法 |
| US7697262B2 (en) * | 2005-10-31 | 2010-04-13 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
| US7414857B2 (en) * | 2005-10-31 | 2008-08-19 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
| JP4912110B2 (ja) * | 2005-12-26 | 2012-04-11 | 三洋電機株式会社 | 電気回路装置およびそれに用いる基板 |
| JP4462194B2 (ja) * | 2006-01-17 | 2010-05-12 | Ｔｄｋ株式会社 | 積層型貫通コンデンサアレイ |
| JP4915130B2 (ja) * | 2006-04-18 | 2012-04-11 | ソニー株式会社 | 可変コンデンサ |
| JP4293561B2 (ja) * | 2006-08-21 | 2009-07-08 | Ｔｄｋ株式会社 | 積層型貫通コンデンサアレイの実装構造 |
| US20080165468A1 (en) * | 2007-01-05 | 2008-07-10 | Avx Corporation | Very low profile multilayer components |
| US7961453B2 (en) * | 2007-01-09 | 2011-06-14 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor |
| US20080174936A1 (en) * | 2007-01-19 | 2008-07-24 | Western Lights Semiconductor Corp. | Apparatus and Method to Store Electrical Energy |
| KR100920614B1 (ko) * | 2007-02-05 | 2009-10-08 | 삼성전기주식회사 | 적층형 칩 커패시터 |
| JP4434228B2 (ja) * | 2007-03-30 | 2010-03-17 | Ｔｄｋ株式会社 | 積層コンデンサアレイ |
| US8238116B2 (en) | 2007-04-13 | 2012-08-07 | Avx Corporation | Land grid feedthrough low ESL technology |
| US20080304202A1 (en) * | 2007-06-04 | 2008-12-11 | Taiyo Yuden Co., Ltd. | Multi-layer capacitor and integrated circuit module |
| DE102007044604A1 (de) * | 2007-09-19 | 2009-04-09 | Epcos Ag | Elektrisches Vielschichtbauelement |
| JP4539715B2 (ja) * | 2007-12-20 | 2010-09-08 | Ｔｄｋ株式会社 | 積層コンデンサアレイ |
| JP4548492B2 (ja) * | 2008-02-13 | 2010-09-22 | Ｔｄｋ株式会社 | 積層コンデンサアレイ |
| JP4450084B2 (ja) | 2008-03-14 | 2010-04-14 | Ｔｄｋ株式会社 | 積層コンデンサ及び積層コンデンサの実装構造 |
| US11147977B2 (en) | 2008-03-20 | 2021-10-19 | Greatbatch Ltd. | MLCC filter on an aimd circuit board conductively connected to a ground pin attached to a hermetic feedthrough ferrule |
| US9463329B2 (en) | 2008-03-20 | 2016-10-11 | Greatbatch Ltd. | Shielded three-terminal flat-through EMI/energy dissipating filter with co-fired hermetically sealed feedthrough |
| US10080889B2 (en) | 2009-03-19 | 2018-09-25 | Greatbatch Ltd. | Low inductance and low resistance hermetically sealed filtered feedthrough for an AIMD |
| WO2009117599A2 (en) | 2008-03-20 | 2009-09-24 | Greatbatch Ltd. | Shielded three-terminal flat-through emi/energy dissipating filter |
| US8125762B2 (en) * | 2008-08-11 | 2012-02-28 | Vishay Sprague, Inc. | High voltage capacitors |
| US8446705B2 (en) * | 2008-08-18 | 2013-05-21 | Avx Corporation | Ultra broadband capacitor |
| DE102009049077A1 (de) * | 2009-10-12 | 2011-04-14 | Epcos Ag | Elektrisches Vielschichtbauelement und Schaltungsanordnung |
| US10272252B2 (en) | 2016-11-08 | 2019-04-30 | Greatbatch Ltd. | Hermetic terminal for an AIMD having a composite brazed conductive lead |
| US9931514B2 (en) | 2013-06-30 | 2018-04-03 | Greatbatch Ltd. | Low impedance oxide resistant grounded capacitor for an AIMD |
| US11198014B2 (en) | 2011-03-01 | 2021-12-14 | Greatbatch Ltd. | Hermetically sealed filtered feedthrough assembly having a capacitor with an oxide resistant electrical connection to an active implantable medical device housing |
| US10350421B2 (en) | 2013-06-30 | 2019-07-16 | Greatbatch Ltd. | Metallurgically bonded gold pocket pad for grounding an EMI filter to a hermetic terminal for an active implantable medical device |
| US10596369B2 (en) | 2011-03-01 | 2020-03-24 | Greatbatch Ltd. | Low equivalent series resistance RF filter for an active implantable medical device |
| US9427596B2 (en) | 2013-01-16 | 2016-08-30 | Greatbatch Ltd. | Low impedance oxide resistant grounded capacitor for an AIMD |
| JP5234135B2 (ja) * | 2011-04-04 | 2013-07-10 | Ｔｄｋ株式会社 | 貫通型積層コンデンサ |
| US9504843B2 (en) | 2011-08-19 | 2016-11-29 | Greatbach Ltd. | Implantable cardioverter defibrillator designed for use in a magnetic resonance imaging environment |
| US20130046354A1 (en) | 2011-08-19 | 2013-02-21 | Greatbatch Ltd. | Implantable cardioverter defibrillator designed for use in a magnetic resonance imaging environment |
| DE102011119125B4 (de) * | 2011-11-23 | 2014-01-23 | Heraeus Precious Metals Gmbh & Co. Kg | Kontaktierungsanordnung mit Durchführung und Filterstruktur |
| US9093974B2 (en) | 2012-09-05 | 2015-07-28 | Avx Corporation | Electromagnetic interference filter for implanted electronics |
| USRE46699E1 (en) | 2013-01-16 | 2018-02-06 | Greatbatch Ltd. | Low impedance oxide resistant grounded capacitor for an AIMD |
| CN103280287B (zh) * | 2013-04-30 | 2015-12-23 | 成都迪博电子科技有限公司 | 陶瓷管状穿心电容器多层内嵌电极的导出方法 |
| KR101477405B1 (ko) * | 2013-07-05 | 2014-12-29 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| US20150114704A1 (en) | 2013-10-31 | 2015-04-30 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and board having the same |
| JP2014239203A (ja) * | 2014-01-31 | 2014-12-18 | 株式会社村田製作所 | 電子部品及び電子部品の実装構造体 |
| KR102016485B1 (ko) * | 2014-07-28 | 2019-09-02 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| KR102070232B1 (ko) * | 2014-10-23 | 2020-01-28 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 실장 기판 |
| KR102494324B1 (ko) * | 2016-07-27 | 2023-02-01 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| US10249415B2 (en) | 2017-01-06 | 2019-04-02 | Greatbatch Ltd. | Process for manufacturing a leadless feedthrough for an active implantable medical device |
| CN107221431B (zh) * | 2017-06-01 | 2019-06-21 | 广东风华高新科技股份有限公司 | 多层陶瓷电容器 |
| US10905888B2 (en) | 2018-03-22 | 2021-02-02 | Greatbatch Ltd. | Electrical connection for an AIMD EMI filter utilizing an anisotropic conductive layer |
| US10912945B2 (en) | 2018-03-22 | 2021-02-09 | Greatbatch Ltd. | Hermetic terminal for an active implantable medical device having a feedthrough capacitor partially overhanging a ferrule for high effective capacitance area |
| KR20190116147A (ko) | 2019-08-08 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5929413A (ja) | 1982-08-11 | 1984-02-16 | 三菱電機株式会社 | 積層セラミツクチツプコンデンサ |
| JPS6048230U (ja) * | 1983-09-11 | 1985-04-04 | 株式会社村田製作所 | 積層コンデンサ |
| JPH0658861B2 (ja) | 1988-12-09 | 1994-08-03 | 株式会社村田製作所 | 積層コンデンサ |
| JPH0337850A (ja) | 1989-07-03 | 1991-02-19 | Nec Home Electron Ltd | テープ貼り付き防止方法 |
| JP2982539B2 (ja) * | 1993-02-19 | 1999-11-22 | 株式会社村田製作所 | チップ型貫通コンデンサ |
| JPH07169649A (ja) * | 1993-12-16 | 1995-07-04 | Tdk Corp | 積層貫通型コンデンサアレイ |
| JP3368664B2 (ja) * | 1994-04-14 | 2003-01-20 | 株式会社村田製作所 | 積層セラミック部品 |
| JPH0855758A (ja) | 1994-08-10 | 1996-02-27 | Sumitomo Metal Ind Ltd | 積層コンデンサ |
| JP3240963B2 (ja) * | 1997-07-24 | 2001-12-25 | 株式会社村田製作所 | チップ状電子部品の電極形成方法およびチップ状電子部品用ホルダ |
| JP2000058376A (ja) | 1998-08-04 | 2000-02-25 | Tdk Corp | セラミックコンデンサ |
| JP2001189234A (ja) | 1999-12-28 | 2001-07-10 | Tdk Corp | 積層コンデンサ |
-
2002
- 2002-06-11 JP JP2002169521A patent/JP3833145B2/ja not_active Expired - Lifetime
-
2003
- 2003-06-03 US US10/452,241 patent/US6768630B2/en not_active Expired - Lifetime
- 2003-06-11 CN CNB031386822A patent/CN1311486C/zh not_active Expired - Lifetime
- 2003-06-11 KR KR1020030037473A patent/KR100560830B1/ko active IP Right Grant
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100674841B1 (ko) | 2005-01-20 | 2007-01-26 | 삼성전기주식회사 | 적층형 칩 커패시터 |
| JP2006203165A (ja) * | 2005-01-20 | 2006-08-03 | Samsung Electro Mech Co Ltd | 積層型チップキャパシタ |
| US7898363B2 (en) | 2005-09-02 | 2011-03-01 | Sanyo Electric Co., Ltd. | Electric element and electric circuit |
| JP2010153902A (ja) * | 2005-11-17 | 2010-07-08 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
| JP2007142414A (ja) * | 2005-11-17 | 2007-06-07 | Samsung Electro Mech Co Ltd | 積層型チップキャパシタ |
| JP4912324B2 (ja) * | 2005-12-26 | 2012-04-11 | 三洋電機株式会社 | 電気回路装置 |
| US8027146B2 (en) | 2005-12-26 | 2011-09-27 | Sanyo Electric Co., Ltd. | Electric circuit device enabling impedance reduction |
| JP2007202103A (ja) * | 2005-12-27 | 2007-08-09 | Sanyo Electric Co Ltd | 電気回路装置 |
| JP4716951B2 (ja) * | 2005-12-27 | 2011-07-06 | 三洋電機株式会社 | 電気回路装置 |
| KR100848193B1 (ko) | 2006-11-21 | 2008-07-24 | 주식회사 아모텍 | 칩 소자 |
| KR100848192B1 (ko) * | 2006-11-21 | 2008-07-24 | 주식회사 아모텍 | 칩 소자 |
| JP2008193062A (ja) * | 2007-01-31 | 2008-08-21 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
| JP2008193055A (ja) * | 2007-02-05 | 2008-08-21 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
| JP4502006B2 (ja) * | 2007-12-28 | 2010-07-14 | Ｔｄｋ株式会社 | 貫通型積層コンデンサアレイ |
| JP4502007B2 (ja) * | 2007-12-28 | 2010-07-14 | Ｔｄｋ株式会社 | 貫通型積層コンデンサアレイ |
| US7660100B2 (en) | 2007-12-28 | 2010-02-09 | Tdk Corporation | Through-type multilayer capacitor array |
| KR101026646B1 (ko) | 2007-12-28 | 2011-04-04 | 티디케이가부시기가이샤 | 관통형 적층 콘덴서 어레이 |
| KR101026649B1 (ko) | 2007-12-28 | 2011-04-04 | 티디케이가부시기가이샤 | 적층 콘덴서 |
| US7952852B2 (en) | 2007-12-28 | 2011-05-31 | Tdk Corporation | Through-type multilayer capacitor array |
| JP2009164257A (ja) * | 2007-12-28 | 2009-07-23 | Tdk Corp | 貫通型積層コンデンサアレイ |
| KR101046542B1 (ko) * | 2007-12-28 | 2011-07-06 | 티디케이가부시기가이샤 | 관통형 적층 콘덴서 어레이 |
| JP2009164258A (ja) * | 2007-12-28 | 2009-07-23 | Tdk Corp | 貫通型積層コンデンサアレイ |
| JP2020145460A (ja) * | 2014-01-13 | 2020-09-10 | アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． | 多層コンデンサの音響ノイズキャンセル |
| JP7050113B2 (ja) | 2014-01-13 | 2022-04-07 | アップル インコーポレイテッド | 多層コンデンサの音響ノイズキャンセル |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030227738A1 (en) | 2003-12-11 |
| CN1469402A (zh) | 2004-01-21 |
| JP3833145B2 (ja) | 2006-10-11 |
| KR20030095360A (ko) | 2003-12-18 |
| CN1311486C (zh) | 2007-04-18 |
| US6768630B2 (en) | 2004-07-27 |
| KR100560830B1 (ko) | 2006-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004014961A (ja) | 積層貫通型コンデンサ | |
| TWI398885B (zh) | 積層電容器 | |
| JP4864271B2 (ja) | 積層コンデンサ | |
| JP2991175B2 (ja) | 積層コンデンサ | |
| JP6269574B2 (ja) | 複合電子部品 | |
| JP4299258B2 (ja) | 積層コンデンサ | |
| US20070279836A1 (en) | Monolithic capacitor and mounting structure thereof | |
| JP2000208361A (ja) | 積層コンデンサ | |
| JPWO2008044483A1 (ja) | 複合電気素子 | |
| JP4911036B2 (ja) | 積層コンデンサおよびその実装構造 | |
| JP5870674B2 (ja) | 積層コンデンサアレイ | |
| KR101051620B1 (ko) | 적층 콘덴서 | |
| JP2010045103A (ja) | 積層コンデンサ | |
| WO2022014432A1 (ja) | フィルタ回路および、これを含む電源装置 | |
| JP2005044871A (ja) | ３端子貫通型コンデンサ | |
| JP3942565B2 (ja) | ノイズフィルタ | |
| JP6759947B2 (ja) | コンデンサ部品 | |
| JP4912110B2 (ja) | 電気回路装置およびそれに用いる基板 | |
| KR20140143341A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP2002164245A (ja) | 電子部品の実装構造 | |
| JP2015041735A (ja) | コンデンサ素子 | |
| JP3727542B2 (ja) | 積層貫通型コンデンサ | |
| JP2004103884A (ja) | 積層コンデンサ | |
| WO2008047566A1 (fr) | Élément électrique | |
| JP2004015572A (ja) | 複合部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060314 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20060413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060427 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060413 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060619 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060718 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3833145 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |