JP2004103884A - 積層コンデンサ - Google Patents

積層コンデンサ Download PDF

Info

Publication number
JP2004103884A
JP2004103884A JP2002264822A JP2002264822A JP2004103884A JP 2004103884 A JP2004103884 A JP 2004103884A JP 2002264822 A JP2002264822 A JP 2002264822A JP 2002264822 A JP2002264822 A JP 2002264822A JP 2004103884 A JP2004103884 A JP 2004103884A
Authority
JP
Japan
Prior art keywords
conductors
conductor
divided
pair
multilayer capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002264822A
Other languages
English (en)
Other versions
JP3847234B2 (ja
Inventor
Masaaki Togashi
富樫 正明
Taisuke Abiko
安彦 泰介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2002264822A priority Critical patent/JP3847234B2/ja
Priority to TW092124843A priority patent/TWI291186B/zh
Priority to PCT/JP2003/011490 priority patent/WO2004025673A1/ja
Priority to KR1020057004149A priority patent/KR100678496B1/ko
Priority to US10/527,023 priority patent/US7075774B2/en
Priority to CN2008101456849A priority patent/CN101350251B/zh
Publication of JP2004103884A publication Critical patent/JP2004103884A/ja
Priority to HK06103824.0A priority patent/HK1084502A1/xx
Priority to US11/433,479 priority patent/US7224572B2/en
Priority to US11/433,474 priority patent/US7224569B2/en
Priority to US11/433,358 priority patent/US7196897B2/en
Application granted granted Critical
Publication of JP3847234B2 publication Critical patent/JP3847234B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

【課題】ESLを大幅に低減する。
【解決手段】誘電体素体内に、内部導体21、内部導体23、内部導体22及び内部導体24が、上から順に配置される。内部導体21、22は、誘電体素体の相互に対向する二側面にそれぞれ引き出される。内部導体21、22がそれぞれ引き出された相互に対向する二側面と異なる誘電体素体の相互に対向する二側面に、一対の内部導体23、24がそれぞれ引き出される。これら4つの内部導体21〜24にそれぞれ接続されるように、誘電体素体の4側面にそれぞれ端子電極が配置される。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、等価直列インダクタンス(ESL)を大幅に低減した積層コンデンサに係り、特にデカップリングコンデンサとして用いられる積層セラミックコンデンサに好適なものである。
【0002】
【従来の技術】
近年、情報処理装置に用いられるCPU(主演算処理装置)は、処理スピードの向上及び高集積化によって、動作周波数が高くなる共に消費電流が著しく増加している。そしてこれに伴い、消費電力の低減化によって動作電圧が減少する傾向にあった。従って、CPUに電力を供給する為の電源では、より高速で大きな電流変動が生じるようになり、この電流変動に伴う電圧変動をこの電源の許容値内に抑えることが非常に困難になった。
【0003】
この為、図13に示すように、デカップリングコンデンサと呼ばれる積層コンデンサ100が電源102に接続される形で、電源の安定化対策に頻繁に使用されるようになった。そして、電流の高速で過渡的な変動時に素早い充放電によって、この積層コンデンサ100からCPU104に電流を供給して、電源102の電圧変動を抑えるようにしている。
【0004】
【発明が解決しようとする課題】
しかし、今日のCPUの動作周波数の一層の高周波数化に伴って、電流変動はより高速且つ大きなものとなり、図13に示す積層コンデンサ100自身が有している等価直列インダクタンス(ESL)が、電源の電圧変動に大きく影響するようになった。
【0005】
つまり、図13に示すCPU104の電源回路に用いられる従来の積層コンデンサ100では、その等価回路を表す図15に示された寄生成分であるESLが高いことから、図14に示す電流Iの変動に伴って、このESLが積層コンデンサ100の充放電を阻害するようになる。この為、上記と同様に電源の電圧Vの変動が図14のように大きくなり易く、今後のCPUの高速化には適応できなくなりつつあった。
【0006】
この理由は、電流の過渡時である充放電時における電圧変動が下記の式1で近似され、ESLの高低が電源の電圧変動の大きさと関係するからである。
dV=ESL・di/dt…式1
ここで、dVは過渡時の電圧変動(V)であり、iは電流変動量(A)であり、tは変動時間(秒)である。
【0007】
尚、図16に示す従来の積層コンデンサは、図17に示す二種類の内部導体114、116をそれぞれ設置した一対のセラミック層112Aが交互に積層されて、誘電体素体112が形成される構造となっている。また、二種類の内部導体114、116は、誘電体素体112の相互に対向する二つの側面112B、112Cにそれぞれ引き出され、誘電体素体112の外部に配置された端子電極118、120にそれぞれ接続される形になっていた。
本発明は上記事実を考慮し、ESLを大幅に低減した積層コンデンサを提供することを目的とする。
【0008】
【課題を解決するための手段】
請求項1による積層コンデンサは、複数の誘電体シートが積層されて形成される誘電体素体内に、誘電体シート間に挟まれる形で複数の内部導体がそれぞれ配置される積層コンデンサであって、
誘電体素体の相互に対向する二側面にそれぞれ引き出される一対の第1内部導体と、
一対の第1内部導体が引き出された二側面と異なる誘電体素体の相互に対向する二側面にそれぞれ引き出される一対の第2内部導体と、
で上記複数の内部導体が構成され、
一対の第1内部導体及び一対の第2内部導体の内の一方の内部導体間に他方の内部導体の何れか一つが配置されたことを特徴とする。
【0009】
請求項1に係る積層コンデンサによれば、複数の誘電体シートが積層されて形成される誘電体素体内に、誘電体シート間に挟まれる形で複数の内部導体がそれぞれ配置される構成を有している。また、誘電体素体の相互に対向する二側面に一対の第1内部導体がそれぞれ引き出され、これら一対の第1内部導体が引き出された二側面と異なる誘電体素体の相互に対向する二側面に一対の第2内部導体がそれぞれ引き出されている。
つまり、これら一対の第1内部導体及び一対の第2内部導体により上記複数の内部導体が構成されており、一対の第1内部導体及び一対の第2内部導体の内の一方の内部導体間に他方の内部導体の何れか一つが配置されている。
【0010】
例えば、一つの第2内部導体が間に挟まれていることで、一対の第1内部導体同士が相互に同極となり且つ、これら一対の第1内部導体がそれぞれ誘電体素体の対向する二側面にそれぞれ引き出される構造となっているので、これら一対の第1内部導体内において、電流が相互に逆向きに流れるようになる。この一方、一対の第2内部導体においても、同様の理由から電流が相互に逆向きに流れるようになる。
【0011】
従って、一対の第1内部導体間で電流が逆向きに流れることで、磁界を相殺する作用が生じるだけでなく、一対の第2内部導体間で電流が逆向きに流れることでも、磁界を相殺する作用が生じる。そして、これら各内部導体間での磁界の相殺作用が生じるのに伴って、積層コンデンサ自体が持つ寄生インダクタンスを少なくでき、等価直列インダクタンスを低減する効果が生じるようになる。
【0012】
以上より、本請求項に係る積層コンデンサによれば、デカップリングコンデンサとして好適なように積層コンデンサの大幅な低ESL化が図られて、高周波数帯域での減衰量が大きくなるのに伴い、電源の電圧変動を抑制できるようになり、CPUの電源においてより高い効果を得ることができる。
【0013】
請求項2に係る積層コンデンサによれば、請求項1の積層コンデンサと同様の構成の他に、誘電体素体の相互に対向する二側面にそれぞれ配置され且つ一対の第1内部導体にそれぞれ接続される少なくとも一対の第1端子電極と、第1端子電極が配置される側面と異なる誘電体素体の相互に対向する二側面にそれぞれ配置され且つ一対の第2内部導体にそれぞれ接続される一対の第2端子電極と、を有するという構成を有している。
【0014】
つまり、相互に対向する一対の第1端子電極が相互に同極性を有する形に積層コンデンサの外部に接続され、また、相互に対向する一対の第2端子電極が相互に同極性を有する形に積層コンデンサの外部に接続されることで、一対の第1内部導体同士が相互に同極となると共に、一対の第2内部導体同士が相互に同極となり、請求項1の作用効果をより確実に達成できるようになる。
【0015】
請求項3に係る積層コンデンサによれば、請求項1及び請求項2の積層コンデンサと同様の構成の他に、第1内部導体及び第2内部導体の少なくとも何れかが、相互に並んで延びる形で分割されて誘電体素体の相互に対向する二側面に交互に突き出される複数の分割導体とされるという構成を有している。
【0016】
つまり、一対の第1内部導体をそれぞれ分割した複数対の分割導体同士間で電流が逆向きに流れ、また、一対の第2内部導体をそれぞれ分割した複数対の分割導体同士間で電流が逆向きに流れて、それぞれ磁界を相殺する作用が生じるだけでなく、それぞれ同一面上で相互に並んで延びて隣り合う分割導体同士間でも、電流が逆向きに流れることで、磁界を相殺する作用が生じる。
この結果として、これら各分割導体間での磁界の相殺作用が生じるのに伴って、積層コンデンサ自体が持つ寄生インダクタンスをより一層少なくでき、等価直列インダクタンスを低減する効果が増大するようになる。
【0017】
請求項4に係る積層コンデンサによれば、請求項1及び請求項3の積層コンデンサと同様の構成の他に、誘電体素体が直方体形状に形成されるという構成を有している。
つまり、誘電体シートがそれぞれ長方形等の四辺形に形成され、これら誘電体シートが積層されることで、直方体形状に誘電体素体が形成されるようになる。この為、それぞれ誘電体素体の二側面づつに引き出されている一対の第1内部導体及び一対の第2内部導体を有していることから、生産性の観点から最適な四つの側面を有する直方体形状に形成された誘電体素体の全ての側面に内部導体の引き出し部分が設けられる形になるので、ESLが低減される効果が最大限に発揮されるようになる。
【0018】
請求項5に係る積層コンデンサによれば、請求項1から請求項4の積層コンデンサと同様の構成の他に、第1内部導体及び第2内部導体が、それぞれ誘電体素体内に複数対づつ配置されるという構成を有している。
従って、第1内部導体及び第2内部導体をそれぞれ誘電体素体内に複数対づつ配置することで、本請求項に係る積層コンデンサの静電容量が高まるだけでなく磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してESLが一層低減されるようになる。
【0019】
【発明の実施の形態】
以下、本発明に係る積層コンデンサの第1の実施の形態を図面に基づき説明する。
本実施の形態に係る積層コンデンサである積層セラミックコンデンサ(以下単に、積層コンデンサと言う)10を図1から図4に示す。これらの図に示すように、誘電体シートであるセラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体状の焼結体である誘電体素体12を主要部として、この積層コンデンサ10が構成されている。この誘電体素体12内には、それぞれ略正方形に形成された内部導体21、内部導体23、内部導体22及び内部導体24が、上から順に配置されていて、それぞれの内部導体間には、セラミック層12Aがそれぞれ配置されている。
【0020】
以上より、本実施の形態では、焼成後の誘電体シートであるセラミック層12Aがそれぞれの間に挟まれつつ、誘電体素体12内に4種類の内部導体21、23、22、24が順に配置されており、さらに内部導体24の下側には、図3に示すように、上記と同じ順序でこれら4種類の内部導体21、23、22、24が繰返されてこれらの組が、例えば計二組配置されている。尚、これら内部導体21〜24の材質としては、卑金属材料であるニッケル、ニッケル合金、銅或いは、銅合金が考えられるだけでなく、これらの金属を主成分とする材料が考えられる。
【0021】
さらに、図1から図3に示すように、内部導体21の左側部分には、誘電体素体12の左側の側面12B(図2に示す)に引き出される引出部21Aが形成されていて、この引き出された側面12Bから対向する側面12D(図2に示す)に向かってこの内部導体21が延びる形となっている。
この内部導体21の下側に配置されている内部導体23の手前側部分には、誘電体素体12の手前側の側面12C(図2に示す)に引き出される引出部23Aが形成されていて、この引き出された側面12Cから対向する側面12E(図2に示す)に向かってこの内部導体23が延びる形となっている。
【0022】
この内部導体23の下側に配置されている内部導体22の右側部分には、誘電体素体12の右側の側面12Dに引き出される引出部22Aが形成されていて、この引き出された側面12Dから対向する側面12Bに向かってこの内部導体22が延びる形となっている。
この内部導体22の下側に配置されている内部導体24の奥側部分には、誘電体素体12の奥側の側面12Eに引き出される引出部24Aが形成されていて、この引き出された側面12Eから対向する側面12Cに向かってこの内部導体24が延びる形となっている。
【0023】
つまり、図1及び図3において、一対の第1内部導体を構成する内部導体21と内部導体22との間に内部導体23が配置され、また、一対の第2内部導体を構成する内部導体23と内部導体24との間に内部導体22が配置される構造になっている。そして、この内部導体24の下側にも、上記と同様に図3に示す4種類の内部導体21、23、22、24が順次配置されている。
【0024】
従って、本実施の形態では、内部導体21、22が、誘電体素体12の相互に対向する二側面12B、12Dにそれぞれ引き出されており、また、内部導体23、24が、内部導体21、22の引き出された二側面12B、12Dと異なる誘電体素体12の相互に対向する二側面12C、12Eにそれぞれ引き出されている。つまり、これら4種類の内部導体21、23、22、24の引出部21A、23A、22A、24Aが、誘電体シートの図1及び図2の矢印Zで示す積層方向に投影して相互に重ならない位置関係になるように、それぞれ誘電体素体12の各側面に配置されていることになる。
【0025】
他方、内部導体21の引出部21Aに接続されるように、図2及び図3に示す端子電極31が誘電体素体12の側面12Bに位置する形で誘電体素体12の外側に配置されており、また、内部導体22の引出部22Aに接続されるように、同じく端子電極32が誘電体素体12の側面12Dに位置する形で誘電体素体12の外側に配置されている。
【0026】
さらに、内部導体23の引出部23Aに接続されるように、端子電極33が誘電体素体12の側面12Cに位置する形で誘電体素体12の外側に配置されており、また、内部導体24の引出部24Aに接続されるように、同じく端子電極34が誘電体素体12の側面12Eに位置する形で誘電体素体12の外側に配置されている。
【0027】
つまり、本実施の形態では、一対の第1端子電極である端子電極31及び端子電極32が、誘電体素体12の相互に対向する二側面12B、12Dにそれぞれ配置されており、また、一対の第2端子電極である端子電極33及び端子電極34が、端子電極31及び端子電極32の配置される二側面12B、12Dと異なる誘電体素体12の相互に対向する二側面12C、12Eにそれぞれ配置されている。
【0028】
以上より、本実施の形態では、内部導体21〜24がコンデンサの相互に対向する電極を構成し、積層コンデンサ10の側面12B〜12Eにこの内部導体21〜24に接続される端子電極31〜34が配置されて、図4に示すような等価回路を構成している。この為、本実施の形態に係る積層コンデンサ10は、直方体である六面体形状とされる誘電体素体12の四つの側面12B〜12E全てに、端子電極31〜34がそれぞれ配置される構造になっている。
【0029】
次に、本実施の形態に係る積層コンデンサ10の作用を説明する。
本実施の形態に係る積層コンデンサ10によれば、それぞれセラミック層12Aとなる複数の誘電体シートが積層されて直方体形状に形成される誘電体素体12内に、これらセラミック層12A間に挟まれる形で複数の内部導体がそれぞれ配置される構成を有している。
【0030】
また、誘電体素体12の相互に対向する二側面12B、12Dに一対の内部導体21、22がそれぞれ引き出され、これら一対の内部導体21、22が引き出された二側面12B、12Dと異なる誘電体素体12の相互に対向する二側面12C、12Eに一対の内部導体23、24がそれぞれ引き出されている。
つまり、これら一対の内部導体21、22及び一対の内部導体23、24により上記複数の内部導体が構成されており、本実施の形態では、内部導体21、22間に内部導体23が配置され、また内部導体23、24間に内部導体22が配置されている。
【0031】
さらに、本実施の形態では、誘電体素体12の相互に対向する二側面12B、12Dにそれぞれ配置される一対の端子電極31、32が、上記の一対の内部導体21、22にそれぞれ接続されている。また、この端子電極31、32が配置される側面12B、12Dと異なる誘電体素体12の相互に対向する二側面12C、12Eにそれぞれ配置される一対の端子電極33、34が、上記の一対の内部導体23、24にそれぞれ接続されている。
【0032】
つまり、例えば一対の内部導体21、22が、それぞれ誘電体素体12の対向する二側面12B、12Dにそれぞれ引き出されて、相互に対向する一対の端子電極31、32とそれぞれ接続されるだけでなく、上記のように一つの内部導体23がこれら内部導体21、22の間に挟まれる構造となっている。そして、コンデンサとしての機能を発揮するように、これら一対の端子電極31、32が相互に同極性を有する形に積層コンデンサ10の外部の配線等に接続されれば、これら一対の内部導体21、22内において、図1の矢印で示す形に電流が相互に逆向きに流れつつ、一対の内部導体21、22同士が相互に同極となる。
【0033】
この一方、一対の内部導体23、24においても、相互に対向する一対の端子電極33、34が相互に同極性を有する形に積層コンデンサ10の外部の配線等に接続されれば、これら一対の内部導体23、24内において、同様の理由から図1の矢印で示す形に電流が相互に逆向きに流れつつ、一対の内部導体23、24同士が相互に同極となる。
【0034】
従って、一対の内部導体21、22間で電流が逆向きに流れることで、磁界を相殺する作用が生じるだけでなく、一対の内部導体23、24間で電流が逆向きに流れることでも、磁界を相殺する作用が生じることになる。そして、これら各内部導体間での磁界の相殺作用が生じるのに伴って、積層コンデンサ10自体が持つ寄生インダクタンスを少なくでき、等価直列インダクタンスを低減する効果が生じるようになる。
【0035】
以上より、本実施の形態に係る積層コンデンサ10によれば、デカップリングコンデンサとして好適なように積層コンデンサ10の大幅な低ESL化が図られて、高周波数帯域での減衰量が大きくなるのに伴い、電源の電圧変動を抑制できるようになり、CPUの電源においてより高い効果を得ることができる。
【0036】
また、第1内部導体である内部導体21、22及び、第2内部導体である内部導体23、24が、それぞれ誘電体素体12内に複数対づつ配置されることで、本実施の形態に係る積層コンデンサ10の静電容量が高まるだけでなく、磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してESLが一層低減された積層コンデンサ10となる。
【0037】
一方、本実施の形態に係る積層コンデンサ10の製造に際して、それぞれ長方形等の四辺形に形成された誘電体シートを積層することで、誘電体素体12を直方体形状に形成した。
この結果として、本実施の形態ではそれぞれ誘電体素体12の二側面づつに引き出されている一対の内部導体21、22及び一対の内部導体23、24を有していることから、生産性の観点から最適な四つの側面12B〜12Eを有する直方体形状に形成された誘電体素体12の全ての側面12B〜12Eに内部導体21〜24の引き出し部分が設けられる形になるので、ESLが低減される効果が最大限に発揮されるようになる。
【0038】
次に、本発明に係る積層コンデンサの第2の実施の形態を図5及び図6に基づき説明する。尚、第1の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
上記の第1の実施の形態では、各内部導体がそれぞれ一体的に形成されていたのに対して本実施の形態では、図5及び図6に示すように、第1の実施の形態の内部導体21が、相互に並んで延びる形で分割されて誘電体素体12の相互に対向する二側面12B、12D(図2に示す)に交互に引き出される複数(本形態では2つ)の分割導体41、42とされている。また、第1の実施の形態の内部導体22が、同様に相互に並んで延びる形で分割されて誘電体素体12の相互に対向する二側面12B、12Dに交互であって、上記と逆に引き出される複数(本形態では2つ)の分割導体43、44とされている。
【0039】
つまり、積層方向で相互に対向して位置した分割導体41と分割導体43とが、相互に対向する二側面12B、12Dにそれぞれ引き出される形とされており、同じく積層方向で相互に対向して位置した分割導体42と分割導体44とが、相互に対向する二側面12D、12Bにそれぞれ引き出される形とされている。この為、本実施の形態では、分割導体41及び分割導体44が図2に示す端子電極31にそれぞれ接続されており、分割導体42及び分割導体43が同じく図2に示す端子電極32にそれぞれ接続されていることになる。
【0040】
一方、第1の実施の形態の内部導体23も、相互に並んで延びる形で分割されて誘電体素体12の相互に対向する二側面12C、12E(図2に示す)に交互に引き出される複数(本形態では2つ)の分割導体45、46とされている。また、第1の実施の形態の内部導体24も、同様に相互に並んで延びる形で分割されて誘電体素体12の相互に対向する二側面12C、12Eに交互であって、上記と逆に引き出される複数(本形態では2つ)の分割導体47、48とされている。
【0041】
つまり、積層方向で相互に対向して位置した分割導体45と分割導体47とが、相互に対向する二側面12C、12Eにそれぞれ引き出される形とされており、同じく積層方向で相互に対向して位置した分割導体46と分割導体48とが、相互に対向する二側面12E、12Cにそれぞれ引き出される形とされている。この為、本実施の形態では、分割導体45及び分割導体48が図2に示す端子電極33にそれぞれ接続されており、分割導体46及び分割導体47が同じく図2に示す端子電極34にそれぞれ接続されていることになる。
【0042】
以上より、分割導体41、42と分割導体43、44との間で、図5の矢印で示す形に電流が逆向きに流れ、また、分割導体45、46と分割導体47、48との間で、図5の矢印で示す形に電流が逆向きに流れることで、それぞれ磁界を相殺する作用が生じるだけでなく、それぞれ同一面上で相互に並んで延びて隣り合う分割導体41、42同士、分割導体43、44同士、分割導体45、46同士及び、分割導体47、48同士でも、電流が逆向きに流れることで、それぞれ磁界を相殺する作用が生じる。
【0043】
この結果として、これら各内部導体間での磁界の相殺作用が生じるのに伴って、積層コンデンサ10自体が持つ寄生インダクタンスをより一層少なくでき、等価直列インダクタンスを低減する効果が増大するようになる。
【0044】
次に、本発明に係る積層コンデンサの第3の実施の形態を図7に基づき説明する。尚、第1の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
本実施の形態では、図7に示すように、第1の実施の形態の内部導体21が、相互に並んで延びる形で分割されて誘電体素体12の相互に対向する二側面12B、12D(図2に示す)に交互に引き出される複数(本形態では3つ)の分割導体51、52、53とされている。
【0045】
また、第1の実施の形態の内部導体22が、同様に相互に並んで延びる形で分割されて誘電体素体12の相互に対向する二側面12B、12Dに交互であって、上記と逆に引き出される複数(本形態では3つ)の分割導体54、55、56とされている。
【0046】
つまり、積層方向で相互に対向して位置した分割導体51と分割導体54とが、相互に対向する二側面12B、12Dにそれぞれ引き出される形とされており、同じく積層方向で相互に対向して位置した分割導体52と分割導体55とが、相互に対向する二側面12D、12Bにそれぞれ引き出される形とされており、同じく積層方向で相互に対向して位置した分割導体53と分割導体56とが、相互に対向する二側面12B、12Dにそれぞれ引き出される形とされている。
この為、本実施の形態では、分割導体51、53、55が図2に示す端子電極31にそれぞれ接続されており、分割導体52、54、56が同じく図2に示す端子電極32にそれぞれ接続されていることになる。
【0047】
一方、第1の実施の形態の内部導体23も、相互に並んで延びる形で分割されて誘電体素体12の相互に対向する二側面12C、12E(図2に示す)に交互に引き出される複数(本形態では3つ)の分割導体57、58、59とされている。また、第1の実施の形態の内部導体24も、同様に相互に並んで延びる形で分割されて誘電体素体12の相互に対向する二側面12C、12Eに交互であって、上記と逆に引き出される複数(本形態では3つ)の分割導体60、61、62とされている。
【0048】
つまり、積層方向で相互に対向して位置した分割導体57と分割導体60とが、相互に対向する二側面12C、12Eにそれぞれ引き出される形とされており、同じく積層方向で相互に対向して位置した分割導体58と分割導体61とが、相互に対向する二側面12E、12Cにそれぞれ引き出される形とされており、同じく積層方向で相互に対向して位置した分割導体59と分割導体62とが、相互に対向する二側面12C、12Eにそれぞれ引き出される形とされている。
この為、本実施の形態では、分割導体58、60、62が図2に示す端子電極33にそれぞれ接続されており、分割導体57、59、61が同じく図2に示す端子電極34にそれぞれ接続されていることになる。
【0049】
以上より、分割導体51、52、53と分割導体54、55、56との間で、図7の矢印で示す形に電流が逆向きに流れ、また、分割導体57、58、59と分割導体60、61、62との間で、図7の矢印で示す形に電流が逆向きに流れることで、それぞれ磁界を相殺する作用が生じるようになる。さらに、それぞれ同一面上で相互に並んで延びる分割導体51、52、53同士、分割導体54、55、56同士、分割導体57、58、59同士及び、分割導体60、61、62同士でも、隣り合う分割導体同士間で電流が逆向きに流れることで、それぞれ磁界を相殺する作用が生じる。
【0050】
この結果として、第2の実施の形態と同様に積層コンデンサ10自体が持つ寄生インダクタンスをより一層少なくでき、等価直列インダクタンスを低減する効果が増大するようになる。
【0051】
次に、本発明に係る積層コンデンサの第4の実施の形態を図8に基づき説明する。尚、第1の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
本実施の形態では、図8に示すように、第1の実施の形態の内部導体21が、相互に並んで延びる形で分割されて誘電体素体12の相互に対向する二側面12B、12D(図2に示す)に交互に引き出される複数(本形態では2つ)の分割導体71、72とされている。但し、本実施の形態では、分割導体71がU字形に形成され、また分割導体72がT字形に形成されていて、分割導体71の図8における左右方向にそれぞれ延びる先端側部分間に、分割導体72の先端側部分が入り込む形となっている。
【0052】
また、第1の実施の形態の内部導体22が、同様に相互に並んで延びる形で分割されて誘電体素体12の相互に対向する二側面12B、12Dに交互であって、上記と逆に引き出される複数(本形態では2つ)の分割導体73、74とされている。但し、本実施の形態では、分割導体73がU字形に形成され、また分割導体74がT字形に形成されていて、分割導体73の図8における左右方向にそれぞれ延びる先端側部分間に、分割導体74の先端側部分が入り込む形となっている。
【0053】
一方、第1の実施の形態の内部導体23も、相互に並んで延びる形で分割されて誘電体素体12の相互に対向する二側面12C、12E(図2に示す)に交互に引き出される複数(本形態では2つ)の分割導体75、76とされている。但し、本実施の形態では、分割導体75がU字形に形成され、また分割導体76がT字形に形成されていて、分割導体75の図8における手前側から奥側にそれぞれ延びる先端側部分間に、分割導体76の先端側部分が入り込む形となっている。
【0054】
また、第1の実施の形態の内部導体24も、同様に相互に並んで延びる形で分割されて誘電体素体12の相互に対向する二側面12C、12Eに交互であって、上記と逆に引き出される複数(本形態では2つ)の分割導体77、78とされている。但し、本実施の形態では、分割導体77がU字形に形成され、また分割導体78がT字形に形成されていて、分割導体77の図8における奥側から手前側にそれぞれ延びる先端側部分間に、分割導体78の先端側部分が入り込む形となっている。
【0055】
そして、これら分割導体71、74が端子電極31に接続され、分割導体72、73が端子電極32に接続され、分割導体75、78が端子電極33に接続され、分割導体76、77が端子電極34に接続される形で、各分割導体71〜78が、第2の実施の形態と同様に図2に示す各端子電極31〜34にそれぞれ接続されるようになる。
【0056】
以上より、積層方向で相互に対向して位置した分割導体71と分割導体73との間で、図8の矢印で示す形に電流が逆向きに流れると共に、同様に位置した分割導体72と分割導体74との間で同様に電流が逆向きに流れ、また、積層方向で相互に対向して位置した分割導体75と分割導体77との間で、図8の矢印で示す形に電流が逆向きに流れると共に、同様に位置した分割導体76と分割導体78との間で同様に電流が逆向きに流れることで、それぞれ磁界を相殺する作用が生じるようになる。
【0057】
さらに、T字形の分割導体72がU字形の分割導体71の間に入り込む形で、同一面上で相互に並んで延びて隣り合う分割導体71、72同士でも、電流が逆向きに流れることで、それぞれ磁界を相殺する作用が生じる。また、同様の構造となっている分割導体73、74同士、分割導体75、76同士及び、分割導体77、78同士でも、電流が逆向きに流れることで、それぞれ磁界を相殺する作用が生じる。
【0058】
この結果として、第2の実施の形態と同様に積層コンデンサ10自体が持つ寄生インダクタンスをより一層少なくでき、等価直列インダクタンスを低減する効果が増大するようになる。
【0059】
次に、本発明に係る積層コンデンサの第5の実施の形態を図9に基づき説明する。尚、第1の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
本実施の形態では、図9に示すように、第1の実施の形態の内部導体21が、相互に並んで延びる形で分割されて誘電体素体12の相互に対向する二側面12B、12D(図2に示す)に交互に引き出される複数(本形態では2つ)の分割導体81、82とされている。但し、本実施の形態では、これら分割導体81及び分割導体82がそれぞれ略三角形に形成されている。
【0060】
また、第1の実施の形態の内部導体22が、同様に相互に並んで延びる形で分割されて誘電体素体12の相互に対向する二側面12B、12Dに交互であって、上記と逆に引き出される複数(本形態では2つ)の分割導体83、84とされている。但し、本実施の形態では、これら分割導体83及び分割導体84がそれぞれ略三角形に形成されている。
【0061】
一方、第1の実施の形態の内部導体23も、相互に並んで延びる形で分割されて誘電体素体12の相互に対向する二側面12C、12E(図2に示す)に交互に引き出される複数(本形態では2つ)の分割導体85、86とされている。但し、本実施の形態では、これら分割導体85及び分割導体86がそれぞれ略三角形に形成されている。
【0062】
また、第1の実施の形態の内部導体24も、同様に相互に並んで延びる形で分割されて誘電体素体12の相互に対向する二側面12C、12Eに交互であって、上記と逆に引き出される複数(本形態では2つ)の分割導体87、88とされている。但し、本実施の形態では、これら分割導体87及び分割導体88がそれぞれ略三角形に形成されている。
【0063】
そして、これら分割導体81、84が端子電極31に接続され、分割導体82、83が端子電極32に接続され、分割導体85、88が端子電極33に接続され、分割導体86、87が端子電極34に接続される形で、各分割導体81〜88が、第2の実施の形態と同様に図2に示す各端子電極31〜34にそれぞれ接続されるようになる。
【0064】
以上より、積層方向で相互に対向して位置した分割導体81と分割導体83との間で、図9の矢印で示す形に電流が逆向きに流れると共に、同様に位置した分割導体82と分割導体84との間で同様に電流が逆向きに流れ、また、積層方向で相互に対向して位置した分割導体85と分割導体87との間で、図9の矢印で示す形に電流が逆向きに流れると共に、同様に位置した分割導体86と分割導体88との間で同様に電流が逆向きに流れることで、それぞれ磁界を相殺する作用が生じるようになる。
【0065】
さらに、それぞれ同一面上で相互に並んで延びて隣り合う分割導体81、82同士、分割導体83、84同士、分割導体85、86同士及び、分割導体87、88同士でも、電流が逆向きに流れることで、それぞれ磁界を相殺する作用が生じる。
この結果として、第2の実施の形態と同様に積層コンデンサ10自体が持つ寄生インダクタンスをより一層少なくでき、等価直列インダクタンスを低減する効果が増大するようになる。
【0066】
次に、本発明に係る積層コンデンサの第6の実施の形態を図10に基づき説明する。尚、第1の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
本実施の形態では、図10に示すように、一対の第1内部導体が、第1の実施の形態と略同様に形成された内部導体91及び内部導体92とされている。この一方、一対の第2内部導体が、第3の実施の形態と同様に分割して形成された、3つの分割導体57、58、59及び3つの分割導体60、61、62とされている。
【0067】
この為、本実施の形態では、内部導体91が端子電極31に接続されており、内部導体92が端子電極32に接続されている。また、分割導体58、60、62が端子電極33にそれぞれ接続されており、分割導体57、59、61が端子電極34にそれぞれ接続されている。
【0068】
以上より、積層方向で相互に対向して位置した内部導体91と内部導体92との間で、図10の矢印で示す形に電流が逆向きに流れ、また、同様に位置した分割導体57、58、59と分割導体60、61、62との間で同様に電流が逆向きに流れることで、それぞれ磁界を相殺する作用が生じるだけでなく、それぞれ同一面上で相互に並んで延びる分割導体57、58、59同士及び、分割導体60、61、62同士でも、隣り合う分割導体同士間で電流が逆向きに流れることで、それぞれ磁界を相殺する作用が生じる。
【0069】
この結果として、第2の実施の形態と同様に積層コンデンサ10自体が持つ寄生インダクタンスをより一層少なくでき、等価直列インダクタンスを低減する効果が増大するようになる。
【0070】
次に、ネットワークアナライザを用いて、以下の各試料のSパラメータのS21特性を測定し、各試料の減衰特性をそれぞれ求めた。まず、各試料となるサンプルの内容を説明する。つまり、コンデンサとして一般的な図16及び図17に示す2端子型積層コンデンサを従来例とし、図5及び図6に示す第2の実施の形態に係る4端子型積層コンデンサを実施例とした。そして、ネットワークアナライザのPort1及びPort2に、この従来例を図11(A)に示すように接続し、また、同じくこの実施例を図11(B)に示すように接続して、それぞれ測定した。
【0071】
ここで、減衰特性の実測値と図15に示す等価回路の減衰量とが合致するように、等価回路の定数を算出した。そして、図12に示す各試料の減衰特性のデータから、20MHz以上の高周波数の帯域における実施例の減衰量が、従来例に比べて約15dBほど増えていることが分かる。この為、このデータによって高周波特性の改善が実施例に見られることが理解できる。
他方、算出して表1に表すESLに関しても、従来例に比べて実施例は大幅に低減されており、本発明の効果がこの表1によっても実証されることが確認できた。
【0072】
【表1】
Figure 2004103884
【0073】
この表1で、Cは静電容量であり、ESRは等価直列抵抗である。また、ここで用いた各試料の寸法としては、図16及び図2に示すように、一対の内部導体が引き出されている誘電体素体の側面間の距離を寸法Lとし、一対の内部導体が引き出された誘電体素体の側面に対して直交する側面間の距離を寸法Wとした時に、従来例がL=2.0mmでW=l.25mmであった。また、実施例は、L=1.6mmでW=1.6mmであった。
【0074】
尚、上記実施の形態に係る積層コンデンサ10では、4層づつで二組の計8層を有する構造とされているものの、層数はこれらの数に限定されずさらに多数とし、例えば層数を例えば数十或いは数百としても良い。また、上記実施の形態の内の第2の実施の形態以降には、分割導体がそれぞれ2つづつ或いは3つづつ配置される構造が示されているが、これら分割導体を4つづつ以上配置するようにしても良い。
【0075】
【発明の効果】
本発明によれば、ESLを大幅に低減した積層コンデンサを提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る積層コンデンサの分解斜視図である。
【図2】本発明の第1の実施の形態に係る積層コンデンサを示す斜視図である。
【図3】本発明の第1の実施の形態に係る積層コンデンサを示す断面図であって、図2の3−3矢視線断面に対応する図である。
【図4】本発明の第1の実施の形態に係る積層コンデンサの等価回路図である。
【図5】本発明の第2の実施の形態に係る積層コンデンサの分解斜視図である。
【図6】本発明の第2の実施の形態に係る積層コンデンサを示す断面図であって、図2の3−3矢視線断面に対応する図である。
【図7】本発明の第3の実施の形態に係る積層コンデンサの分解斜視図である。
【図8】本発明の第4の実施の形態に係る積層コンデンサの分解斜視図である。
【図9】本発明の第5の実施の形態に係る積層コンデンサの分解斜視図である。
【図10】本発明の第6の実施の形態に係る積層コンデンサの分解斜視図である。
【図11】ネットワークアナライザへの各試料の接続を示す回路図であって、(A)は従来例の接続を示す図であり、(B)は実施例の接続を示す図である。
【図12】各試料の減衰特性を表すグラフを示した図である。
【図13】従来例の積層コンデンサを採用した回路図である。
【図14】従来例の積層コンデンサを採用した回路における電流変動と電圧変動との関係を表すグラフを示した図である。
【図15】従来例に係る積層コンデンサの等価回路図である。
【図16】従来例に係る積層コンデンサを示す斜視図である。
【図17】従来例に係る積層コンデンサの内部導体の部分を示す分解斜視図である。
【符号の説明】
10     積層コンデンサ
12     誘電体素体
12B    側面
12C    側面
12D    側面
12E    側面
21、22  内部電極(第1内部導体)
23、24  内部電極(第2内部導体)
31、32  端子電極(第1端子電極)
33、34  端子電極(第2端子電極)
41〜44  分割導体(第1内部導体)
45〜48  分割導体(第2内部導体)
51〜56  分割導体(第1内部導体)
57〜62  分割導体(第2内部導体)
71〜74  分割導体(第1内部導体)
75〜78  分割導体(第2内部導体)
81〜84  分割導体(第1内部導体)
85〜88  分割導体(第2内部導体)
91、92  内部電極(第1内部導体)

Claims (5)

  1. 複数の誘電体シートが積層されて形成される誘電体素体内に、誘電体シート間に挟まれる形で複数の内部導体がそれぞれ配置される積層コンデンサであって、
    誘電体素体の相互に対向する二側面にそれぞれ引き出される一対の第1内部導体と、
    一対の第1内部導体が引き出された二側面と異なる誘電体素体の相互に対向する二側面にそれぞれ引き出される一対の第2内部導体と、
    で上記複数の内部導体が構成され、
    一対の第1内部導体及び一対の第2内部導体の内の一方の内部導体間に他方の内部導体の何れか一つが配置されたことを特徴とする積層コンデンサ。
  2. 誘電体素体の相互に対向する二側面にそれぞれ配置され且つ一対の第1内部導体にそれぞれ接続される少なくとも一対の第1端子電極と、
    第1端子電極が配置される二側面と異なる誘電体素体の相互に対向する二側面にそれぞれ配置され且つ一対の第2内部導体にそれぞれ接続される一対の第2端子電極と、
    を備えることを特徴とする請求項1記載の積層コンデンサ。
  3. 第1内部導体及び第2内部導体の少なくとも何れかが、相互に並んで延びる形で分割されて誘電体素体の相互に対向する二側面に交互に突き出される複数の分割導体とされることを特徴とする請求項1或いは請求項2に記載の積層コンデンサ。
  4. 誘電体素体が直方体形状に形成されたことを特徴とする請求項1から請求項3の何れかに記載の積層コンデンサ。
  5. 第1内部導体及び第2内部導体が、それぞれ誘電体素体内に複数対づつ配置されたことを特徴とする請求項1から請求項4の何れかに記載の積層コンデンサ。
JP2002264822A 2002-09-10 2002-09-10 積層コンデンサ Expired - Fee Related JP3847234B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2002264822A JP3847234B2 (ja) 2002-09-10 2002-09-10 積層コンデンサ
PCT/JP2003/011490 WO2004025673A1 (ja) 2002-09-10 2003-09-09 積層コンデンサ
KR1020057004149A KR100678496B1 (ko) 2002-09-10 2003-09-09 적층 콘덴서
US10/527,023 US7075774B2 (en) 2002-09-10 2003-09-09 Multilayer capacitor
CN2008101456849A CN101350251B (zh) 2002-09-10 2003-09-09 叠层电容器
TW092124843A TWI291186B (en) 2002-09-10 2003-09-09 Multi-layer capacitor
HK06103824.0A HK1084502A1 (en) 2002-09-10 2006-03-27 Multilayer capacitor
US11/433,479 US7224572B2 (en) 2002-09-10 2006-05-15 Multilayer capacitor
US11/433,474 US7224569B2 (en) 2002-09-10 2006-05-15 Multilayer capacitor
US11/433,358 US7196897B2 (en) 2002-09-10 2006-05-15 Multilayer capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002264822A JP3847234B2 (ja) 2002-09-10 2002-09-10 積層コンデンサ

Publications (2)

Publication Number Publication Date
JP2004103884A true JP2004103884A (ja) 2004-04-02
JP3847234B2 JP3847234B2 (ja) 2006-11-22

Family

ID=32264121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002264822A Expired - Fee Related JP3847234B2 (ja) 2002-09-10 2002-09-10 積層コンデンサ

Country Status (1)

Country Link
JP (1) JP3847234B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1659597A2 (en) * 2004-11-18 2006-05-24 TDK Corporation Multilayer capacitor
JP2006203165A (ja) * 2005-01-20 2006-08-03 Samsung Electro Mech Co Ltd 積層型チップキャパシタ
JP2007142414A (ja) * 2005-11-17 2007-06-07 Samsung Electro Mech Co Ltd 積層型チップキャパシタ
JP2009016613A (ja) * 2007-07-05 2009-01-22 Sony Corp コンデンサアレイ
JP2009147362A (ja) * 2009-02-16 2009-07-02 Tdk Corp 積層型コンデンサの実装構造
JP2010153902A (ja) * 2005-11-17 2010-07-08 Samsung Electro-Mechanics Co Ltd 積層型チップキャパシタ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1659597A2 (en) * 2004-11-18 2006-05-24 TDK Corporation Multilayer capacitor
EP1659597A3 (en) * 2004-11-18 2007-01-03 TDK Corporation Multilayer capacitor
JP2006203165A (ja) * 2005-01-20 2006-08-03 Samsung Electro Mech Co Ltd 積層型チップキャパシタ
JP2007142414A (ja) * 2005-11-17 2007-06-07 Samsung Electro Mech Co Ltd 積層型チップキャパシタ
JP2010153902A (ja) * 2005-11-17 2010-07-08 Samsung Electro-Mechanics Co Ltd 積層型チップキャパシタ
JP2011049590A (ja) * 2005-11-17 2011-03-10 Samsung Electro-Mechanics Co Ltd 積層型チップキャパシタ
JP2009016613A (ja) * 2007-07-05 2009-01-22 Sony Corp コンデンサアレイ
JP2013165301A (ja) * 2007-07-05 2013-08-22 Dexerials Corp コンデンサアレイ
JP2009147362A (ja) * 2009-02-16 2009-07-02 Tdk Corp 積層型コンデンサの実装構造

Also Published As

Publication number Publication date
JP3847234B2 (ja) 2006-11-22

Similar Documents

Publication Publication Date Title
KR100678496B1 (ko) 적층 콘덴서
US7019958B2 (en) Multilayer capacitor
US6661640B2 (en) Multilayer ceramic electronic device
JP2991175B2 (ja) 積層コンデンサ
JP2004253425A (ja) 積層コンデンサ
KR100702642B1 (ko) 적층 커패시터
KR100702641B1 (ko) 적층 커패시터
US20030102502A1 (en) Multilayer capacitor
KR101983128B1 (ko) 적층 세라믹 전자 부품
JP2004014961A (ja) 積層貫通型コンデンサ
JP2000208361A (ja) 積層コンデンサ
JP3746989B2 (ja) 積層コンデンサ
JP2007317786A (ja) 積層コンデンサ
US7974071B2 (en) Multilayer capacitor
KR101051620B1 (ko) 적층 콘덴서
JP5039772B2 (ja) 積層型チップキャパシタ
JP2004296940A (ja) 積層コンデンサ
JP3853152B2 (ja) 電子部品の実装構造
JP2005044871A (ja) 3端子貫通型コンデンサ
JP2004103884A (ja) 積層コンデンサ
JP3824565B2 (ja) 積層コンデンサ
JP3821790B2 (ja) 積層コンデンサ
JP3868389B2 (ja) 積層コンデンサ
JP3868384B2 (ja) 積層コンデンサ
JP2006157035A (ja) 電子部品の実装構造

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A521 Written amendment

Effective date: 20050627

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20060627

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20060713

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060822

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20110901

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20120901

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20130901

LAPS Cancellation because of no payment of annual fees