JP2007142414A - 積層型チップキャパシタ - Google Patents
積層型チップキャパシタ Download PDFInfo
- Publication number
- JP2007142414A JP2007142414A JP2006307949A JP2006307949A JP2007142414A JP 2007142414 A JP2007142414 A JP 2007142414A JP 2006307949 A JP2006307949 A JP 2006307949A JP 2006307949 A JP2006307949 A JP 2006307949A JP 2007142414 A JP2007142414 A JP 2007142414A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer chip
- internal electrode
- lead
- leads
- chip capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 291
- 238000010030 laminating Methods 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 12
- 230000004907 flux Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000009467 reduction Effects 0.000 description 7
- 230000032798 delamination Effects 0.000 description 6
- 230000002411 adverse Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【解決手段】キャパシタ本体と、上記キャパシタ本体内において誘電体層によって分離されて配置され、同一平面上の少なくとも1つの電極プレートを各々含み、1つ又は2つのリードを各々有する複数の内部電極層と、上記キャパシタ本体の外面に形成され上記リードを介して上記電極プレートと電気的に接続された複数の外部電極とを含む。上下に連続配置された複数の内部電極層が一つのブロックを成し、そのブロックが繰り返し積層されている。上記電極プレートの各々は上記キャパシタ本体の一面に引き出されるリードを1つずつ有する。上記キャパシタ本体の一面に引き出されるリードは積層方向に沿ってジグザグ状に配置される。上下に隣接した相違する極性の電極プレートのリードは、常に水平方向に互いに隣接するように配置される。
【選択図】図4
Description
120、220 キャパシタ本体
131〜138、231〜240 外部電極
1000〜1002、1004〜1008、2000、2001、3001、4000、4001 誘電体層
1010 内部電極層
1011、1012 電極プレート
1011a、1012a リード
Claims (51)
- 複数の誘電体層が積層されて形成されたキャパシタ本体と、
前記キャパシタ本体内において前記誘電体層によって互いに分離されて配置され、同一平面上の少なくとも1つの電極プレートを各々含み、前記キャパシタ本体の外面に向かって延伸する1つ又は2つのリードを各々有する複数の内部電極層と、
前記キャパシタ本体の外面に形成され、前記リードを介して前記電極プレートと電気的に接続された複数の外部電極とを含み、
前記誘電体層を介して上下に連続配置された複数の前記内部電極層が一つのブロックを成し、該ブロックが繰り返し積層しており、
前記電極プレートの各々は前記キャパシタ本体の一面に引き出されるリードを1つずつ有しており、
前記キャパシタ本体の一面に引き出されるリードは前記ブロックの積層方向に沿ってジグザグ状に配置され、
前記誘電体層を介して上下に隣接した互いに異なる極性の前記電極プレートのリードは、常に水平方向に互いに隣接するように配置されることを特徴とする積層型チップキャパシタ。 - 前記積層型チップキャパシタは、少なくとも6つの外部電極を含むことを特徴とする、請求項1に記載の積層型チップキャパシタ。
- 前記積層型チップキャパシタは、8端子キャパシタであることを特徴とする、請求項1に記載の積層型チップキャパシタ。
- 上下に連続配置された6つの前記内部電極層が一つの前記ブロックを成し、該ブロックが繰り返し積層されていることを特徴とする、請求項3に記載の積層型チップキャパシタ。
- 前記キャパシタ本体の一面には第1乃至第4外部電極が順次配置されており、
前記一つのブロック内には、前記キャパシタ本体の前記一面に引き出されるリードを各々1つずつ有する第1乃至第6電極プレートが順次に積層されており、
前記第1乃至第4電極プレートのリードは、前記第1乃至第4外部電極に各々接続されるように配置され、
前記第5電極プレートのリードは前記第3外部電極に接続されるように配置され、前記第6電極プレートのリードは前記第2外部電極に接続されるように配置されることを特徴とする、請求項4に記載の積層型チップキャパシタ。 - 前記積層型チップキャパシタは、10端子キャパシタであることを特徴とする、請求項1に記載の積層型チップキャパシタ。
- 上下に連続配置された8つの前記内部電極層が一つの前記ブロックを成し、該ブロックが繰り返し積層されていることを特徴とする、請求項6に記載の積層型チップキャパシタ。
- 前記キャパシタ本体の一面には第1乃至第5外部電極が順次に配置されており、
前記一つのブロック内には、前記キャパシタ本体の前記一面に引き出されるリードを各々1つずつ有する第1乃至第8電極プレートが順次に積層されており、
前記第1乃至第5電極プレートのリードは前記第1乃至第5外部電極に各々接続されるように配置され、
前記第6電極プレートのリードは前記第4外部電極に接続されるように配置され、前記第7電極プレートのリードは前記第3外部電極に接続されるように配置され、前記第8電極プレートのリードは前記第2外部電極に接続されるように配置されることを特徴とする、請求項7に記載の積層型チップキャパシタ。 - 同一の前記外部電極に接続される上下に隣接した前記リードは、角を成しながら互いに異なる方向に延伸することを特徴とする、請求項1に記載の積層型チップキャパシタ。
- 前記同一の外部電極に接続される上下に隣接した前記リードは、45乃至135度の角度を成しながら互いに異なる方向に延伸することを特徴とする、請求項9に記載の積層型チップキャパシタ。
- 前記各々の内部電極層は、分割スロットによって同一平面上の複数の前記電極プレートに分割されており、前記各々の電極プレートは前記外部電極に接続するリードを有することを特徴とする、請求項1に記載の積層型チップキャパシタ。
- 前記各々の電極プレートは、1つの前記リードを有することを特徴とする、請求項11に記載の積層型チップキャパシタ。
- 前記各々の内部電極層は、前記分割スロットによって同一平面上において2つの前記電極プレートに分割されることを特徴とする、請求項11に記載の積層型チップキャパシタ。
- 同一平面上の前記2つの電極プレートは、互いに異なる極性を有することを特徴とする、請求項13に記載の積層型チップキャパシタ。
- 同一平面上の前記2つの電極プレートは、互いに同一の極性を有することを特徴とする、請求項13に記載の積層型チップキャパシタ。
- 前記分割スロットは、前記キャパシタ本体の長手方向に平行に延伸することを特徴とする、請求項11に記載の積層型チップキャパシタ。
- 同一平面上の前記複数の電極プレートは、同一の面積を有することを特徴とする、請求項11に記載の積層型チップキャパシタ。
- 同一平面上の前記複数の電極プレートは、互いに異なる面積を有することを特徴とする、請求項11に記載の積層型チップキャパシタ。
- 上下に隣接した前記内部電極層の前記分割スロットの面内位置は互いに異なることを特徴とする、請求項18に記載の積層型チップキャパシタ。
- 上下に隣接した前記内部電極層の前記分割スロットの面内位置は互いに同一であることを特徴とする、請求項18に記載の積層型チップキャパシタ。
- 前記内部電極層の前記分割スロットは、前記キャパシタ本体の対角線方向に延伸することを特徴とする、請求項11に記載の積層型チップキャパシタ。
- 上下に隣接した前記内部電極層の前記分割スロットは、互いに異なる対角線方向に延伸することを特徴とする、請求項21に記載の積層型チップキャパシタ。
- 上下に隣接した前記内部電極層の前記分割スロットは互いに直交する方向にそれぞれ平行になるように配置されたことを特徴とする、請求項11に記載の積層型チップキャパシタ。
- 前記キャパシタ本体の長手方向に平行に配置された前記分割スロットと前記キャパシタ本体の長手方向に垂直に配置された前記分割スロットとが、積層方向に交互に配置されたことを特徴とする、請求項23に記載の積層型チップキャパシタ。
- 前記各々の電極プレートには、前記電極プレート内の電流の流れを変更するように前記電極プレートの一側面から中心側に配置された非分割スロットが形成されていることを特徴とする、請求項11に記載の積層型チップキャパシタ。
- 前記分割スロットと非分割スロットは、前記キャパシタ本体の長手方向に平行して延伸することを特徴とする、請求項25に記載の積層型チップキャパシタ。
- 上下に隣接した前記電極プレートの前記非分割スロットの面内位置は互いに一致することを特徴とする、請求項25に記載の積層型チップキャパシタ。
- 同一平面上の2つの前記電極プレートの互いに隣接した領域において互いに逆方向の電流が流れることを特徴とする、請求項25に記載の積層型チップキャパシタ。
- 上下に隣接した前記電極プレートには互いに逆方向の電流が流れることを特徴とする、請求項25に記載の積層型チップキャパシタ。
- 前記各々のブロック内には少なくとも一つの前記内部電極層が分割スロットによって同一平面上の複数の前記電極プレートに分割されており、前記各々の電極プレートは前記外部電極に接続するリードを有することを特徴とする、請求項1に記載の積層型チップキャパシタ。
- 前記分割された内部電極層の前記電極プレートの各々は、前記外部電極に接続する1つのリードを有することを特徴とする、請求項30に記載の積層型チップキャパシタ。
- 前記分割スロットは、前記キャパシタ本体の長手方向に延伸することを特徴とする、請求項30に記載の積層型チップキャパシタ。
- 前記積層型チップキャパシタは、8端子キャパシタであることを特徴とする、請求項30に記載の積層型チップキャパシタ。
- 前記各々のブロックは上下に連続配置された6つの前記内部電極層から成り、
前記各々のブロック内において前記6つの内部電極層のうち3つの内部電極層の各々は、前記分割スロットによって2つの前記電極プレートに分割されたことを特徴とする、請求項33に記載の積層型チップキャパシタ。 - 前記各々のブロックは、順次に配置される第1乃至第6内部電極層から成り、
前記第1、3及び5内部電極層の各々は前記分割スロットによって2つの前記電極プレートに分割され、前記分割された内部電極層の前記電極プレートの各々は1つの前記リードを有しており、
前記第2、4及び6内部電極層の各々は分割されることなく2つの前記リードを有することを特徴とする、請求項34に記載の積層型チップキャパシタ。 - 前記各々の内部電極層は非分割の1つの前記電極プレートから成っており、前記各々の電極プレートは前記外部電極に接続するリードを有することを特徴とする、請求項1に記載の積層型チップキャパシタ。
- 前記各々の電極プレートは前記キャパシタ本体の対向する両側面に引き出された2つのリードを有し、
前記両側面の各一側面に引き出されるリードは積層方向に沿ってジグザグ状に配置されたことを特徴とする、請求項36に記載の積層型チップキャパシタ。 - 前記積層型チップキャパシタは、8端子キャパシタであることを特徴とする、請求項36に記載の積層型チップキャパシタ。
- 上下に連続配置された第1乃至第6内部電極層が一つの前記ブロックを成し、該ブロックが繰り返し積層されていることを特徴とする、請求項38に記載の積層型チップキャパシタ。
- 前記キャパシタ本体の一面には第1乃至第4外部電極が順次に配置されており、
前記第1乃至第6内部電極層は前記キャパシタ本体の一面に引き出される第1乃至第6リードをそれぞれ有し、
前記第1乃至第4リードは前記第1乃至第4外部電極に各々接続されるように配置され、
前記第5リードは前記第3外部電極に接続されるように配置され、前記第6リードは前記第2外部電極に接続されるように配置されることを特徴とする、請求項39に記載の積層型チップキャパシタ。 - 前記積層型チップキャパシタは、10端子キャパシタであることを特徴とする、請求項36に記載の積層型チップキャパシタ。
- 上下に連続配置された第1乃至第8内部電極層が一つの前記ブロックを成し、該ブロックが繰り返し積層されていることを特徴とする、請求項41に記載の積層型チップキャパシタ。
- 前記キャパシタ本体の一面には第1乃至第5外部電極が順次に配置されており、
前記第1乃至第8内部電極層は、前記キャパシタ本体の一面に引き出される第1乃至第8リードを各々有し、
前記第1乃至第5リードは前記第1乃至第5外部電極に各々接続されるように配置され、
前記第6リードは前記第4外部電極に接続されるように配置され、前記第7リードは前記第3外部電極に接続されるように配置され、前記第8リードは前記第2外部電極に接続されるように配置されることを特徴とする、請求項42に記載の積層型チップキャパシタ。 - 同一の前記外部電極に接続される上下に隣接した前記リードは、角を成しながら互いに異なる方向に延伸することを特徴とする、請求項36に記載の積層型チップキャパシタ。
- 前記同一な外部電極に接続される上下に隣接した前記リードは、45乃至135度の角度を成しながら互いに異なる方向に延伸することを特徴とする、請求項44に記載の積層型チップキャパシタ。
- 複数の誘電体層が積層されて形成されたキャパシタ本体と、
前記キャパシタ本体内において前記誘電体層によって互いに分離されて配置され、同一平面上の少なくとも1つの電極プレートを各々含み、前記キャパシタ本体の外面に向かって延伸する1つ又は2つのリードを各々有する複数の内部電極層と、
前記キャパシタ本体の外面に形成され、前記リードを介して前記電極プレートと電気的に接続された複数の外部電極とを含み、
上下に連続配置された複数の前記内部電極層が一つのブロックを成し、該ブロックが繰り返し積層しており、
上下に隣接した互いに異なる極性の前記電極プレートのリードは、常に水平方向に互いに隣接するように配置されることを特徴とする積層型チップキャパシタ。 - 前記積層型チップキャパシタは、8端子キャパシタであることを特徴とする、請求項46に記載の積層型チップキャパシタ。
- 前記各々のブロックは、順次に配置される第1乃至第8内部電極層から成り、
前記第4及び第8内部電極層の各々は前記キャパシタ本体の両側面に延伸する2つのリードを有し、
前記第1及び第3内部電極層と、前記第5及び第7内部電極層の各々は1つのリードを有することを特徴とする、請求項47に記載の積層型チップキャパシタ。 - 前記第4内部電極層は前記キャパシタ本体の一側面に延伸する第1リードと、前記一側面に対向する他側面に延伸する第2リードとを有し、第8内部電極層は前記一側面に延伸する第3リードと、前記他側面に延伸する第4リードとを有し、
前記第1リードは前記第3内部電極層のリードと水平方向に隣接するように配置され、前記第2リードは前記第5内部電極層のリードと水平方向に隣接するように配置され、
前記第3リードは隣り合うブロックの第1内部電極層のリードと水平方向に隣接するように配置され、前記第4リードは前記第7内部電極層のリードと水平方向に隣接するように配置されることを特徴とする、請求項48に記載の積層型チップキャパシタ。 - 前記第4内部電極層は分割スロットによって前記第1リードを有する一電極プレートと、前記第2リードを有する他電極プレートとに分割され、
前記第8内部電極層は分割スロットによって前記第3リードを有する一電極プレートと、前記第4リードを有する他電極プレートとに分割され、
前記第1乃至第3内部電極層と第5乃至第7内部電極層とは各々分割されることなく1つのリードを有することを特徴とする、請求項49に記載の積層型チップキャパシタ。 - 前記各々の内部電極層は非分割の1つの前記電極プレートから成っており、前記各々の電極プレートは前記外部電極に接続するリードを有することを特徴とする、請求項49に記載の積層型チップキャパシタ。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2005-0110394 | 2005-11-17 | ||
KR20050110394 | 2005-11-17 | ||
KR10-2006-0099092 | 2006-10-11 | ||
KR1020060099092A KR100790708B1 (ko) | 2005-11-17 | 2006-10-11 | 적층형 칩 커패시터 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010044128A Division JP2010153902A (ja) | 2005-11-17 | 2010-03-01 | 積層型チップキャパシタ |
JP2010249104A Division JP5172932B2 (ja) | 2005-11-17 | 2010-11-05 | 積層型チップキャパシタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007142414A true JP2007142414A (ja) | 2007-06-07 |
JP5049560B2 JP5049560B2 (ja) | 2012-10-17 |
Family
ID=38040544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006307949A Expired - Fee Related JP5049560B2 (ja) | 2005-11-17 | 2006-11-14 | 積層型チップキャパシタ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7599166B2 (ja) |
JP (1) | JP5049560B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009044119A (ja) * | 2007-08-06 | 2009-02-26 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
JP2010045103A (ja) * | 2008-08-11 | 2010-02-25 | Tdk Corp | 積層コンデンサ |
JP2010219496A (ja) * | 2009-03-17 | 2010-09-30 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ、積層型チップキャパシタアセンブリ及びその製造方法 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100498462B1 (ko) * | 2002-11-22 | 2005-07-01 | 삼성전자주식회사 | 댐핑 장치 |
KR100790708B1 (ko) * | 2005-11-17 | 2008-01-02 | 삼성전기주식회사 | 적층형 칩 커패시터 |
US7961453B2 (en) * | 2007-01-09 | 2011-06-14 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor |
JP4577325B2 (ja) * | 2007-03-29 | 2010-11-10 | Tdk株式会社 | 貫通型積層コンデンサ |
KR100887108B1 (ko) * | 2007-06-14 | 2009-03-04 | 삼성전기주식회사 | 저esl을 갖는 제어된 esr 적층형 칩 커패시터의구현방법 |
US8098477B2 (en) * | 2007-07-09 | 2012-01-17 | Tdk Corporation | Feedthrough multilayer capacitor with capacitance components connected in parallel |
JP4513855B2 (ja) * | 2007-11-26 | 2010-07-28 | Tdk株式会社 | 積層コンデンサ |
KR101079509B1 (ko) * | 2009-10-09 | 2011-11-03 | 삼성전기주식회사 | 적층형 칩 커패시터 |
USD692896S1 (en) * | 2011-11-15 | 2013-11-05 | Connectblue Ab | Module |
USD680545S1 (en) * | 2011-11-15 | 2013-04-23 | Connectblue Ab | Module |
USD689053S1 (en) * | 2011-11-15 | 2013-09-03 | Connectblue Ab | Module |
USD680119S1 (en) * | 2011-11-15 | 2013-04-16 | Connectblue Ab | Module |
USD668659S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
USD668658S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
KR101994717B1 (ko) * | 2013-07-15 | 2019-07-01 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
US20150310991A1 (en) * | 2014-04-29 | 2015-10-29 | Apple Inc. | Multi-layered ceramic capacitors |
KR101832611B1 (ko) | 2016-06-21 | 2018-02-26 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
US10510492B2 (en) * | 2017-05-19 | 2019-12-17 | Apple Inc. | Multilayer ceramic capacitor with low acoustic noise |
US10984957B1 (en) * | 2019-12-03 | 2021-04-20 | International Business Machines Corporation | Printed circuit board embedded capacitor |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151349A (ja) * | 2000-11-14 | 2002-05-24 | Tdk Corp | 積層型電子部品 |
JP2003168623A (ja) * | 2001-11-29 | 2003-06-13 | Murata Mfg Co Ltd | コンデンサアレイ |
JP2004014961A (ja) * | 2002-06-11 | 2004-01-15 | Tdk Corp | 積層貫通型コンデンサ |
JP2004103884A (ja) * | 2002-09-10 | 2004-04-02 | Tdk Corp | 積層コンデンサ |
JP2004235556A (ja) * | 2003-01-31 | 2004-08-19 | Murata Mfg Co Ltd | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 |
JP2004311859A (ja) * | 2003-04-10 | 2004-11-04 | Tdk Corp | 積層コンデンサ |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5880925A (en) | 1997-06-27 | 1999-03-09 | Avx Corporation | Surface mount multilayer capacitor |
JP3476127B2 (ja) * | 1999-05-10 | 2003-12-10 | 株式会社村田製作所 | 積層コンデンサ |
US6441459B1 (en) | 2000-01-28 | 2002-08-27 | Tdk Corporation | Multilayer electronic device and method for producing same |
US7054468B2 (en) | 2001-12-03 | 2006-05-30 | Honda Motor Co., Ltd. | Face recognition using kernel fisherfaces |
TWI229878B (en) * | 2003-03-12 | 2005-03-21 | Tdk Corp | Multilayer capacitor |
US6906907B2 (en) * | 2003-04-15 | 2005-06-14 | Kemet Electronics Corporation | Monolithic multi-layer capacitor with improved lead-out structure |
US7046500B2 (en) * | 2004-07-20 | 2006-05-16 | Samsung Electro-Mechanics Co., Ltd. | Laminated ceramic capacitor |
KR100616687B1 (ko) * | 2005-06-17 | 2006-08-28 | 삼성전기주식회사 | 적층형 칩 커패시터 |
US7408763B2 (en) * | 2005-07-19 | 2008-08-05 | Apurba Roy | Low inductance multilayer capacitor |
JP4637674B2 (ja) * | 2005-07-26 | 2011-02-23 | 京セラ株式会社 | 積層コンデンサ |
-
2006
- 2006-11-14 JP JP2006307949A patent/JP5049560B2/ja not_active Expired - Fee Related
- 2006-11-14 US US11/598,672 patent/US7599166B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151349A (ja) * | 2000-11-14 | 2002-05-24 | Tdk Corp | 積層型電子部品 |
JP2003168623A (ja) * | 2001-11-29 | 2003-06-13 | Murata Mfg Co Ltd | コンデンサアレイ |
JP2004014961A (ja) * | 2002-06-11 | 2004-01-15 | Tdk Corp | 積層貫通型コンデンサ |
JP2004103884A (ja) * | 2002-09-10 | 2004-04-02 | Tdk Corp | 積層コンデンサ |
JP2004235556A (ja) * | 2003-01-31 | 2004-08-19 | Murata Mfg Co Ltd | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 |
JP2004311859A (ja) * | 2003-04-10 | 2004-11-04 | Tdk Corp | 積層コンデンサ |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009044119A (ja) * | 2007-08-06 | 2009-02-26 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
JP2013048299A (ja) * | 2007-08-06 | 2013-03-07 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
JP2010045103A (ja) * | 2008-08-11 | 2010-02-25 | Tdk Corp | 積層コンデンサ |
JP4618348B2 (ja) * | 2008-08-11 | 2011-01-26 | Tdk株式会社 | 積層コンデンサ |
US8068330B2 (en) | 2008-08-11 | 2011-11-29 | Tdk Corporation | Multilayer capacitor |
JP2010219496A (ja) * | 2009-03-17 | 2010-09-30 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ、積層型チップキャパシタアセンブリ及びその製造方法 |
US9036330B2 (en) | 2009-03-17 | 2015-05-19 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
JP5049560B2 (ja) | 2012-10-17 |
US20070109717A1 (en) | 2007-05-17 |
US7599166B2 (en) | 2009-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5049560B2 (ja) | 積層型チップキャパシタ | |
JP5172932B2 (ja) | 積層型チップキャパシタ | |
US7292430B2 (en) | Multi-layer chip capacitor | |
JP4739312B2 (ja) | 積層型チップキャパシタ | |
US6940710B1 (en) | Multilayered chip capacitor | |
JP5229513B2 (ja) | 積層型チップキャパシタ | |
US6965507B2 (en) | Multilayer capacitor | |
US8194389B2 (en) | Multilayer chip capacitor including two terminals | |
KR101081102B1 (ko) | 적층콘덴서 | |
TWI342575B (en) | Multilayer capacitor | |
US20030026059A1 (en) | Multilayer ceramic electronic device | |
KR100649579B1 (ko) | 적층형 캐패시터 및 적층형 캐패시터 어레이 | |
KR20070092150A (ko) | 적층 콘덴서 및 그 실장 구조 | |
US20080165469A1 (en) | Multilayer chip capacitor | |
KR101053410B1 (ko) | 적층형 칩 커패시터 | |
JP3563665B2 (ja) | 積層型電子回路部品 | |
US8233263B2 (en) | Multilayer chip capacitor for improving ESR and ESL | |
JP3563664B2 (ja) | 積層型電子回路部品及び積層型電子回路部品の製造方法 | |
KR100809238B1 (ko) | 적층형 칩 커패시터 | |
JP2008193062A (ja) | 積層型チップキャパシタ | |
KR101444511B1 (ko) | 적층형 세라믹 캐패시터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100301 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100330 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101105 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101116 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110114 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120723 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5049560 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |