JP2004311859A - 積層コンデンサ - Google Patents
積層コンデンサ Download PDFInfo
- Publication number
- JP2004311859A JP2004311859A JP2003106145A JP2003106145A JP2004311859A JP 2004311859 A JP2004311859 A JP 2004311859A JP 2003106145 A JP2003106145 A JP 2003106145A JP 2003106145 A JP2003106145 A JP 2003106145A JP 2004311859 A JP2004311859 A JP 2004311859A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer capacitor
- internal conductors
- dielectric
- side surfaces
- terminal electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】積層コンデンサの等価直列インダクタンスを大幅に低減してＣＰＵ用の電源の電圧変動を小さくする。
【解決手段】それぞれ２種類ずつ同一面上に並ぶ形の８種類の内部導体２１〜２８が、セラミック層１２Ａで相互間が隔てられつつ誘電体素体内に配置される。各内部導体２１〜２８に、誘電体素体の４つの側面の内の長く形成された二つの側面に向かって４つずつ引き出されるように、各引出部２１Ａ〜２８Ａが形成され、同じくこれら長く形成された二つの側面に４つずつ端子電極が配置される。隣り合う端子電極同士の極性が相互に異極になるように、各引出部２１Ａ〜２８Ａが８つの端子電極にそれぞれ接続される。
【選択図】 図１
【解決手段】それぞれ２種類ずつ同一面上に並ぶ形の８種類の内部導体２１〜２８が、セラミック層１２Ａで相互間が隔てられつつ誘電体素体内に配置される。各内部導体２１〜２８に、誘電体素体の４つの側面の内の長く形成された二つの側面に向かって４つずつ引き出されるように、各引出部２１Ａ〜２８Ａが形成され、同じくこれら長く形成された二つの側面に４つずつ端子電極が配置される。隣り合う端子電極同士の極性が相互に異極になるように、各引出部２１Ａ〜２８Ａが８つの端子電極にそれぞれ接続される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、等価直列インダクタンス（ＥＳＬ）を大幅に低減した積層コンデンサに係り、特にＣＰＵ用の電源の電圧変動を小さくし得る積層セラミックコンデンサに好適なものである。
【０００２】
【従来の技術】
近年、情報処理装置に用いられるＣＰＵ（主演算処理装置）は、処理スピードの向上及び高集積化によって、動作周波数が高くなる共に消費電流が著しく増加している。そしてこれに伴い、消費電力の低減化によって動作電圧が減少する傾向にあった。従って、ＣＰＵに電力を供給する為の電源では、より高速で大きな電流変動が生じるようになり、この電流変動に伴う電圧変動をこの電源の許容値内に抑えることが非常に困難になった。
【０００３】
この為、図７に示すように、デカップリングコンデンサと呼ばれる積層コンデンサ１００が電源１０２に接続される形で、電源の安定化対策に頻繁に使用されるようになった。そして、電流の高速で過渡的な変動時に素早い充放電によって、この積層コンデンサ１００からＣＰＵ１０４に電流を供給して、電源１０２の電圧変動を抑えるようにしている。
【０００４】
【特許文献１】
特開２００２−１６４２５６号公報
【特許文献２】
特開２００２−２３１５５９号公報
【特許文献３】
特開平１１−１４４９９６号公報
【特許文献４】
特開２００２−１５１３４９号公報
【特許文献５】
特開２００１−２８４１７１号公報
【０００５】
【発明が解決しようとする課題】
しかし、今日のＣＰＵの動作周波数の一層の高周波数化に伴って、電流変動はより高速且つ大きなものとなっていた。この為、図７に示す積層コンデンサ１００自身が有している等価直列インダクタンス（ＥＳＬ）が相対的に大きくなる結果として、この等価直列インダクタンスが電源の電圧変動に大きく影響するようになった。
【０００６】
つまり、図７に示すＣＰＵ１０４の電源回路に用いられる従来の積層コンデンサ１００では、この図７における等価回路に示された寄生成分であるＥＳＬが高いことから、図８に示す電流Ｉの変動に伴って、このＥＳＬが積層コンデンサ１００の充放電を阻害するようになる。この為、上記と同様に電源の電圧Ｖの変動が図８のように大きくなり易く、今後のＣＰＵの高速化には適応できなくなりつつあった。
【０００７】
この理由は、電流の過渡時である充放電時における電圧変動が下記の式１で近似され、ＥＳＬの高低が電源の電圧変動の大きさと関係するからである。
ｄＶ＝ＥＳＬ・ｄｉ／ｄｔ…式１
ここで、ｄＶは過渡時の電圧変動（Ｖ）であり、ｉは電流変動量（Ａ）であり、ｔは変動時間（秒）である。
【０００８】
一方、ここでこの従来のコンデンサの外観を図９に示すと共に内部構造を図１０に示し、これらの図を基にして以下に従来の積層コンデンサ１００を説明する。つまり、静電容量が得られるように、図９に示す従来の積層コンデンサ１００は、図１０に示す二種類の内部導体１１４、１１６をそれぞれ設置した一対のセラミック層１１２Ａが交互に積層されて、誘電体素体１１２が形成される構造となっている。
【０００９】
そして、これら二種類の内部導体１１４、１１６は、誘電体素体１１２の相互に対向する二つの側面１１２Ｂ、１１２Ｃにそれぞれ引き出されていて、内部導体１１４に接続される端子電極１１８及び、内部導体１１６に接続される端子電極１２０が、図９に示す積層コンデンサ１００の相互に対向する側面１１２Ｂ、１１２Ｃにそれぞれ設置された構造となっている。
本発明は上記事実を考慮し、等価直列インダクタンスを大幅に低減してＣＰＵ用の電源の電圧変動を小さくできる積層コンデンサを提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１による積層コンデンサは、誘電体層を積層して直方体状に形成された誘電体素体と、
同一面上に２種類ずつ並ぶと共に層間が誘電体層で隔てられつつそれぞれ誘電体素体内に順次配置され且つ、それぞれ一つの引出部が引き出された８種類の内部導体と、
誘電体素体を形成する４つの側面の内の長く形成された二つの側面に配置され且つ、各引出部を介して８種類の内部導体とそれぞれ接続される８つの端子電極と、
を有した積層コンデンサであって、
隣り合う端子電極同士の極性が相互に異極になるように、各引出部が誘電体素体の４つの側面の内の長く形成された二つの側面に向かって４つずつ引き出されて８つの端子電極にそれぞれ接続されることを特徴とする。
【００１１】
請求項１に係る積層コンデンサによれば、誘電体層を積層して直方体状に形成された誘電体素体内に、８種類の内部導体が、それぞれ２種類ずつ同一面上に並ぶ形で誘電体層を介して隔てられつつ配置されており、また、８つの端子電極が、誘電体素体を形成する４つの側面の内の長く形成された二つの側面に４つずつ配置されている。
【００１２】
そして、８種類の内部導体からそれぞれ引き出された各一つで計８つとなる引出部が、誘電体素体の４つの側面の内の長く形成された二つの側面に向かって４つずつ引き出されて、隣り合う端子電極同士の極性が相互に異極になるように、８つの端子電極にそれぞれ接続されている。つまり、これら８種類の内部導体が２種類ずつ同一面上に配置される形で、４層積層されるのに伴って、内部導体が相互に対向しつつ並列して配置されるコンデンサを二組形成している。
【００１３】
この結果として、例えば誘電体層を介して隣り合っている二つの内部導体同士の引出部が、誘電体素体の側面に隣り合って配置される二つの端子電極にそれぞれ接続されるようにすれば、本請求項の積層コンデンサへの通電の際に、隣り合う端子電極同士の極性が相互に異なって交互に正負極に順次なる形で、電流が流されるようになる。これに伴って、各引出部でそれぞれ発生する磁束が相互に逆向きに引出部内に流れる電流によって互いに打ち消し合い、等価直列インダクタンスを低減する効果が生じるようになる。
【００１４】
以上より、本請求項に係る積層コンデンサでは、一層の低ＥＳＬ化が図られて、実効インダクタンスが大幅に低減されるようになる。この結果、本請求項によれば電源の電圧の振動を確実に抑制できて、ＣＰＵの電源用として最適な積層コンデンサが得られる。
【００１５】
さらに、本請求項では、８種類の内部導体がそれぞれ同一面上に２種類ずつ並ぶ形で配置されるのに伴って、２組のコンデンサから成るコンデンサアレイを構成することになるので、積層コンデンサの高機能化を図ることが可能となる。そして、誘電体素体の４つの側面の内の長く形成された二つの側面に、内部導体の引出部と接続される端子電極が４つずつ存在することで、長く形成された側面を有効に活用できるのに伴い、積層コンデンサの小型化を図ることもできるようになった。
【００１６】
請求項２に係る積層コンデンサによれば、請求項１の積層コンデンサと同様の構成の他に、８種類の内部導体にそれぞれ切込部が形成されると共に、これらの内部導体の切込部周りの部分が電流が流れ得る流路部とそれぞれされ、誘電体層を介して隣り合っている内部導体の流路部同士間で相互に逆向きに電流が流れる形に、これら流路部がそれぞれ配置されるという構成を有している。
【００１７】
これに伴って、本請求項では、これら８種類存在する内部導体が、それぞれ切込部を有し、この切込部の周りの内部導体の部分が流路部を構成しているだけでなく、誘電体層を介して隣り合っている別の内部導体の流路部との間で相互に逆向きに電流が流れる形に、流路部がそれぞれ配置されることになる。
【００１８】
従って、この積層コンデンサへの通電の際に、誘電体層を介して隣り合う上下の流路部同士間で、電流が相互に逆方向に流れるようになる。そしてこれに伴って、内部導体に流れる高周波電流により発生する磁束が互いに打ち消し合うように相殺され、積層コンデンサ自体が持つ寄生インダクタンスを少なくすることで、等価直列インダクタンス（ＥＳＬ）が低減される。さらに、同一の内部導体内においても、切込部を挟んで位置する流路部の部分間で、電流の流れる方向が相互に逆なるので、等価直列インダクタンスが一層低減されるようになる。
【００１９】
以上より、本請求項に係る積層コンデンサによれば、請求項１にも増してさらに低ＥＳＬ化が図られて、実効インダクタンスがより一層大幅に低減されるようになる。
【００２０】
請求項３に係る積層コンデンサによれば、請求項１及び請求項２の積層コンデンサと同様の構成の他に、８種類の内部導体が、誘電体素体内に複数ずつ配置されたという構成を有している。
つまり、これら８種類の内部導体をそれぞれ誘電体素体内に複数ずつ配置することで、本請求項に係る積層コンデンサの静電容量が高まるだけでなく、磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してＥＳＬが一層低減されるようになる。
【００２１】
【発明の実施の形態】
以下、本発明に係る積層コンデンサの一実施の形態を図面に基づき説明する。
本実施の形態に係る積層コンデンサである積層セラミックコンデンサ（以下単に、積層コンデンサと言う）１０を図１から図５に示す。これらの図に示すように、誘電体シートであるセラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体形状の焼結体である誘電体素体１２を主要部として、この積層コンデンサ１０が構成されている。
【００２２】
図１及び図３に示すように、この誘電体素体１２内の所定の高さ位置には、面状の内部導体２１、２５が相互間に隙間を有しつつ、左右に並んで配置されており、誘電体素体１２内において誘電体層とされるセラミック層１２Ａを隔てた内部導体２１、２５の下側には、同じく面状の内部導体２２、２６が相互間に隙間を有しつつ、左右に並んで配置されている。
【００２３】
誘電体素体１２内においてセラミック層１２Ａを隔てた内部導体２２、２６の下側には、同じく面状の内部導体２３、２７が相互間に隙間を有しつつ、左右に並んで配置されており、誘電体素体１２内においてセラミック層１２Ａを隔てた内部導体２３、２７の下側には、同じく面状の内部導体２４、２８が相互間に隙間を有しつつ、左右に並んで配置されている。
【００２４】
以上より、これら内部導体２１から内部導体２４までの４種類の内部導体が、誘電体素体１２内の左側寄りの部分において、セラミック層１２Ａで隔てられつつ相互に対向して配置されることになり、また、これら内部導体２５から内部導体２８までの４種類の内部導体が、誘電体素体１２内の右側寄りの部分において、セラミック層１２Ａで隔てられつつ相互に対向して配置されることになる。
【００２５】
つまり、本実施の形態では、焼成後の誘電体シートであるセラミック層１２Ａがそれぞれの間に挟まれつつ、内部導体２１から内部導体２４までの４種類の内部導体と、内部導体２５から内部導体２８までの４種類の内部導体とが、順に誘電体素体１２内に配置されていることで、計８種類の内部導体２１〜２８が誘電体素体１２内に配置されていることになる。さらに、内部導体２４、２８の下側には、図３に示すように上記と同じ順序でこれら二つずつ４層の電極である内部導体が繰返されて配置されていて、これらの組が例えば計数十組程度（図では３組示す）存在している。
【００２６】
そして、誘電体素体１２内の同一層内に各二つずつの計４層配置される各内部導体２１〜２８とセラミック層１２Ａの外周端との間には、ほぼ均一な隙間を有する形になるように、これら各内部導体２１〜２８はそれぞれ四角形に形成されている。尚、これらそれぞれ四角形に形成された内部導体２１〜２８の材質としては、卑金属材料であるニッケル、ニッケル合金、銅或いは、銅合金が考えられるだけでなく、これらの金属を主成分とする材料が考えられる。
【００２７】
一方、図１に示すように、内部導体２１には、この内部導体２１の手前側左寄り部分から手前側方向に向かって引き出されるように、引出部２１Ａが形成されている。また、内部導体２２の手前側右寄り部分から手前側方向に向かって導体が引き出されることで、この内部導体２２に引出部２２Ａが形成されている。さらに、内部導体２３には、この内部導体２３の奥側右寄り部分から奥側方向に向かって引き出されるように、引出部２３Ａが形成されている。また、内部導体２４の奥側左寄り部分から奥側方向に向かって導体が引き出されることで、この内部導体２４に引出部２４Ａが形成されている。
【００２８】
他方、内部導体２１と隣り合って配置された内部導体２５には、この内部導体２５の奥側右寄り部分から奥側方向に向かって引き出されるように、引出部２５Ａが形成されている。また、内部導体２２と隣り合って配置された内部導体２６の奥側左寄り部分から奥側方向に向かって導体が引き出されることで、この内部導体２６に引出部２６Ａが形成されている。
【００２９】
さらに、内部導体２３と隣り合って配置された内部導体２７には、この内部導体２７の手前側左寄り部分から手前側方向に向かって引き出されるように、引出部２７Ａが形成されている。また、内部導体２４と隣り合って配置された内部導体２８の手前側右寄り部分から手前側方向に向かって導体が引き出されることで、この内部導体２８に引出部２８Ａが形成されている。
【００３０】
以上より、４つの引出部２１Ａ、２２Ａ、２７Ａ、２８Ａが、図２に示す誘電体素体１２の手前側の側面１２Ｂに引き出されており、また、４つの引出部２３Ａ、２４Ａ、２５Ａ、２６Ａが、誘電体素体１２の奥側の側面１２Ｄに引き出されている。つまり、各引出部２１Ａ〜２８Ａが、図２に示す誘電体素体１２の４つの側面１２Ｂ〜１２Ｅの内の長く形成された二つの側面１２Ｂ、１２Ｄに向かって４つずつ引き出される形とされている。尚、本実施の形態では、側面１２Ｃ、１２Ｅの長さＷが例えば１．２５ｍｍであるのに対して、各引出部２１Ａ〜２８Ａが引き出される二つの側面１２Ｂ、１２Ｄの長さＬは例えば２．０ｍｍであった。
【００３１】
図２に示すように、誘電体素体１２の手前側の側面１２Ｂには、内部導体２１の引出部２１Ａに接続される端子電極３１、内部導体２２の引出部２２Ａに接続される端子電極３２、内部導体２７の引出部２７Ａに接続される端子電極３７及び、内部導体２８の引出部２８Ａに接続される端子電極３８が、左から順にそれぞれ配置されている。
【００３２】
同様に図２に示すように、誘電体素体１２の奥側の側面１２Ｄには、内部導体２４の引出部２４Ａに接続される端子電極３４、内部導体２３の引出部２３Ａに接続される端子電極３３、内部導体２６の引出部２６Ａに接続される端子電極３６及び、内部導体２５の引出部２５Ａに接続される端子電極３５が、左から順にそれぞれ配置されている。
【００３３】
以上より本実施の形態では、直方体である六面体形状とされる誘電体素体１２の４つの側面１２Ｂ〜１２Ｅの内の長く形成された二つの側面１２Ｂ、１２Ｄに各端子電極３１〜３８が４つずつ配置されることになり、また各引出部２１Ａ〜２８Ａを介して８種類の内部導体２１〜２８とそれぞれ各端子電極３１〜３８が接続されることになる。
【００３４】
他方、内部導体２１、２７の中央部には、図１において左右方向に延びるような切り込みである切込部２９Ａが、それぞれ設けられており、またこの切込部２９Ａの左端部が屈曲して、引出部２１Ａ、２７Ａの右側部分にまで手前側方向にそれぞれ延びている。従って、この切込部２９Ａの存在により、内部導体２１の電流の流路となる流路部２１Ｂ及び、内部導体２７の電流の流路となる流路部２７Ｂが、それぞれ屈曲した形で形成されている。
【００３５】
また、内部導体２２、２８には、内部導体２２、２８の図１における右端側中程から左右方向に延びる切り込みである切込部２９Ｂが、それぞれ設けられている。従って、この切込部２９Ｂの存在により、内部導体２２の電流の流路となる流路部２２Ｂ及び、内部導体２８の電流の流路となる流路部２８Ｂが、それぞれ屈曲した形で形成されている。
【００３６】
さらに、内部導体２３、２５の中央部には、図１において左右方向に延びるような切り込みである切込部２９Ｃが、それぞれ設けられており、またこの切込部２９Ｃの右端部が屈曲して、引出部２３Ａ、２５Ａの左側部分にまで奥側方向にそれぞれ延びている。従って、この切込部２９Ｃの存在により、内部導体２３の電流の流路となる流路部２３Ｂ及び、内部導体２５の電流の流路となる流路部２５Ｂが、それぞれ屈曲した形で形成されている。
【００３７】
また、内部導体２４、２６には、内部導体２４、２６の図１における左端側中程から左右方向に延びる切り込みである切込部２９Ｄが、それぞれ設けられている。従って、この切込部２９Ｄの存在により、内部導体２４の電流の流路となる流路部２４Ｂ及び、内部導体２６の電流の流路となる流路部２６Ｂが、それぞれ屈曲した形で形成されている。
【００３８】
従って、本実施の形態では、切込部２９Ａ〜２９Ｄの存在により、直角に折り曲げられる部分や折り返される部分を複数有して帯状となった流路部２１Ｂ〜２８Ｂを各内部導体２１〜２８が有していることになる。
【００３９】
一方、本実施の形態の積層コンデンサ１０は、二つのコンデンサを内蔵した形になっていて、図５に示す回路図のような使用例が考えられる。具体的には、左側寄りの端子電極３１、３２、３３、３４が左側の電源４１及びＣＰＵ４３に接続される形とされている。すなわち、端子電極３１、３３がＣＰＵ４３の一端側と電源４１との間に接続されており、また、端子電極３２、３４がＣＰＵ４３の他端側に接続されると共に接地されている。
【００４０】
さらに、右側寄りの端子電極３５、３６、３７、３８が右側の電源４２及びＣＰＵ４４に接続される形とされている。すなわち、端子電極３５、３７がＣＰＵ４４の一端側と電源４２との間に接続されており、また、端子電極３６、３８がＣＰＵ４４の他端側に接続されると共に接地されている。
【００４１】
これに伴って、図４に示す等価回路にように、端子電極３１、３３、３５、３７と端子電極３２、３４、３６、３８とが相互に逆の極性で使用される形となる。例えば図２及び図４に示すように手前側の側面１２Ｂの一つ置きの端子電極３１、３７が＋極になると同時に一つ置きの端子電極３２、３８が−極になり、また、奥側の側面１２Ｄの一つ置きの端子電極３３、３５が＋極になると同時に一つ置きの端子電極３４、３６が−極になることが有り、このときには、図１の矢印で示す電流の向きのように電流が流れることになる。
【００４２】
つまり、端子電極３１、３３、３５、３７にそれぞれ繋がる内部導体２１、２３、２５、２７の流路部２１Ｂ、２３Ｂ、２５Ｂ、２７Ｂでは時計回転方向に沿って電流が流れ、また、端子電極３２、３４、３６、３８にそれぞれ繋がる内部導体２２、２４、２６、２８の流路部２２Ｂ、２４Ｂ、２６Ｂ、２８Ｂでは反時計回転方向に沿って電流が流れるようになる。
【００４３】
以上より、誘電体素体１２の左側寄り部分において、セラミック層１２Ａを介して隣り合う内部導体２１、２２の流路部２１Ｂと流路部２２Ｂとの間において、相互に逆向きに電流が流れる形に、流路部２１Ｂ、２２Ｂはそれぞれ内部導体２１、２２に配置されていることになる。同じくセラミック層１２Ａを介して隣り合う内部導体２２、２３の流路部２２Ｂと流路部２３Ｂとの間においても、相互に逆向きに電流が流れる形に、流路部２２Ｂ、２３Ｂはそれぞれ内部導体２２、２３に配置されていることになる。
【００４４】
同じくセラミック層１２Ａを介して隣り合う内部導体２３、２４の流路部２３Ｂと流路部２４Ｂとの間、内部導体２４、２１の流路部２４Ｂと流路部２１Ｂとの間においても、相互に逆向きに電流が流れる形に、流路部２３Ｂ、２４Ｂはそれぞれ内部導体２３、２４に配置されていることになる。
【００４５】
他方、誘電体素体１２の右側寄り部分において、セラミック層１２Ａを介してそれぞれ隣り合う内部導体２５〜２８においても、相互に逆向きに電流が流れる形に、流路部２５Ｂ〜２７Ｂはそれぞれ内部導体２５〜２８に配置されていることになる。
【００４６】
次に、本実施の形態に係る積層コンデンサ１０の作用を説明する。
本実施の形態に係る積層コンデンサ１０によれば、それぞれセラミック層１２Ａとなる複数の誘電体シートが積層されて直方体形状に形成される誘電体素体１２内に、８種類の内部導体２１〜２８が、それぞれ２種類ずつ同一面上に並ぶ形でセラミック層１２Ａで相互間が隔てられつつ配置される構成を有している。さらに、これら８種類の内部導体２１〜２８からそれぞれ引き出された各一つで計８つとなる引出部２１Ａ〜２８Ａが、誘電体素体１２の４つの側面１２Ｂ〜１２Ｅの内の長く形成された二つの側面１２Ｂ、１２Ｄに向かって４つずつ引き出されている。
【００４７】
また８つの端子電極３１〜３８が、同じく長く形成された二つの側面１２Ｂ、１２Ｄに４つずつ配置されており、これら端子電極３１〜３８の内の同一側面内で隣り合う端子電極同士の極性が相互に異極になるように、８つの端子電極３１〜３８に内部導体２１〜２８の引出部２１Ａ〜２８Ａがそれぞれ接続されている。つまり、８つの端子電極３１〜３８にそれぞれ接続された８種類の内部導体２１〜２８が、２種類ずつ同一面上に配置される形で、４層積層されるのに伴って、内部導体が相互に対向しつつ並列して配置されるコンデンサを二組形成することになる。
【００４８】
具体的には、セラミック層１２Ａを介して隣り合っている二つの内部導体同士の引出部を、図２に示す誘電体素体１２の手前側の側面１２Ｂに４つ配置される端子電極３１、３２、３７、３８の内の相互に隣り合った二つにそれぞれ接続し、また、奥側の側面１２Ｄに４つ配置される端子電極３３、３４、３５、３６の内の相互に隣り合った二つにそれぞれ接続するようにした。
【００４９】
この結果として、本実施の形態の積層コンデンサ１０への通電の際に、端子電極３１〜３８の内の同一側面内で隣り合う端子電極同士の極性が相互に異なって交互に正負極に順次なる形で、電流が流されるようになる。そしてこれに伴って、各引出部２１Ａ〜２８Ａでそれぞれ発生する磁束が、隣り合う引出部間で相互に逆向きに流れる電流によって互いに打ち消し合い、等価直列インダクタンスを低減する効果が生じるようになった。
【００５０】
さらに、本実施の形態では、これら８種類存在する内部導体２１〜２８が、それぞれ切込部２９Ａ〜２９Ｄを有しており、これら切込部２９Ａ〜２９Ｄを挟んだ各内部導体２１〜２８の部分が流路部２１Ｂ〜２８Ｂをそれぞれ構成しているだけでなく、セラミック層１２Ａを介して隣り合っている別の内部導体の流路部との間で相互に逆向きに電流が流れる形に、各流路部２１Ｂ〜２４Ｂ及び、各流路部２５Ｂ〜２８Ｂが、それぞれ配置されている。
【００５１】
従って、この積層コンデンサ１０への通電の際に、セラミック層１２Ａを介して隣り合う内部導体２１〜２４の流路部２１Ｂ〜２４Ｂ同士間及び、同じく内部導体２５〜２８の流路部２５Ｂ〜２８Ｂ同士間で、それぞれ電流が相互に逆方向に流れるようになる。そしてこれに伴って、内部導体に流れる高周波電流により発生する磁束が互いに打ち消し合うように相殺され、積層コンデンサ１０自体が持つ寄生インダクタンスを少なくすることで、等価直列インダクタンス（ＥＳＬ）が一層低減される。
【００５２】
さらに、同一の内部導体２１〜２８内においても、各流路部２１Ｂ〜２８Ｂの切込部２９Ａ〜２９Ｄを挟んで位置する部分間で、それぞれ電流の流れる方向が相互に逆なるので、等価直列インダクタンスがより一層低減されるようになる。
【００５３】
以上より、本実施の形態に係る積層コンデンサ１０は、大幅な低ＥＳＬ化が図られて、実効インダクタンスが大幅に低減されるようになる。この結果、本実施の形態によれば、電源の電圧の振動を確実に抑制できて、ＣＰＵの電源用として最適な積層コンデンサ１０となる。
【００５４】
他方、本実施の形態では、８種類の内部導体２１〜２８がそれぞれ同一面上に２種類ずつ並ぶ形で配置されるのに伴って、２組のコンデンサから成るコンデンサアレイを構成することになるので、積層コンデンサ１０の高機能化を図ることが可能となる。そして、誘電体素体１２の４つの側面１２Ｂ〜１２Ｅの内の長く形成された二つの側面１２Ｂ、１２Ｄに、内部導体の引出部と接続される端子電極が４つずつ存在することで、これら長く形成された側面１２Ｂ、１２Ｄを有効に活用できるのに伴って、積層コンデンサ１０の小型化を図ることもできるようになった。
【００５５】
一方、本実施の形態では、８種類の内部導体２１〜２８が、誘電体素体１２内に複数ずつ配置されているので、積層コンデンサ１０の静電容量が高まるだけでなく、磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してＥＳＬが一層低減されるようになる。
【００５６】
次に、ネットワークアナライザを用いて、以下の各試料のＳパラメータのＳｚ１特性を測定し、各試料の減衰特性をそれぞれ求めた。まず、各試料となるサンプルの内容を説明する。つまり、コンデンサとして一般的な図９に示す積層コンデンサを従来例とし、図２に示す一実施の形態に係る積層コンデンサを実施例とした。
【００５７】
ここで、減衰特性の実測値と図７に示す積層コンデンサ１００内の等価回路の減衰量とが合致するように、等価回路の定数を算出した。そして、図６に示す各試料の減衰特性のデータから、共振点が従来例の約１８ＭＨｚに対して実施例では約４３ＭＨｚに高まり、かつ、４０ＭＨｚ以上の周波数において実施例の減衰量が従来例の減衰量に比べて約１５ｄＢ大きくなっていることが分かる。この為、このデータによって高周波特性の改善が実施例に見られることが理解できる。
【００５８】
他方、インピーダンスアナライザーで測定して算出したＥＳＬの結果に関しても、従来例の７５０．５ｐＨに比べて実施例は１３５．２ｐＨと大幅に低減されている。尚、等価直列抵抗（ＥＳＲ）に関し、従来例は２０．５ｍΩであったのに対して、実施例は２４．８ｍΩであった。
【００５９】
ここで用いた各試料の寸法に関して図２及び図９に示す長さＷ及び長さＬは、従来例及び実施例共にＷ＝１．２５ｍｍ、Ｌ＝２．０ｍｍであった。また、試験に用いた各試料の静電容量は、従来例が０．１０５μＦであり、実施例が０．１０２μＦであった。
【００６０】
尚、上記実施の形態に係る積層コンデンサ１０では、８種類の内部導体を有する構造とされているが、層数は実施の形態に示された数に限定されずさらに多数としても良い。また、上記実施の形態では、隣り合う端子電極同士が相互に異極となるようにしたが、これに伴って相互に対向する端子電極同士も異極となるように、上記実施の形態では内部導体が配置されている。
【００６１】
【発明の効果】
本発明によれば、等価直列インダクタンスを大幅に低減してＣＰＵ用の電源の電圧変動を小さくできる積層コンデンサを提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る積層コンデンサの分解斜視図であって、この積層コンデンサの内部導体の部分をそれぞれ示す図である。
【図２】本発明の一実施の形態に係る積層コンデンサを示す斜視図である。
【図３】本発明の一実施の形態に係る積層コンデンサを示す断面図であって、図２の３−３矢視線断面図である。
【図４】本発明の一実施の形態に係る積層コンデンサの等価回路を示す図である。
【図５】本発明の一実施の形態に係る積層コンデンサをコンデンサアレイとして２回路に接続する形で使用した回路図である。
【図６】各試料の減衰特性を表すグラフを示した図である。
【図７】従来例の積層コンデンサを採用した回路図である。
【図８】従来例の積層コンデンサを採用した回路における電流変動と電圧変動との関係を表すグラフを示した図である。
【図９】従来例に係る積層コンデンサを示す斜視図である。
【図１０】従来例に係る積層コンデンサの内部導体の部分を示す分解斜視図である。
【符号の説明】
１０ 積層コンデンサ
１２ 誘電体素体
１２Ｂ〜１２Ｅ 側面
２１〜２８ 内部導体
２１Ａ〜２８Ａ 引出部
２１Ｂ〜２８Ｂ 流路部
２９Ａ〜２９Ｄ 切込部
３１〜３８ 端子電極
【発明の属する技術分野】
本発明は、等価直列インダクタンス（ＥＳＬ）を大幅に低減した積層コンデンサに係り、特にＣＰＵ用の電源の電圧変動を小さくし得る積層セラミックコンデンサに好適なものである。
【０００２】
【従来の技術】
近年、情報処理装置に用いられるＣＰＵ（主演算処理装置）は、処理スピードの向上及び高集積化によって、動作周波数が高くなる共に消費電流が著しく増加している。そしてこれに伴い、消費電力の低減化によって動作電圧が減少する傾向にあった。従って、ＣＰＵに電力を供給する為の電源では、より高速で大きな電流変動が生じるようになり、この電流変動に伴う電圧変動をこの電源の許容値内に抑えることが非常に困難になった。
【０００３】
この為、図７に示すように、デカップリングコンデンサと呼ばれる積層コンデンサ１００が電源１０２に接続される形で、電源の安定化対策に頻繁に使用されるようになった。そして、電流の高速で過渡的な変動時に素早い充放電によって、この積層コンデンサ１００からＣＰＵ１０４に電流を供給して、電源１０２の電圧変動を抑えるようにしている。
【０００４】
【特許文献１】
特開２００２−１６４２５６号公報
【特許文献２】
特開２００２−２３１５５９号公報
【特許文献３】
特開平１１−１４４９９６号公報
【特許文献４】
特開２００２−１５１３４９号公報
【特許文献５】
特開２００１−２８４１７１号公報
【０００５】
【発明が解決しようとする課題】
しかし、今日のＣＰＵの動作周波数の一層の高周波数化に伴って、電流変動はより高速且つ大きなものとなっていた。この為、図７に示す積層コンデンサ１００自身が有している等価直列インダクタンス（ＥＳＬ）が相対的に大きくなる結果として、この等価直列インダクタンスが電源の電圧変動に大きく影響するようになった。
【０００６】
つまり、図７に示すＣＰＵ１０４の電源回路に用いられる従来の積層コンデンサ１００では、この図７における等価回路に示された寄生成分であるＥＳＬが高いことから、図８に示す電流Ｉの変動に伴って、このＥＳＬが積層コンデンサ１００の充放電を阻害するようになる。この為、上記と同様に電源の電圧Ｖの変動が図８のように大きくなり易く、今後のＣＰＵの高速化には適応できなくなりつつあった。
【０００７】
この理由は、電流の過渡時である充放電時における電圧変動が下記の式１で近似され、ＥＳＬの高低が電源の電圧変動の大きさと関係するからである。
ｄＶ＝ＥＳＬ・ｄｉ／ｄｔ…式１
ここで、ｄＶは過渡時の電圧変動（Ｖ）であり、ｉは電流変動量（Ａ）であり、ｔは変動時間（秒）である。
【０００８】
一方、ここでこの従来のコンデンサの外観を図９に示すと共に内部構造を図１０に示し、これらの図を基にして以下に従来の積層コンデンサ１００を説明する。つまり、静電容量が得られるように、図９に示す従来の積層コンデンサ１００は、図１０に示す二種類の内部導体１１４、１１６をそれぞれ設置した一対のセラミック層１１２Ａが交互に積層されて、誘電体素体１１２が形成される構造となっている。
【０００９】
そして、これら二種類の内部導体１１４、１１６は、誘電体素体１１２の相互に対向する二つの側面１１２Ｂ、１１２Ｃにそれぞれ引き出されていて、内部導体１１４に接続される端子電極１１８及び、内部導体１１６に接続される端子電極１２０が、図９に示す積層コンデンサ１００の相互に対向する側面１１２Ｂ、１１２Ｃにそれぞれ設置された構造となっている。
本発明は上記事実を考慮し、等価直列インダクタンスを大幅に低減してＣＰＵ用の電源の電圧変動を小さくできる積層コンデンサを提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１による積層コンデンサは、誘電体層を積層して直方体状に形成された誘電体素体と、
同一面上に２種類ずつ並ぶと共に層間が誘電体層で隔てられつつそれぞれ誘電体素体内に順次配置され且つ、それぞれ一つの引出部が引き出された８種類の内部導体と、
誘電体素体を形成する４つの側面の内の長く形成された二つの側面に配置され且つ、各引出部を介して８種類の内部導体とそれぞれ接続される８つの端子電極と、
を有した積層コンデンサであって、
隣り合う端子電極同士の極性が相互に異極になるように、各引出部が誘電体素体の４つの側面の内の長く形成された二つの側面に向かって４つずつ引き出されて８つの端子電極にそれぞれ接続されることを特徴とする。
【００１１】
請求項１に係る積層コンデンサによれば、誘電体層を積層して直方体状に形成された誘電体素体内に、８種類の内部導体が、それぞれ２種類ずつ同一面上に並ぶ形で誘電体層を介して隔てられつつ配置されており、また、８つの端子電極が、誘電体素体を形成する４つの側面の内の長く形成された二つの側面に４つずつ配置されている。
【００１２】
そして、８種類の内部導体からそれぞれ引き出された各一つで計８つとなる引出部が、誘電体素体の４つの側面の内の長く形成された二つの側面に向かって４つずつ引き出されて、隣り合う端子電極同士の極性が相互に異極になるように、８つの端子電極にそれぞれ接続されている。つまり、これら８種類の内部導体が２種類ずつ同一面上に配置される形で、４層積層されるのに伴って、内部導体が相互に対向しつつ並列して配置されるコンデンサを二組形成している。
【００１３】
この結果として、例えば誘電体層を介して隣り合っている二つの内部導体同士の引出部が、誘電体素体の側面に隣り合って配置される二つの端子電極にそれぞれ接続されるようにすれば、本請求項の積層コンデンサへの通電の際に、隣り合う端子電極同士の極性が相互に異なって交互に正負極に順次なる形で、電流が流されるようになる。これに伴って、各引出部でそれぞれ発生する磁束が相互に逆向きに引出部内に流れる電流によって互いに打ち消し合い、等価直列インダクタンスを低減する効果が生じるようになる。
【００１４】
以上より、本請求項に係る積層コンデンサでは、一層の低ＥＳＬ化が図られて、実効インダクタンスが大幅に低減されるようになる。この結果、本請求項によれば電源の電圧の振動を確実に抑制できて、ＣＰＵの電源用として最適な積層コンデンサが得られる。
【００１５】
さらに、本請求項では、８種類の内部導体がそれぞれ同一面上に２種類ずつ並ぶ形で配置されるのに伴って、２組のコンデンサから成るコンデンサアレイを構成することになるので、積層コンデンサの高機能化を図ることが可能となる。そして、誘電体素体の４つの側面の内の長く形成された二つの側面に、内部導体の引出部と接続される端子電極が４つずつ存在することで、長く形成された側面を有効に活用できるのに伴い、積層コンデンサの小型化を図ることもできるようになった。
【００１６】
請求項２に係る積層コンデンサによれば、請求項１の積層コンデンサと同様の構成の他に、８種類の内部導体にそれぞれ切込部が形成されると共に、これらの内部導体の切込部周りの部分が電流が流れ得る流路部とそれぞれされ、誘電体層を介して隣り合っている内部導体の流路部同士間で相互に逆向きに電流が流れる形に、これら流路部がそれぞれ配置されるという構成を有している。
【００１７】
これに伴って、本請求項では、これら８種類存在する内部導体が、それぞれ切込部を有し、この切込部の周りの内部導体の部分が流路部を構成しているだけでなく、誘電体層を介して隣り合っている別の内部導体の流路部との間で相互に逆向きに電流が流れる形に、流路部がそれぞれ配置されることになる。
【００１８】
従って、この積層コンデンサへの通電の際に、誘電体層を介して隣り合う上下の流路部同士間で、電流が相互に逆方向に流れるようになる。そしてこれに伴って、内部導体に流れる高周波電流により発生する磁束が互いに打ち消し合うように相殺され、積層コンデンサ自体が持つ寄生インダクタンスを少なくすることで、等価直列インダクタンス（ＥＳＬ）が低減される。さらに、同一の内部導体内においても、切込部を挟んで位置する流路部の部分間で、電流の流れる方向が相互に逆なるので、等価直列インダクタンスが一層低減されるようになる。
【００１９】
以上より、本請求項に係る積層コンデンサによれば、請求項１にも増してさらに低ＥＳＬ化が図られて、実効インダクタンスがより一層大幅に低減されるようになる。
【００２０】
請求項３に係る積層コンデンサによれば、請求項１及び請求項２の積層コンデンサと同様の構成の他に、８種類の内部導体が、誘電体素体内に複数ずつ配置されたという構成を有している。
つまり、これら８種類の内部導体をそれぞれ誘電体素体内に複数ずつ配置することで、本請求項に係る積層コンデンサの静電容量が高まるだけでなく、磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してＥＳＬが一層低減されるようになる。
【００２１】
【発明の実施の形態】
以下、本発明に係る積層コンデンサの一実施の形態を図面に基づき説明する。
本実施の形態に係る積層コンデンサである積層セラミックコンデンサ（以下単に、積層コンデンサと言う）１０を図１から図５に示す。これらの図に示すように、誘電体シートであるセラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体形状の焼結体である誘電体素体１２を主要部として、この積層コンデンサ１０が構成されている。
【００２２】
図１及び図３に示すように、この誘電体素体１２内の所定の高さ位置には、面状の内部導体２１、２５が相互間に隙間を有しつつ、左右に並んで配置されており、誘電体素体１２内において誘電体層とされるセラミック層１２Ａを隔てた内部導体２１、２５の下側には、同じく面状の内部導体２２、２６が相互間に隙間を有しつつ、左右に並んで配置されている。
【００２３】
誘電体素体１２内においてセラミック層１２Ａを隔てた内部導体２２、２６の下側には、同じく面状の内部導体２３、２７が相互間に隙間を有しつつ、左右に並んで配置されており、誘電体素体１２内においてセラミック層１２Ａを隔てた内部導体２３、２７の下側には、同じく面状の内部導体２４、２８が相互間に隙間を有しつつ、左右に並んで配置されている。
【００２４】
以上より、これら内部導体２１から内部導体２４までの４種類の内部導体が、誘電体素体１２内の左側寄りの部分において、セラミック層１２Ａで隔てられつつ相互に対向して配置されることになり、また、これら内部導体２５から内部導体２８までの４種類の内部導体が、誘電体素体１２内の右側寄りの部分において、セラミック層１２Ａで隔てられつつ相互に対向して配置されることになる。
【００２５】
つまり、本実施の形態では、焼成後の誘電体シートであるセラミック層１２Ａがそれぞれの間に挟まれつつ、内部導体２１から内部導体２４までの４種類の内部導体と、内部導体２５から内部導体２８までの４種類の内部導体とが、順に誘電体素体１２内に配置されていることで、計８種類の内部導体２１〜２８が誘電体素体１２内に配置されていることになる。さらに、内部導体２４、２８の下側には、図３に示すように上記と同じ順序でこれら二つずつ４層の電極である内部導体が繰返されて配置されていて、これらの組が例えば計数十組程度（図では３組示す）存在している。
【００２６】
そして、誘電体素体１２内の同一層内に各二つずつの計４層配置される各内部導体２１〜２８とセラミック層１２Ａの外周端との間には、ほぼ均一な隙間を有する形になるように、これら各内部導体２１〜２８はそれぞれ四角形に形成されている。尚、これらそれぞれ四角形に形成された内部導体２１〜２８の材質としては、卑金属材料であるニッケル、ニッケル合金、銅或いは、銅合金が考えられるだけでなく、これらの金属を主成分とする材料が考えられる。
【００２７】
一方、図１に示すように、内部導体２１には、この内部導体２１の手前側左寄り部分から手前側方向に向かって引き出されるように、引出部２１Ａが形成されている。また、内部導体２２の手前側右寄り部分から手前側方向に向かって導体が引き出されることで、この内部導体２２に引出部２２Ａが形成されている。さらに、内部導体２３には、この内部導体２３の奥側右寄り部分から奥側方向に向かって引き出されるように、引出部２３Ａが形成されている。また、内部導体２４の奥側左寄り部分から奥側方向に向かって導体が引き出されることで、この内部導体２４に引出部２４Ａが形成されている。
【００２８】
他方、内部導体２１と隣り合って配置された内部導体２５には、この内部導体２５の奥側右寄り部分から奥側方向に向かって引き出されるように、引出部２５Ａが形成されている。また、内部導体２２と隣り合って配置された内部導体２６の奥側左寄り部分から奥側方向に向かって導体が引き出されることで、この内部導体２６に引出部２６Ａが形成されている。
【００２９】
さらに、内部導体２３と隣り合って配置された内部導体２７には、この内部導体２７の手前側左寄り部分から手前側方向に向かって引き出されるように、引出部２７Ａが形成されている。また、内部導体２４と隣り合って配置された内部導体２８の手前側右寄り部分から手前側方向に向かって導体が引き出されることで、この内部導体２８に引出部２８Ａが形成されている。
【００３０】
以上より、４つの引出部２１Ａ、２２Ａ、２７Ａ、２８Ａが、図２に示す誘電体素体１２の手前側の側面１２Ｂに引き出されており、また、４つの引出部２３Ａ、２４Ａ、２５Ａ、２６Ａが、誘電体素体１２の奥側の側面１２Ｄに引き出されている。つまり、各引出部２１Ａ〜２８Ａが、図２に示す誘電体素体１２の４つの側面１２Ｂ〜１２Ｅの内の長く形成された二つの側面１２Ｂ、１２Ｄに向かって４つずつ引き出される形とされている。尚、本実施の形態では、側面１２Ｃ、１２Ｅの長さＷが例えば１．２５ｍｍであるのに対して、各引出部２１Ａ〜２８Ａが引き出される二つの側面１２Ｂ、１２Ｄの長さＬは例えば２．０ｍｍであった。
【００３１】
図２に示すように、誘電体素体１２の手前側の側面１２Ｂには、内部導体２１の引出部２１Ａに接続される端子電極３１、内部導体２２の引出部２２Ａに接続される端子電極３２、内部導体２７の引出部２７Ａに接続される端子電極３７及び、内部導体２８の引出部２８Ａに接続される端子電極３８が、左から順にそれぞれ配置されている。
【００３２】
同様に図２に示すように、誘電体素体１２の奥側の側面１２Ｄには、内部導体２４の引出部２４Ａに接続される端子電極３４、内部導体２３の引出部２３Ａに接続される端子電極３３、内部導体２６の引出部２６Ａに接続される端子電極３６及び、内部導体２５の引出部２５Ａに接続される端子電極３５が、左から順にそれぞれ配置されている。
【００３３】
以上より本実施の形態では、直方体である六面体形状とされる誘電体素体１２の４つの側面１２Ｂ〜１２Ｅの内の長く形成された二つの側面１２Ｂ、１２Ｄに各端子電極３１〜３８が４つずつ配置されることになり、また各引出部２１Ａ〜２８Ａを介して８種類の内部導体２１〜２８とそれぞれ各端子電極３１〜３８が接続されることになる。
【００３４】
他方、内部導体２１、２７の中央部には、図１において左右方向に延びるような切り込みである切込部２９Ａが、それぞれ設けられており、またこの切込部２９Ａの左端部が屈曲して、引出部２１Ａ、２７Ａの右側部分にまで手前側方向にそれぞれ延びている。従って、この切込部２９Ａの存在により、内部導体２１の電流の流路となる流路部２１Ｂ及び、内部導体２７の電流の流路となる流路部２７Ｂが、それぞれ屈曲した形で形成されている。
【００３５】
また、内部導体２２、２８には、内部導体２２、２８の図１における右端側中程から左右方向に延びる切り込みである切込部２９Ｂが、それぞれ設けられている。従って、この切込部２９Ｂの存在により、内部導体２２の電流の流路となる流路部２２Ｂ及び、内部導体２８の電流の流路となる流路部２８Ｂが、それぞれ屈曲した形で形成されている。
【００３６】
さらに、内部導体２３、２５の中央部には、図１において左右方向に延びるような切り込みである切込部２９Ｃが、それぞれ設けられており、またこの切込部２９Ｃの右端部が屈曲して、引出部２３Ａ、２５Ａの左側部分にまで奥側方向にそれぞれ延びている。従って、この切込部２９Ｃの存在により、内部導体２３の電流の流路となる流路部２３Ｂ及び、内部導体２５の電流の流路となる流路部２５Ｂが、それぞれ屈曲した形で形成されている。
【００３７】
また、内部導体２４、２６には、内部導体２４、２６の図１における左端側中程から左右方向に延びる切り込みである切込部２９Ｄが、それぞれ設けられている。従って、この切込部２９Ｄの存在により、内部導体２４の電流の流路となる流路部２４Ｂ及び、内部導体２６の電流の流路となる流路部２６Ｂが、それぞれ屈曲した形で形成されている。
【００３８】
従って、本実施の形態では、切込部２９Ａ〜２９Ｄの存在により、直角に折り曲げられる部分や折り返される部分を複数有して帯状となった流路部２１Ｂ〜２８Ｂを各内部導体２１〜２８が有していることになる。
【００３９】
一方、本実施の形態の積層コンデンサ１０は、二つのコンデンサを内蔵した形になっていて、図５に示す回路図のような使用例が考えられる。具体的には、左側寄りの端子電極３１、３２、３３、３４が左側の電源４１及びＣＰＵ４３に接続される形とされている。すなわち、端子電極３１、３３がＣＰＵ４３の一端側と電源４１との間に接続されており、また、端子電極３２、３４がＣＰＵ４３の他端側に接続されると共に接地されている。
【００４０】
さらに、右側寄りの端子電極３５、３６、３７、３８が右側の電源４２及びＣＰＵ４４に接続される形とされている。すなわち、端子電極３５、３７がＣＰＵ４４の一端側と電源４２との間に接続されており、また、端子電極３６、３８がＣＰＵ４４の他端側に接続されると共に接地されている。
【００４１】
これに伴って、図４に示す等価回路にように、端子電極３１、３３、３５、３７と端子電極３２、３４、３６、３８とが相互に逆の極性で使用される形となる。例えば図２及び図４に示すように手前側の側面１２Ｂの一つ置きの端子電極３１、３７が＋極になると同時に一つ置きの端子電極３２、３８が−極になり、また、奥側の側面１２Ｄの一つ置きの端子電極３３、３５が＋極になると同時に一つ置きの端子電極３４、３６が−極になることが有り、このときには、図１の矢印で示す電流の向きのように電流が流れることになる。
【００４２】
つまり、端子電極３１、３３、３５、３７にそれぞれ繋がる内部導体２１、２３、２５、２７の流路部２１Ｂ、２３Ｂ、２５Ｂ、２７Ｂでは時計回転方向に沿って電流が流れ、また、端子電極３２、３４、３６、３８にそれぞれ繋がる内部導体２２、２４、２６、２８の流路部２２Ｂ、２４Ｂ、２６Ｂ、２８Ｂでは反時計回転方向に沿って電流が流れるようになる。
【００４３】
以上より、誘電体素体１２の左側寄り部分において、セラミック層１２Ａを介して隣り合う内部導体２１、２２の流路部２１Ｂと流路部２２Ｂとの間において、相互に逆向きに電流が流れる形に、流路部２１Ｂ、２２Ｂはそれぞれ内部導体２１、２２に配置されていることになる。同じくセラミック層１２Ａを介して隣り合う内部導体２２、２３の流路部２２Ｂと流路部２３Ｂとの間においても、相互に逆向きに電流が流れる形に、流路部２２Ｂ、２３Ｂはそれぞれ内部導体２２、２３に配置されていることになる。
【００４４】
同じくセラミック層１２Ａを介して隣り合う内部導体２３、２４の流路部２３Ｂと流路部２４Ｂとの間、内部導体２４、２１の流路部２４Ｂと流路部２１Ｂとの間においても、相互に逆向きに電流が流れる形に、流路部２３Ｂ、２４Ｂはそれぞれ内部導体２３、２４に配置されていることになる。
【００４５】
他方、誘電体素体１２の右側寄り部分において、セラミック層１２Ａを介してそれぞれ隣り合う内部導体２５〜２８においても、相互に逆向きに電流が流れる形に、流路部２５Ｂ〜２７Ｂはそれぞれ内部導体２５〜２８に配置されていることになる。
【００４６】
次に、本実施の形態に係る積層コンデンサ１０の作用を説明する。
本実施の形態に係る積層コンデンサ１０によれば、それぞれセラミック層１２Ａとなる複数の誘電体シートが積層されて直方体形状に形成される誘電体素体１２内に、８種類の内部導体２１〜２８が、それぞれ２種類ずつ同一面上に並ぶ形でセラミック層１２Ａで相互間が隔てられつつ配置される構成を有している。さらに、これら８種類の内部導体２１〜２８からそれぞれ引き出された各一つで計８つとなる引出部２１Ａ〜２８Ａが、誘電体素体１２の４つの側面１２Ｂ〜１２Ｅの内の長く形成された二つの側面１２Ｂ、１２Ｄに向かって４つずつ引き出されている。
【００４７】
また８つの端子電極３１〜３８が、同じく長く形成された二つの側面１２Ｂ、１２Ｄに４つずつ配置されており、これら端子電極３１〜３８の内の同一側面内で隣り合う端子電極同士の極性が相互に異極になるように、８つの端子電極３１〜３８に内部導体２１〜２８の引出部２１Ａ〜２８Ａがそれぞれ接続されている。つまり、８つの端子電極３１〜３８にそれぞれ接続された８種類の内部導体２１〜２８が、２種類ずつ同一面上に配置される形で、４層積層されるのに伴って、内部導体が相互に対向しつつ並列して配置されるコンデンサを二組形成することになる。
【００４８】
具体的には、セラミック層１２Ａを介して隣り合っている二つの内部導体同士の引出部を、図２に示す誘電体素体１２の手前側の側面１２Ｂに４つ配置される端子電極３１、３２、３７、３８の内の相互に隣り合った二つにそれぞれ接続し、また、奥側の側面１２Ｄに４つ配置される端子電極３３、３４、３５、３６の内の相互に隣り合った二つにそれぞれ接続するようにした。
【００４９】
この結果として、本実施の形態の積層コンデンサ１０への通電の際に、端子電極３１〜３８の内の同一側面内で隣り合う端子電極同士の極性が相互に異なって交互に正負極に順次なる形で、電流が流されるようになる。そしてこれに伴って、各引出部２１Ａ〜２８Ａでそれぞれ発生する磁束が、隣り合う引出部間で相互に逆向きに流れる電流によって互いに打ち消し合い、等価直列インダクタンスを低減する効果が生じるようになった。
【００５０】
さらに、本実施の形態では、これら８種類存在する内部導体２１〜２８が、それぞれ切込部２９Ａ〜２９Ｄを有しており、これら切込部２９Ａ〜２９Ｄを挟んだ各内部導体２１〜２８の部分が流路部２１Ｂ〜２８Ｂをそれぞれ構成しているだけでなく、セラミック層１２Ａを介して隣り合っている別の内部導体の流路部との間で相互に逆向きに電流が流れる形に、各流路部２１Ｂ〜２４Ｂ及び、各流路部２５Ｂ〜２８Ｂが、それぞれ配置されている。
【００５１】
従って、この積層コンデンサ１０への通電の際に、セラミック層１２Ａを介して隣り合う内部導体２１〜２４の流路部２１Ｂ〜２４Ｂ同士間及び、同じく内部導体２５〜２８の流路部２５Ｂ〜２８Ｂ同士間で、それぞれ電流が相互に逆方向に流れるようになる。そしてこれに伴って、内部導体に流れる高周波電流により発生する磁束が互いに打ち消し合うように相殺され、積層コンデンサ１０自体が持つ寄生インダクタンスを少なくすることで、等価直列インダクタンス（ＥＳＬ）が一層低減される。
【００５２】
さらに、同一の内部導体２１〜２８内においても、各流路部２１Ｂ〜２８Ｂの切込部２９Ａ〜２９Ｄを挟んで位置する部分間で、それぞれ電流の流れる方向が相互に逆なるので、等価直列インダクタンスがより一層低減されるようになる。
【００５３】
以上より、本実施の形態に係る積層コンデンサ１０は、大幅な低ＥＳＬ化が図られて、実効インダクタンスが大幅に低減されるようになる。この結果、本実施の形態によれば、電源の電圧の振動を確実に抑制できて、ＣＰＵの電源用として最適な積層コンデンサ１０となる。
【００５４】
他方、本実施の形態では、８種類の内部導体２１〜２８がそれぞれ同一面上に２種類ずつ並ぶ形で配置されるのに伴って、２組のコンデンサから成るコンデンサアレイを構成することになるので、積層コンデンサ１０の高機能化を図ることが可能となる。そして、誘電体素体１２の４つの側面１２Ｂ〜１２Ｅの内の長く形成された二つの側面１２Ｂ、１２Ｄに、内部導体の引出部と接続される端子電極が４つずつ存在することで、これら長く形成された側面１２Ｂ、１２Ｄを有効に活用できるのに伴って、積層コンデンサ１０の小型化を図ることもできるようになった。
【００５５】
一方、本実施の形態では、８種類の内部導体２１〜２８が、誘電体素体１２内に複数ずつ配置されているので、積層コンデンサ１０の静電容量が高まるだけでなく、磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してＥＳＬが一層低減されるようになる。
【００５６】
次に、ネットワークアナライザを用いて、以下の各試料のＳパラメータのＳｚ１特性を測定し、各試料の減衰特性をそれぞれ求めた。まず、各試料となるサンプルの内容を説明する。つまり、コンデンサとして一般的な図９に示す積層コンデンサを従来例とし、図２に示す一実施の形態に係る積層コンデンサを実施例とした。
【００５７】
ここで、減衰特性の実測値と図７に示す積層コンデンサ１００内の等価回路の減衰量とが合致するように、等価回路の定数を算出した。そして、図６に示す各試料の減衰特性のデータから、共振点が従来例の約１８ＭＨｚに対して実施例では約４３ＭＨｚに高まり、かつ、４０ＭＨｚ以上の周波数において実施例の減衰量が従来例の減衰量に比べて約１５ｄＢ大きくなっていることが分かる。この為、このデータによって高周波特性の改善が実施例に見られることが理解できる。
【００５８】
他方、インピーダンスアナライザーで測定して算出したＥＳＬの結果に関しても、従来例の７５０．５ｐＨに比べて実施例は１３５．２ｐＨと大幅に低減されている。尚、等価直列抵抗（ＥＳＲ）に関し、従来例は２０．５ｍΩであったのに対して、実施例は２４．８ｍΩであった。
【００５９】
ここで用いた各試料の寸法に関して図２及び図９に示す長さＷ及び長さＬは、従来例及び実施例共にＷ＝１．２５ｍｍ、Ｌ＝２．０ｍｍであった。また、試験に用いた各試料の静電容量は、従来例が０．１０５μＦであり、実施例が０．１０２μＦであった。
【００６０】
尚、上記実施の形態に係る積層コンデンサ１０では、８種類の内部導体を有する構造とされているが、層数は実施の形態に示された数に限定されずさらに多数としても良い。また、上記実施の形態では、隣り合う端子電極同士が相互に異極となるようにしたが、これに伴って相互に対向する端子電極同士も異極となるように、上記実施の形態では内部導体が配置されている。
【００６１】
【発明の効果】
本発明によれば、等価直列インダクタンスを大幅に低減してＣＰＵ用の電源の電圧変動を小さくできる積層コンデンサを提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る積層コンデンサの分解斜視図であって、この積層コンデンサの内部導体の部分をそれぞれ示す図である。
【図２】本発明の一実施の形態に係る積層コンデンサを示す斜視図である。
【図３】本発明の一実施の形態に係る積層コンデンサを示す断面図であって、図２の３−３矢視線断面図である。
【図４】本発明の一実施の形態に係る積層コンデンサの等価回路を示す図である。
【図５】本発明の一実施の形態に係る積層コンデンサをコンデンサアレイとして２回路に接続する形で使用した回路図である。
【図６】各試料の減衰特性を表すグラフを示した図である。
【図７】従来例の積層コンデンサを採用した回路図である。
【図８】従来例の積層コンデンサを採用した回路における電流変動と電圧変動との関係を表すグラフを示した図である。
【図９】従来例に係る積層コンデンサを示す斜視図である。
【図１０】従来例に係る積層コンデンサの内部導体の部分を示す分解斜視図である。
【符号の説明】
１０ 積層コンデンサ
１２ 誘電体素体
１２Ｂ〜１２Ｅ 側面
２１〜２８ 内部導体
２１Ａ〜２８Ａ 引出部
２１Ｂ〜２８Ｂ 流路部
２９Ａ〜２９Ｄ 切込部
３１〜３８ 端子電極
Claims (3)
- 誘電体層を積層して直方体状に形成された誘電体素体と、
同一面上に２種類ずつ並ぶと共に層間が誘電体層で隔てられつつそれぞれ誘電体素体内に順次配置され且つ、それぞれ一つの引出部が引き出された８種類の内部導体と、
誘電体素体を形成する４つの側面の内の長く形成された二つの側面に配置され且つ、各引出部を介して８種類の内部導体とそれぞれ接続される８つの端子電極と、
を有した積層コンデンサであって、
隣り合う端子電極同士の極性が相互に異極になるように、各引出部が誘電体素体の４つの側面の内の長く形成された二つの側面に向かって４つずつ引き出されて８つの端子電極にそれぞれ接続されることを特徴とする積層コンデンサ。 - ８種類の内部導体にそれぞれ切込部が形成されると共に、これらの内部導体の切込部周りの部分が電流が流れ得る流路部とそれぞれされ、
誘電体層を介して隣り合っている内部導体の流路部同士間で相互に逆向きに電流が流れる形に、これら流路部がそれぞれ配置されることを特徴とする請求項１記載の積層コンデンサ。 - ８種類の内部導体が、誘電体素体内に複数ずつ配置されたことを特徴とする請求項１或いは請求項２に記載の積層コンデンサ。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003106145A JP3821790B2 (ja) | 2003-04-10 | 2003-04-10 | 積層コンデンサ |
| TW093106290A TWI229878B (en) | 2003-03-12 | 2004-03-10 | Multilayer capacitor |
| US10/798,361 US6914767B2 (en) | 2003-03-12 | 2004-03-12 | Multilayer capacitor |
| KR1020040016916A KR100571110B1 (ko) | 2003-03-12 | 2004-03-12 | 적층 콘덴서 |
| CNB2004100287370A CN100385584C (zh) | 2003-03-12 | 2004-03-12 | 叠层电容器 |
| HK05101302.6A HK1069007A1 (en) | 2003-03-12 | 2005-02-16 | Overlapping conderser |
| US11/144,633 US7019957B2 (en) | 2003-03-12 | 2005-06-06 | Multilayer capacitor |
| US11/144,634 US7019958B2 (en) | 2003-03-12 | 2005-06-06 | Multilayer capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003106145A JP3821790B2 (ja) | 2003-04-10 | 2003-04-10 | 積層コンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004311859A true JP2004311859A (ja) | 2004-11-04 |
| JP3821790B2 JP3821790B2 (ja) | 2006-09-13 |
Family
ID=33468420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003106145A Expired - Lifetime JP3821790B2 (ja) | 2003-03-12 | 2003-04-10 | 積層コンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3821790B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203165A (ja) * | 2005-01-20 | 2006-08-03 | Samsung Electro Mech Co Ltd | 積層型チップキャパシタ |
| JP2007142414A (ja) * | 2005-11-17 | 2007-06-07 | Samsung Electro Mech Co Ltd | 積層型チップキャパシタ |
| JP2010068012A (ja) * | 2009-12-25 | 2010-03-25 | Tdk Corp | 積層コンデンサアレイ |
| JP2010153902A (ja) * | 2005-11-17 | 2010-07-08 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
-
2003
- 2003-04-10 JP JP2003106145A patent/JP3821790B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203165A (ja) * | 2005-01-20 | 2006-08-03 | Samsung Electro Mech Co Ltd | 積層型チップキャパシタ |
| JP2007142414A (ja) * | 2005-11-17 | 2007-06-07 | Samsung Electro Mech Co Ltd | 積層型チップキャパシタ |
| JP2010153902A (ja) * | 2005-11-17 | 2010-07-08 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
| JP2011049590A (ja) * | 2005-11-17 | 2011-03-10 | Samsung Electro-Mechanics Co Ltd | 積層型チップキャパシタ |
| JP2010068012A (ja) * | 2009-12-25 | 2010-03-25 | Tdk Corp | 積層コンデンサアレイ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3821790B2 (ja) | 2006-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004253425A (ja) | 積層コンデンサ | |
| JP2003051423A (ja) | 電子部品 | |
| KR100571110B1 (ko) | 적층 콘덴서 | |
| KR100702642B1 (ko) | 적층 커패시터 | |
| KR101983150B1 (ko) | 적층형 인덕터 및 그 제조 방법 | |
| KR100702641B1 (ko) | 적층 커패시터 | |
| WO2004025673A1 (ja) | 積層コンデンサ | |
| JP2004014961A (ja) | 積層貫通型コンデンサ | |
| JP2000208361A (ja) | 積層コンデンサ | |
| JP3746989B2 (ja) | 積層コンデンサ | |
| JP2007317786A (ja) | 積層コンデンサ | |
| JP3563665B2 (ja) | 積層型電子回路部品 | |
| JP2004296940A (ja) | 積層コンデンサ | |
| JP2002164256A (ja) | 積層型電子部品 | |
| JP3563664B2 (ja) | 積層型電子回路部品及び積層型電子回路部品の製造方法 | |
| JP3853152B2 (ja) | 電子部品の実装構造 | |
| JP2005044871A (ja) | ３端子貫通型コンデンサ | |
| JP2004140211A (ja) | 積層コンデンサ | |
| JP2004311859A (ja) | 積層コンデンサ | |
| JP3847234B2 (ja) | 積層コンデンサ | |
| JP2006013380A (ja) | 積層コンデンサ | |
| JP3824565B2 (ja) | 積層コンデンサ | |
| JP3868389B2 (ja) | 積層コンデンサ | |
| JP4255084B2 (ja) | 電子部品の実装構造 | |
| JP3868384B2 (ja) | 積層コンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060620 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3821790 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140630 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |