JP3746989B2 - 積層コンデンサ - Google Patents
積層コンデンサ Download PDFInfo
- Publication number
- JP3746989B2 JP3746989B2 JP2001368549A JP2001368549A JP3746989B2 JP 3746989 B2 JP3746989 B2 JP 3746989B2 JP 2001368549 A JP2001368549 A JP 2001368549A JP 2001368549 A JP2001368549 A JP 2001368549A JP 3746989 B2 JP3746989 B2 JP 3746989B2
- Authority
- JP
- Japan
- Prior art keywords
- conductors
- same
- internal electrode
- polarity
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、等価直列インダクタンス（ＥＳＬ）を大幅に低減した積層コンデンサに係り、特にデカップリングコンデンサとして用いられる積層セラミックコンデンサに好適なものである。
【０００２】
【従来の技術】
近年、情報処理装置に用いられるＣＰＵ（主演算処理装置）は、処理速度の向上や高集積化によって動作周波数が著しく高まると共に消費電流が著しく増加する一方で、消費電力の低減化によって動作電圧が著しく減少する傾向にある。
従って、ＣＰＵに電力を供給する為の電源では、負荷電流のより急激且つ大きな変動が生じるようになり、それに伴う電圧変動を電源の許容値内に抑えるのが非常に困難になっていた。
【０００３】
この為、図１０に示すように、デカップリングコンデンサと呼ばれる例えば２端子構造の積層セラミックコンデンサ１００を頻繁に電源１０２に接続するようになった。そして、高速で変動し得る負荷電流の過渡的な変動時に、この積層セラミックコンデンサ１００からの素早い充放電によってＣＰＵ等の集積回路であるＬＳＩ１０４に電流を供給することで、電源電圧の変動を抑えて、電源の安定化対策を図るようにしている。
【０００４】
尚、図１２に斜視図を示すこの積層セラミックコンデンサ１００では、図１３に示す二種類の内部導体１１４、１１６をそれぞれ設置したセラミック層１１２Ａが交互に積層されて、誘電体素体１１２が形成される構造となっていて、誘電体素体１１２の相互に対向する二つの側面にそれぞれ引き出される形にこれら内部導体１１４、１１６は形成されていた。但し、これら内部導体１１４、１１６に流れる電流の方向は、矢印で示すように相互に同じとなっていた。
【０００５】
【発明が解決しようとする課題】
しかし、今日のＣＰＵの動作周波数の一層の高周波数化に伴って、負荷電流の変動はより高速且つ大きなものとなった。従って、積層セラミックコンデンサ１００自身が有している寄生成分の等価直列インダクタンス（ＥＳＬ）が、充放電を阻害する為、電源電圧の変動に大きく影響し、積層セラミックコンデンサ１００による効果が不十分となった。
【０００６】
つまり、従来の積層セラミックコンデンサ１００では、ＥＳＬが高いことから、図１１に示す負荷電流ｉの変動に伴う充放電時に、上記と同様に電源電圧Ｖの変動が大きくなり易く、今後の更なる電源電圧の変動の高速化には適応できなくなりつつあった。
これは、負荷電流の過渡時における電圧変動が下記の式１で近似され、ＥＳＬの高低が電源電圧の変動の大きさと関係するからである。そして、この式１からＥＳＬの低減が電源電圧を安定化することに繋がるとも言える。
ｄＶ＝ＥＳＬ・ｄｉ／ｄｔ…式１
ここで、ｄＶは過渡時の電圧変動（Ｖ）であり、ｉは電流変動量（Ａ）であり、ｔは変動時間（秒）である。
本発明は上記事実を考慮し、ＥＳＬを大幅に低減した積層コンデンサを提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１による積層コンデンサは、面状に形成される二つの内部導体と、
面状に形成された二種類の同極性導体と、
これら導体の相互間に誘電体シートをそれぞれ挟みつつ、複数の誘電体シートを積層して形成される誘電体素体と、
二つの内部導体からこれらの幅寸法と同じ幅でそれぞれ引き出される引出部と、
外部回路にそれぞれ接続され得るように誘電体素体の外側とされる側面に配置され且つ、二つの内部導体の何れか一方にそれぞれ引出部を介し接続される二つの端子電極と、
積層方向に沿って隣り合った導体間における電流の向きが相互に逆向きになる部分を生じさせつつ、二つの内部導体の内の一方と二種類の同極性導体の内の一方との間を誘電体素体の外側とされる側面にて接続させる第１の連結用電極と、
積層方向に沿って隣り合った導体間における電流の向きが相互に逆向きになる部分を生じさせつつ、二つの内部導体の内の他方と二種類の同極性導体の内の他方との間を誘電体素体の外側とされる側面にて接続させる第２の連結用電極と、
を有し、
二つの内部導体及び二種類の同極性導体のそれぞれ一部分から、引出部を引き出した向きと異なる向きで、誘電体シートの端部に突き出される突出部が形成され、
各連結用電極により接続される突出部同士の電流の向きが相互に逆向きになる形で、これら突出部を介して、第１の連結用電極及び第２の連結用電極が各導体間を接続することを特徴とする。
【０００８】
請求項１に係る積層コンデンサによれば、それぞれ面状に形成される二つの内部導体及び二種類の同極性導体それぞれの相互間に、誘電体シートをそれぞれ挟みつつ、複数の誘電体シートを積層して誘電体素体が形成される。また、外部回路にそれぞれ接続され得るように誘電体素体の外側とされる側面に配置される二つの端子電極が、二つの内部導体からこれらの幅寸法と同じ幅でそれぞれ引き出される引出部を介して、二つの内部導体の何れか一方にそれぞれ接続されている。
【０００９】
そして、積層方向に沿って隣り合った導体間における電流の向きが相互に逆向きになる部分を生じさせつつ、二つの内部導体の内の一方と二種類の同極性導体の内の一方との間を第１の連結用電極が誘電体素体の外側とされる側面にて接続させていると共に、二つの内部導体の内の他方と二種類の同極性導体の内の他方との間を第２の連結用電極が誘電体素体の外側とされる側面にて接続させている。
【００１０】
従って、第１の連結用電極及び第２の連結用電極が、二つの内部導体と二種類の同極性導体との間をそれぞれ接続する際に、積層方向に沿って相互に隣り合ったこれら内部導体及び同極性導体の間で、電流が相互に逆向きに流れる個所がそれぞれ存在するようになる。
【００１１】
この為、電流が逆向きに流れる個所で磁界を相殺する作用が生じ、これに伴って、積層コンデンサ自体が持つ寄生インダクタンスを少なくでき、等価直列インダクタンスを低減する効果が生じるようになる。
以上より、本請求項に係る積層コンデンサによれば、デカップリングコンデンサとして好適なように大幅な低ＥＳＬ化が図られて、電源電圧の振動を抑制できるようになり、例えばＣＰＵの電源用のコンデンサとして、より高い効果が得られるようになる。
さらに、本請求項では、二つの内部導体及び二種類の同極性導体のそれぞれ一部分から、引出部を引き出した向きと異なる向きで、誘電体シートの端部に突き出される突出部が形成され、各連結用電極により接続される突出部同士の電流の向きが相互に逆向きになる形で、これら突出部を介して、第１の連結用電極及び第２の連結用電極がこれら導体間を接続するようにされている。つまり、本請求項によれば、突出部の存在によって、これら二つの内部導体及び二種類の同極性導体が、二つの連結用電極にそれぞれ確実に接続できるようになり、これに伴って本請求項の上記作用効果をより確実に生じさせることができる。
【００１２】
請求項２に係る積層コンデンサによれば、請求項１の積層コンデンサと同様の構成の他に、二つの内部導体の内の一方の突出部及び二種類の同極性導体の内の一方の突出部が、誘電体シートの積層方向に投影して相互に重なる位置関係で突き出され、二つの内部導体の内の他方の突出部及び二種類の同極性導体の内の他方の突出部が、誘電体シートの積層方向に投影して相互に重なる位置関係で突き出されるという構成を有している。
【００１３】
請求項３に係る積層コンデンサによれば、請求項１及び請求項２の積層コンデンサと同様の構成の他に、一方の内部導体及び一方の同極性導体の積層方向に沿って隣り合った位置それぞれに、これらに対して異極となる他方の内部導体或いは他方の同極性導体が配置され、他方の内部導体及び他方の同極性導体の積層方向に沿って隣り合った位置それぞれに、これらに対して異極となる一方の内部導体或いは一方の同極性導体が配置されるという構成を有している。
【００１４】
つまり、一方の内部導体及び一方の同極性導体の何れかと他方の内部導体及び他方の同極性導体の何れかとが、積層方向に沿って例えば交互に配置されることで、積層コンデンサとしての機能を確実に生じさせつつ、請求項１の作用効果を生じさせることが可能となる。
【００１５】
請求項４に係る積層コンデンサによれば、請求項１から請求項３の積層コンデンサと同様の構成の他に、二種類の同極性導体が、それぞれ誘電体素体内に複数配置され、第１の連結用電極或いは第２の連結用電極がこれらの間を接続するという構成を有している。
従って、二種類の内部導体をそれぞれ誘電体素体内に複数配置し、第１の連結用電極或いは第２の連結用電極によりこれらの間を接続することで、本請求項に係る積層コンデンサの静電容量が高まるだけでなく磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してＥＳＬが一層低減されるようになる。
【００１６】
【発明の実施の形態】
以下、本発明に係る積層コンデンサの第１の実施の形態を図面に基づき説明する。
本実施の形態に係る積層セラミックコンデンサである積層コンデンサ１０を図１から図３に示す。これらの図に示すように、誘電体シートであるセラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体状の焼結体である誘電体素体１２を主要部として、この積層コンデンサ１０が構成されている。
【００１７】
つまり、誘電体素体１２は、焼成されたセラミックグリーンシートである誘電体シートが積層されて形成されている。この誘電体素体１２内の所定の高さ位置には、面状の内部電極２１が配置されており、誘電体素体１２内において誘電体シートとされるセラミック層１２Ａを隔てた内部電極２１の下方には、同じく面状の内部電極２２が配置されている。
【００１８】
同じく誘電体素体１２内においてセラミック層１２Ａを隔てた内部電極２２の下方には、同じく面状の内部電極２３が配置されており、誘電体素体１２内においてセラミック層１２Ａを隔てた内部電極２３の下方には、同じく面状の内部電極２４が配置されている。
以下同様にセラミック層１２Ａをそれぞれ隔てて、同様にそれぞれ形成された内部電極２１、内部電極２２、内部電極２３及び内部電極２４が繰り返して順次複数（図３では２組のみ示す）配置されている。
【００１９】
この為、これら内部電極２１から内部電極２４までの４種類の内部電極が誘電体素体１２内においてセラミック層１２Ａで隔てられつつ相互に対向して配置されることになる。そして、これら内部電極２１から内部電極２４までの中心は、セラミック層１２Ａの中心とほぼ同位置に配置されており、また、内部電極２１から内部電極２４までの縦横寸法は、対応するセラミック層１２Ａの辺の長さより小さくされている。
【００２０】
一方、図１に示すように、内部電極２１の左側部分から、セラミック層１２Ａの左側の端部に向かって導体が内部電極２１の幅寸法と同じ幅寸法で引き出されることで、内部電極２１に１つの引出部２１Ｂが形成されている。これとは別に、この内部電極２１の奥側部分から、セラミック層１２Ａの奥側の端部に向かって導体が１箇所突き出されることで、内部電極２１に突出部２１Ａが形成されている。
【００２１】
さらに、内部電極２２の手前側部分から、セラミック層１２Ａの手前側の端部に向かって導体が１箇所突き出されることで、内部電極２２に突出部２２Ａが形成されている。また、内部電極２３の奥側部分から、セラミック層１２Ａの積層方向に投影して突出部２１Ａと相互に重なる位置関係で、セラミック層１２Ａの奥側の端部に向かって導体が１箇所突き出されることで、内部電極２３に突出部２３Ａが形成されている。
【００２２】
他方、内部電極２４の右側部分から、セラミック層１２Ａの右側の端部に向かって、導体が内部電極２４の幅寸法と同じ幅寸法で引き出されることで、内部電極２４に１つの引出部２４Ｂが形成されている。これとは別に、この内部電極２４の手前側部分から、セラミック層１２Ａの積層方向に投影して突出部２２Ａと相互に重なる位置関係で、セラミック層１２Ａの手前側の端部に向かって導体が１箇所突き出されることで、内部電極２１に突出部２４Ａが形成されている。
【００２３】
以上より、本実施の形態に係る積層コンデンサ１０は、内部電極２１、２３の突出部２１Ａ、２３Ａが誘電体素体１２の奥側に突き出され、また、内部電極２２、２４の突出部２２Ａ、２４Ａが誘電体素体１２の手前側に突き出された構造となっている。
【００２４】
さらに、図２及び図３に示すように、内部電極２１の引出部２１Ｂに接続される端子電極３１が、誘電体素体１２の左側の側面１２Ｂに配置されており、内部電極２４の引出部２４Ｂに接続される端子電極３２が、誘電体素体１２の右側の側面１２Ｂに配置されている。
【００２５】
一方、内部電極２１の突出部２１Ａ及び内部電極２３の突出部２３Ａにそれぞれ接続される第１の連結用電極である連結用電極３３が、誘電体素体１２の外側となる奥側の側面１２Ｃに配置されている。また、内部電極２２の突出部２２Ａ及び内部電極２４の突出部２４Ａにそれぞれ接続される第２の連結用電極である連結用電極３４が、誘電体素体１２の外側となる手前側の側面１２Ｃに配置されている。但し、これら連結用電極３３、３４は内部電極２１〜２４間を誘電体素体１２外で接続させることのみを目的としている為、外部回路に接続されることはない。
【００２６】
以上より、本実施の形態では、焼成後の誘電体シートであるセラミック層１２Ａが間に挟まれる形で、誘電体素体１２内に内部電極２１〜２４が順次配置されており、それぞれ引出部２１Ｂ、２４Ｂを有して端子電極３１、３２に接続される内部電極２１及び内部電極２４が二つの内部導体とされている。また、内部電極２１に連結用電極３３を介して接続される内部電極２３及び、内部電極２４に連結用電極３４を介して接続される内部電極２２が、二種類の同極性導体とされることになる結果、各内部電極２１〜２４がコンデンサの相互に対向する電極となる。
【００２７】
この結果から、本実施の形態に係る積層コンデンサ１０は、直方体である六面体形状とされる誘電体素体１２の四つの側面１２Ｂ、１２Ｃの内の二つの側面１２Ｂに、端子電極３１、３２がそれぞれ配置される２端子構造の積層コンデンサになっている。そして、これら端子電極３１、３２の内の端子電極３１が例えばＣＰＵの電極側に接続されると共に、端子電極３２が例えば接地側に接続されている。すなわち、これら端子電極３１、３２が外部回路にそれぞれ接続されていることになる。
【００２８】
これに伴って、例えば連結用電極３３により相互に接続された一つおきの内部電極２１、２３が＋極になると同時に、連結用電極３４により相互に接続された一つおきの内部電極２２、２４が−極になるときには、図１の矢印で示す電流の向きのように、セラミック層１２Ａを介して隣り合う上下の内部電極間において、相互に逆向きに電流が流れる部分を有する形に、これら内部電極２１〜２４は配置されることになる。
尚、これら内部電極２１〜２４の材質としては、卑金属材料であるニッケル、ニッケル合金、銅或いは、銅合金が考えられるだけでなく、これらの金属を主成分とする材料が考えられる。
【００２９】
次に、本実施の形態に係る積層コンデンサ１０の作用を説明する。
本実施の形態に係る積層コンデンサ１０によれば、それぞれ面状に形成される内部電極２１、２２、２３、２４それぞれの相互間に、セラミック層１２Ａをそれぞれ挟みつつ、複数のセラミック層１２Ａを積層して誘電体素体１２が形成されている。また、外部回路にそれぞれ接続され得るように誘電体素体１２の外側に配置される二つの端子電極３１、３２が、二つの内部電極２１、２４の何れか一方にそれぞれ接続されている。
【００３０】
さらに、これら内部導体である内部電極２１、２４及び、同極性導体である内部電極２３、２２には、それぞれセラミック層１２Ａの端部に突き出される突出部２１Ａ、２４Ａ、２３Ａ、２２Ａが形成されている。
そして、図１に示すように、積層方向に沿って隣り合った導体間における電流の向きが相互に逆向きになる部分を生じさせつつ、内部電極２１の突出部２１Ａと内部電極２３の突出部２３Ａとの間を連結用電極３３が、誘電体素体１２の外側にて接続させていると共に、内部電極２４の突出部２４Ａと内部電極２２の突出部２２Ａとの間を連結用電極３４が、誘電体素体１２の外側にて接続させている。
【００３１】
つまり、本実施の形態では、連結用電極３３が内部電極２１と内部電極２３との間を接続すると共に、連結用電極３４が内部電極２４と内部電極２２との間を接続することになるが、この際に、これら内部電極２１〜２４の内の積層方向に沿って隣り合った内部電極間で、電流が相互に逆向きに流れる個所がそれぞれ存在するようになる。
【００３２】
具体的には、図１の矢印で示すように、内部電極２１で左側から右側に電流が流れる際に、内部電極２１の下側に隣り合った内部電極２２で左右から中央に流れる電流が生じて、内部電極２１、２２の右側部分で電流が相互に逆向きに流れることになる。
また、内部電極２２の下側に隣り合った内部電極２３では、中央から左右に拡がる電流の流れが生じて、内部電極２２、２３間で電流が相互に逆向きに流れることになる。さらに、内部電極２３の下側に隣り合った内部電極２４では、左側から右側に電流の流れが生じて、内部電極２３、２４の左側部分で電流が相互に逆向きに流れることになる。
【００３３】
この為、電流が逆向きに流れる個所で磁界を相殺する作用が生じ、これに伴って、積層コンデンサ１０自体が持つ寄生インダクタンスを少なくでき、等価直列インダクタンスを低減する効果が生じるようになる。
以上より、本実施の形態に係る積層コンデンサ１０によれば、デカップリングコンデンサとして好適なように大幅な低ＥＳＬ化が図られて、電源電圧の振動を抑制できるようになり、例えばＣＰＵの電源用のコンデンサとして、より高い効果が得られるようになる。
【００３４】
さらに、本実施の形態では、内部電極２１、２２、２３、２４に突出部２１Ａ、２２Ａ、２３Ａ、２４Ａがそれぞれ形成され、これら突出部２１Ａ、２２Ａ、２３Ａ、２４Ａを介して、二つの連結用電極３３、３４に接続されているので、これら内部電極２１、２２、２３、２４が、二つの連結用電極３３、３４にそれぞれ確実に接続できるようになり、これに伴って作用効果をより確実に生じさせることができる。
【００３５】
一方、本実施の形態では、内部電極２１及び内部電極２３の積層方向に沿って隣り合った位置それぞれに、これらに対して異極となる内部電極２４及び内部電極２２が配置された構造とされている。またこの逆に、内部電極２４及び内部電極２２の積層方向に沿って隣り合った位置それぞれに、これらに対して異極となる内部電極２１及び内部電極２３が配置された構造とされている。
【００３６】
つまり、内部電極２１及び内部電極２３の何れかと内部電極２４及び内部電極２２の何れかとが、積層方向に沿って例えば交互に配置されることで、積層コンデンサ１０としての機能を確実に生じさせつつ、上記の作用効果を生じさせることが可能となる。
【００３７】
次に、本発明に係る積層コンデンサの第２の実施の形態を図４及び図５に基づき説明する。尚、第１の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
第１の実施の形態では、内部電極２１〜２４の４種類の内部電極が誘電体素体１２内においてセラミック層１２Ａで隔てられつつ相互に対向して配置されていたが、本実施の形態に係る積層コンデンサ４０では、第１の実施の形態におけるセラミック層１２Ａ内のほぼ同様の位置でほぼ同様の形状に８種類の内部電極４１〜４８が存在した構造となっている。
【００３８】
つまり、図４及び図５に示すように、誘電体素体１２内の所定の高さ位置には、面状の内部導体４１が配置されており、誘電体素体１２内において誘電体シートとされるセラミック層１２Ａを隔てた内部導体４１の下方には、同じく面状の内部導体４２が配置されている。同じく誘電体素体１２内においてセラミック層１２Ａを隔てた内部導体４２の下方には、同じく面状の内部導体４３が配置されている。
【００３９】
以下同様に誘電体素体１２内においてセラミック層１２Ａをそれぞれ隔てて、同様にそれぞれ形成された内部導体４４、内部導体４５、内部導体４６、内部導体４７及び内部導体４８が、順次配置されており、さらにこれら８種類の内部導体４１〜４８が同様の配列で繰り返して、複数回順次配置されている。
【００４０】
一方、図４に示すように、内部電極４１の左側部分から、セラミック層１２Ａの左側の端部に向かって、導体が内部電極４１の幅寸法と同じ幅寸法で引き出されることで、内部電極４１に１つの引出部４１Ｂが形成されている。また、内部電極４６の右側部分から、セラミック層１２Ａの右側の端部に向かって、導体が内部電極４６の幅寸法と同じ幅寸法で引き出されることで、内部電極４６に１つの引出部４６Ｂが形成されている。
【００４１】
そして、内部電極４１の引出部４１Ｂに接続される端子電極５１が、図５に示すように誘電体素体１２の左側の側面１２Ｂに配置されており、内部電極４６の引出部４６Ｂに接続される端子電極５２が、図５に示すように誘電体素体１２の右側の側面１２Ｂに配置されている。
【００４２】
これとは別に、内部電極４１及び内部電極４７の奥側の右端部から、セラミック層１２Ａの奥側の端部に向かって、導体が１箇所づつ突き出されることで、内部電極４１に突出部４１Ａが形成されると共に、内部電極４７に突出部４７Ａが形成されている。誘電体素体１２の外側となる奥側の側面１２Ｃには、これら内部電極４１の突出部４１Ａ及び内部電極４７の突出部４７Ａにそれぞれ接続される連結用電極５３が、配置されている。
【００４３】
また、内部電極４２及び内部電極４８の手前側の左端部から、セラミック層１２Ａの手前側の端部に向かって、導体が１箇所づつ突き出されることで、内部電極４２に突出部４２Ａが形成されると共に、内部電極４８に突出部４８Ａが形成されている。誘電体素体１２の外側となる手前側の側面１２Ｃには、これら内部電極４２の突出部４２Ａ及び内部電極４８の突出部４８Ａにそれぞれ接続される連結用電極５４が、配置されている。
【００４４】
さらに、内部電極４３及び内部電極４５の奥側の左端部から、セラミック層１２Ａの奥側の端部に向かって、導体が１箇所づつ突き出されることで、内部電極４３に突出部４３Ａが形成されると共に、内部電極４５に突出部４５Ａが形成されている。誘電体素体１２の外側となる奥側の側面１２Ｃには、これら内部電極４３の突出部４３Ａ及び内部電極４５の突出部４５Ａにそれぞれ接続される連結用電極５５が、配置されている。
【００４５】
そして、内部電極４４及び内部電極４６の奥側の中程から、セラミック層１２Ａの奥側の端部に向かって、導体が１箇所づつ突き出されることで、内部電極４４に突出部４４Ａが形成されると共に、内部電極４６に突出部４６Ａが形成されている。誘電体素体１２の外側となる奥側の側面１２Ｃには、これら内部電極４４の突出部４４Ａ及び内部電極４６の突出部４６Ａにそれぞれ接続される連結用電極５６が、配置されている。
【００４６】
また、内部電極４４及び内部電極４８の手前側の右端部から、セラミック層１２Ａの手前側の端部に向かって、導体が１箇所づつ突き出されることで、内部電極４４に突出部４４Ｂが形成されると共に、内部電極４８に突出部４８Ｂが形成されている。誘電体素体１２の外側となる手前側の側面１２Ｃには、これら内部電極４４の突出部４４Ｂ及び内部電極４８の突出部４８Ｂにそれぞれ接続される連結用電極５７が、配置されている。
【００４７】
さらに、内部電極４５及び内部電極４７の手前側の中程から、セラミック層１２Ａの手前側の端部に向かって、導体が１箇所づつ突き出されることで、内部電極４５に突出部４５Ｂが形成されると共に、内部電極４７に突出部４７Ｂが形成されている。誘電体素体１２の外側となる手前側の側面１２Ｃには、これら内部電極４５の突出部４５Ｂ及び内部電極４７の突出部４７Ｂにそれぞれ接続される連結用電極５８が、配置されている。
【００４８】
以上より、例えばＣＰＵの電極側に接続されることになる端子電極５１と接地側に接続されることになる端子電極５２との間で電流が流れた場合、連結用電極５３、５８、５５により相互に接続された一つおきの内部電極４１、４７、４５、４３が例えば＋極になると同時に、連結用電極５６、５７、５４により相互に接続された一つおきの内部電極４６、４４、４８、４２が例えば−極になることがある。このときには、第１の実施の形態と同様に図４の矢印で示す向きのように電流が流れ、セラミック層１２Ａを介して隣り合う上下の内部電極間において、相互に逆向きに電流が流れる部分を有することになる。
【００４９】
すなわち、本実施の形態に係る積層コンデンサ４０も第１の実施の形態と同様に、それぞれ引出部４１Ｂ、４６Ｂを介して端子電極５１、５２に接続される内部電極４１及び内部電極４６が二つの内部導体とされている。
また、第１の連結用電極である連結用電極５３、５８、５５を介して、内部電極４１に接続される３枚の内部電極４７、４５、４３及び、第２の連結用電極である連結用電極５６、５７、５４を介して、内部電極４６に接続される３枚の内部電極４４、４８、４２が、二種類の同極性導体とされることになり、この結果として、各内部電極４１〜４８がコンデンサの相互に対向する電極となる。
【００５０】
つまり、本実施の形態に係る積層コンデンサ４０も第１の実施の形態と同様に、大幅な低ＥＳＬ化が図られて、電源電圧の振動を抑制できる等の効果を奏するようになるが、本実施の形態では、複数である３枚の内部電極４７、４５、４３と同じく複数である３枚の内部電極４４、４８、４２とからなる二種類の同極性導体が、それぞれ誘電体素体１２内に順次配置され、連結用電極５３、５８、５５及び連結用電極５６、５７、５４がこれらの間を接続した構造となっている。
【００５１】
従って、二種類の内部導体がそれぞれ誘電体素体１２内に複数配置され、連結用電極５３、５８、５５及び連結用電極５６、５７、５４によって、これらの間を接続することで、本実施の形態に係る積層コンデンサ４０の静電容量が高まるだけでなく磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してＥＳＬが一層低減されるようになる。
【００５２】
次に、本発明に係る積層コンデンサの第３の実施の形態を図６及び図７に基づき説明する。尚、第１の実施の形態及び第２の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
本実施の形態に係る積層コンデンサ６０では、第１の実施の形態と同様に、４種類の内部電極が誘電体素体１２内においてセラミック層１２Ａで隔てられつつ相互に対向して配置されている。そして、４種類の内部電極の内の上から３番目までは、第２の実施の形態の内部電極４１、４２、４３と同一の構造になっており、また、端子電極５１、５２も第２の実施の形態と同様に形成されている。
【００５３】
但し、図６に示すように、上から４番目の内部電極は、手前側から奥側に延びるスリットにより分離された内部電極６１及び内部電極６２から構成されている。さらに、この内の内部電極６１の右側部分から、セラミック層１２Ａの右側の端部に向かって、導体が内部電極６１の幅寸法と同じ幅寸法で引き出されることで、端子電極５２に繋がる１つの引出部６１Ｂが内部電極６１に形成されている。
【００５４】
これとは別に、内部電極６１及び内部電極６２それぞれの手前側の左端部から、セラミック層１２Ａの手前側の端部に向かって、導体が１箇所づつ突き出されることで、内部電極６１に突出部６１Ａが形成されると共に、内部電極６２に突出部６２Ａが形成されている。
【００５５】
図７に示すように、誘電体素体１２の外側となる奥側の側面１２Ｃには、内部電極４１の突出部４１Ａ及び内部電極４３の突出部４３Ａにそれぞれ接続される細長い連結用電極６３が、配置されている。また、誘電体素体１２の外側となる手前側の側面１２Ｃには、これら内部電極６１の突出部６１Ａ及び内部電極６２の突出部６２Ａだけでなく、内部電極４２の突出部４２Ａにも接続される細長い連結用電極６４が、配置されている。
【００５６】
以上より、本実施の形態も第１の実施の形態及び第２の実施の形態と同様に、それぞれ引出部４１Ｂ、６１Ｂを介して端子電極５１、５２に接続される内部電極４１及び内部電極６１が二つの内部導体とされている。また、本実施の形態では、セラミック層１２Ａの積層方向に投影して相互に重ならない位置関係に内部電極４１の突出部４１Ａと内部電極４３の突出部４３Ａとが配置されているが、これらは第１の連結用電極とされる連結用電極６３が細長く形成されることから、問題なく接続されることになる。
【００５７】
さらに同様に、セラミック層１２Ａの積層方向に投影して相互に重ならない位置関係に内部電極４２の突出部４２Ａと内部電極６１の突出部６１Ａとが配置されているが、これらも第２の連結用電極とされる連結用電極６４が細長く形成されることから、問題なく接続されることになる。
【００５８】
そして、本実施の形態では、上から４番目の内部電極がスリットにより分割されて、内部導体である内部電極６１と同極性導体である内部電極６２とが同一面内に配置される構造となっているものの、上記の連結用電極６４を介してこれらが接続されることになる。従って、本実施の形態では、図６に示すように、積層方向に沿って隣り合った内部電極４３と内部電極６２との間でも、電流が相互に逆向きに流れるようになる。
【００５９】
以上の結果、本実施の形態に係る積層コンデンサ６０では、内部電極４２、６２と内部電極４３とが二種類の同極性導体とされることになり、これに伴って、各内部電極４１〜４３、６１、６２がコンデンサの相互に対向する電極となると共に、他の実施の形態と同様に大幅な低ＥＳＬ化が図られて、電源電圧の振動を抑制できる等の効果を奏するようになる。
【００６０】
次に、インピーダンスアナライザを用いて、実施の形態に係る積層コンデンサと従来例のコンデンサとの間でのインピーダンスを比較する試験を行った結果を下記に示す。
尚、ここで比較される従来例のコンデンサとして、図１２及び図１３に示す積層セラミックコンデンサ１００を用いた。これに対して、実施の形態に係る積層コンデンサとして、第１の実施の形態のものを例えば用いた。
【００６１】
測定結果を表す図８に示すように、従来例のコンデンサの特性を表す特性曲線Ａでは、周波数が１．０Ｅ＋０７Ｈｚである１０ＭＨｚを越えた付近において、インピーダンスが極端に低下して共振が生じる箇所を有しているが、実施の形態に係る積層コンデンサ１０の特性を表す特性曲線Ｂでは、このような箇所が無く共振が生じないようになる。
【００６２】
これに伴って、従来例のコンデンサではＥＳＬが１４２０ｐＨであるのに対して、実施の形態に係る積層コンデンサ１０ではＥＳＬが３８２ｐＨであった。つまり、本発明の実施の形態に係る積層コンデンサ１０により、従来例のコンデンサと比較してＥＳＬが大幅に低減されることが確認された。
【００６３】
尚、このＥＳＬは、２πｆ0 ＝１／√（ＥＳＬ・Ｃ）の式より求められるものであり、ｆ0 は自己共振周波数でＣは静電容量である。また、自己共振周波数ｆ0 における等価直列抵抗（ＥＳＲ）との関係が図９に示されている。さらに試験に用いた各コンデンサは３２１６タイプで、静電容量値が従来例のコンデンサで０．１０５μＦであり、実施の形態に係る積層コンデンサ１０で０．１０１μＦであった。ここで３２１６タイプとは、縦が３．２ｍｍで横がｌ．６ｍｍの大きさのものを言う。
【００６４】
他方、内部導体及び同極性導体の構造は、上記実施の形態に係る積層コンデンサに限定されず、また、内部導体及び同極性導体の枚数も、上記実施の形態で説明したものに限定されずさらに多数とし、例えば層数及び内部電極の枚数を例えば数十或いは数百としても良い。
【００６５】
【発明の効果】
本発明によれば、ＥＳＬを大幅に低減した積層コンデンサを提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る積層コンデンサの分解斜視図である。
【図２】本発明の第１の実施の形態に係る積層コンデンサを示す斜視図である。
【図３】本発明の第１の実施の形態に係る積層コンデンサを示す断面図であって、図２の３−３矢視線断面に対応する図である。
【図４】本発明の第２の実施の形態に係る積層コンデンサの分解斜視図であって、各内部電極パターンの相違を示す図である。
【図５】本発明の第２の実施の形態に係る積層コンデンサを示す斜視図である。
【図６】本発明の第３の実施の形態に係る積層コンデンサの分解斜視図であって、各内部電極パターンの相違を示す図である。
【図７】本発明の第３の実施の形態に係る積層コンデンサを示す斜視図である。
【図８】各サンプルのインピーダンス周波数特性を表すグラフを示した図である。
【図９】コンデンサのインピーダンス特性を表すグラフを示した図である。
【図１０】従来例の積層セラミックコンデンサを採用した回路図である。
【図１１】従来例の積層セラミックコンデンサを採用した回路における負荷電流と電源電圧との関係を表すグラフを示した図である。
【図１２】従来例に係る積層セラミックコンデンサを示す斜視図である。
【図１３】従来例に係る積層セラミックコンデンサの内部導体の部分を示す分解斜視図である。
【符号の説明】
１０ 積層コンデンサ
１２ 誘電体素体
２１、２４ 内部電極（内部導体）
２２、２３ 内部電極（同極性導体）
３１、３２ 端子電極
３３ 連結用電極（第１の連結用電極）
３４ 連結用電極（第２の連結用電極）
４０ 積層コンデンサ
４１、４６ 内部電極（内部導体）
４２、４３、４４、４５、４７、４８ 内部電極（同極性導体）
５１、５２ 端子電極
５３、５８、５５ 連結用電極（第１の連結用電極）
５６、５７、５４ 連結用電極（第２の連結用電極）
６０ 積層コンデンサ
６１ 内部電極（内部導体）
６２ 内部電極（同極性導体）
６３ 連結用電極（第１の連結用電極）
６４ 連結用電極（第２の連結用電極）
【発明の属する技術分野】
本発明は、等価直列インダクタンス（ＥＳＬ）を大幅に低減した積層コンデンサに係り、特にデカップリングコンデンサとして用いられる積層セラミックコンデンサに好適なものである。
【０００２】
【従来の技術】
近年、情報処理装置に用いられるＣＰＵ（主演算処理装置）は、処理速度の向上や高集積化によって動作周波数が著しく高まると共に消費電流が著しく増加する一方で、消費電力の低減化によって動作電圧が著しく減少する傾向にある。
従って、ＣＰＵに電力を供給する為の電源では、負荷電流のより急激且つ大きな変動が生じるようになり、それに伴う電圧変動を電源の許容値内に抑えるのが非常に困難になっていた。
【０００３】
この為、図１０に示すように、デカップリングコンデンサと呼ばれる例えば２端子構造の積層セラミックコンデンサ１００を頻繁に電源１０２に接続するようになった。そして、高速で変動し得る負荷電流の過渡的な変動時に、この積層セラミックコンデンサ１００からの素早い充放電によってＣＰＵ等の集積回路であるＬＳＩ１０４に電流を供給することで、電源電圧の変動を抑えて、電源の安定化対策を図るようにしている。
【０００４】
尚、図１２に斜視図を示すこの積層セラミックコンデンサ１００では、図１３に示す二種類の内部導体１１４、１１６をそれぞれ設置したセラミック層１１２Ａが交互に積層されて、誘電体素体１１２が形成される構造となっていて、誘電体素体１１２の相互に対向する二つの側面にそれぞれ引き出される形にこれら内部導体１１４、１１６は形成されていた。但し、これら内部導体１１４、１１６に流れる電流の方向は、矢印で示すように相互に同じとなっていた。
【０００５】
【発明が解決しようとする課題】
しかし、今日のＣＰＵの動作周波数の一層の高周波数化に伴って、負荷電流の変動はより高速且つ大きなものとなった。従って、積層セラミックコンデンサ１００自身が有している寄生成分の等価直列インダクタンス（ＥＳＬ）が、充放電を阻害する為、電源電圧の変動に大きく影響し、積層セラミックコンデンサ１００による効果が不十分となった。
【０００６】
つまり、従来の積層セラミックコンデンサ１００では、ＥＳＬが高いことから、図１１に示す負荷電流ｉの変動に伴う充放電時に、上記と同様に電源電圧Ｖの変動が大きくなり易く、今後の更なる電源電圧の変動の高速化には適応できなくなりつつあった。
これは、負荷電流の過渡時における電圧変動が下記の式１で近似され、ＥＳＬの高低が電源電圧の変動の大きさと関係するからである。そして、この式１からＥＳＬの低減が電源電圧を安定化することに繋がるとも言える。
ｄＶ＝ＥＳＬ・ｄｉ／ｄｔ…式１
ここで、ｄＶは過渡時の電圧変動（Ｖ）であり、ｉは電流変動量（Ａ）であり、ｔは変動時間（秒）である。
本発明は上記事実を考慮し、ＥＳＬを大幅に低減した積層コンデンサを提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１による積層コンデンサは、面状に形成される二つの内部導体と、
面状に形成された二種類の同極性導体と、
これら導体の相互間に誘電体シートをそれぞれ挟みつつ、複数の誘電体シートを積層して形成される誘電体素体と、
二つの内部導体からこれらの幅寸法と同じ幅でそれぞれ引き出される引出部と、
外部回路にそれぞれ接続され得るように誘電体素体の外側とされる側面に配置され且つ、二つの内部導体の何れか一方にそれぞれ引出部を介し接続される二つの端子電極と、
積層方向に沿って隣り合った導体間における電流の向きが相互に逆向きになる部分を生じさせつつ、二つの内部導体の内の一方と二種類の同極性導体の内の一方との間を誘電体素体の外側とされる側面にて接続させる第１の連結用電極と、
積層方向に沿って隣り合った導体間における電流の向きが相互に逆向きになる部分を生じさせつつ、二つの内部導体の内の他方と二種類の同極性導体の内の他方との間を誘電体素体の外側とされる側面にて接続させる第２の連結用電極と、
を有し、
二つの内部導体及び二種類の同極性導体のそれぞれ一部分から、引出部を引き出した向きと異なる向きで、誘電体シートの端部に突き出される突出部が形成され、
各連結用電極により接続される突出部同士の電流の向きが相互に逆向きになる形で、これら突出部を介して、第１の連結用電極及び第２の連結用電極が各導体間を接続することを特徴とする。
【０００８】
請求項１に係る積層コンデンサによれば、それぞれ面状に形成される二つの内部導体及び二種類の同極性導体それぞれの相互間に、誘電体シートをそれぞれ挟みつつ、複数の誘電体シートを積層して誘電体素体が形成される。また、外部回路にそれぞれ接続され得るように誘電体素体の外側とされる側面に配置される二つの端子電極が、二つの内部導体からこれらの幅寸法と同じ幅でそれぞれ引き出される引出部を介して、二つの内部導体の何れか一方にそれぞれ接続されている。
【０００９】
そして、積層方向に沿って隣り合った導体間における電流の向きが相互に逆向きになる部分を生じさせつつ、二つの内部導体の内の一方と二種類の同極性導体の内の一方との間を第１の連結用電極が誘電体素体の外側とされる側面にて接続させていると共に、二つの内部導体の内の他方と二種類の同極性導体の内の他方との間を第２の連結用電極が誘電体素体の外側とされる側面にて接続させている。
【００１０】
従って、第１の連結用電極及び第２の連結用電極が、二つの内部導体と二種類の同極性導体との間をそれぞれ接続する際に、積層方向に沿って相互に隣り合ったこれら内部導体及び同極性導体の間で、電流が相互に逆向きに流れる個所がそれぞれ存在するようになる。
【００１１】
この為、電流が逆向きに流れる個所で磁界を相殺する作用が生じ、これに伴って、積層コンデンサ自体が持つ寄生インダクタンスを少なくでき、等価直列インダクタンスを低減する効果が生じるようになる。
以上より、本請求項に係る積層コンデンサによれば、デカップリングコンデンサとして好適なように大幅な低ＥＳＬ化が図られて、電源電圧の振動を抑制できるようになり、例えばＣＰＵの電源用のコンデンサとして、より高い効果が得られるようになる。
さらに、本請求項では、二つの内部導体及び二種類の同極性導体のそれぞれ一部分から、引出部を引き出した向きと異なる向きで、誘電体シートの端部に突き出される突出部が形成され、各連結用電極により接続される突出部同士の電流の向きが相互に逆向きになる形で、これら突出部を介して、第１の連結用電極及び第２の連結用電極がこれら導体間を接続するようにされている。つまり、本請求項によれば、突出部の存在によって、これら二つの内部導体及び二種類の同極性導体が、二つの連結用電極にそれぞれ確実に接続できるようになり、これに伴って本請求項の上記作用効果をより確実に生じさせることができる。
【００１２】
請求項２に係る積層コンデンサによれば、請求項１の積層コンデンサと同様の構成の他に、二つの内部導体の内の一方の突出部及び二種類の同極性導体の内の一方の突出部が、誘電体シートの積層方向に投影して相互に重なる位置関係で突き出され、二つの内部導体の内の他方の突出部及び二種類の同極性導体の内の他方の突出部が、誘電体シートの積層方向に投影して相互に重なる位置関係で突き出されるという構成を有している。
【００１３】
請求項３に係る積層コンデンサによれば、請求項１及び請求項２の積層コンデンサと同様の構成の他に、一方の内部導体及び一方の同極性導体の積層方向に沿って隣り合った位置それぞれに、これらに対して異極となる他方の内部導体或いは他方の同極性導体が配置され、他方の内部導体及び他方の同極性導体の積層方向に沿って隣り合った位置それぞれに、これらに対して異極となる一方の内部導体或いは一方の同極性導体が配置されるという構成を有している。
【００１４】
つまり、一方の内部導体及び一方の同極性導体の何れかと他方の内部導体及び他方の同極性導体の何れかとが、積層方向に沿って例えば交互に配置されることで、積層コンデンサとしての機能を確実に生じさせつつ、請求項１の作用効果を生じさせることが可能となる。
【００１５】
請求項４に係る積層コンデンサによれば、請求項１から請求項３の積層コンデンサと同様の構成の他に、二種類の同極性導体が、それぞれ誘電体素体内に複数配置され、第１の連結用電極或いは第２の連結用電極がこれらの間を接続するという構成を有している。
従って、二種類の内部導体をそれぞれ誘電体素体内に複数配置し、第１の連結用電極或いは第２の連結用電極によりこれらの間を接続することで、本請求項に係る積層コンデンサの静電容量が高まるだけでなく磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してＥＳＬが一層低減されるようになる。
【００１６】
【発明の実施の形態】
以下、本発明に係る積層コンデンサの第１の実施の形態を図面に基づき説明する。
本実施の形態に係る積層セラミックコンデンサである積層コンデンサ１０を図１から図３に示す。これらの図に示すように、誘電体シートであるセラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体状の焼結体である誘電体素体１２を主要部として、この積層コンデンサ１０が構成されている。
【００１７】
つまり、誘電体素体１２は、焼成されたセラミックグリーンシートである誘電体シートが積層されて形成されている。この誘電体素体１２内の所定の高さ位置には、面状の内部電極２１が配置されており、誘電体素体１２内において誘電体シートとされるセラミック層１２Ａを隔てた内部電極２１の下方には、同じく面状の内部電極２２が配置されている。
【００１８】
同じく誘電体素体１２内においてセラミック層１２Ａを隔てた内部電極２２の下方には、同じく面状の内部電極２３が配置されており、誘電体素体１２内においてセラミック層１２Ａを隔てた内部電極２３の下方には、同じく面状の内部電極２４が配置されている。
以下同様にセラミック層１２Ａをそれぞれ隔てて、同様にそれぞれ形成された内部電極２１、内部電極２２、内部電極２３及び内部電極２４が繰り返して順次複数（図３では２組のみ示す）配置されている。
【００１９】
この為、これら内部電極２１から内部電極２４までの４種類の内部電極が誘電体素体１２内においてセラミック層１２Ａで隔てられつつ相互に対向して配置されることになる。そして、これら内部電極２１から内部電極２４までの中心は、セラミック層１２Ａの中心とほぼ同位置に配置されており、また、内部電極２１から内部電極２４までの縦横寸法は、対応するセラミック層１２Ａの辺の長さより小さくされている。
【００２０】
一方、図１に示すように、内部電極２１の左側部分から、セラミック層１２Ａの左側の端部に向かって導体が内部電極２１の幅寸法と同じ幅寸法で引き出されることで、内部電極２１に１つの引出部２１Ｂが形成されている。これとは別に、この内部電極２１の奥側部分から、セラミック層１２Ａの奥側の端部に向かって導体が１箇所突き出されることで、内部電極２１に突出部２１Ａが形成されている。
【００２１】
さらに、内部電極２２の手前側部分から、セラミック層１２Ａの手前側の端部に向かって導体が１箇所突き出されることで、内部電極２２に突出部２２Ａが形成されている。また、内部電極２３の奥側部分から、セラミック層１２Ａの積層方向に投影して突出部２１Ａと相互に重なる位置関係で、セラミック層１２Ａの奥側の端部に向かって導体が１箇所突き出されることで、内部電極２３に突出部２３Ａが形成されている。
【００２２】
他方、内部電極２４の右側部分から、セラミック層１２Ａの右側の端部に向かって、導体が内部電極２４の幅寸法と同じ幅寸法で引き出されることで、内部電極２４に１つの引出部２４Ｂが形成されている。これとは別に、この内部電極２４の手前側部分から、セラミック層１２Ａの積層方向に投影して突出部２２Ａと相互に重なる位置関係で、セラミック層１２Ａの手前側の端部に向かって導体が１箇所突き出されることで、内部電極２１に突出部２４Ａが形成されている。
【００２３】
以上より、本実施の形態に係る積層コンデンサ１０は、内部電極２１、２３の突出部２１Ａ、２３Ａが誘電体素体１２の奥側に突き出され、また、内部電極２２、２４の突出部２２Ａ、２４Ａが誘電体素体１２の手前側に突き出された構造となっている。
【００２４】
さらに、図２及び図３に示すように、内部電極２１の引出部２１Ｂに接続される端子電極３１が、誘電体素体１２の左側の側面１２Ｂに配置されており、内部電極２４の引出部２４Ｂに接続される端子電極３２が、誘電体素体１２の右側の側面１２Ｂに配置されている。
【００２５】
一方、内部電極２１の突出部２１Ａ及び内部電極２３の突出部２３Ａにそれぞれ接続される第１の連結用電極である連結用電極３３が、誘電体素体１２の外側となる奥側の側面１２Ｃに配置されている。また、内部電極２２の突出部２２Ａ及び内部電極２４の突出部２４Ａにそれぞれ接続される第２の連結用電極である連結用電極３４が、誘電体素体１２の外側となる手前側の側面１２Ｃに配置されている。但し、これら連結用電極３３、３４は内部電極２１〜２４間を誘電体素体１２外で接続させることのみを目的としている為、外部回路に接続されることはない。
【００２６】
以上より、本実施の形態では、焼成後の誘電体シートであるセラミック層１２Ａが間に挟まれる形で、誘電体素体１２内に内部電極２１〜２４が順次配置されており、それぞれ引出部２１Ｂ、２４Ｂを有して端子電極３１、３２に接続される内部電極２１及び内部電極２４が二つの内部導体とされている。また、内部電極２１に連結用電極３３を介して接続される内部電極２３及び、内部電極２４に連結用電極３４を介して接続される内部電極２２が、二種類の同極性導体とされることになる結果、各内部電極２１〜２４がコンデンサの相互に対向する電極となる。
【００２７】
この結果から、本実施の形態に係る積層コンデンサ１０は、直方体である六面体形状とされる誘電体素体１２の四つの側面１２Ｂ、１２Ｃの内の二つの側面１２Ｂに、端子電極３１、３２がそれぞれ配置される２端子構造の積層コンデンサになっている。そして、これら端子電極３１、３２の内の端子電極３１が例えばＣＰＵの電極側に接続されると共に、端子電極３２が例えば接地側に接続されている。すなわち、これら端子電極３１、３２が外部回路にそれぞれ接続されていることになる。
【００２８】
これに伴って、例えば連結用電極３３により相互に接続された一つおきの内部電極２１、２３が＋極になると同時に、連結用電極３４により相互に接続された一つおきの内部電極２２、２４が−極になるときには、図１の矢印で示す電流の向きのように、セラミック層１２Ａを介して隣り合う上下の内部電極間において、相互に逆向きに電流が流れる部分を有する形に、これら内部電極２１〜２４は配置されることになる。
尚、これら内部電極２１〜２４の材質としては、卑金属材料であるニッケル、ニッケル合金、銅或いは、銅合金が考えられるだけでなく、これらの金属を主成分とする材料が考えられる。
【００２９】
次に、本実施の形態に係る積層コンデンサ１０の作用を説明する。
本実施の形態に係る積層コンデンサ１０によれば、それぞれ面状に形成される内部電極２１、２２、２３、２４それぞれの相互間に、セラミック層１２Ａをそれぞれ挟みつつ、複数のセラミック層１２Ａを積層して誘電体素体１２が形成されている。また、外部回路にそれぞれ接続され得るように誘電体素体１２の外側に配置される二つの端子電極３１、３２が、二つの内部電極２１、２４の何れか一方にそれぞれ接続されている。
【００３０】
さらに、これら内部導体である内部電極２１、２４及び、同極性導体である内部電極２３、２２には、それぞれセラミック層１２Ａの端部に突き出される突出部２１Ａ、２４Ａ、２３Ａ、２２Ａが形成されている。
そして、図１に示すように、積層方向に沿って隣り合った導体間における電流の向きが相互に逆向きになる部分を生じさせつつ、内部電極２１の突出部２１Ａと内部電極２３の突出部２３Ａとの間を連結用電極３３が、誘電体素体１２の外側にて接続させていると共に、内部電極２４の突出部２４Ａと内部電極２２の突出部２２Ａとの間を連結用電極３４が、誘電体素体１２の外側にて接続させている。
【００３１】
つまり、本実施の形態では、連結用電極３３が内部電極２１と内部電極２３との間を接続すると共に、連結用電極３４が内部電極２４と内部電極２２との間を接続することになるが、この際に、これら内部電極２１〜２４の内の積層方向に沿って隣り合った内部電極間で、電流が相互に逆向きに流れる個所がそれぞれ存在するようになる。
【００３２】
具体的には、図１の矢印で示すように、内部電極２１で左側から右側に電流が流れる際に、内部電極２１の下側に隣り合った内部電極２２で左右から中央に流れる電流が生じて、内部電極２１、２２の右側部分で電流が相互に逆向きに流れることになる。
また、内部電極２２の下側に隣り合った内部電極２３では、中央から左右に拡がる電流の流れが生じて、内部電極２２、２３間で電流が相互に逆向きに流れることになる。さらに、内部電極２３の下側に隣り合った内部電極２４では、左側から右側に電流の流れが生じて、内部電極２３、２４の左側部分で電流が相互に逆向きに流れることになる。
【００３３】
この為、電流が逆向きに流れる個所で磁界を相殺する作用が生じ、これに伴って、積層コンデンサ１０自体が持つ寄生インダクタンスを少なくでき、等価直列インダクタンスを低減する効果が生じるようになる。
以上より、本実施の形態に係る積層コンデンサ１０によれば、デカップリングコンデンサとして好適なように大幅な低ＥＳＬ化が図られて、電源電圧の振動を抑制できるようになり、例えばＣＰＵの電源用のコンデンサとして、より高い効果が得られるようになる。
【００３４】
さらに、本実施の形態では、内部電極２１、２２、２３、２４に突出部２１Ａ、２２Ａ、２３Ａ、２４Ａがそれぞれ形成され、これら突出部２１Ａ、２２Ａ、２３Ａ、２４Ａを介して、二つの連結用電極３３、３４に接続されているので、これら内部電極２１、２２、２３、２４が、二つの連結用電極３３、３４にそれぞれ確実に接続できるようになり、これに伴って作用効果をより確実に生じさせることができる。
【００３５】
一方、本実施の形態では、内部電極２１及び内部電極２３の積層方向に沿って隣り合った位置それぞれに、これらに対して異極となる内部電極２４及び内部電極２２が配置された構造とされている。またこの逆に、内部電極２４及び内部電極２２の積層方向に沿って隣り合った位置それぞれに、これらに対して異極となる内部電極２１及び内部電極２３が配置された構造とされている。
【００３６】
つまり、内部電極２１及び内部電極２３の何れかと内部電極２４及び内部電極２２の何れかとが、積層方向に沿って例えば交互に配置されることで、積層コンデンサ１０としての機能を確実に生じさせつつ、上記の作用効果を生じさせることが可能となる。
【００３７】
次に、本発明に係る積層コンデンサの第２の実施の形態を図４及び図５に基づき説明する。尚、第１の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
第１の実施の形態では、内部電極２１〜２４の４種類の内部電極が誘電体素体１２内においてセラミック層１２Ａで隔てられつつ相互に対向して配置されていたが、本実施の形態に係る積層コンデンサ４０では、第１の実施の形態におけるセラミック層１２Ａ内のほぼ同様の位置でほぼ同様の形状に８種類の内部電極４１〜４８が存在した構造となっている。
【００３８】
つまり、図４及び図５に示すように、誘電体素体１２内の所定の高さ位置には、面状の内部導体４１が配置されており、誘電体素体１２内において誘電体シートとされるセラミック層１２Ａを隔てた内部導体４１の下方には、同じく面状の内部導体４２が配置されている。同じく誘電体素体１２内においてセラミック層１２Ａを隔てた内部導体４２の下方には、同じく面状の内部導体４３が配置されている。
【００３９】
以下同様に誘電体素体１２内においてセラミック層１２Ａをそれぞれ隔てて、同様にそれぞれ形成された内部導体４４、内部導体４５、内部導体４６、内部導体４７及び内部導体４８が、順次配置されており、さらにこれら８種類の内部導体４１〜４８が同様の配列で繰り返して、複数回順次配置されている。
【００４０】
一方、図４に示すように、内部電極４１の左側部分から、セラミック層１２Ａの左側の端部に向かって、導体が内部電極４１の幅寸法と同じ幅寸法で引き出されることで、内部電極４１に１つの引出部４１Ｂが形成されている。また、内部電極４６の右側部分から、セラミック層１２Ａの右側の端部に向かって、導体が内部電極４６の幅寸法と同じ幅寸法で引き出されることで、内部電極４６に１つの引出部４６Ｂが形成されている。
【００４１】
そして、内部電極４１の引出部４１Ｂに接続される端子電極５１が、図５に示すように誘電体素体１２の左側の側面１２Ｂに配置されており、内部電極４６の引出部４６Ｂに接続される端子電極５２が、図５に示すように誘電体素体１２の右側の側面１２Ｂに配置されている。
【００４２】
これとは別に、内部電極４１及び内部電極４７の奥側の右端部から、セラミック層１２Ａの奥側の端部に向かって、導体が１箇所づつ突き出されることで、内部電極４１に突出部４１Ａが形成されると共に、内部電極４７に突出部４７Ａが形成されている。誘電体素体１２の外側となる奥側の側面１２Ｃには、これら内部電極４１の突出部４１Ａ及び内部電極４７の突出部４７Ａにそれぞれ接続される連結用電極５３が、配置されている。
【００４３】
また、内部電極４２及び内部電極４８の手前側の左端部から、セラミック層１２Ａの手前側の端部に向かって、導体が１箇所づつ突き出されることで、内部電極４２に突出部４２Ａが形成されると共に、内部電極４８に突出部４８Ａが形成されている。誘電体素体１２の外側となる手前側の側面１２Ｃには、これら内部電極４２の突出部４２Ａ及び内部電極４８の突出部４８Ａにそれぞれ接続される連結用電極５４が、配置されている。
【００４４】
さらに、内部電極４３及び内部電極４５の奥側の左端部から、セラミック層１２Ａの奥側の端部に向かって、導体が１箇所づつ突き出されることで、内部電極４３に突出部４３Ａが形成されると共に、内部電極４５に突出部４５Ａが形成されている。誘電体素体１２の外側となる奥側の側面１２Ｃには、これら内部電極４３の突出部４３Ａ及び内部電極４５の突出部４５Ａにそれぞれ接続される連結用電極５５が、配置されている。
【００４５】
そして、内部電極４４及び内部電極４６の奥側の中程から、セラミック層１２Ａの奥側の端部に向かって、導体が１箇所づつ突き出されることで、内部電極４４に突出部４４Ａが形成されると共に、内部電極４６に突出部４６Ａが形成されている。誘電体素体１２の外側となる奥側の側面１２Ｃには、これら内部電極４４の突出部４４Ａ及び内部電極４６の突出部４６Ａにそれぞれ接続される連結用電極５６が、配置されている。
【００４６】
また、内部電極４４及び内部電極４８の手前側の右端部から、セラミック層１２Ａの手前側の端部に向かって、導体が１箇所づつ突き出されることで、内部電極４４に突出部４４Ｂが形成されると共に、内部電極４８に突出部４８Ｂが形成されている。誘電体素体１２の外側となる手前側の側面１２Ｃには、これら内部電極４４の突出部４４Ｂ及び内部電極４８の突出部４８Ｂにそれぞれ接続される連結用電極５７が、配置されている。
【００４７】
さらに、内部電極４５及び内部電極４７の手前側の中程から、セラミック層１２Ａの手前側の端部に向かって、導体が１箇所づつ突き出されることで、内部電極４５に突出部４５Ｂが形成されると共に、内部電極４７に突出部４７Ｂが形成されている。誘電体素体１２の外側となる手前側の側面１２Ｃには、これら内部電極４５の突出部４５Ｂ及び内部電極４７の突出部４７Ｂにそれぞれ接続される連結用電極５８が、配置されている。
【００４８】
以上より、例えばＣＰＵの電極側に接続されることになる端子電極５１と接地側に接続されることになる端子電極５２との間で電流が流れた場合、連結用電極５３、５８、５５により相互に接続された一つおきの内部電極４１、４７、４５、４３が例えば＋極になると同時に、連結用電極５６、５７、５４により相互に接続された一つおきの内部電極４６、４４、４８、４２が例えば−極になることがある。このときには、第１の実施の形態と同様に図４の矢印で示す向きのように電流が流れ、セラミック層１２Ａを介して隣り合う上下の内部電極間において、相互に逆向きに電流が流れる部分を有することになる。
【００４９】
すなわち、本実施の形態に係る積層コンデンサ４０も第１の実施の形態と同様に、それぞれ引出部４１Ｂ、４６Ｂを介して端子電極５１、５２に接続される内部電極４１及び内部電極４６が二つの内部導体とされている。
また、第１の連結用電極である連結用電極５３、５８、５５を介して、内部電極４１に接続される３枚の内部電極４７、４５、４３及び、第２の連結用電極である連結用電極５６、５７、５４を介して、内部電極４６に接続される３枚の内部電極４４、４８、４２が、二種類の同極性導体とされることになり、この結果として、各内部電極４１〜４８がコンデンサの相互に対向する電極となる。
【００５０】
つまり、本実施の形態に係る積層コンデンサ４０も第１の実施の形態と同様に、大幅な低ＥＳＬ化が図られて、電源電圧の振動を抑制できる等の効果を奏するようになるが、本実施の形態では、複数である３枚の内部電極４７、４５、４３と同じく複数である３枚の内部電極４４、４８、４２とからなる二種類の同極性導体が、それぞれ誘電体素体１２内に順次配置され、連結用電極５３、５８、５５及び連結用電極５６、５７、５４がこれらの間を接続した構造となっている。
【００５１】
従って、二種類の内部導体がそれぞれ誘電体素体１２内に複数配置され、連結用電極５３、５８、５５及び連結用電極５６、５７、５４によって、これらの間を接続することで、本実施の形態に係る積層コンデンサ４０の静電容量が高まるだけでなく磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してＥＳＬが一層低減されるようになる。
【００５２】
次に、本発明に係る積層コンデンサの第３の実施の形態を図６及び図７に基づき説明する。尚、第１の実施の形態及び第２の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
本実施の形態に係る積層コンデンサ６０では、第１の実施の形態と同様に、４種類の内部電極が誘電体素体１２内においてセラミック層１２Ａで隔てられつつ相互に対向して配置されている。そして、４種類の内部電極の内の上から３番目までは、第２の実施の形態の内部電極４１、４２、４３と同一の構造になっており、また、端子電極５１、５２も第２の実施の形態と同様に形成されている。
【００５３】
但し、図６に示すように、上から４番目の内部電極は、手前側から奥側に延びるスリットにより分離された内部電極６１及び内部電極６２から構成されている。さらに、この内の内部電極６１の右側部分から、セラミック層１２Ａの右側の端部に向かって、導体が内部電極６１の幅寸法と同じ幅寸法で引き出されることで、端子電極５２に繋がる１つの引出部６１Ｂが内部電極６１に形成されている。
【００５４】
これとは別に、内部電極６１及び内部電極６２それぞれの手前側の左端部から、セラミック層１２Ａの手前側の端部に向かって、導体が１箇所づつ突き出されることで、内部電極６１に突出部６１Ａが形成されると共に、内部電極６２に突出部６２Ａが形成されている。
【００５５】
図７に示すように、誘電体素体１２の外側となる奥側の側面１２Ｃには、内部電極４１の突出部４１Ａ及び内部電極４３の突出部４３Ａにそれぞれ接続される細長い連結用電極６３が、配置されている。また、誘電体素体１２の外側となる手前側の側面１２Ｃには、これら内部電極６１の突出部６１Ａ及び内部電極６２の突出部６２Ａだけでなく、内部電極４２の突出部４２Ａにも接続される細長い連結用電極６４が、配置されている。
【００５６】
以上より、本実施の形態も第１の実施の形態及び第２の実施の形態と同様に、それぞれ引出部４１Ｂ、６１Ｂを介して端子電極５１、５２に接続される内部電極４１及び内部電極６１が二つの内部導体とされている。また、本実施の形態では、セラミック層１２Ａの積層方向に投影して相互に重ならない位置関係に内部電極４１の突出部４１Ａと内部電極４３の突出部４３Ａとが配置されているが、これらは第１の連結用電極とされる連結用電極６３が細長く形成されることから、問題なく接続されることになる。
【００５７】
さらに同様に、セラミック層１２Ａの積層方向に投影して相互に重ならない位置関係に内部電極４２の突出部４２Ａと内部電極６１の突出部６１Ａとが配置されているが、これらも第２の連結用電極とされる連結用電極６４が細長く形成されることから、問題なく接続されることになる。
【００５８】
そして、本実施の形態では、上から４番目の内部電極がスリットにより分割されて、内部導体である内部電極６１と同極性導体である内部電極６２とが同一面内に配置される構造となっているものの、上記の連結用電極６４を介してこれらが接続されることになる。従って、本実施の形態では、図６に示すように、積層方向に沿って隣り合った内部電極４３と内部電極６２との間でも、電流が相互に逆向きに流れるようになる。
【００５９】
以上の結果、本実施の形態に係る積層コンデンサ６０では、内部電極４２、６２と内部電極４３とが二種類の同極性導体とされることになり、これに伴って、各内部電極４１〜４３、６１、６２がコンデンサの相互に対向する電極となると共に、他の実施の形態と同様に大幅な低ＥＳＬ化が図られて、電源電圧の振動を抑制できる等の効果を奏するようになる。
【００６０】
次に、インピーダンスアナライザを用いて、実施の形態に係る積層コンデンサと従来例のコンデンサとの間でのインピーダンスを比較する試験を行った結果を下記に示す。
尚、ここで比較される従来例のコンデンサとして、図１２及び図１３に示す積層セラミックコンデンサ１００を用いた。これに対して、実施の形態に係る積層コンデンサとして、第１の実施の形態のものを例えば用いた。
【００６１】
測定結果を表す図８に示すように、従来例のコンデンサの特性を表す特性曲線Ａでは、周波数が１．０Ｅ＋０７Ｈｚである１０ＭＨｚを越えた付近において、インピーダンスが極端に低下して共振が生じる箇所を有しているが、実施の形態に係る積層コンデンサ１０の特性を表す特性曲線Ｂでは、このような箇所が無く共振が生じないようになる。
【００６２】
これに伴って、従来例のコンデンサではＥＳＬが１４２０ｐＨであるのに対して、実施の形態に係る積層コンデンサ１０ではＥＳＬが３８２ｐＨであった。つまり、本発明の実施の形態に係る積層コンデンサ１０により、従来例のコンデンサと比較してＥＳＬが大幅に低減されることが確認された。
【００６３】
尚、このＥＳＬは、２πｆ0 ＝１／√（ＥＳＬ・Ｃ）の式より求められるものであり、ｆ0 は自己共振周波数でＣは静電容量である。また、自己共振周波数ｆ0 における等価直列抵抗（ＥＳＲ）との関係が図９に示されている。さらに試験に用いた各コンデンサは３２１６タイプで、静電容量値が従来例のコンデンサで０．１０５μＦであり、実施の形態に係る積層コンデンサ１０で０．１０１μＦであった。ここで３２１６タイプとは、縦が３．２ｍｍで横がｌ．６ｍｍの大きさのものを言う。
【００６４】
他方、内部導体及び同極性導体の構造は、上記実施の形態に係る積層コンデンサに限定されず、また、内部導体及び同極性導体の枚数も、上記実施の形態で説明したものに限定されずさらに多数とし、例えば層数及び内部電極の枚数を例えば数十或いは数百としても良い。
【００６５】
【発明の効果】
本発明によれば、ＥＳＬを大幅に低減した積層コンデンサを提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る積層コンデンサの分解斜視図である。
【図２】本発明の第１の実施の形態に係る積層コンデンサを示す斜視図である。
【図３】本発明の第１の実施の形態に係る積層コンデンサを示す断面図であって、図２の３−３矢視線断面に対応する図である。
【図４】本発明の第２の実施の形態に係る積層コンデンサの分解斜視図であって、各内部電極パターンの相違を示す図である。
【図５】本発明の第２の実施の形態に係る積層コンデンサを示す斜視図である。
【図６】本発明の第３の実施の形態に係る積層コンデンサの分解斜視図であって、各内部電極パターンの相違を示す図である。
【図７】本発明の第３の実施の形態に係る積層コンデンサを示す斜視図である。
【図８】各サンプルのインピーダンス周波数特性を表すグラフを示した図である。
【図９】コンデンサのインピーダンス特性を表すグラフを示した図である。
【図１０】従来例の積層セラミックコンデンサを採用した回路図である。
【図１１】従来例の積層セラミックコンデンサを採用した回路における負荷電流と電源電圧との関係を表すグラフを示した図である。
【図１２】従来例に係る積層セラミックコンデンサを示す斜視図である。
【図１３】従来例に係る積層セラミックコンデンサの内部導体の部分を示す分解斜視図である。
【符号の説明】
１０ 積層コンデンサ
１２ 誘電体素体
２１、２４ 内部電極（内部導体）
２２、２３ 内部電極（同極性導体）
３１、３２ 端子電極
３３ 連結用電極（第１の連結用電極）
３４ 連結用電極（第２の連結用電極）
４０ 積層コンデンサ
４１、４６ 内部電極（内部導体）
４２、４３、４４、４５、４７、４８ 内部電極（同極性導体）
５１、５２ 端子電極
５３、５８、５５ 連結用電極（第１の連結用電極）
５６、５７、５４ 連結用電極（第２の連結用電極）
６０ 積層コンデンサ
６１ 内部電極（内部導体）
６２ 内部電極（同極性導体）
６３ 連結用電極（第１の連結用電極）
６４ 連結用電極（第２の連結用電極）
Claims (4)
- 面状に形成される二つの内部導体と、
面状に形成された二種類の同極性導体と、
これら導体の相互間に誘電体シートをそれぞれ挟みつつ、複数の誘電体シートを積層して形成される誘電体素体と、
二つの内部導体からこれらの幅寸法と同じ幅でそれぞれ引き出される引出部と、
外部回路にそれぞれ接続され得るように誘電体素体の外側とされる側面に配置され且つ、二つの内部導体の何れか一方にそれぞれ引出部を介し接続される二つの端子電極と、
積層方向に沿って隣り合った導体間における電流の向きが相互に逆向きになる部分を生じさせつつ、二つの内部導体の内の一方と二種類の同極性導体の内の一方との間を誘電体素体の外側とされる側面にて接続させる第１の連結用電極と、
積層方向に沿って隣り合った導体間における電流の向きが相互に逆向きになる部分を生じさせつつ、二つの内部導体の内の他方と二種類の同極性導体の内の他方との間を誘電体素体の外側とされる側面にて接続させる第２の連結用電極と、
を有し、
二つの内部導体及び二種類の同極性導体のそれぞれ一部分から、引出部を引き出した向きと異なる向きで、誘電体シートの端部に突き出される突出部が形成され、
各連結用電極により接続される突出部同士の電流の向きが相互に逆向きになる形で、これら突出部を介して、第１の連結用電極及び第２の連結用電極が各導体間を接続することを特徴とする積層コンデンサ。 - 二つの内部導体の内の一方の突出部及び二種類の同極性導体の内の一方の突出部が、誘電体シートの積層方向に投影して相互に重なる位置関係で突き出され、
二つの内部導体の内の他方の突出部及び二種類の同極性導体の内の他方の突出部が、誘電体シートの積層方向に投影して相互に重なる位置関係で突き出されることを特徴とする請求項１記載の積層コンデンサ。 - 一方の内部導体及び一方の同極性導体の積層方向に沿って隣り合った位置それぞれに、これらに対して異極となる他方の内部導体或いは他方の同極性導体が配置され、
他方の内部導体及び他方の同極性導体の積層方向に沿って隣り合った位置それぞれに、これらに対して異極となる一方の内部導体或いは一方の同極性導体が配置されることを特徴とする請求項１或いは請求項２に記載の積層コンデンサ。 - 二種類の同極性導体が、それぞれ誘電体素体内に複数配置され、第１の連結用電極或いは第２の連結用電極がこれらの間を接続することを特徴とする請求項１から請求項３の何れかに記載の積層コンデンサ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001368549A JP3746989B2 (ja) | 2001-12-03 | 2001-12-03 | 積層コンデンサ |
| US10/307,298 US6765781B2 (en) | 2001-12-03 | 2002-12-02 | Multilayer capacitor |
| TW091134943A TWI266342B (en) | 2001-12-03 | 2002-12-02 | Multilayer capacitor |
| CNB021399638A CN100431067C (zh) | 2001-12-03 | 2002-12-03 | 叠层电容器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001368549A JP3746989B2 (ja) | 2001-12-03 | 2001-12-03 | 積層コンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003168621A JP2003168621A (ja) | 2003-06-13 |
| JP3746989B2 true JP3746989B2 (ja) | 2006-02-22 |
Family
ID=19178125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001368549A Expired - Lifetime JP3746989B2 (ja) | 2001-12-03 | 2001-12-03 | 積層コンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3746989B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3850398B2 (ja) * | 2003-08-21 | 2006-11-29 | Ｔｄｋ株式会社 | 積層コンデンサ |
| JP4097268B2 (ja) | 2004-02-26 | 2008-06-11 | Ｔｄｋ株式会社 | 積層コンデンサ |
| WO2006067939A1 (ja) * | 2004-12-24 | 2006-06-29 | Murata Manufacturing Co., Ltd. | 積層コンデンサおよびその実装構造 |
| JP4645637B2 (ja) * | 2007-11-15 | 2011-03-09 | Ｔｄｋ株式会社 | 積層コンデンサ |
| JP4539713B2 (ja) * | 2007-12-11 | 2010-09-08 | Ｔｄｋ株式会社 | 積層コンデンサアレイ |
| JP4539715B2 (ja) * | 2007-12-20 | 2010-09-08 | Ｔｄｋ株式会社 | 積層コンデンサアレイ |
| JP4450084B2 (ja) | 2008-03-14 | 2010-04-14 | Ｔｄｋ株式会社 | 積層コンデンサ及び積層コンデンサの実装構造 |
| JP2010080615A (ja) * | 2008-09-25 | 2010-04-08 | Tdk Corp | 積層コンデンサ、積層コンデンサの実装構造及び積層コンデンサの製造方法 |
| JP4816708B2 (ja) * | 2008-10-21 | 2011-11-16 | Ｔｄｋ株式会社 | 積層コンデンサの製造方法 |
| JP4618361B2 (ja) * | 2008-10-21 | 2011-01-26 | Ｔｄｋ株式会社 | 積層コンデンサの製造方法 |
| US8056199B2 (en) | 2008-10-21 | 2011-11-15 | Tdk Corporation | Methods of producing multilayer capacitor |
| JP4618362B2 (ja) * | 2008-10-21 | 2011-01-26 | Ｔｄｋ株式会社 | 積層コンデンサの製造方法 |
| JP4737301B2 (ja) * | 2009-01-30 | 2011-07-27 | Ｔｄｋ株式会社 | 積層コンデンサ |
| JP4952779B2 (ja) * | 2009-12-25 | 2012-06-13 | Ｔｄｋ株式会社 | 積層コンデンサアレイ |
| JP5589429B2 (ja) * | 2010-02-19 | 2014-09-17 | Ｔｄｋ株式会社 | 積層コンデンサ |
| JP5636687B2 (ja) * | 2010-02-19 | 2014-12-10 | Tdk株式会社 | 積層コンデンサ |
| DE102012104033A1 (de) | 2012-05-08 | 2013-11-14 | Epcos Ag | Keramischer Vielschichtkondensator |
| CN113114150B (zh) * | 2015-12-24 | 2024-01-16 | 株式会社村田制作所 | 滤波器电路以及电容元件 |
| JP7359595B2 (ja) * | 2019-08-23 | 2023-10-11 | 太陽誘電株式会社 | 積層セラミックコンデンサ、回路基板及び積層セラミックコンデンサの製造方法 |
-
2001
- 2001-12-03 JP JP2001368549A patent/JP3746989B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003168621A (ja) | 2003-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3746989B2 (ja) | 積層コンデンサ | |
| US6661640B2 (en) | Multilayer ceramic electronic device | |
| US6765781B2 (en) | Multilayer capacitor | |
| KR100678496B1 (ko) | 적층 콘덴서 | |
| JP3897745B2 (ja) | 積層コンデンサ及び積層コンデンサの実装構造 | |
| US7292430B2 (en) | Multi-layer chip capacitor | |
| US7050289B2 (en) | Multilayer capacitor | |
| JP2007317786A (ja) | 積層コンデンサ | |
| KR100707414B1 (ko) | 적층 커패시터 | |
| JP3563665B2 (ja) | 積層型電子回路部品 | |
| KR101832611B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| JP3563664B2 (ja) | 積層型電子回路部品及び積層型電子回路部品の製造方法 | |
| JP3853152B2 (ja) | 電子部品の実装構造 | |
| JP4091054B2 (ja) | 積層型セラミックキャパシタ | |
| JP3824565B2 (ja) | 積層コンデンサ | |
| JP4255084B2 (ja) | 電子部品の実装構造 | |
| KR100568305B1 (ko) | 적층형 세라믹 캐패시터 | |
| JP2004103884A (ja) | 積層コンデンサ | |
| KR100835051B1 (ko) | 저ｅｓｌ 적층형 커패시터와 배선기판 | |
| JP3868389B2 (ja) | 積層コンデンサ | |
| JP2004311859A (ja) | 積層コンデンサ | |
| JP4011080B2 (ja) | 積層コンデンサ | |
| JP3868384B2 (ja) | 積層コンデンサ | |
| KR20060008204A (ko) | 적층형 세라믹 캐패시터 | |
| JP2009123937A (ja) | チップ形固体電解コンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050525 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050712 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20050812 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050906 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050812 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051125 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3746989 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |