KR100707414B1 - 적층 커패시터 - Google Patents

적층 커패시터 Download PDF

Info

Publication number
KR100707414B1
KR100707414B1 KR1020050057080A KR20050057080A KR100707414B1 KR 100707414 B1 KR100707414 B1 KR 100707414B1 KR 1020050057080 A KR1020050057080 A KR 1020050057080A KR 20050057080 A KR20050057080 A KR 20050057080A KR 100707414 B1 KR100707414 B1 KR 100707414B1
Authority
KR
South Korea
Prior art keywords
electrodes
lead
stacking direction
dielectric
electrode
Prior art date
Application number
KR1020050057080A
Other languages
English (en)
Other versions
KR20060048706A (ko
Inventor
마사아키 도가시
다쓰야 후쿠나가
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20060048706A publication Critical patent/KR20060048706A/ko
Application granted granted Critical
Publication of KR100707414B1 publication Critical patent/KR100707414B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 적층 커패시터는 유전체 부재, 복수개의 내부 전극, 및 복수개의 인출 전극을 포함한다. 유전체 부재는, 적층된 유전체 층으로 형성되고 적어도 하나의 측면을 갖는 적층 부재이다. 내부 전극은, 유전체 전극과 교호로 적층되고 측면에 근접하여 위치된 제1 에지(제1 측변)를 갖는다. 인출 전극 각각은 제1 에지로부터 측면으로 인출된다. 인출 전극 각각은, 측면 상에 적층 방향과 직교하는 방향으로 폭(W)을 갖고 측면 상의 적층 방향과 직교하는 방향으로의 거리(G)에 의하여 인접하는 인출 전극과 분리되어 있다. 폭(W) 및 거리(G)는 1.2 ≤ W/G ≤ 4.0로 설정된다.
적층 커패시터, 유전체 부재, 내부 전극, 인출 전극

Description

적층 커패시터 {STACKED CAPACITOR}
도 1은 본 발명의 바람직한 실시예에 따른 적층 커패시터의 사시도이다.
도 2는 제1 실시예에 따른 적층 커패시터의 분해사시도이다.
도 3은 바람직한 실시예의 적층 커패시터 상에 형성된 외부 전극의 사시도이다.
도 4는 ESL과 W/G 간의 관계를 도시한 실험 데이터 그래프로서, 여기서 W는 인출 전극의 폭이며 G는 이들 전극을 분리시키는 거리이다.
도 5a는 적층 커패시터의 W/G비가 1.2 이하(ESL ＞ 100 pH)일 때의 전압(V)과 전류(A) 간의 관계를 도시한 그래프이다.
도 5b는 적층 커패시터의 W/G비가 1.2 이상(ESL ≤ 100 pH)일 때의 전압(V)과 전류(A) 간의 관계를 도시한 그래프이다.
도 6은 바람직한 실시예의 제1 변형예에 따른 적층 커패시터의 사시도로서, 여기서는 적층 개수가 증가되어 있다.
도 7은 바람직한 실시예의 제2 변형예에 따른 적층 커패시터의 설명도로서, 여기서는 하나의 내부 전극으로부터 복수개의 인출 전극이 인출된다.
본 발명은 등가직렬 인덕턴스(equivalent series inductance: ESL)를 저감시킬 수 있는 적층 커패시터에 관한 것이다.
최근에는, 디지털 전자 기기에 탑재되어 있는 중앙처리장치(central processing units: CPU)에 전력 소모를 저감시키기 위하여 전원으로부터 저전압이 공급된다. 한편, 오늘날의 CPU의 동작 주파수가 계속해서 증가함에 따라, 보다 큰 부하 전류를 CPU에 공급하는 것이 필요하게 되었다.
CPU 내의 배선에 전류가 흐를 때, 배선의 인덕턴스로 인하여 전압이 하강한다. 부하 전류가 갑자기 변하는 경우, 전압은 더 크게 하강한다. 전원이 저전압을 CPU에 인가하는 경우, 전압이 약간만 변하더라도 CPU를 오작동시킬 수 있기 때문에 전압 하강을 무시할 수 없다. 따라서, 전압의 안정화에 대한 중요성이 증대되고 있다.
디커플링 커패시터(decoupling capacitor)라고 하는 적층 커패시터가 전원의 안정화를 위해 CPU 내의 전원에 접속된다. 부하 전류에 급격한 과도 변화가 일어날 때, 커패시터의 신속한 충전 및 방전을 통해 적층 커패시터로부터 CPU에 전류가 공급되므로 전원의 전압 변화가 억제된다.
그러나, 디커플링 커패시터는 등가직렬 인덕턴스(ESL)를 갖는다. 전압 변화(△V)는 식 △V = ESL x di/dt (여기서, di/dt는 전류 변화를 나태냄)로 나타낸다. 한편, 오늘날의 CPU의 동작 주파수가 계속해서 높아짐에 따라, 전류 di/dt의 변화가 더 커지며 보다 급속하게 변한다. 따라서, 전류 di/dt의 변화가 크기 때문에 디커플링 커패시터의 ESL이 전압 변화에 크게 영향을 미친다. 상기 ESL을 저감시킴으로써 전원의 전압 변화가 억제될 수 있기 때문에, ESL을 저감시킬 수 있는 여러 가지 형태의 적층 커패시터가 제안되었다.
일반적으로, 적층 커패시터는 유전체 층의 표면적보다 더 작은 표면적을 가진 내부 전극과 교호로 적층된 시트형 유전체 층을 가진 유전체 부재의 구조이다. 인출 전극은 내부 전극으로부터 유전체 부재의 외면으로 인출된다. 인출 전극을 통해 전류가 내부 전극에 공급될 때, ESL은 내부 전극을 통과하는 전류에 의하여 발생된다.
예를 들면, 일본국 특허출원공보 제2000-208361호에 기재된 종래의 적층 커패시터에서, 전류가 흐르는 경로는 인출 전극의 폭을 증가시킴으로써 단축되는 한편, 이들 경로 사이의 갭은 감소된다. 전류 경로가 단축됨으로써 전류에 의해 발생된 자속이 감소되어 ESL이 저감된다.
일본국 특허출원공보 제2001-185441호에 기재된 다른 적층 커패시터는 인출 전극의 길이(L) 대 폭(W)의 비율을 최적화시킴으로써 ESL을 저감시키려고 하였다. 일본국 특허출원공보 제2001-284172호에 기재된 다른 종래의 적층 커패시터는, 인접하는 인출 전극에 발생된 자속이 이들 전극을 통과하는 전류 때문에 서로 상쇄되도록, 인접하는 인출 전극에 반대 극성을 제공함으로써 ESL이 저감된다.
그러나, 최근에 와서 디지털 신호의 전송이 보다 빨라짐에 따라, 1 GHz 이상의 클록 주파수로 동작할 수 있는 디지털 장치가 나왔다. 커패시터의 인덕턴스 성 분이 커패시터의 급속한 충전 및 방전을 방해하기 때문에, 이러한 높은 클록 주파수로 동작하는 디지털 장치용으로 사용되는 커플링 커패시터는 급속한 변화와 큰 전류에 따라가도록 작은 인덕턴스 성분을 가져야 한다. 디커플링 커패시터를 1 GHz 이상의 주파수로 동작하는 CPU의 전원 회로에 사용할 때, ESL은 100 pH 이하가 바람직하다.
전술한 내용으로 보아, 본 발명의 목적은 CPU 등에 안정적인 전압을 공급하는 한편 ESL을 100 pH 이하로 억제하는 적층 커패시터를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 유전체 부재, 복수개의 내부 전극, 및 복수개의 인출 전극을 포함하는 적층 커패시터를 제공하는 것이다. 유전체 부재는 적어도 하나의 측면 및 소정의 표면적을 각각 형성하는 복수개의 적층된 시트형 유전체 층을 갖는다. 복수개의 내부 전극은 유전체 층과 교호로 적층된다. 각각의 내부 전극은, 소정의 표면적 내에 수용되며 유전체 층의 하나의 측면에 근접하여 위치된 제1 에지(제1 측변)를 갖는 도체(conductor)를 갖는다. 유전체 층 및 내부 전극은 적층 방향을 형성한다. 복수개의 인출 전극 각각은, 각각의 제1 측변으로부터 한 측면으로 서로 접촉되지 않고 연장된다. 복수개의 인출 전극은 한쪽 측면에 적층 방향과 직교하는 방향으로 폭(W)을 갖고, 인접하는 인출 전극의 대향하는 측면 사이에 적층 방향과 직교하는 방향으로 거리(G)가 형성된다. 복수개의 인출 전극은 1.2 ≤ W/G ≤ 4.0의 기하학적 관계를 갖는다.
적층 커패시터는 한쪽 측면에 적층 방향으로 배치되어 연장되는 복수개의 외부 전극을 갖는 것이 바람직하다. 각각의 외부 전극은 각각의 인출 전극과 전기적 으로 접촉된다.
각각의 외부 전극은 인출 전극의 폭과 실질적으로 동일한 폭을 갖는 것이 바람직하다.
유전체 부재, 복수개의 내부 전극 및 복수개의 인출 전극은 결합된 상태에서 실질적으로 직사각형 평행 6면체 형상을 제공하는 것이 바람직하다. 실질적으로 직사각형 평행 6면체 형상은 하나의 측면과 일치되는 길이방향 측면, 길이방향 측면 및 적층 방향과 실질적으로 직각을 이루어 연장되는 제2 측면, 및 적층 방향으로 연장되는 제3 측면을 갖는다. 길이방향 측면의 길이는 1.8 mm 내지 2.5 mm, 제2 측면의 길이는 1.1 mm 내지 1.3 mm, 및 제3 측면의 길이는 0.5 mm 내지 1.3 mm 범위에 이른다.
본 발명의 상기 목적 및 다른 목적, 특징, 및 장점은 첨부 도면을 참조하여 기재된 바람직한 실시예에 대한 다음의 상세한 설명으로부터 더욱 명백하게 이해할 수 있을 것이다.
본 발명의 바람직한 실시예에 따른 적층 커패시터(1)를 도 1 및 도 2를 참조하여 설명한다. 도 1 및 도 2에 도시된 바와 같이, 적층 커패시터(1)는 유전체 부재(2) 및 제1 내지 제8 전극(10-17)을 포함한다. 유전체 부재(2)는 실질적으로 직사각형 형상인 시트형 유전체 층(2A-2I)가 적층된 구조를 갖는다. 유전체 부재(2)는 제1 측면(21) 및 상기 제1 측면(21)과 대향하는 제2 측면(22)을 갖는다(도 2에는 유전체 층(2A)에 대하여서만 표기되어 있음). 유전체 부재(2)는 유전체 층(2A- 2I)으로서 작용하는 세라믹 그린 시트를 적층하고 상기 적층 구조를 소결하여 제조된다. 소결된 어셈블리를 커패시터로서 사용하기 위하여, 외부 전극(40-47)이 유전체 부재(2)의 측면 상에 후속해서 형성된다(도 3 참조).
제1 내지 제8 전극(10-17)은 니켈 또는 니켈 합금, 구리 또는 구리 합금, 또는 이들 금속 중 한가지를 주성분으로 갖는 금속 합금과 같은 모재로 형성된다. 제1 내지 제8 전극(10-17)은 유전체 층(2B-2I) 각각의 상부에 배치되지만 유전체(2A) 상에는 배치되지 않는다. 이와 같은 방식으로, 유전체 층(2A-2I) 및 전극(10-17)은 교호로 적층된다. 제1 내지 제8 전극 각각에는 내부 전극(10A-17A) 및 인출 전극(10B-17B)이 일대일로 대응하여 제공된다. 내부 전극(10A-17A) 각각은 형상이 실질적으로 유사하며, 적층 방향으로 실질적으로 서로 중첩되도록 유전체 층(2A-2I)의 표면적 내에 수용된다. 내부 전극(10A-17A) 각각에는 제1 측면(21)에 근접하여 위치된 제1 측변(10C-17C) 및 제2 측면(22)에 근접하여 위치된 제2 측변(10D-17D)이 일대일로 대응하여 제공된다.
인출 전극(10B-13B)은 제1 측변(10C-13C)으로부터 유전체 부재(2)의 제1 측면(21)에 적층 방향으로 중첩되지 않는 위치에서 인출된다. 인출 전극(14B-17B)은 제2 측변(14D-17D)으로부터 유전체 부재(2)의 제2 측면(22)에 적층 방향으로 중첩되지 않는 위치에서 인출된다. 적층 방향으로 서로 인접하는 인출 전극은 적층 방향과 직교하는 방향(이하 "직교 방향"이라고 함)으로 제1 측면(21) 상에 또한 서로 인접한다.
인출 전극(10B-17B)은 형상이 실질적으로 동일하며 인출 전극(10B-17B)의 직교 방향 폭(W)을 정하는 2개의 측변(30)을 갖는다. 인출 전극(10B-13B) 중 인접하는 인출 전극은 직교 방향 거리(G)에 의하여 분리되는 한편, 인출 전극(14B-17B) 중 인접하는 전극은 직교 방향 거리(G)에 의하여 분리된다. 거리(G)는 인접하는 전극의 대향하는 측변(30)(도 2 참조) 사이의 직교 방향 거리를 나타낸다. 폭(W)과 거리(G)의 관계는 1.2 ≤ W/G ≤ 4.0으로 설정된다.
도 3은 적층 커패시터(1)에 외부 전극을 추가하여 형성된 적층 커패시터(100)의 사시도이다. 도 3에 도시된 바와 같이, 외부 전극(40, 42, 44, 46)은 적층 커패시터(1)의 인출 전극(10B), 인출 전극(12B), 인출 전극(14B) 및 인출 전극(16B) 상에 일대일로 대응하여 형성되는 한편, 인출 전극(41, 43, 45, 47)은 인출 전극(11B), 인출 전극(13B), 인출 전극(15B) 및 인출 전극(17B)상에 일대일로 대응하여 형성된다. 외부 전극 각각의 직교 방향 폭은 인출 전극의 직교 방향 폭(W)과 동일하고, 외부 전극은 각각의 인출 전극을 완전하게 커버하도록 형성된다. 상기와 같이 구성함으로써, 적층 커패시터(100)는 외부 전극(40, 42, 44, 46)은 전원에 접속되고 외부 전극(41, 43, 45, 47)은 접지에 접속된 상태로 사용된다.
이하, 거리(G) 및 폭(W)의 관계를 1.2 ≤ W/G ≤ 4.0으로 설정하는 이유에 대하여 설명한다. 전류가 자속을 발생한다. 상기 실시예에서, 적층 방향으로 서로 인접하는 인출 전극에 반대 방향으로 전류가 흐르기 때문에, 자속은 적층 방향으로 서로 인접하는 인출 전극에 반대 방향으로 발생된다. 따라서, 인출 전극 내의 자속이 서로 상쇄되어 적층 커패시터(1)의 ESL을 저감시킨다. 자기 결합을 증가시키기 위하여 거리(G)를 가능한 짧게 설정하여 상쇄된 자속량을 증가시키는 것 이 바람직하다. 또한, 상쇄된 자속량을 증가시키기 위하여 폭(W)을 가능한 넓게 설정하는 것이 바람직하다.
그러나, 거리(G)가 지나치게 짧은 경우, 외부 전극을 인출 전극 상에 장착할 때 인접하는 인출 전극 사이에 솔더 브릿지(solder bridge)가 형성되어 단락될 가능성이 높다. 따라서, 본 발명의 발명자는 W/G 비율을 상기와 같은 솔더 브릿지가 형성되지 않는 소정의 범위 내에서 변화시켜 가면서 적층 커패시터(1)의 ESL 변화를 연구하였다.
도 4는 상기 ESL 변화에 대한 연구 결과를 나타내는 그래프이다. 본 연구에서는 2012 사이즈의 적층 커패시터를 사용하였고, 2012는 제품의 치수가 2.0 x 1.25 x 1.25 mm인 제품을 지칭한다. 적층 커패시터의 치수가 정해져 있기 때문에, 폭(W)과 거리(G)의 합은 일정한 값을 갖는다. 전술한 바와 같이, 도 3에 도시된 적층 커패시터(100)에서 거리(G)가 지나치게 짧은 경우, 특히 거리(G)가 100 ㎛ 이하인 경우, 장착 공정 도중에 외부 전극(40-43)과 외부 전극(44-47) 사이에 솔더 브릿지가 형성될 가능성이 높아진다. W/G 비율이 W/G ＞ 4일 때, 솔더 브릿지가 형성될 가능성이 많으므로, 본 실험에서는 W/G를 4.0 이하로 설정하였다.
한편, W/G가 1.2 이하일 때, ESL은 100 pH 이상이 된다. 도 5a는 W/G 비율이 1.2 이하(ESL ＞ 100 pH)일 때, 1 GHz 이상의 주파수 및 저전압으로 동작하는 디지털 장치에 공급된 전압(V) 대 전류(A)의 관계를 도시하는 도면이다. 도 5b는 W/G 비율이 1.2 이상(ESL ≤ 100 pH)일 때, 1 GHz 이상의 주파수 및 저전압으로 동작하는 디지털 장치에 공급된 전압(V) 대 전류(A)의 관계를 도시하는 도면이다. 도시된 바와 같이, W/G가 1.2 이하, 즉 ESL이 100 pH 이상일 때, 전류(A)의 변화에 따른 전압(V)의 변화는 W/G가 1.2 이상일 때보다 더 크다. 따라서, 전압 변화를 억제하기 위하여 W/G 비율을 1.2 이상으로 설정하였다.
이러한 연구 결과에 따라, 폭(W)과 거리(G)의 관계를 1.2 ≤ W/G ≤ 4.0으로 설정하면 ESL을 100 pH 이하로 억제할 수 있는 한편, 2012 사이즈 적층 커패시터에 솔더로 인한 단락이 방지된다. 따라서, 상기 구조는 중앙처리장치에 공급된 전압의 변화를 조절할 수 있다.
도 6에는 제1 변형예가 도시되어 있으며, 도 2에 도시된 유전체 층(2B-2I)의 다른 세트가 원래의 스택에 추가되어 있다. 또한, 도 7에는 제2 변형예가 도시되어 있으며, 상단부는 적층 커패시터의 사시도이고 하단부는 적층 커패시터의 분해사시도이다. 제2 변형예에는, 복수개의 인출 전극이 하나의 내부 전극으로부터 인출된다. 이 경우, 동일한 내부 전극으로부터 인출된 인출 전극은 동일한 극성을 갖는다.
본 발명은 특정 실시예에 대하여 설명하였으나, 본 발명의 요지, 및 특허청구범위에 한정된 범위를 벗어나지 않고 여러 가지로 변형 및 변경할 수 있다는 점을 당업자는 명백하게 이해할 수 있을 것이다.
본 발명의 적층 커패시터는, 폭(W)과 거리(G)의 관계를 1.2 ≤ W/G ≤ 4.0으로 설정하여 ESL을 100 pH 이하로 억제할 수 있으므로 중앙처리장치에 공급된 전압의 변화를 조절할 수 있다.

Claims (4)

  1. 유전체 부재,
    복수개의 내부 전극,
    복수개의 인출 전극, 및
    복수개의 외부 전극
    을 포함하고,
    상기 유전체 부재는, 소정의 표면적을 각각 형성하는 복수개의 적층된 시트형 유전체 층을 포함하며,
    각각의 상기 내부 전극은, 각각의 상기 유전체 층과 교호로 적층되며, 각각의 상기 내부 전극은 상기 소정의 표면적 내에 수용되는 도체를 포함하고, 각각의 상기 내부 전극의 한 측변은 상기 시트형 유전체 층의 한 측면에 근접하여 위치되고,
    상기 복수개의 유전체 층 및 상기 복수개의 내부 전극에 의해 적층 방향이 정의되고,
    각각의 상기 인출 전극은, 서로 접촉되지 않으면서 각각의 상기 내부 전극의 상기 측변으로부터 각각의 상기 유전체 층의 상기 측면으로 연장되며, 상기 적층 방향과 직교하는 방향으로 상기 한 측면에서 폭 W을 갖고, 인접하는 인출 전극의 대향하는 측면 사이에 상기 적층 방향과 직교하는 방향으로 거리 G가 정해지며,
    상기 복수개의 인출 전극은 1.2 ≤ W/G ≤ 4.0의 기하학적 관계를 갖는
    적층 커패시터.
  2. 제1항에 있어서,
    상기 한 측면에 배치되어 적층 방향으로 연장되는 복수개의 외부 전극을 더 포함하고, 상기 각각의 외부 전극은 상기 각각의 인출 전극과 전기적으로 접촉되는 것을 특징으로 하는 적층 커패시터.
  3. 제2항에 있어서,
    상기 각각의 외부 전극은 상기 인출 전극의 폭과 실질적으로 동일한 폭을 갖는 것을 특징으로 하는 적층 커패시터.
  4. 제2항에 있어서,
    상기 유전체 부재, 상기 복수개의 내부 전극 및 상기 복수개의 외부 전극이 결합되어 상기 한 측면과 일치되는 길이방향 측면, 상기 길이방향 및 상기 적층 방향과 실질적으로 직각을 이루는 방향으로 연장되는 제2 측면, 및 상기 적층 방향으로 연장되는 제3 측면을 갖는 실질적으로 직사각형 평행 6면체 형상을 제공하며, 상기 길이방향 측면의 길이는 1.8 mm 내지 2.5 mm, 상기 제2 측면의 길이는 1.1 mm 내지 1.3 mm, 상기 제3 측면의 길이는 0.5 mm 내지 1.3 mm인 것을 특징으로 하는 적층 커패시터.
KR1020050057080A 2004-06-29 2005-06-29 적층 커패시터 KR100707414B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004192041A JP2006013380A (ja) 2004-06-29 2004-06-29 積層コンデンサ
JPJP-P-2004-00192041 2004-06-29

Publications (2)

Publication Number Publication Date
KR20060048706A KR20060048706A (ko) 2006-05-18
KR100707414B1 true KR100707414B1 (ko) 2007-04-16

Family

ID=35505425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050057080A KR100707414B1 (ko) 2004-06-29 2005-06-29 적층 커패시터

Country Status (5)

Country Link
US (1) US7061747B2 (ko)
JP (1) JP2006013380A (ko)
KR (1) KR100707414B1 (ko)
CN (1) CN100576383C (ko)
TW (1) TWI260656B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7697262B2 (en) * 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7414857B2 (en) * 2005-10-31 2008-08-19 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
JP4765604B2 (ja) * 2005-12-15 2011-09-07 Ｔｄｋ株式会社 電気化学デバイス
JP4433204B2 (ja) * 2006-03-10 2010-03-17 Ｔｄｋ株式会社 積層セラミックコンデンサ
US8238116B2 (en) 2007-04-13 2012-08-07 Avx Corporation Land grid feedthrough low ESL technology
US8446705B2 (en) * 2008-08-18 2013-05-21 Avx Corporation Ultra broadband capacitor
KR101922863B1 (ko) * 2011-05-31 2018-11-28 삼성전기 주식회사 적층형 세라믹 전자부품 및 그 제조방법
WO2013109719A1 (en) 2012-01-17 2013-07-25 Massachusetts Institute Of Technology Stacked switched capacitor energy buffer circuit
US10306711B2 (en) * 2013-05-17 2019-05-28 Bemon, LLC Microwave oven with dual doors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08124799A (ja) * 1994-10-27 1996-05-17 Rohm Co Ltd 積層セラミックコンデンサアレイ
JPH11144996A (ja) 1997-11-10 1999-05-28 Murata Mfg Co Ltd 積層コンデンサ
JPH11329894A (ja) 1998-05-21 1999-11-30 Murata Mfg Co Ltd 積層コンデンサ
JP2000114100A (ja) 1998-09-30 2000-04-21 Matsushita Electric Ind Co Ltd 多連型電子部品

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3340625B2 (ja) * 1996-07-04 2002-11-05 株式会社村田製作所 表面実装型セラミック電子部品
JP3514195B2 (ja) 1999-12-27 2004-03-31 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
US6266228B1 (en) * 1997-11-10 2001-07-24 Murata Manufacturing Co., Ltd Multilayer capacitor
EP1950776B1 (en) * 1998-12-28 2010-05-19 Murata Manufacturing Co. Ltd. Monolithic ceramic electronic component
JP4000701B2 (ja) 1999-01-14 2007-10-31 株式会社村田製作所 積層コンデンサ
JP3548821B2 (ja) * 1999-05-10 2004-07-28 株式会社村田製作所 積層コンデンサ、ならびにこれを用いた電子装置および高周波回路
JP3563665B2 (ja) 2000-03-30 2004-09-08 Ｔｄｋ株式会社 積層型電子回路部品
TWI229878B (en) * 2003-03-12 2005-03-21 Tdk Corp Multilayer capacitor
US6906907B2 (en) * 2003-04-15 2005-06-14 Kemet Electronics Corporation Monolithic multi-layer capacitor with improved lead-out structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08124799A (ja) * 1994-10-27 1996-05-17 Rohm Co Ltd 積層セラミックコンデンサアレイ
JPH11144996A (ja) 1997-11-10 1999-05-28 Murata Mfg Co Ltd 積層コンデンサ
JPH11329894A (ja) 1998-05-21 1999-11-30 Murata Mfg Co Ltd 積層コンデンサ
JP2000114100A (ja) 1998-09-30 2000-04-21 Matsushita Electric Ind Co Ltd 多連型電子部品

Also Published As

Publication number Publication date
US7061747B2 (en) 2006-06-13
TWI260656B (en) 2006-08-21
CN100576383C (zh) 2009-12-30
US20050286206A1 (en) 2005-12-29
CN1716474A (zh) 2006-01-04
TW200605111A (en) 2006-02-01
KR20060048706A (ko) 2006-05-18
JP2006013380A (ja) 2006-01-12

Similar Documents

Publication Publication Date Title
KR100702641B1 (ko) 적층 커패시터
KR100702642B1 (ko) 적층 커패시터
KR100707414B1 (ko) 적층 커패시터
US6661640B2 (en) Multilayer ceramic electronic device
US7180723B2 (en) Multilayer capacitor
JP4378371B2 (ja) 積層コンデンサ
US7019958B2 (en) Multilayer capacitor
US7050289B2 (en) Multilayer capacitor
US7436648B2 (en) Multilayer capacitor and mounted structure thereof
US20030102502A1 (en) Multilayer capacitor
US20050047059A1 (en) Multilayer capacitor
KR101667888B1 (ko) 전자 부품
JP2003168621A (ja) 積層コンデンサ
KR101832611B1 (ko) 적층형 커패시터 및 그 실장 기판
JP2004296940A (ja) 積層コンデンサ
JP3824565B2 (ja) 積層コンデンサ
JP3868389B2 (ja) 積層コンデンサ
KR20150060522A (ko) 공통모드필터 및 공통모드필터가 구비된 전자장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 13