JP3824565B2 - 積層コンデンサ - Google Patents
積層コンデンサ Download PDFInfo
- Publication number
- JP3824565B2 JP3824565B2 JP2002264821A JP2002264821A JP3824565B2 JP 3824565 B2 JP3824565 B2 JP 3824565B2 JP 2002264821 A JP2002264821 A JP 2002264821A JP 2002264821 A JP2002264821 A JP 2002264821A JP 3824565 B2 JP3824565 B2 JP 3824565B2
- Authority
- JP
- Japan
- Prior art keywords
- conductors
- divided
- multilayer capacitor
- side surfaces
- divided conductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、等価直列インダクタンス（ＥＳＬ）を大幅に低減した積層コンデンサに係り、特にデカップリングコンデンサとして用いられる積層セラミックコンデンサに好適なものである。
【０００２】
【従来の技術】
近年、情報処理装置に用いられるＣＰＵ（主演算処理装置）は、処理スピードの向上及び高集積化によって、動作周波数が高くなる共に消費電流が著しく増加している。そしてこれに伴い、消費電力の低減化によって動作電圧が減少する傾向にあった。従って、ＣＰＵに電力を供給する為の電源では、より高速で大きな電流変動が生じるようになり、この電流変動に伴う電圧変動をこの電源の許容値内に抑えることが非常に困難になった。
【０００３】
この為、図６に示すように、デカップリングコンデンサと呼ばれる積層コンデンサ１００が電源１０２に接続される形で、電源の安定化対策に頻繁に使用されるようになった。そして、電流の高速で過渡的な変動時に素早い充放電によって、この積層コンデンサ１００からＣＰＵ１０４に電流を供給して、電源１０２の電圧変動を抑えるようにしている。
【０００４】
【発明が解決しようとする課題】
しかし、今日のＣＰＵの動作周波数の一層の高周波数化に伴って、電流変動はより高速且つ大きなものとなり、図６に示す積層コンデンサ１００自身が有している等価直列インダクタンス（ＥＳＬ）が、電源の電圧変動に大きく影響するようになった。
【０００５】
つまり、図６に示すＣＰＵ１０４の電源回路に用いられる従来の積層コンデンサ１００では、その等価回路を表す図８に示された寄生成分であるＥＳＬが高いことから、図７に示す電流Ｉの変動に伴って、このＥＳＬが積層コンデンサ１００の充放電を阻害するようになる。この為、上記と同様に電源の電圧Ｖの変動が図７のように大きくなり易く、今後のＣＰＵの高速化には適応できなくなりつつあった。
【０００６】
この理由は、電流の過渡時である充放電時における電圧変動が下記の式１で近似され、ＥＳＬの高低が電源の電圧変動の大きさと関係するからである。
ｄＶ＝ＥＳＬ・ｄｉ／ｄｔ…式１
ここで、ｄＶは過渡時の電圧変動（Ｖ）であり、ｉは電流変動量（Ａ）であり、ｔは変動時間（秒）である。
【０００７】
尚、図９に示す従来の積層コンデンサは、図１０に示す二種類の内部導体１１４、１１６をそれぞれ設置した一対のセラミック層１１２Ａが交互に積層されて、誘電体素体１１２が形成される構造となっている。また、二種類の内部導体１１４、１１６は、誘電体素体１１２の相互に対向する二つの側面１１２Ｂ、１１２Ｃにそれぞれ引き出され、誘電体素体１１２の外部に配置された端子電極１１８、１２０にそれぞれ接続される形になっていた。
本発明は上記事実を考慮し、ＥＳＬを大幅に低減した積層コンデンサを提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１による積層コンデンサは、複数の誘電体シートが積層されて形成される誘電体素体内に、誘電体シート間に挟まれる形で複数の導体がそれぞれ配置される積層コンデンサであって、
同一平面内において相互に並んで延びる形に分割されて、誘電体素体の相互に対向する二側面に交互に引き出されると共に、引き出された側面から対向する側面に向かって延びる複数の第１分割導体と、
複数の第１分割導体と積層方向でそれぞれ重複した位置に配置される形に同一平面内において分割され且つ、重複した各第１分割導体とそれぞれ逆方向になる形で交互に引き出されると共に、引き出された側面から対向する側面に向かって延びる複数の第２分割導体と、
複数の第１分割導体が引き出された二側面と異なる誘電体素体の相互に対向する二側面にそれぞれ引き出される一対の内部導体と、
で上記複数の導体が構成され、
複数の第１分割導体が配置された部分と複数の第２分割導体が配置された部分との間に一対の内部導体の内の何れか一つの内部導体が配置された積層コンデンサとされ、
誘電体素体の相互に対向する二側面にそれぞれ配置され且つ、複数の第１分割導体及び複数の第２分割導体にそれぞれ接続される複数対の第１端子電極と、
複数対の第１端子電極が配置される二側面と異なる誘電体素体の相互に対向する二側面にそれぞれ配置され且つ、一対の内部導体にそれぞれ接続される一対の第２端子電極と、 を有したことを特徴とする。
【０００９】
請求項１に係る積層コンデンサによれば、複数の誘電体シートが積層されて形成される誘電体素体内に、誘電体シート間に挟まれる形で複数の導体がそれぞれ配置される構成を有している。さらに、同一平面内において相互に並んで延びる形に分割された複数の第１分割導体が、誘電体素体の相互に対向する二側面に交互に引き出されて、引き出された側面から対向する側面に向かって延びる形とされている。
【００１０】
また、複数の第１分割導体と積層方向でそれぞれ重複した位置に配置される形に同一平面内において分割された複数の第２分割導体が、重複した各第１分割導体とそれぞれ逆方向になる形で、誘電体素体の相互に対向する二側面に交互に引き出されて、引き出された側面から対向する側面に向かって延びる形とされている。そして、複数の第１分割導体が引き出された二側面と異なる誘電体素体の相互に対向する二側面に、一対の内部導体がそれぞれ引き出されている。
【００１１】
つまり、これら複数の第１分割導体、複数の第２分割導体及び一対の内部導体により、上記複数の導体が構成されており、本請求項では、一対の内部導体の内の何れか一つの内部導体が、複数の第１分割導体が配置された部分と複数の第２分割導体が配置された部分との間に、配置されている。
【００１２】
従って、それぞれ複数の第１分割導体及び第２分割導体の間に一つの内部導体が挟まれている為、これらそれぞれ複数の第１分割導体及び第２分割導体が相互に同極となる。また、それぞれ複数の第１分割導体及び第２分割導体の内の積層方向で相互に重複して位置する第１分割導体と第２分割導体とが、誘電体素体の対向する二側面にそれぞれ引き出される構造に本請求項はなっている。この為、これら第１分割導体と第２分割導体との間において、電流が相互に逆向きに流れるようになる。
【００１３】
この一方、一対の内部導体間においても、複数の第１分割導体或いは複数の第２分割導体の何れかが配置される形となるので、これら一対の内部導体が相互に同極となり、また、それぞれ誘電体素体の対向する二側面に一対の内部導体がそれぞれ引き出される構造となっているので、同様の理由から電流が相互に逆向きに流れるようになる。
【００１４】
さらに、同一平面内において相互に並んで延びる形に分割された複数の第１分割導体が、誘電体素体の相互に対向する二側面に交互に引き出されているので、隣り合う第１分割導体同士間でも、電流が相互に逆向きに流れるようになる。また、重複した位置の各第１分割導体とそれぞれ逆方向になる形で、誘電体素体の相互に対向する二側面に交互に引き出されている各第２分割導体も、同様の理由により、隣り合うもの同士間で電流が相互に逆向きに流れるようになる。
【００１５】
従って、複数の第１分割導体と複数の第２分割導体との間で電流が逆向きに流れ、また、一対の内部導体間で電流が逆向きに流れることで、磁界を相殺する作用がそれぞれ生じるだけでなく、同一平面内において相互に並んで延びて隣り合う第１分割導体同士や第２分割導体同士でも電流が相互に逆向きに流れて、磁界を相殺する作用が生じるようになる。
【００１６】
そして、これら各導体間での磁界の相殺作用が生じるのに伴って、積層コンデンサ自体が持つ寄生インダクタンスを少なくでき、等価直列インダクタンスを低減する効果が生じるようになる。
以上より、本請求項に係る積層コンデンサによれば、デカップリングコンデンサとして好適なように積層コンデンサの大幅な低ＥＳＬ化が図られて、高周波数帯域での減衰量が大きくなるのに伴い、電源の電圧変動を抑制できるようになり、ＣＰＵの電源においてより高い効果を得ることができる。
【００１７】
さらに、本請求項に係る積層コンデンサによれば、誘電体素体の相互に対向する二側面にそれぞれ配置され且つ、複数の第１分割導体及び複数の第２分割導体にそれぞれ接続される複数対の第１端子電極と、複数対の第１端子電極が配置される二側面と異なる誘電体素体の相互に対向する二側面にそれぞれ配置され且つ、一対の内部導体にそれぞれ接続される一対の第２端子電極と、を備えている。
【００１８】
つまり、相互に対向する複数対の第１端子電極が相互に同極性を有する形に本請求項の積層コンデンサの外部に接続され、また、相互に対向する一対の第２端子電極が相互に同極性を有する形に同じく本請求項の積層コンデンサの外部に接続されることで、第１分割導体及び第２分割導体が確実に相互に同極となると共に、一対の内部導体同士が確実に相互に同極となるので、本請求項の作用効果をより確実に達成できるようになる。
【００１９】
請求項２に係る積層コンデンサによれば、請求項１の積層コンデンサと同様の構成の他に、誘電体素体が直方体形状に形成されるという構成を有している。つまり、誘電体シートがそれぞれ長方形等の四辺形に形成され、これら誘電体シートが積層されることで、直方体形状に誘電体素体が形成されるようになる。
【００２０】
そして、それぞれ誘電体素体の二側面づつに引き出されている複数の第１分割導体と複数の第２分割導体及び、これらと異なる二側面に引き出されている一対の内部導体を請求項１の積層コンデンサは有していることから、生産性の観点から最適な四つの側面を有する直方体形状に形成された誘電体素体の全ての側面に導体の引き出し部分が設けられる形になり、ＥＳＬが低減される効果が最大限に発揮されるようになる。
【００２１】
請求項３に係る積層コンデンサによれば、請求項１及び請求項２の積層コンデンサと同様の構成の他に、複数の第１分割導体及び複数の第２分割導体と一対の内部導体とが、それぞれ誘電体素体内に複数組配置されるという構成を有している。従って、これら導体をそれぞれ誘電体素体内に複数組配置することで、本請求項に係る積層コンデンサの静電容量が高まるだけでなく磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してＥＳＬが一層低減されるようになる。
【００２２】
【発明の実施の形態】
以下、本発明に係る積層コンデンサの一実施の形態を図面に基づき説明する。
本実施の形態に係る積層コンデンサである積層セラミックコンデンサ（以下単に、積層コンデンサと言う）１０を図１から図３に示す。これらの図に示すように、誘電体シートであるセラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体状の焼結体である誘電体素体１２を主要部として、この積層コンデンサ１０が構成されている。この誘電体素体１２内には、分割導体２１、２２、２３、内部導体２７、分割導体２４、２５、２６及び内部導体２８が、上から順に配置されていて、それぞれの層間には、セラミック層１２Ａがそれぞれ配置されている。
【００２３】
つまり、本実施の形態では、焼成後の誘電体シートであるセラミック層１２Ａがそれぞれの間に挟まれつつ、分割導体２１〜２３、内部導体２７、分割導体２４〜２６及び内部導体２８が順に誘電体素体１２内に配置されており、さらに内部導体２８の下側には、図３に示すように、上記と同じ順序でこれら４層の電極が繰返されてこれらの組が計二組配置されている。尚、これらそれぞれ略長方形に形成された分割導体２１〜２６及び、それぞれ略正方形に形成された内部導体２７、２８の材質としては、卑金属材料であるニッケル、ニッケル合金、銅或いは、銅合金が考えられるだけでなく、これらの金属を主成分とする材料が考えられる。
【００２４】
さらに、図１から図３に示すように、分割導体２１、２３の奥側部分には、誘電体素体１２の奥側の側面１２Ｂ（図２に示す）に引き出される引出部２１Ａ、２３Ａがそれぞれ形成されていて、この引き出された側面１２Ｂから対向する側面１２Ｄ（図２に示す）に向かってこれら分割導体２１、２３がそれぞれ延びる形となっている。
【００２５】
これら分割導体２１、２３の間に配置された分割導体２２の手前側部分には、誘電体素体１２の手前側の側面１２Ｄに引き出される引出部２２Ａが形成されていて、この引き出された側面１２Ｄから対向する側面１２Ｂに向かってこの分割導体２２が延びる形となっている。
つまり、これら複数（本形態では３つ）の第１分割導体である分割導体２１、２２、２３は、同一平面内において相互に並んで延びる形に分割されて、誘電体素体１２の相互に対向する二側面１２Ｂ、１２Ｄに交互に引き出される構造とされている。
【００２６】
これら分割導体２１〜２３の下側には、内部導体２７が配置されており、この内部導体２７の左側部分には、誘電体素体１２の左側の側面１２Ｃ（図２に示す）に引き出される引出部２７Ａが形成されていて、この引き出された側面１２Ｃから対向する側面１２Ｅ（図２に示す）に向かってこの内部導体２７が延びる形となっている。
【００２７】
この内部導体２７の下側には、複数（本形態では３つ）の分割導体２４、２５、２６が配置されている。この内の分割導体２４、２６の手前側部分には、誘電体素体１２の手前側の側面１２Ｄに引き出される引出部２４Ａ、２６Ａがそれぞれ形成されていて、この引き出された側面１２Ｄから対向する側面１２Ｂに向かってこれら分割導体２４、２６がそれぞれ延びる形となっている。
【００２８】
これら分割導体２４、２６の間に配置された分割導体２５の奥側部分には、誘電体素体１２の奥側の側面１２Ｂに引き出される引出部２５Ａが形成されていて、この引き出された側面１２Ｂから対向する側面１２Ｄに向かってこの分割導体２５が延びる形となっている。
つまり、これら複数（本形態では３つ）の第２分割導体である分割導体２４、２５、２６は、同一平面内において相互に並んで延びる形に分割されて、誘電体素体１２の相互に対向する二側面１２Ｄ、１２Ｂに交互であって、上記の分割導体２１、２２、２３と逆に引き出される構造とされている。
【００２９】
これら分割導体２４〜２６の下側には、内部導体２８が配置されており、この内部導体２８の右側部分には、誘電体素体１２の右側の側面１２Ｅに引き出される引出部２８Ａが形成されていて、この引き出された側面１２Ｅから対向する側面１２Ｃに向かってこの内部導体２８が延びる形となっている。
【００３０】
以上より、相互に対向する二側面１２Ｂ、１２Ｄに引き出される分割導体２１と分割導体２４とが、間に内部導体２７が存在するものの、積層方向（矢印Ｚで示す方向）で相互に対向して位置した形とされている。さらに、同様に引き出される分割導体２２と分割導体２５とが、間に内部導体２７が存在するものの、積層方向で相互に対向して位置した形とされており、また、同様に引き出される分割導体２３と分割導体２６とが、間に内部導体２７が存在するものの、積層方向で相互に対向して位置した形とされている。尚、分割導体２４、２５、２６と、これらの下側に配置された図３に示す分割導体２１、２２、２３との間でも、上記と同様の関係とされている。
【００３１】
そして、これら６つの分割導体２１〜２６がそれぞれ引き出された相互に対向する二側面１２Ｂ、１２Ｄと異なる誘電体素体１２の相互に対向する二側面１２Ｃ、１２Ｅに、一対の内部導体２７、２８がそれぞれ引き出された構造に、本実施の形態の積層コンデンサ１０はなっている。
【００３２】
他方、図２に示すように、各分割導体２１、２２、２３の引出部２１Ａ、２２Ａ、２３Ａにそれぞれ接続されるように、複数（本形態では３つ）の端子電極３１、３２、３３が誘電体素体１２の側面１２Ｂ、１２Ｄに交互に位置する形で、誘電体素体１２の外側に配置されている。また、各分割導体２４、２５、２６の引出部２４Ａ、２５Ａ、２６Ａにそれぞれ接続されるように、同じく複数（本形態では３つ）の端子電極３４、３５、３６が誘電体素体１２の側面１２Ｄ、１２Ｂに交互に位置する形で、誘電体素体１２の外側に配置されている。
【００３３】
さらに、内部導体２７の引出部２７Ａに接続されるように、端子電極３７が誘電体素体１２の側面１２Ｃに位置する形で、誘電体素体１２の外側に配置されており、また、内部導体２８の引出部２８Ａに接続されるように、同じく端子電極３８が誘電体素体１２の側面１２Ｅに位置する形で、誘電体素体１２の外側に配置されている。
【００３４】
つまり、図２に示すように、これら端子電極３１、３２、３３及び端子電極３４、３５、３６が、誘電体素体１２の相互に対向する二側面１２Ｂ、１２Ｄにそれぞれ配置されており、また、端子電極３７及び端子電極３８が、端子電極３１〜３６の配置される二側面１２Ｂ、１２Ｄと異なる誘電体素体１２の相互に対向する二側面１２Ｃ、１２Ｅにそれぞれ配置されている。
【００３５】
以上のように、本実施の形態はアレイ型の積層コンデンサの例であり、これらの分割導体２１〜２６が引き出された二側面１２Ｂ、１２Ｄと異なる誘電体素体１２の二側面１２Ｃ、１２Ｅにそれぞれ引き出された引出部２７Ａ、２８Ａを有する一対の内部導体２７、２８が、セラミック層１２Ａを介して、分割導体２１〜２３及び分割導体２４〜２６と積層方向（矢印Ｚで示す方向）で対向してそれぞれ配置されている。
【００３６】
従って、本実施の形態は、図１及び図３において分割導体２１〜２３と分割導体２４〜２６との間に内部導体２７が配置され、また、内部導体２７と内部導体２８との間に分割導体２４〜２６が配置される構造になっている。つまり、分割導体２１〜２３と内部導体２７との間、内部導体２７と分割導体２４〜２６との間、分割導体２４〜２６と内部導体２８との間が、コンデンサの相互に対向する電極をそれぞれ構成し、コンデンサとしての機能を生じるようになる。
【００３７】
そして、本実施の形態では、分割導体２１〜２６にそれぞれ接続されて二側面１２Ｂ、１２Ｄに配置される端子電極３１〜３６が複数対の第１端子電極を構成することになり、内部導体２７、２８にそれぞれ接続されて二側面１２Ｃ、１２Ｅに配置される端子電極３７、３８が一対の第２端子電極を構成することになる。この為、本実施の形態に係る積層コンデンサ１０は、直方体である六面体形状とされる誘電体素体１２の四つの側面１２Ｂ〜１２Ｅ全てに、端子電極３１〜３６及び端子電極３７、３８がそれぞれ配置される構造になっている。
【００３８】
次に、本実施の形態に係る積層コンデンサ１０の作用を説明する。
本実施の形態に係る積層コンデンサ１０によれば、それぞれセラミック層１２Ａとなる複数の誘電体シートが積層されて直方体形状に形成される誘電体素体１２内に、これらセラミック層１２Ａ間に挟まれる形で複数の導体がそれぞれ配置される構成を有している。
【００３９】
さらに、同一平面内において相互に並んで延びる形に３つに分割された分割導体２１〜２３が、誘電体素体１２の相互に対向する二側面１２Ｂ、１２Ｄに交互に引き出されている。また、これら分割導体２１〜２３と積層方向でそれぞれ重複した位置に配置される形に、同一平面内において３つに分割された分割導体２４〜２６が、重複した各分割導体２１〜２３とそれぞれ逆方向になる形で、誘電体素体１２の相互に対向する二側面１２Ｄ、１２Ｂに交互に引き出されている。そして、これらの分割導体２１〜２６が引き出された二側面１２Ｂ、１２Ｄと異なる誘電体素体１２の相互に対向する二側面１２Ｃ、１２Ｅに、一対の内部導体２７、２８がそれぞれ引き出されている。
【００４０】
つまり、これら分割導体２１〜２６及び一対の内部導体２７、２８により、上記複数の導体が構成されており、本実施の形態では、一対の内部導体２７、２８の内の例えば内部導体２７が、分割導体２１〜２３が配置された部分と分割導体２４〜２６が配置された部分との間に、配置されている。
【００４１】
そして、誘電体素体１２の相互に対向する二側面１２Ｂ、１２Ｄにそれぞれ配置される複数対（本形態では３対）の端子電極３１〜３６が、上記の分割導体２１〜２３及び分割導体２４〜２６にそれぞれ接続されている。他方、これら３対の端子電極３１〜３６が配置される二側面１２Ｂ、１２Ｄと異なる誘電体素体１２の相互に対向する二側面１２Ｃ、１２Ｅにそれぞれ配置される一対の端子電極３７、３８が、上記の一対の内部導体２７、２８にそれぞれ接続されている。
【００４２】
具体的に本実施の形態の積層コンデンサ１０では、それぞれ３つの分割導体２１〜２３及び分割導体２４〜２６の内の積層方向で相互に重複して位置する分割導体２１と分割導体２４とが、一対の端子電極３１、３４にそれぞれ接続され、分割導体２２と分割導体２５とが、一対の端子電極３２、３５にそれぞれ接続され、分割導体２３と分割導体２６とが、一対の端子電極３３、３６にそれぞれ接続されている。さらに、それぞれ３つの分割導体２１〜２３及び分割導体２４〜２６の間に一つの内部導体２７、２８が挟まれる構造となっている。
【００４３】
そして、コンデンサとしての機能を発揮するように、これら相互に対向する３対の端子電極３１〜３６が相互に同極性を有する形に積層コンデンサ１０の外部の配線等に接続されれば、これら分割導体２１〜２３及び分割導体２４〜２６内において、図１の矢印で示す形に電流が相互に逆向きに流れつつ、それぞれ３つの分割導体２１〜２３及び分割導体２４〜２６が相互に同極となる。
【００４４】
この一方、一対の内部導体２７、２８間においても３つの分割導体２４〜２６が配置される形とされ、また、それぞれ誘電体素体１２の対向する二側面１２Ｃ、１２Ｅに一対の内部導体２７、２８がそれぞれ引き出される構造となっている。この為、相互に対向する一対の端子電極３７、３８が相互に同極性を有する形に積層コンデンサ１０の外部の配線等に接続されれば、これら一対の内部導体２７、２８内において、同様の理由から図１の矢印で示す形に電流が相互に逆向きに流れつつ、一対の内部導体２７、２８同士が相互に同極となる。
【００４５】
さらに、同一平面内において相互に並んで延びる形に分割された３つの分割導体２１〜２３が、誘電体素体１２の相互に対向する二側面１２Ｂ、１２Ｄに交互に引き出されているので、隣り合う分割導体２１〜２３同士間でも、電流が相互に逆向きに流れるようになる。また、重複した位置の各分割導体２１〜２３とそれぞれ逆方向になる形で、誘電体素体１２の相互に対向する二側面１２Ｂ、１２Ｄに交互に引き出されている各分割導体２４〜２６も、同様の理由により、隣り合う分割導体２４〜２６同士間で電流が相互に逆向きに流れるようになる。
【００４６】
従って、３つの分割導体２１〜２３と３つの分割導体２４〜２６との間で電流が逆向きに流れ、また、一対の内部導体２７、２８間で電流が逆向きに流れることで、磁界を相殺する作用がそれぞれ生じるだけでなく、同一平面内において相互に並んで延びて隣り合う分割導体２１〜２３同士や分割導体２４〜２６同士でも電流が相互に逆向きに流れて、磁界を相殺する作用が生じるようになる。
【００４７】
そして、これら各導体間での磁界の相殺作用が生じるのに伴って、積層コンデンサ１０自体が持つ寄生インダクタンスを少なくでき、等価直列インダクタンスを低減する効果が生じるようになる。
以上より、本実施の形態に係る積層コンデンサ１０によれば、デカップリングコンデンサとして好適なように積層コンデンサ１０の大幅な低ＥＳＬ化が図られて、高周波数帯域での減衰量が大きくなるのに伴い、電源の電圧変動を抑制できるようになり、ＣＰＵの電源においてより高い効果を得ることができる。
【００４８】
また、図３に示すように、３つの分割導体２１〜２３、３つの分割導体２４〜２６及び一対の内部導体２７、２８が、それぞれ誘電体素体１２内に複数組配置されることで、本実施の形態に係る積層コンデンサ１０の静電容量が高まるだけでなく、磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してＥＳＬが一層低減された積層コンデンサ１０となる。
【００４９】
一方、本実施の形態に係る積層コンデンサ１０の製造に際して、それぞれ長方形等の四辺形に形成された誘電体シートを積層することで、誘電体素体１２を直方体形状に形成した。
この結果として、本実施の形態の積層コンデンサ１０は、それぞれ誘電体素体１２の二側面１２Ｂ、１２Ｄづつに引き出されている３つの分割導体２１〜２３、３つの分割導体２４〜２６及び、これらと異なる二側面１２Ｃ、１２Ｅに引き出されている一対の内部導体２７、２８を有していることから、生産性の観点から最適な四つの側面１２Ｂ〜１２Ｅを有する直方体形状に形成された誘電体素体１２の全ての側面１２Ｂ〜１２Ｅに導体の引き出し部分が設けられる形になるので、ＥＳＬが低減される効果が最大限に発揮されるようになる。
【００５０】
次に、本実施の形態に係る積層コンデンサ１０の使用例を図４に基づき説明する。
この使用例では、三組の電源４１、４２、４３とＣＰＵ等の三組のＩＣ５１、５２、５３とがそれぞれ対となって相互に接続されている。つまり、電源４１とＩＣ５１とが接続され、電源４２とＩＣ５２とが接続され、電源４３とＩＣ５３とが接続されている。
【００５１】
そして、この積層コンデンサ１０の分割導体２１に接続される端子電極３１及び分割導体２４に接続される端子電極３４が、電源４１とＩＣ５１との間にそれぞれ接続されている。さらに、分割導体２２に接続される端子電極３２及び分割導体２５に接続される端子電極３５が、電源４２とＩＣ５２との間にそれぞれ接続されており、また、分割導体２３に接続される端子電極３３及び分割導体２６に接続される端子電極３６が、電源４３とＩＣ５３との間にそれぞれ接続されている。この一方、内部導体２７に接続される端子電極３７及び内部導体２８に接続される端子電極３８は、それぞれ接地されている。
【００５２】
以上より、この使用例によれば、例えば端子電極３１〜３６が相互に同極のプラスとされると共に、端子電極３７〜３８が相互に同極のマイナスとされることになり、大幅な低ＥＳＬ化が図られた本実施の形態に係る積層コンデンサ１０によって、電源４１、４２、４３の電圧変動を抑制できるようになる。
【００５３】
次に、ネットワークアナライザを用いて、以下の各試料のＳパラメータのＳ２１特性を測定し、各試料の減衰特性をそれぞれ求めた。まず、各試料となるサンプルの内容を説明する。つまり、コンデンサとして一般的な図９に示す２端子型積層コンデンサを従来例とし、図２に示す実施の形態に係る多端子型積層コンデンサを実施例とした。
【００５４】
ここで、減衰特性の実測値と図８に示す等価回路の減衰量とが合致するように、等価回路の定数を算出した。そして、図５に示す各試料の減衰特性のデータから、２０ＭＨｚ以上の高周波数の帯域における実施例の減衰量が、従来例に比べて約１５ｄＢほど増えていることが分かる。この為、このデータによって高周波特性の改善が実施例に見られることが理解できる。
他方、算出して表１に表すＥＳＬに関しても、従来例に比べて実施例は大幅に低減されており、本発明の効果がこの表１によっても実証されることが確認できた。
【００５５】
【表１】
【００５６】
この表１で、Ｃは静電容量であり、ＥＳＲは等価直列抵抗である。また、ここで用いた各試料の寸法としては、図９及び図２に示すように、一対の内部導体が引き出されている誘電体素体の側面間の距離を寸法Ｌとし、一対の内部導体が引き出された誘電体素体の側面に対して直交する側面間の距離を寸法Ｗとした時に、従来例がＬ＝２．０ｍｍでＷ＝ｌ．２５ｍｍであった。また、実施例は、Ｌ＝１．６ｍｍでＷ＝１．６ｍｍであった。
【００５７】
尚、上記実施の形態に係る積層コンデンサ１０では、４層づつで二組の計８層を有する構造とされているものの、層数はこれらの数に限定されずさらに多数とし、例えば層数を例えば数十或いは数百としても良い。また、上記実施の形態では、第１分割導体及び第２分割導体がそれぞれ３つづつ配置される構造としたが、これら第１分割導体及び第２分割導体を２つづつ或いは４つづつ以上配置するようにしても良い。
【００５８】
【発明の効果】
本発明によれば、ＥＳＬを大幅に低減した積層コンデンサを提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る積層コンデンサの分解斜視図である。
【図２】本発明の一実施の形態に係る積層コンデンサを示す斜視図である。
【図３】本発明の一実施の形態に係る積層コンデンサを示す断面図であって、図２の３−３矢視線断面に対応する図である。
【図４】本発明の一実施の形態に係る積層コンデンサの使用例を示す回路図である。
【図５】各試料の減衰特性を表すグラフを示した図である。
【図６】従来例の積層コンデンサを採用した回路図である。
【図７】従来例の積層コンデンサを採用した回路における電流変動と電圧変動との関係を表すグラフを示した図である。
【図８】従来例に係る積層コンデンサの等価回路図である。
【図９】従来例に係る積層コンデンサを示す斜視図である。
【図１０】従来例に係る積層コンデンサの内部導体の部分を示す分解斜視図である。
【符号の説明】
１０ 積層コンデンサ
１２ 誘電体素体
１２Ｂ 側面
１２Ｃ 側面
１２Ｄ 側面
１２Ｅ 側面
２１〜２３ 分割導体（第１分割導体）
２４〜２６ 分割導体（第２分割導体）
２７、２８ 内部導体
３１〜３６ 端子電極（第１端子電極）
３７、３８ 端子電極（第２端子電極）
【発明の属する技術分野】
本発明は、等価直列インダクタンス（ＥＳＬ）を大幅に低減した積層コンデンサに係り、特にデカップリングコンデンサとして用いられる積層セラミックコンデンサに好適なものである。
【０００２】
【従来の技術】
近年、情報処理装置に用いられるＣＰＵ（主演算処理装置）は、処理スピードの向上及び高集積化によって、動作周波数が高くなる共に消費電流が著しく増加している。そしてこれに伴い、消費電力の低減化によって動作電圧が減少する傾向にあった。従って、ＣＰＵに電力を供給する為の電源では、より高速で大きな電流変動が生じるようになり、この電流変動に伴う電圧変動をこの電源の許容値内に抑えることが非常に困難になった。
【０００３】
この為、図６に示すように、デカップリングコンデンサと呼ばれる積層コンデンサ１００が電源１０２に接続される形で、電源の安定化対策に頻繁に使用されるようになった。そして、電流の高速で過渡的な変動時に素早い充放電によって、この積層コンデンサ１００からＣＰＵ１０４に電流を供給して、電源１０２の電圧変動を抑えるようにしている。
【０００４】
【発明が解決しようとする課題】
しかし、今日のＣＰＵの動作周波数の一層の高周波数化に伴って、電流変動はより高速且つ大きなものとなり、図６に示す積層コンデンサ１００自身が有している等価直列インダクタンス（ＥＳＬ）が、電源の電圧変動に大きく影響するようになった。
【０００５】
つまり、図６に示すＣＰＵ１０４の電源回路に用いられる従来の積層コンデンサ１００では、その等価回路を表す図８に示された寄生成分であるＥＳＬが高いことから、図７に示す電流Ｉの変動に伴って、このＥＳＬが積層コンデンサ１００の充放電を阻害するようになる。この為、上記と同様に電源の電圧Ｖの変動が図７のように大きくなり易く、今後のＣＰＵの高速化には適応できなくなりつつあった。
【０００６】
この理由は、電流の過渡時である充放電時における電圧変動が下記の式１で近似され、ＥＳＬの高低が電源の電圧変動の大きさと関係するからである。
ｄＶ＝ＥＳＬ・ｄｉ／ｄｔ…式１
ここで、ｄＶは過渡時の電圧変動（Ｖ）であり、ｉは電流変動量（Ａ）であり、ｔは変動時間（秒）である。
【０００７】
尚、図９に示す従来の積層コンデンサは、図１０に示す二種類の内部導体１１４、１１６をそれぞれ設置した一対のセラミック層１１２Ａが交互に積層されて、誘電体素体１１２が形成される構造となっている。また、二種類の内部導体１１４、１１６は、誘電体素体１１２の相互に対向する二つの側面１１２Ｂ、１１２Ｃにそれぞれ引き出され、誘電体素体１１２の外部に配置された端子電極１１８、１２０にそれぞれ接続される形になっていた。
本発明は上記事実を考慮し、ＥＳＬを大幅に低減した積層コンデンサを提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１による積層コンデンサは、複数の誘電体シートが積層されて形成される誘電体素体内に、誘電体シート間に挟まれる形で複数の導体がそれぞれ配置される積層コンデンサであって、
同一平面内において相互に並んで延びる形に分割されて、誘電体素体の相互に対向する二側面に交互に引き出されると共に、引き出された側面から対向する側面に向かって延びる複数の第１分割導体と、
複数の第１分割導体と積層方向でそれぞれ重複した位置に配置される形に同一平面内において分割され且つ、重複した各第１分割導体とそれぞれ逆方向になる形で交互に引き出されると共に、引き出された側面から対向する側面に向かって延びる複数の第２分割導体と、
複数の第１分割導体が引き出された二側面と異なる誘電体素体の相互に対向する二側面にそれぞれ引き出される一対の内部導体と、
で上記複数の導体が構成され、
複数の第１分割導体が配置された部分と複数の第２分割導体が配置された部分との間に一対の内部導体の内の何れか一つの内部導体が配置された積層コンデンサとされ、
誘電体素体の相互に対向する二側面にそれぞれ配置され且つ、複数の第１分割導体及び複数の第２分割導体にそれぞれ接続される複数対の第１端子電極と、
複数対の第１端子電極が配置される二側面と異なる誘電体素体の相互に対向する二側面にそれぞれ配置され且つ、一対の内部導体にそれぞれ接続される一対の第２端子電極と、 を有したことを特徴とする。
【０００９】
請求項１に係る積層コンデンサによれば、複数の誘電体シートが積層されて形成される誘電体素体内に、誘電体シート間に挟まれる形で複数の導体がそれぞれ配置される構成を有している。さらに、同一平面内において相互に並んで延びる形に分割された複数の第１分割導体が、誘電体素体の相互に対向する二側面に交互に引き出されて、引き出された側面から対向する側面に向かって延びる形とされている。
【００１０】
また、複数の第１分割導体と積層方向でそれぞれ重複した位置に配置される形に同一平面内において分割された複数の第２分割導体が、重複した各第１分割導体とそれぞれ逆方向になる形で、誘電体素体の相互に対向する二側面に交互に引き出されて、引き出された側面から対向する側面に向かって延びる形とされている。そして、複数の第１分割導体が引き出された二側面と異なる誘電体素体の相互に対向する二側面に、一対の内部導体がそれぞれ引き出されている。
【００１１】
つまり、これら複数の第１分割導体、複数の第２分割導体及び一対の内部導体により、上記複数の導体が構成されており、本請求項では、一対の内部導体の内の何れか一つの内部導体が、複数の第１分割導体が配置された部分と複数の第２分割導体が配置された部分との間に、配置されている。
【００１２】
従って、それぞれ複数の第１分割導体及び第２分割導体の間に一つの内部導体が挟まれている為、これらそれぞれ複数の第１分割導体及び第２分割導体が相互に同極となる。また、それぞれ複数の第１分割導体及び第２分割導体の内の積層方向で相互に重複して位置する第１分割導体と第２分割導体とが、誘電体素体の対向する二側面にそれぞれ引き出される構造に本請求項はなっている。この為、これら第１分割導体と第２分割導体との間において、電流が相互に逆向きに流れるようになる。
【００１３】
この一方、一対の内部導体間においても、複数の第１分割導体或いは複数の第２分割導体の何れかが配置される形となるので、これら一対の内部導体が相互に同極となり、また、それぞれ誘電体素体の対向する二側面に一対の内部導体がそれぞれ引き出される構造となっているので、同様の理由から電流が相互に逆向きに流れるようになる。
【００１４】
さらに、同一平面内において相互に並んで延びる形に分割された複数の第１分割導体が、誘電体素体の相互に対向する二側面に交互に引き出されているので、隣り合う第１分割導体同士間でも、電流が相互に逆向きに流れるようになる。また、重複した位置の各第１分割導体とそれぞれ逆方向になる形で、誘電体素体の相互に対向する二側面に交互に引き出されている各第２分割導体も、同様の理由により、隣り合うもの同士間で電流が相互に逆向きに流れるようになる。
【００１５】
従って、複数の第１分割導体と複数の第２分割導体との間で電流が逆向きに流れ、また、一対の内部導体間で電流が逆向きに流れることで、磁界を相殺する作用がそれぞれ生じるだけでなく、同一平面内において相互に並んで延びて隣り合う第１分割導体同士や第２分割導体同士でも電流が相互に逆向きに流れて、磁界を相殺する作用が生じるようになる。
【００１６】
そして、これら各導体間での磁界の相殺作用が生じるのに伴って、積層コンデンサ自体が持つ寄生インダクタンスを少なくでき、等価直列インダクタンスを低減する効果が生じるようになる。
以上より、本請求項に係る積層コンデンサによれば、デカップリングコンデンサとして好適なように積層コンデンサの大幅な低ＥＳＬ化が図られて、高周波数帯域での減衰量が大きくなるのに伴い、電源の電圧変動を抑制できるようになり、ＣＰＵの電源においてより高い効果を得ることができる。
【００１７】
さらに、本請求項に係る積層コンデンサによれば、誘電体素体の相互に対向する二側面にそれぞれ配置され且つ、複数の第１分割導体及び複数の第２分割導体にそれぞれ接続される複数対の第１端子電極と、複数対の第１端子電極が配置される二側面と異なる誘電体素体の相互に対向する二側面にそれぞれ配置され且つ、一対の内部導体にそれぞれ接続される一対の第２端子電極と、を備えている。
【００１８】
つまり、相互に対向する複数対の第１端子電極が相互に同極性を有する形に本請求項の積層コンデンサの外部に接続され、また、相互に対向する一対の第２端子電極が相互に同極性を有する形に同じく本請求項の積層コンデンサの外部に接続されることで、第１分割導体及び第２分割導体が確実に相互に同極となると共に、一対の内部導体同士が確実に相互に同極となるので、本請求項の作用効果をより確実に達成できるようになる。
【００１９】
請求項２に係る積層コンデンサによれば、請求項１の積層コンデンサと同様の構成の他に、誘電体素体が直方体形状に形成されるという構成を有している。つまり、誘電体シートがそれぞれ長方形等の四辺形に形成され、これら誘電体シートが積層されることで、直方体形状に誘電体素体が形成されるようになる。
【００２０】
そして、それぞれ誘電体素体の二側面づつに引き出されている複数の第１分割導体と複数の第２分割導体及び、これらと異なる二側面に引き出されている一対の内部導体を請求項１の積層コンデンサは有していることから、生産性の観点から最適な四つの側面を有する直方体形状に形成された誘電体素体の全ての側面に導体の引き出し部分が設けられる形になり、ＥＳＬが低減される効果が最大限に発揮されるようになる。
【００２１】
請求項３に係る積層コンデンサによれば、請求項１及び請求項２の積層コンデンサと同様の構成の他に、複数の第１分割導体及び複数の第２分割導体と一対の内部導体とが、それぞれ誘電体素体内に複数組配置されるという構成を有している。従って、これら導体をそれぞれ誘電体素体内に複数組配置することで、本請求項に係る積層コンデンサの静電容量が高まるだけでなく磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してＥＳＬが一層低減されるようになる。
【００２２】
【発明の実施の形態】
以下、本発明に係る積層コンデンサの一実施の形態を図面に基づき説明する。
本実施の形態に係る積層コンデンサである積層セラミックコンデンサ（以下単に、積層コンデンサと言う）１０を図１から図３に示す。これらの図に示すように、誘電体シートであるセラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体状の焼結体である誘電体素体１２を主要部として、この積層コンデンサ１０が構成されている。この誘電体素体１２内には、分割導体２１、２２、２３、内部導体２７、分割導体２４、２５、２６及び内部導体２８が、上から順に配置されていて、それぞれの層間には、セラミック層１２Ａがそれぞれ配置されている。
【００２３】
つまり、本実施の形態では、焼成後の誘電体シートであるセラミック層１２Ａがそれぞれの間に挟まれつつ、分割導体２１〜２３、内部導体２７、分割導体２４〜２６及び内部導体２８が順に誘電体素体１２内に配置されており、さらに内部導体２８の下側には、図３に示すように、上記と同じ順序でこれら４層の電極が繰返されてこれらの組が計二組配置されている。尚、これらそれぞれ略長方形に形成された分割導体２１〜２６及び、それぞれ略正方形に形成された内部導体２７、２８の材質としては、卑金属材料であるニッケル、ニッケル合金、銅或いは、銅合金が考えられるだけでなく、これらの金属を主成分とする材料が考えられる。
【００２４】
さらに、図１から図３に示すように、分割導体２１、２３の奥側部分には、誘電体素体１２の奥側の側面１２Ｂ（図２に示す）に引き出される引出部２１Ａ、２３Ａがそれぞれ形成されていて、この引き出された側面１２Ｂから対向する側面１２Ｄ（図２に示す）に向かってこれら分割導体２１、２３がそれぞれ延びる形となっている。
【００２５】
これら分割導体２１、２３の間に配置された分割導体２２の手前側部分には、誘電体素体１２の手前側の側面１２Ｄに引き出される引出部２２Ａが形成されていて、この引き出された側面１２Ｄから対向する側面１２Ｂに向かってこの分割導体２２が延びる形となっている。
つまり、これら複数（本形態では３つ）の第１分割導体である分割導体２１、２２、２３は、同一平面内において相互に並んで延びる形に分割されて、誘電体素体１２の相互に対向する二側面１２Ｂ、１２Ｄに交互に引き出される構造とされている。
【００２６】
これら分割導体２１〜２３の下側には、内部導体２７が配置されており、この内部導体２７の左側部分には、誘電体素体１２の左側の側面１２Ｃ（図２に示す）に引き出される引出部２７Ａが形成されていて、この引き出された側面１２Ｃから対向する側面１２Ｅ（図２に示す）に向かってこの内部導体２７が延びる形となっている。
【００２７】
この内部導体２７の下側には、複数（本形態では３つ）の分割導体２４、２５、２６が配置されている。この内の分割導体２４、２６の手前側部分には、誘電体素体１２の手前側の側面１２Ｄに引き出される引出部２４Ａ、２６Ａがそれぞれ形成されていて、この引き出された側面１２Ｄから対向する側面１２Ｂに向かってこれら分割導体２４、２６がそれぞれ延びる形となっている。
【００２８】
これら分割導体２４、２６の間に配置された分割導体２５の奥側部分には、誘電体素体１２の奥側の側面１２Ｂに引き出される引出部２５Ａが形成されていて、この引き出された側面１２Ｂから対向する側面１２Ｄに向かってこの分割導体２５が延びる形となっている。
つまり、これら複数（本形態では３つ）の第２分割導体である分割導体２４、２５、２６は、同一平面内において相互に並んで延びる形に分割されて、誘電体素体１２の相互に対向する二側面１２Ｄ、１２Ｂに交互であって、上記の分割導体２１、２２、２３と逆に引き出される構造とされている。
【００２９】
これら分割導体２４〜２６の下側には、内部導体２８が配置されており、この内部導体２８の右側部分には、誘電体素体１２の右側の側面１２Ｅに引き出される引出部２８Ａが形成されていて、この引き出された側面１２Ｅから対向する側面１２Ｃに向かってこの内部導体２８が延びる形となっている。
【００３０】
以上より、相互に対向する二側面１２Ｂ、１２Ｄに引き出される分割導体２１と分割導体２４とが、間に内部導体２７が存在するものの、積層方向（矢印Ｚで示す方向）で相互に対向して位置した形とされている。さらに、同様に引き出される分割導体２２と分割導体２５とが、間に内部導体２７が存在するものの、積層方向で相互に対向して位置した形とされており、また、同様に引き出される分割導体２３と分割導体２６とが、間に内部導体２７が存在するものの、積層方向で相互に対向して位置した形とされている。尚、分割導体２４、２５、２６と、これらの下側に配置された図３に示す分割導体２１、２２、２３との間でも、上記と同様の関係とされている。
【００３１】
そして、これら６つの分割導体２１〜２６がそれぞれ引き出された相互に対向する二側面１２Ｂ、１２Ｄと異なる誘電体素体１２の相互に対向する二側面１２Ｃ、１２Ｅに、一対の内部導体２７、２８がそれぞれ引き出された構造に、本実施の形態の積層コンデンサ１０はなっている。
【００３２】
他方、図２に示すように、各分割導体２１、２２、２３の引出部２１Ａ、２２Ａ、２３Ａにそれぞれ接続されるように、複数（本形態では３つ）の端子電極３１、３２、３３が誘電体素体１２の側面１２Ｂ、１２Ｄに交互に位置する形で、誘電体素体１２の外側に配置されている。また、各分割導体２４、２５、２６の引出部２４Ａ、２５Ａ、２６Ａにそれぞれ接続されるように、同じく複数（本形態では３つ）の端子電極３４、３５、３６が誘電体素体１２の側面１２Ｄ、１２Ｂに交互に位置する形で、誘電体素体１２の外側に配置されている。
【００３３】
さらに、内部導体２７の引出部２７Ａに接続されるように、端子電極３７が誘電体素体１２の側面１２Ｃに位置する形で、誘電体素体１２の外側に配置されており、また、内部導体２８の引出部２８Ａに接続されるように、同じく端子電極３８が誘電体素体１２の側面１２Ｅに位置する形で、誘電体素体１２の外側に配置されている。
【００３４】
つまり、図２に示すように、これら端子電極３１、３２、３３及び端子電極３４、３５、３６が、誘電体素体１２の相互に対向する二側面１２Ｂ、１２Ｄにそれぞれ配置されており、また、端子電極３７及び端子電極３８が、端子電極３１〜３６の配置される二側面１２Ｂ、１２Ｄと異なる誘電体素体１２の相互に対向する二側面１２Ｃ、１２Ｅにそれぞれ配置されている。
【００３５】
以上のように、本実施の形態はアレイ型の積層コンデンサの例であり、これらの分割導体２１〜２６が引き出された二側面１２Ｂ、１２Ｄと異なる誘電体素体１２の二側面１２Ｃ、１２Ｅにそれぞれ引き出された引出部２７Ａ、２８Ａを有する一対の内部導体２７、２８が、セラミック層１２Ａを介して、分割導体２１〜２３及び分割導体２４〜２６と積層方向（矢印Ｚで示す方向）で対向してそれぞれ配置されている。
【００３６】
従って、本実施の形態は、図１及び図３において分割導体２１〜２３と分割導体２４〜２６との間に内部導体２７が配置され、また、内部導体２７と内部導体２８との間に分割導体２４〜２６が配置される構造になっている。つまり、分割導体２１〜２３と内部導体２７との間、内部導体２７と分割導体２４〜２６との間、分割導体２４〜２６と内部導体２８との間が、コンデンサの相互に対向する電極をそれぞれ構成し、コンデンサとしての機能を生じるようになる。
【００３７】
そして、本実施の形態では、分割導体２１〜２６にそれぞれ接続されて二側面１２Ｂ、１２Ｄに配置される端子電極３１〜３６が複数対の第１端子電極を構成することになり、内部導体２７、２８にそれぞれ接続されて二側面１２Ｃ、１２Ｅに配置される端子電極３７、３８が一対の第２端子電極を構成することになる。この為、本実施の形態に係る積層コンデンサ１０は、直方体である六面体形状とされる誘電体素体１２の四つの側面１２Ｂ〜１２Ｅ全てに、端子電極３１〜３６及び端子電極３７、３８がそれぞれ配置される構造になっている。
【００３８】
次に、本実施の形態に係る積層コンデンサ１０の作用を説明する。
本実施の形態に係る積層コンデンサ１０によれば、それぞれセラミック層１２Ａとなる複数の誘電体シートが積層されて直方体形状に形成される誘電体素体１２内に、これらセラミック層１２Ａ間に挟まれる形で複数の導体がそれぞれ配置される構成を有している。
【００３９】
さらに、同一平面内において相互に並んで延びる形に３つに分割された分割導体２１〜２３が、誘電体素体１２の相互に対向する二側面１２Ｂ、１２Ｄに交互に引き出されている。また、これら分割導体２１〜２３と積層方向でそれぞれ重複した位置に配置される形に、同一平面内において３つに分割された分割導体２４〜２６が、重複した各分割導体２１〜２３とそれぞれ逆方向になる形で、誘電体素体１２の相互に対向する二側面１２Ｄ、１２Ｂに交互に引き出されている。そして、これらの分割導体２１〜２６が引き出された二側面１２Ｂ、１２Ｄと異なる誘電体素体１２の相互に対向する二側面１２Ｃ、１２Ｅに、一対の内部導体２７、２８がそれぞれ引き出されている。
【００４０】
つまり、これら分割導体２１〜２６及び一対の内部導体２７、２８により、上記複数の導体が構成されており、本実施の形態では、一対の内部導体２７、２８の内の例えば内部導体２７が、分割導体２１〜２３が配置された部分と分割導体２４〜２６が配置された部分との間に、配置されている。
【００４１】
そして、誘電体素体１２の相互に対向する二側面１２Ｂ、１２Ｄにそれぞれ配置される複数対（本形態では３対）の端子電極３１〜３６が、上記の分割導体２１〜２３及び分割導体２４〜２６にそれぞれ接続されている。他方、これら３対の端子電極３１〜３６が配置される二側面１２Ｂ、１２Ｄと異なる誘電体素体１２の相互に対向する二側面１２Ｃ、１２Ｅにそれぞれ配置される一対の端子電極３７、３８が、上記の一対の内部導体２７、２８にそれぞれ接続されている。
【００４２】
具体的に本実施の形態の積層コンデンサ１０では、それぞれ３つの分割導体２１〜２３及び分割導体２４〜２６の内の積層方向で相互に重複して位置する分割導体２１と分割導体２４とが、一対の端子電極３１、３４にそれぞれ接続され、分割導体２２と分割導体２５とが、一対の端子電極３２、３５にそれぞれ接続され、分割導体２３と分割導体２６とが、一対の端子電極３３、３６にそれぞれ接続されている。さらに、それぞれ３つの分割導体２１〜２３及び分割導体２４〜２６の間に一つの内部導体２７、２８が挟まれる構造となっている。
【００４３】
そして、コンデンサとしての機能を発揮するように、これら相互に対向する３対の端子電極３１〜３６が相互に同極性を有する形に積層コンデンサ１０の外部の配線等に接続されれば、これら分割導体２１〜２３及び分割導体２４〜２６内において、図１の矢印で示す形に電流が相互に逆向きに流れつつ、それぞれ３つの分割導体２１〜２３及び分割導体２４〜２６が相互に同極となる。
【００４４】
この一方、一対の内部導体２７、２８間においても３つの分割導体２４〜２６が配置される形とされ、また、それぞれ誘電体素体１２の対向する二側面１２Ｃ、１２Ｅに一対の内部導体２７、２８がそれぞれ引き出される構造となっている。この為、相互に対向する一対の端子電極３７、３８が相互に同極性を有する形に積層コンデンサ１０の外部の配線等に接続されれば、これら一対の内部導体２７、２８内において、同様の理由から図１の矢印で示す形に電流が相互に逆向きに流れつつ、一対の内部導体２７、２８同士が相互に同極となる。
【００４５】
さらに、同一平面内において相互に並んで延びる形に分割された３つの分割導体２１〜２３が、誘電体素体１２の相互に対向する二側面１２Ｂ、１２Ｄに交互に引き出されているので、隣り合う分割導体２１〜２３同士間でも、電流が相互に逆向きに流れるようになる。また、重複した位置の各分割導体２１〜２３とそれぞれ逆方向になる形で、誘電体素体１２の相互に対向する二側面１２Ｂ、１２Ｄに交互に引き出されている各分割導体２４〜２６も、同様の理由により、隣り合う分割導体２４〜２６同士間で電流が相互に逆向きに流れるようになる。
【００４６】
従って、３つの分割導体２１〜２３と３つの分割導体２４〜２６との間で電流が逆向きに流れ、また、一対の内部導体２７、２８間で電流が逆向きに流れることで、磁界を相殺する作用がそれぞれ生じるだけでなく、同一平面内において相互に並んで延びて隣り合う分割導体２１〜２３同士や分割導体２４〜２６同士でも電流が相互に逆向きに流れて、磁界を相殺する作用が生じるようになる。
【００４７】
そして、これら各導体間での磁界の相殺作用が生じるのに伴って、積層コンデンサ１０自体が持つ寄生インダクタンスを少なくでき、等価直列インダクタンスを低減する効果が生じるようになる。
以上より、本実施の形態に係る積層コンデンサ１０によれば、デカップリングコンデンサとして好適なように積層コンデンサ１０の大幅な低ＥＳＬ化が図られて、高周波数帯域での減衰量が大きくなるのに伴い、電源の電圧変動を抑制できるようになり、ＣＰＵの電源においてより高い効果を得ることができる。
【００４８】
また、図３に示すように、３つの分割導体２１〜２３、３つの分割導体２４〜２６及び一対の内部導体２７、２８が、それぞれ誘電体素体１２内に複数組配置されることで、本実施の形態に係る積層コンデンサ１０の静電容量が高まるだけでなく、磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してＥＳＬが一層低減された積層コンデンサ１０となる。
【００４９】
一方、本実施の形態に係る積層コンデンサ１０の製造に際して、それぞれ長方形等の四辺形に形成された誘電体シートを積層することで、誘電体素体１２を直方体形状に形成した。
この結果として、本実施の形態の積層コンデンサ１０は、それぞれ誘電体素体１２の二側面１２Ｂ、１２Ｄづつに引き出されている３つの分割導体２１〜２３、３つの分割導体２４〜２６及び、これらと異なる二側面１２Ｃ、１２Ｅに引き出されている一対の内部導体２７、２８を有していることから、生産性の観点から最適な四つの側面１２Ｂ〜１２Ｅを有する直方体形状に形成された誘電体素体１２の全ての側面１２Ｂ〜１２Ｅに導体の引き出し部分が設けられる形になるので、ＥＳＬが低減される効果が最大限に発揮されるようになる。
【００５０】
次に、本実施の形態に係る積層コンデンサ１０の使用例を図４に基づき説明する。
この使用例では、三組の電源４１、４２、４３とＣＰＵ等の三組のＩＣ５１、５２、５３とがそれぞれ対となって相互に接続されている。つまり、電源４１とＩＣ５１とが接続され、電源４２とＩＣ５２とが接続され、電源４３とＩＣ５３とが接続されている。
【００５１】
そして、この積層コンデンサ１０の分割導体２１に接続される端子電極３１及び分割導体２４に接続される端子電極３４が、電源４１とＩＣ５１との間にそれぞれ接続されている。さらに、分割導体２２に接続される端子電極３２及び分割導体２５に接続される端子電極３５が、電源４２とＩＣ５２との間にそれぞれ接続されており、また、分割導体２３に接続される端子電極３３及び分割導体２６に接続される端子電極３６が、電源４３とＩＣ５３との間にそれぞれ接続されている。この一方、内部導体２７に接続される端子電極３７及び内部導体２８に接続される端子電極３８は、それぞれ接地されている。
【００５２】
以上より、この使用例によれば、例えば端子電極３１〜３６が相互に同極のプラスとされると共に、端子電極３７〜３８が相互に同極のマイナスとされることになり、大幅な低ＥＳＬ化が図られた本実施の形態に係る積層コンデンサ１０によって、電源４１、４２、４３の電圧変動を抑制できるようになる。
【００５３】
次に、ネットワークアナライザを用いて、以下の各試料のＳパラメータのＳ２１特性を測定し、各試料の減衰特性をそれぞれ求めた。まず、各試料となるサンプルの内容を説明する。つまり、コンデンサとして一般的な図９に示す２端子型積層コンデンサを従来例とし、図２に示す実施の形態に係る多端子型積層コンデンサを実施例とした。
【００５４】
ここで、減衰特性の実測値と図８に示す等価回路の減衰量とが合致するように、等価回路の定数を算出した。そして、図５に示す各試料の減衰特性のデータから、２０ＭＨｚ以上の高周波数の帯域における実施例の減衰量が、従来例に比べて約１５ｄＢほど増えていることが分かる。この為、このデータによって高周波特性の改善が実施例に見られることが理解できる。
他方、算出して表１に表すＥＳＬに関しても、従来例に比べて実施例は大幅に低減されており、本発明の効果がこの表１によっても実証されることが確認できた。
【００５５】
【表１】
この表１で、Ｃは静電容量であり、ＥＳＲは等価直列抵抗である。また、ここで用いた各試料の寸法としては、図９及び図２に示すように、一対の内部導体が引き出されている誘電体素体の側面間の距離を寸法Ｌとし、一対の内部導体が引き出された誘電体素体の側面に対して直交する側面間の距離を寸法Ｗとした時に、従来例がＬ＝２．０ｍｍでＷ＝ｌ．２５ｍｍであった。また、実施例は、Ｌ＝１．６ｍｍでＷ＝１．６ｍｍであった。
【００５７】
尚、上記実施の形態に係る積層コンデンサ１０では、４層づつで二組の計８層を有する構造とされているものの、層数はこれらの数に限定されずさらに多数とし、例えば層数を例えば数十或いは数百としても良い。また、上記実施の形態では、第１分割導体及び第２分割導体がそれぞれ３つづつ配置される構造としたが、これら第１分割導体及び第２分割導体を２つづつ或いは４つづつ以上配置するようにしても良い。
【００５８】
【発明の効果】
本発明によれば、ＥＳＬを大幅に低減した積層コンデンサを提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る積層コンデンサの分解斜視図である。
【図２】本発明の一実施の形態に係る積層コンデンサを示す斜視図である。
【図３】本発明の一実施の形態に係る積層コンデンサを示す断面図であって、図２の３−３矢視線断面に対応する図である。
【図４】本発明の一実施の形態に係る積層コンデンサの使用例を示す回路図である。
【図５】各試料の減衰特性を表すグラフを示した図である。
【図６】従来例の積層コンデンサを採用した回路図である。
【図７】従来例の積層コンデンサを採用した回路における電流変動と電圧変動との関係を表すグラフを示した図である。
【図８】従来例に係る積層コンデンサの等価回路図である。
【図９】従来例に係る積層コンデンサを示す斜視図である。
【図１０】従来例に係る積層コンデンサの内部導体の部分を示す分解斜視図である。
【符号の説明】
１０ 積層コンデンサ
１２ 誘電体素体
１２Ｂ 側面
１２Ｃ 側面
１２Ｄ 側面
１２Ｅ 側面
２１〜２３ 分割導体（第１分割導体）
２４〜２６ 分割導体（第２分割導体）
２７、２８ 内部導体
３１〜３６ 端子電極（第１端子電極）
３７、３８ 端子電極（第２端子電極）
Claims (3)
- 複数の誘電体シートが積層されて形成される誘電体素体内に、誘電体シート間に挟まれる形で複数の導体がそれぞれ配置される積層コンデンサであって、
同一平面内において相互に並んで延びる形に分割されて、誘電体素体の相互に対向する二側面に交互に引き出されると共に、引き出された側面から対向する側面に向かって延びる複数の第１分割導体と、
複数の第１分割導体と積層方向でそれぞれ重複した位置に配置される形に同一平面内において分割され且つ、重複した各第１分割導体とそれぞれ逆方向になる形で交互に引き出されると共に、引き出された側面から対向する側面に向かって延びる複数の第２分割導体と、
複数の第１分割導体が引き出された二側面と異なる誘電体素体の相互に対向する二側面にそれぞれ引き出される一対の内部導体と、
で上記複数の導体が構成され、
複数の第１分割導体が配置された部分と複数の第２分割導体が配置された部分との間に一対の内部導体の内の何れか一つの内部導体が配置された積層コンデンサとされ、
誘電体素体の相互に対向する二側面にそれぞれ配置され且つ、複数の第１分割導体及び複数の第２分割導体にそれぞれ接続される複数対の第１端子電極と、
複数対の第１端子電極が配置される二側面と異なる誘電体素体の相互に対向する二側面にそれぞれ配置され且つ、一対の内部導体にそれぞれ接続される一対の第２端子電極と、 を有したことを特徴とする積層コンデンサ。 - 誘電体素体が直方体形状に形成されたことを特徴とする請求項１記載の積層コンデンサ。
- 複数の第１分割導体及び複数の第２分割導体と一対の内部導体とが、それぞれ誘電体素体内に複数組配置されたことを特徴とする請求項１或いは請求項２に記載の積層コンデンサ。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002264821A JP3824565B2 (ja) | 2002-09-10 | 2002-09-10 | 積層コンデンサ |
| CNB038250306A CN100483580C (zh) | 2002-09-10 | 2003-09-09 | 叠层电容器 |
| TW092124843A TWI291186B (en) | 2002-09-10 | 2003-09-09 | Multi-layer capacitor |
| KR1020057004149A KR100678496B1 (ko) | 2002-09-10 | 2003-09-09 | 적층 콘덴서 |
| CN2008101456849A CN101350251B (zh) | 2002-09-10 | 2003-09-09 | 叠层电容器 |
| US10/527,023 US7075774B2 (en) | 2002-09-10 | 2003-09-09 | Multilayer capacitor |
| PCT/JP2003/011490 WO2004025673A1 (ja) | 2002-09-10 | 2003-09-09 | 積層コンデンサ |
| HK06103824.0A HK1084502A1 (en) | 2002-09-10 | 2006-03-27 | Multilayer capacitor |
| US11/433,474 US7224569B2 (en) | 2002-09-10 | 2006-05-15 | Multilayer capacitor |
| US11/433,479 US7224572B2 (en) | 2002-09-10 | 2006-05-15 | Multilayer capacitor |
| US11/433,358 US7196897B2 (en) | 2002-09-10 | 2006-05-15 | Multilayer capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002264821A JP3824565B2 (ja) | 2002-09-10 | 2002-09-10 | 積層コンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004103883A JP2004103883A (ja) | 2004-04-02 |
| JP3824565B2 true JP3824565B2 (ja) | 2006-09-20 |
Family
ID=32264120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002264821A Expired - Fee Related JP3824565B2 (ja) | 2002-09-10 | 2002-09-10 | 積層コンデンサ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3824565B2 (ja) |
| CN (2) | CN101350251B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009049077A1 (de) * | 2009-10-12 | 2011-04-14 | Epcos Ag | Elektrisches Vielschichtbauelement und Schaltungsanordnung |
| JP2015084399A (ja) * | 2013-10-25 | 2015-04-30 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | アレイ型積層セラミック電子部品及びその実装基板 |
| KR101994725B1 (ko) * | 2013-10-25 | 2019-09-30 | 삼성전기주식회사 | 어레이형 적층 세라믹 전자 부품 및 그 실장 기판 |
| CN110459402A (zh) * | 2019-08-28 | 2019-11-15 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器 |
| CN110620011A (zh) * | 2019-09-17 | 2019-12-27 | 如东宝联电子科技有限公司 | 一种无线充电用积层式陶瓷电容器的制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5815367A (en) * | 1996-03-11 | 1998-09-29 | Murata Manufacturing Co., Ltd. | Layered capacitors having an internal inductor element |
-
2002
- 2002-09-10 JP JP2002264821A patent/JP3824565B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-09 CN CN2008101456849A patent/CN101350251B/zh not_active Expired - Fee Related
- 2003-09-09 CN CNB038250306A patent/CN100483580C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1695215A (zh) | 2005-11-09 |
| JP2004103883A (ja) | 2004-04-02 |
| CN100483580C (zh) | 2009-04-29 |
| CN101350251A (zh) | 2009-01-21 |
| CN101350251B (zh) | 2011-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100678496B1 (ko) | 적층 콘덴서 | |
| US6661640B2 (en) | Multilayer ceramic electronic device | |
| US6914767B2 (en) | Multilayer capacitor | |
| US20030102502A1 (en) | Multilayer capacitor | |
| KR100702641B1 (ko) | 적층 커패시터 | |
| JP2000208361A (ja) | 積層コンデンサ | |
| JP3746989B2 (ja) | 積層コンデンサ | |
| KR100707414B1 (ko) | 적층 커패시터 | |
| KR101051620B1 (ko) | 적층 콘덴서 | |
| JP2008192808A (ja) | 積層型電子部品の実装構造 | |
| JP2004296940A (ja) | 積層コンデンサ | |
| JP3853152B2 (ja) | 電子部品の実装構造 | |
| JP3824565B2 (ja) | 積層コンデンサ | |
| US8081416B2 (en) | Multilayer chip capacitor | |
| JP3847234B2 (ja) | 積層コンデンサ | |
| JP3821790B2 (ja) | 積層コンデンサ | |
| JP4255084B2 (ja) | 電子部品の実装構造 | |
| JP3868389B2 (ja) | 積層コンデンサ | |
| JP3868384B2 (ja) | 積層コンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |