CN100483580C - 叠层电容器 - Google Patents

Abstract

在电介质单体(12)内，从上到下按顺序配置第1内部导体(21)、第2内部导体(23)、第1内部导体(22)和第2内部导体(24)。第1内部导体(21、22)分别引出到电介质单体的相互对置的2个侧面。一对第2内部导体(23、24)分别引出到和分别引出第1内部导体(21、22)的相互对置的2个侧面不同的相互对置的2个侧面上。在电介质单体(12)的4个侧面分别配置端子电极(31～34)，使其分别连接在这4个内部导体(21～24)上。

Description

叠层电容器

技术领域

本发明涉及能大幅度减小等效串联电感(ESL)的叠层电容器，特别适用于作为去耦电容器使用的叠层陶瓷电容器。

背景技术

近年来，使用于信息处理装置的CPU(主运算处理装置)因处理速度的提高和高集成化而使工作频率变高，同时，功耗明显增加。随之而来的是，为了降低功耗而有减小工作电压的倾向。

因此，在向CPU供给电力的电源中，产生很大的高速的电流变动，要想将伴随该电流变动的电压变动控制在该电源的容许范围之内，非常困难。

因此，如图18所示，作为使电源稳定的对策，经常使用将称之为去耦电容器的叠层电容器100与电源102连接的方式。当电源高速瞬态变动时，利用快速充放电，从该叠层电容器100向CPU104供给电流，从而抑制电源102的电压变动。

但是，伴随当前CPU工作频率的进一步高频化，电流变动的速度更高，幅度更大，图18所示的叠层电容器100自身具有的等效串联电感(ESL)对电源的电压变动影响很大。

即，在图18所示的CPU104的电源电路中使用的现有的叠层电容器100中，因图18所示的表示该等效电路的寄生成分的ESL的值较大，故伴随图19所示电流I的变动，该ESL阻碍叠层电容器100的充放电。因此，和上述同样，电源电压V的变动如图19所示，容易变大，不能适应今后CPU高速化的要求。

其理由是，电源电压的变动大小与ESL的高低有关，电流瞬态充放电时的电压变动可由下面的式1近似表示。

dV＝ESL·di/dt            ---式1

这里，dV是瞬态电压变动(V)，i是电流变动量(A)，t是变动时间(秒)。

再有，图21所示的现有的叠层电容器是将分别设有图22所示的2种内部导体114、116的一对陶瓷层112A交替叠层再形成电介质单体112的结构。此外，2种内部导体114、116分别引出到电介质单体112的相互对置的2个侧面112B、112C，并分别连接到配置在电介质单体112外部的端子电极118、120上。

发明内容

本发明是考虑上述事实提出的，其目的在于提供一种能大幅度减小ESL的叠层电容器。

为了达到上述目的，本发明第1方面的叠层电容器在由多片电介质片叠层形成的电介质单体内，以夹在电介质片之间的形式分别配置多个内部导体，其特征在于：

上述内部导体由分别引出到上述电介质片的相互对置的2个侧面的至少一对第1内部导体、和分别引出到和引出上述一对第1内部导体的2个侧面不同的上述电介质单体的相互对置的2个侧面的至少一对第2内部导体构成，

在一对上述第1内部导体之间，在上述电介质片上配置至少一对第2内部导体中的一个，在一对上述第2内部导体之间，在上述电介质片上配置至少一对第1内部导体中的一个，

上述叠层电容器具有：分别配置在上述电介质单体的相互对置的2个侧面且分别与一对上述第1内部导体连接的至少一对第1端子电极；以及分别配置在和配置上述第1端子电极的侧面不同的上述电介质单体的相互对置的2个侧面上，并且与一对上述第2内部导体分别连接的一对第2端子电极，

上述第1内部导体和第2内部导体中的至少一方由以相互并排延伸的方式分割后交替引出到上述电介质单体的相互对置的2个侧面上的多个分割导体构成，

位于同一平面内且彼此相邻的上述分割导体与分别配置在上述电介质单体的相互对置的2个侧面上的上述第1端子电极或者上述第2端子电极分别连接，

在上述分割导体上形成与上述第1端子电极或者上述第2端子电极连接的引出部，

在同一平面内配置3个以上的分割导体，这些分割导体中隔1个而相邻的分割导体之间经上述引出部连接。

本发明第1方面的叠层电容器具有在由多片电介质片叠层形成的电介质单体内，以夹在电介质片之间的形式分别配置多个内部导体的结构。此外，一对第1内部导体分别引出到电介质单体的相互对置的2个侧面，一对第2内部导体分别引出到和引出了该一对第1内部导体的2个侧面不同的、电介质单体的相互对置的2个侧面。

即，由这些一对第1内部导体和一对第2内部导体构成上述多个内部导体，在一对第1内部导体和一对第2内部导体中的一对内部导体之间配置另一对内部导体中的任意一个导体。

例如，一对第1内部导体之间因中间夹着1个第2内部导体而相互同极性，且这些一对第1内部导体分别引出到电介质单体的对置的2个侧面，所以，在该一对第1内部导体内，电流相互反方向流动。另一方面，在一对第2内部导体中，因同样的理由，电流也相互反方向流动。

因此，不仅一对第1内部导体之间因电流反方向流动而产生磁场相互抵消的作用，而且，一对第2内部导体之间也因电流反方向流动而产生磁场相互抵消的作用。而且，伴随这些各内部导体间产生的磁场相互抵消的作用，叠层电容器本身具有的寄生电感可以减小，从而得到减小等效串联电感的效果。

由以上可知，若按照本发明第1方面的叠层电容器，则可以大幅度减小叠层电容器的ESL，伴随高频段衰减量的增大，可以抑制电源电压的变动。即，本发明第1方面的叠层电容器在CPU的电源电路中，很适合作为去耦电容器使用。

本发明第1方面的叠层电容器最好具有：分别配置在上述电介质单体的相互对置的2个侧面且分别与一对上述第1内部导体连接的至少一对第1端子电极；以及分别配置在和配置上述第1端子电极的侧面不同的上述电介质单体的相互对置的2个侧面且分别与一对上述第2内部导体连接的一对第2端子电极。

这时，相互对置的一对第1端子电极以具有相互同极性的方式与叠层电容器的外部连接，此外，相互对置的一对第2端子电极以具有相互同极性的方式与叠层电容器的外部连接。结果，一对第1内部导体之间相互同极性，同时，一对第2内部导体之间相互同极性，可以更可靠地达到本发明第1方面叠层电容器的作用效果。

上述第1内部导体和第2内部导体中的至少一方最好由以相互并排延伸的方式分割后再分别引出到上述电介质单体的相互对置的2个侧面上的多个分割导体构成。

即，在将一对第1内部导体分别分割的多对分割导体彼此之间，电流反方向流动。此外，在将一对第2内部导体分别分割的多对分割导体彼此之间，电流反方向流动。结果，不仅在叠层方向配置的内部导体之间分别产生磁场相互抵消的作用，分别在同一面上相互并排延伸并相邻的分割导体之间也因电流反方向流动而产生磁场相互抵消的作用。

结果，伴随这些各分割导体间产生的磁场相互抵消的作用，叠层电容器本身具有的寄生电感可以更加减小，从而减小等效串联电感的效果将增大。

最好使位于同一平面内且相邻的上述分割导体与分别配置在相互对置的2个侧面上的上述端子电极分别连接。这样一来，分别流过相邻的分割导体的电流的方向相反。

最好在上述第1内部导体和第2内部导体上形成分别与上述第1端子电极和第2端子电极连接的引出部。引出部的宽度可以和第1内部导体和(或)第2内部导体相同或较窄、较宽均可。

最好在上述分割导体上形成与上述端子电极连接的引出部，在同一平面内配置3个以上的分割导体，这些分割导体中越过1个而相邻的分割导体之间经上述引出部连接。通过这样构成，从而同一平面内相邻的分割导体中的电流相互反向。

在同一平面内相互对置的位置上配置的上述引出部的宽度最好大致相同。通过使引出部的宽度大致相同，可以可靠地进行与端子电极的连接。

对上述分割导体的平面形状没有特别限制，可以是长方形、三角形、梯形或其他形状，但为了在限定的尺寸下增大静电电容，最好是长方形、三角形或梯形。

本发明第2方面的叠层电容器在由多片电介质片叠层形成的电介质单体内，以夹在电介质片之间的形式分别配置多个内部导体，其特征在于：

上述内部导体由分别引出到上述电介质片的相互对置的2个侧面的至少一对第1内部导体、和分别引出到与引出了上述一对第1内部导体的2个侧面不同的上述电介质单体的相互对置的2个侧面的至少一对第2内部导体构成，

在一对上述第1内部导体之间，在上述电介质片上配置至少一对第2内部导体中的一个，在一对上述第2内部导体之间，在上述电介质片上配置至少一对第1内部导体中的一个，

上述第1内部导体由分割为在同一平面内相互并排延伸的形式并交替引出到电介质单体的相互对置的2个侧面的多个分割导体构成，

将上述第2内部导体夹在中间且在叠层方向相邻的上述第1内部导体的分割导体配置在从俯视方向看去分别重叠的位置的上，从俯视方向看去重叠的分割导体之间交替引出使其方向分别相反，

位于同一平面内且彼此相邻的上述分割导体与分别配置在相互对置的2个侧面上的上述第1端子电极或者上述第2端子电极分别连接，在上述分割导体上形成与上述第1端子电极或者上述第2端子电极连接的引出部，在同一平面内配置3个以上的分割导体，这些分割导体中隔1个而相邻的分割导体之间经上述引出部连接。

若按照本发明第2方面的叠层电容器，除了本发明第1方面的叠层电容器的作用效果之外，还有下面所示的作用效果。即，将上述第2内部导体夹在中间且在叠层方向相邻的上述第1内部导体的分割导体相互同极性，而且，流过的电流相互反向。并且，在同一平面内彼此相邻的分割导体之间，电流也相互反向流动。

因此，在配置在叠层方向的第1内部导体的分割导体之间，电流反向流动，此外，一对第2内部导体之间电流也反向流动，分别产生磁场相互抵消的作用。进而，在同一平面内相互并排延伸且相邻的分割导体之间电流也反向流动，并产生磁场相互抵消的作用。

伴随各导体间的磁场相互抵消的作用，叠层电容器本身具有的寄生电感减小，产生减小等效串联电感的效果。

在本发明的第2方面中，上述第2内部导体和第1内部导体一样，可以是分割的形状，但也可以是不分割的形状。

本发明第2方面的叠层电容器具有：分别配置在上述电介质单体的相互对置的2个侧面且分别与多个分割导体连接的多对第1端子电极；以及分别配置在和多对配置第1端子电极的2个侧面不同的上述电介质单体的相互对置的2个侧面、且分别与一对上述第2内部导体连接的一对第2端子电极。

通过使这些端子电极在电介质单体的侧面形成，构成第1内部导体的分割导体可靠地相互同极性，同时，一对第2内部导体之间可靠地相互同极性。

在本发明的第1和第2方面中，对上述电介质单体的具体形状没有特别限定，但最好形成为长方体形状。即，电介质片分别形成为长方形等四边形，通过叠层这些电介质片，使电介质单体变成长方体形状。

在本发明的第1和第2方面中，第1内部导体和第2内部导体最好在上述电介质单体内，分别在叠层方向配置多对。这时，不仅可以提高叠层电容器的静电电容，而且，磁场相互抵消的作用更大，电感大幅度减小，可以进一步减小ESL。

附图说明

以下，基于附图所示的实施方式详细说明本发明。其中，

图1是本发明一个实施方式的叠层电容器的分解斜视图。

图2是图1所示的叠层电容器的斜视图。

图3是沿图2的III-III线的剖面图。

图4是图1所示的叠层电容器的等效电路图。

图5是本发明另一个实施方式的叠层电容器的分解斜视图。

图6是图5所示的叠层电容器的剖面图。

图7是本发明另一个实施方式的叠层电容器的分解斜视图。

图8是本发明另一个实施方式的叠层电容器的分解斜视图。

图9是本发明另一个实施方式的叠层电容器的分解斜视图。

图10是本发明另一个实施方式的叠层电容器的分解斜视图。

图11A是表示将本发明比较例的电容器向网络分析器连接的电路图。

图11B是表示将本发明实施例的电容器向网络分析器连接的电路图。

图12是表示本发明的实施例和比较例的电容器的衰减特性的曲线图。

图13是本发明再另一个实施方式的叠层电容器的分解斜视图。

图14是图13所示的叠层电容器的斜视图。

图15是沿图14所示的XV-XV线的剖面图。

图16是表示图13～图15所示的叠层电容器的使用例的电路图。

图17是表示本发明的实施例和比较例的电容器的衰减特性的曲线图。

图18是使用了现有的叠层电容器的电路图。

图19是表示图18所示的电路中的电流变动和电压变动关系的曲线图。

图20是现有例的叠层电容器的等效电路图。

图21是表示现有例的叠层电容器的斜视图。

图22是表示现有例的叠层电容器的内部导体的部分的分解斜视图。

具体实施方式

第1实施方式

图1到图4示出本实施方式的叠层陶瓷电容器(以下称为叠层电容器)10。如这些图所示，该叠层电容器10具有烧制叠层体而得到的长方体形状的烧结体，即电介质单体12并将其作为主要部分，该叠层体是将作为电介质片的多个陶瓷生片(ceramic green sheet)叠层而得到的。在该电介质单体12内，从上面开始依次配置分别形成为大致正方形(也可以为长方形)的第1内部导体21、第2内部导体23、第1内部导体22和第2内部导体24。在各内部导体之间分别配置陶瓷层12A。

在本实施方式中，烧制后的作为电介质片的陶瓷层12A分别夹在中间，在电介质单体内12内依次配置4种内部导体21、23、22、24。在内部导体24的下侧，如图3所示，和上述同样，重复叠层这4种内部导体21、23、22、24。在图3所示的例子中，4种内部导体21、23、22、24的组合，合计共配置2组。

作为这些内部导体21～24的材料，不仅可以考虑作为普通金属材料的镍、镍合金、铜或铜合金，也可以考虑以这些金属为主要成分的材料。

如图1～图3所示，在第1内部导体21的左侧部分，形成了引出到电介质单体12左侧的侧面12B(示于图2)的引出部21A。该内部导体21从该引出侧面12B向对置的侧面12D(示于图2)延伸，不从侧面12B之外的侧面12C、12D、12E引出。除去引出部21A的第1内部导体21的平面形状是比陶瓷层12A的平面形状只小一点的正方形或长方形的形状。引出部21A的宽度在本实施方式中比第1内部导体21的宽度窄。

在该第1内部导体21的下侧，经陶瓷层12A配置第2内部导体23，在第2内部导体23的面前侧部分上形成了引出到电介质单体12面前侧的侧面12C(示于图2)的引出部23A。该内部导体23从该引出侧面12C向对置的侧面12E(示于图2)延伸，不从侧面12C之外的侧面12B、12D、12E引出。除去引出部23A的第2内部导体23的平面形状是比陶瓷层12A的平面形状只小一点的正方形或长方形的形状。引出部23A的宽度在本实施方式中比第2内部导体23的宽度窄。

在该第2内部导体23的下侧，经陶瓷层12A配置第1内部导体22，在第1内部导体22的右侧部分上形成了引出到电介质单体12右侧的侧面12D(示于图2)的引出部22A。该内部导体22从该引出侧面12D向对置的侧面12B(示于图2)延伸，不从侧面12D之外的侧面12B、12C、12E引出。除去引出部22A的第1内部导体22的平面形状是比陶瓷层12A的平面形状只小一点的正方形或长方形的形状。引出部22A的宽度在本实施方式中比第1内部导体22的宽度窄。

在该第1内部导体22的下侧，经陶瓷层12A配置第2内部导体24，在第2内部导体24的里面侧部分上形成了引出到电介质单体12的里面侧的侧面12E(示于图2)的引出部24A。该内部导体24从该引出侧面12E向对置的侧面12C(示于图2)延伸，不从侧面12E之外的侧面12B、12C、12D引出。除去引出部24A的第2内部导体24的平面形状是比陶瓷层12A的平面形状只小一点的正方形或长方形的形状。引出部24A的宽度在本实施方式中比第1内部导体22的宽度窄。

即，如图1和图3所示，在一对第1内部导体21和22之间配置1个第2内部导体23，在一对第2内部导体23和24之间配置1个第1内部导体22。而且，和上述同样，在该内部导体24的下侧依次配置图3所示的4种内部导体21、23、22、24。

在本实施方式中，第1内部导体21和22分别引出到电介质单体12的相互对置的2个侧面12B和12D。第2内部导体23和24分别引出到与引出了第1内部导体21和22的2个侧面12B、12D不同的电介质单体12的相互对置的2个侧面12C、12E。即，这4种内部导体21、23、22、24的引出部21A、23A、22A、24A分别配置在电介质单体12的4个侧面，使其在由电介质片的图1和图2的箭头Z所示的叠层方向上的投影具有互不重叠的位置关系。

图2和图3所示的第1端子电极31安装在电介质单体12的侧面12B的电介质单体12的外侧，使其与内部导体21的引出部21A连接。第1端子电极32安装在电介质单体12的侧面12D的电介质单体12的外侧，使其与内部导体22的引出部22A连接。

进而，第2端子电极33安装在电介质单体12的侧面12C的电介质单体12的外侧，使其与内部导体23的引出部23A连接。第2端子电极34安装在电介质单体12的侧面12E的电介质单体12的外侧，使其与内部导体24的引出部24A连接。

即，在本实施方式中，一对第1端子电极31和32分别配置在电介质单体12的相互对置的2个侧面12B、12D上。一对第2端子电极33和34分别配置在和配置端子电极31、32的2个侧面12B、12D不同的相互对置的2个侧面12C、12E上。

在本实施方式中，内部导体21～24构成电容器的相互对置的电极，在叠层电容器10的侧面12B～12E上配置与这些内部导体21～24连接的端子电极31～34，构成图4所示的等效电路。因此，本实施方式的叠层电容器10是在作为长方体的六面体形状的电介质单体12的全部4个侧面12B～12E上分别配置端子电极31～34的结构。

其次，说明本实施方式的叠层电容器10的作用。

本实施方式的叠层电容器10具有在分别将成为陶瓷层12A的多个电介质片叠层形成为长方体形状的电介质单体12内，以夹在这些陶瓷层12A之间的形式分别配置多个内部导体的结构。

此外，一对内部导体21、22分别引出到电介质单体12的相互对置的2个侧面12B、12D，一对内部导体23、24分别引出到和引出了一对内部导体21、22的2个侧面12B、12D不同的相互对置的2个侧面12C、12E。即，上述多个内部导体由一对内部导体21、22和一对内部导体23、24构成。在本实施方式中，在第1内部导体21、22之间配置了第2内部导体23，在第2内部导体23、24之间配置了第1内部导体22。

进而，在本实施方式中，分别配置在电介质单体12的相互对置的2个侧面12B、12D的一对第1端子电极31、32分别与上述一对第1内部导体21、22连接。分别配置在和配置第1端子电极31、32的侧面12B、12D不同的相互对置的2个侧面12C、12E上的一对第2端子电极33、34分别与上述一对第2内部导体23、24连接。

即，一对内部导体21、22分别引出到与电介质单体12的相互对置的2个侧面12B、12D，且与相互对置的一对端子电极31和32分别连接。而且，如上所述，1个第2内部导体23夹在第1内部导体21、22之间。一对端子电极31、32以具有相互同极性的方式与叠层电容器10的外部引线等连接，使其作为电容器发挥作用。结果，在该一对内部导体21、22内，如图1的箭头所示，电流相互反方向流动，一对第1内部导体21、22彼此之间相互同极性。

另一方面，在一对第2内部导体23、24中，相互对置的一对第2端子电极33、34与叠层电容器10的外部引线等连接，使其相互之间具有同极性。因此，在一对第2内部导体23、24中，根据同样的理由，如图1的箭头所示，电流相互反方向流动，一对第2内部导体23、24彼此之间相互同极性。

因此，不仅通过在一对内部导体21、22之间使电流反向流动，可以产生磁场相互抵消的作用，而且，通过在一对内部导体23、24之间使电流反向流动，也可以产生磁场相互抵消的作用。而且，伴随各内部导体间产生的磁场相互抵消的作用，能够减小叠层电容器10本身具有的寄生电感，从而得到减小等效串联电感的效果。

由以上可知，若按照本实施方式的叠层电容器10，则很适合作为去耦电容器使用，可以大幅度减小叠层电容器10的ESL。而且，若按照本实施方式的叠层电容器10，则伴随高频段衰减量的增大，可以抑制电源的电压变动，并能够适用于CPU的电源电路等中。

此外，通过在电介质单体12内分别配置多对第1内部导体21、22和第2内部导体23、24，不仅可以提高本实施方式的叠层电容器10的静电电容，而且，进而增大磁场相互抵消的作用，大幅度减小电感并进一步减小ESL。

在制造本实施方式的叠层电容器10时，通过对分别形成为长方形等四边形的电介质片进行叠层，可以使电介质单体12形成为长方体形状。结果，在本实施方式中，因在形成为长方体形状的电介质单体12的全部侧面12B～12E上设置内部导体21～24的引出部，故可以最大限度发挥减小ESL的效果。

第2实施方式

其次，根据图5和图6说明本发明的叠层电容器的第2实施方式。再有，对于和在第1实施方式中已说明的部件相同的部件添加相同的符合并省略重复说明。

在上述第1实施方式中，各内部导体在同一平面内单独形成。与此相对，本实施方式的内部导体如图5和图6所示，位于同一平面内的内部导体以相互并排延伸的方式被分割。在图5的最上层叠层的第1内部导体21由交替引出到电介质单体12的相互对置的2个侧面12B、12D(示于图2)的多个(在本实施方式中为2个)分割导体41、42构成。

与该第1内部导体21成对的第1内部导体22也由按照相互并排延伸的方式被分割，且引出到电介质单体12的相互对置的2个侧面12B、12D的多个(本实施方式中是2个)分割导体43、44构成。分割导体43、44从俯视方向看去和分割导体41、42重叠，但重叠的分割导体本身相互反向地向2个侧面12B、12D引出。

即，在叠层方向(从俯视方向看去的方向)相互对置的分割导体41和分割导体43分别引出到相互对置的2个侧面12B、12D。同样，在叠层方向相互对置的分割导体42和分割导体44分别引出到相互对置的2个侧面12D、12B。在本实施方式中，分割导体41和分割导体44分别与图2所示的端子电极31连接，分割导体42和分割导体43分别与图2所示的端子电极32连接。

在本实施方式中，第2内部导体23也由按照相互并排延伸的方式分割后交替引出到电介质单体12的相互对置的2个侧面12C、12E(示于图2)的多个(本实施方式中是2个)分割导体45、46构成。第2内部导体24也由按照相互并排延伸的方式分割后交替引出到电介质单体12的相互对置的2个侧面12C、12E的多个(本实施方式中是2个)分割导体47、48构成。分割导体45、46从俯视方向看去和分割导体47、48重叠，但重叠的分割导体本身相互反向地向2个侧面12C、12E引出。

即，在叠层方向相互对置的分割导体45和分割导体47分别引出到相互对置的2个侧面12C、12E。此外，在叠层方向相互对置的分割导体46和分割导体48分别引出到相互对置的2个侧面12E、12C。在本实施方式中，分割导体45和分割导体48分别与图2所示的端子电极33连接，分割导体46和分割导体47分别与图2所示的端子电极34连接。

由以上可知，在分割导体41、42和分割导体43、44之间，如图5的箭头所示，电流相互反方向流动，在分割导体45、46和分割导体47、48之间，如图5的箭头所示，电流相互反方向流动。因此，不仅产生磁场相互抵消的作用，而且，在分别在同一面上相互并排延伸且相邻的分割导体41、42之间、分割导体43、44之间、分割导体45、46之间和分割导体47、48之间，电流也反向流动，由此，分别产生磁场相互抵消的作用。

结果，伴随各内部导体间产生的磁场相互抵消的作用，叠层电容器10本身具有的寄生电感可以进一步减小，从而减小等效串联电感的效果增大。

第3实施方式

其次，根据图7说明本发明的叠层电容器的第3实施方式。再有，对于和在第1实施方式中已说明的部件相同的部件添加相同的符合并省略重复说明。

在本实施方式中，如图7所示，第1内部导体21由以相互并排延伸的方式分割后交替引出到电介质单体12的相互对置的2个侧面12B、12D(示于图2)的多个(本形态是3个)分割导体51、52、53构成。

此外，第1内部导体22同样由按照相互并排延伸的方式分割后引出到电介质单体12的相互对置的2个侧面12B、12D(示于图2)的多个(本实施方式是3个)分割导体54、55、56构成。这些分割导体54、55、56从俯视方向看去和分割导体51、52、53重叠，但重叠的分割导体本身向2个侧面12B、12D相互反向引出。

即，叠层方向相互对置的分割导体51和分割导体54分别引出到相互对置的2个侧面12B、12D。同样，叠层方向相互对置的分割导体52和分割导体55分别引出到相互对置的2个侧面12D、12B。同样，叠层方向相互对置的分割导体53和分割导体56分别引出到相互对置的2个侧面12B、12D。

在本实施方式中，分割导体51、53、55分别与图2所示的端子电极31连接，分割导体52、54、56分别与图2所示的端子电极32连接。

第2内部导体23由以相互并排延伸的方式分割后交替引出到电介质单体12的相互对置的2个侧面12C、12E(示于图2)的多个(本实施方式中是3个)分割导体57、58、59构成。第2内部导体24同样由按照相互并排延伸的方式分割后交替引出到电介质单体12的相互对置的2个侧面12C、12E的多个(本实施方式中是3个)分割导体60、61、62构成。这些分割导体60、61、62从俯视方向看去和分割导体57、58、59重叠，但重叠的分割导体本身相互反向地向2个侧面12C、12E引出。

即，叠层方向相互对置的分割导体57和分割导体60分别引出到相互对置的2个侧面12C、12E。同样，叠层方向相互对置的分割导体58和分割导体61分别引出到相互对置的2个侧面12E、12C。同样，叠层方向相互对置的分割导体59和分割导体62分别引出到相互对置的2个侧面12C、12E。

在本实施方式中，分割导体58、60、62分别与图2所示的端子电极33连接，分割导体57、59、61分别与图2所示的端子电极34连接。

因此，在分割导体51、52、53和分割导体54、55、56之间，如图7的箭头所示，电流相互反方向流动。在分割导体57、58、59和分割导体60、61、62之间，如图7的箭头所示，电流相互反方向流动。结果，分别产生磁场相互抵消的作用。进而，在分别在同一面上相互并排延伸的分割导体51、52、53之间、分割导体54、55、56之间、分割导体57、58、59之间和分割导体60、61、62之间，相邻的分割导体之间电流反向流动，由此，分别产生磁场相互抵消的作用。

结果，和第2实施方式一样，叠层电容器10本身具有的寄生电感可以进一步减小，从而减小等效串联电感的效果增大。

第4实施方式

其次，根据图8说明本发明的叠层电容器的第4实施方式。再有，对于和在第1实施方式中已说明的部件相同的部件添加相同的符合并省略重复说明。

在本实施方式中，如图8所示，第1内部导体21由按照相互并排延伸的方式分割后交替引出到电介质单体12的相互对置的2个侧面12B、12D(示于图2)的多个(本实施方式中是3个)分割导体71、72构成。但是，在本实施方式中，分割导体71与引出部71A连接，整体上大致呈U字形形成。在分割导体72上，引出部71A和相同宽度的引出部72A一体形成，整体上大致呈T字形形成。在一对分割导体71之间插入分割导体72的前端部分。

与第1内部导体21成对的第1内部导体22同样由按照相互并排延伸的方式分割后交替引出到电介质单体12的相互对置的2个侧面12B、12D的多个分割导体73、74构成。分割导体73、74从俯视方向看去和分割导体71、72重叠，但重叠的分割导体本身向2个侧面12B、12D相互反向引出。

分割导体73与引出部73A连接，整体上大致呈U字形形成。在分割导体74上，引出部73A和相同宽度的引出部74A一体形成，整体上大致呈T字形形成。在一对分割导体73之间插入分割导体74的前端部分。

此外，配置在第1内部导体21和22之间的第2内部导体23由按照相互并排延伸的方式分割后引出到电介质单体12的相互对置的2个侧面12C、12E(示于图2)的多个分割导体75、76构成。只是，在本实施方式中，分割导体75与引出部75A连接，整体上大致呈U字形形成。在分割导体76上，引出部75A和相同宽度的引出部76A一体形成，整体上大致呈T字形形成。在一对分割导体75之间插入分割导体76的前端部分。

与第2内部导体23成对的第2内部导体24同样由按照相互并排延伸的方式分割后引出到电介质单体12的相互对置的2个侧面12C、12E的多个分割导体77、78构成。分割导体77、78从俯视方向看去和分割导体75、76重叠，但重叠的分割导体本身向2个侧面12C、12E相互反向引出。

分割导体77与引出部77A连接，整体上大致呈U字形形成。在分割导体78上，引出部77A和相同宽度的引出部78A一体形成，整体上大致呈T字形形成。在一对分割导体77之间插入分割导体78的前端部分。

这些分割导体71、74与端子电极31连接，分割导体72、73与端子电极32连接，分割导体75、78与端子电极33连接，分割导体76、77与端子电极34连接，各分割导体71～78和第2实施方式一样，分别与图2所示的各端子电极31～34连接。

由以上可知，在叠层方向上相互对置的分割导体71和分割导体73之间，如图8的箭头所示，电流相互反方向流动。在分割导体72和分割导体74之间，电流同样相互反方向流动，此外，叠层方向相互对置的分割导体75和分割导体77之间，如图8的箭头所示，电流相互反方向流动。进而，如图8的箭头所示，电流相互反方向流动。结果，分别产生磁场相互抵消的作用。进而，在分割导体76和分割导体78之间，电流相互反方向流动，由此，分别产生磁场相互抵消的作用。

进而，通过使T字形的分割导体72插入到U字形分割导体71之间的形式，使在同一面上相互并排延伸并相邻的分割导体71、72之间也因电流反方向流动而产生磁场相互抵消的作用。同样，分割导体73、74之间、分割导体75、76之间和分割导体77、78之间也因电流反方向流动而产生磁场相互抵消的作用。

结果，本实施方式也和第2实施方式一样，叠层电容器10本身具有的寄生电感可以进一步减小，从而减小等效串联电感的效果增大。

第5实施方式

其次，根据图9说明本发明的叠层电容器的第5实施方式。再有，对于和在第1实施方式中已说明的部件相同的部件添加相同的符合并省略重复说明。

在本实施方式中，如图9所示，第1内部导体21由以相互并排延伸的方式分割后交替引出到电介质单体12的相互对置的2个侧面12B、12D(示于图2)的多个(本实施方式中是2个)分割导体81、82构成。只是，在本实施方式中，这些分割导体81和分割导体82分别大致形成为三角形。

此外，与第1内部导体21成对的第1内部导体22由以相互并排延伸的方式分割后交替引出到电介质单体12的相互对置的2个侧面12B、12D的多个(本实施方式中是2个)分割导体83、84构成。在本实施方式中，这些分割导体83和分割导体84大致形成为三角形。这些分割导体83和分割导体84分别配置在从俯视方向看去和分割导体81、82点对称的重叠位置上，点对称的分割导体本身向2个侧面12B、12D相互反方向引出。

配置在第1内部导体21和22之间的第2内部导体23由以相互并排延伸的方式分割后交替引出到电介质单体12的相互对置的2个侧面12C、12E(示于图2)的多个(本实施方式中是2个)分割导体85、86构成。只是，在本实施方式中，这些分割导体85和分割导体86大致形成为三角形。

此外，与第2内部导体23成对的第2内部导体24由以相互并排延伸的方式分割后交替引出到电介质单体12的相互对置的2个侧面12C、12E的多个(本实施方式中是2个)分割导体87、88构成。在本实施方式中，这些分割导体87和分割导体88大致形成为三角形。这些分割导体87和分割导体88分别配置在从俯视方向看去和分割导体85、86点对称的重叠位置上，点对称的分割导体本身向2个侧面12C、12E相互反方向引出。

这些分割导体81、84与端子电极31连接，分割导体82、83与端子电极32连接，分割导体85、88与端子电极33连接，分割导体86、87与端子电极34连接。即，各分割导体81～88和第2实施方式一样，分别与图2所示的各端子电极31～34连接。

由以上可知，叠层方向相互对置的分割导体81和分割导体83之间，如图9的箭头所示，电流相互反方向流动。同样，在分割导体82和分割导体84之间，电流同样相互反方向流动。此外，叠层方向相互对置的分割导体85和分割导体87之间，如图9的箭头所示，电流相互反方向流动。同样，在分割导体86和分割导体88之间，电流相互反方向流动。结果，分别产生磁场相互抵消的作用。

进而，在分别在同一面上相互并排延伸且相邻的分割导体81、82之间、分割导体83、84之间、分割导体85、86之间和分割导体87、88之间也因电流反方向流动而产生磁场相互抵消的作用。

结果，本实施方式也和第2实施方式一样，叠层电容器10本身具有的寄生电感可以进一步减小，从而减小等效串联电感的效果增大。

第6实施方式

其次，根据图10说明本发明的叠层电容器的第6实施方式。再有，对于和在第1实施方式中已说明的部件相同的部件添加相同的符合并省略重复说明。

在本实施方式中，如图10所示，一对第1内部导体21和22由大致和第1实施方式同样形成的内部导体91和内部导体92构成。一对第2内部导体23和24分别由大致和第3实施方式同样形成的3个分割导体57、58、59和3个分割导体60、61、62构成。

在本实施方式中，内部导体91与端子电极31连接，内部导体92与端子电极32连接，分割导体58、60、62分别与端子电极33连接，分割导体57、59、61分别与端子电极34连接。

由以上可知，叠层方向相互对置的内部导体91和内部导体92之间，如图10的箭头所示，电流相互反方向流动。在分割导体57、58、59和分割导体60、61、62之间，电流同样相互反方向流动，由此，分别产生磁场相互抵消的作用。进而，在分别在同一面上相互并排延伸且相邻的分割导体57、58、59之间和分割导体60、61、62之间，相邻的分割导体之间也因电流反方向流动而分别产生磁场相互抵消的作用。

结果，本实施方式也和第2实施方式一样，叠层电容器20本身具有的寄生电感可以进一步减小，从而减小等效串联电感的效果增大。

实施例1

其次，使用网络分析器测定下面各试样的S参数的S21特性，并分别求出各试样的衰减特性。首先，说明作为各试样的样品的内容。即，作为电容器，将图21和图22所示的一般2端子的叠层电容器作为比较例1，将图5和图6所示的第2实施方式的4端子的叠层电容器作为实施例1。如图11A所示，使该比较例1的电容器与网络分析器的端口1和端口2连接，同样，使该实施例1的电容器象图11B所示那样连接，再分别进行测定。

这里，算出等效电路的常数，使衰减特性的实测值和图20所示的等效电路的衰减量一致。从图12所示的各试样的衰减特性数据可知，对于20MHz以上的高频段，实施例1的衰减量与比较例1相比，大约增加了15dB。根据该数据可以确认实施例改善了高频特性。

另一方面，从算出的表1表示的ESL中也可以确认，与比较例1相比，实施例1大幅度减小，根据该表1可以证实本发明的效果。

【表1】

 

	C(μF)	ESR(mΩ)	ESL(pH)
				比较例1	1.038	6.3	825.2
实施例1	0.954	3.3	102.3

在该表1中，C是静电容量，ESL是等效串联阻抗。作为这里使用的各试样的尺寸，如图21和图2所示，当设引出了一对内部导体的电介质单体的侧面间的距离为L，设与引出了一对内部导体的电介质单体的侧面正交的侧面间的距离为W时，在比较例1中，L＝2.0mm，W＝1.25mm。在实施例1中，L＝1.6mm，W＝1.6mm。

再有，在上述实施方式的叠层电容器10中，虽然是具有2组每组4层共8层的结构，但层数不限于此，层数可以很多，例如几十或几百层。此外，在上述实施方式的第2实施方式之后，示出了分割导体分别配置2个或3个的结构，但这些分割导体也可以配置4个以上。

第7实施方式

图13至图15示出本实施方式的叠层陶瓷电容器(以下称作叠层电容器)210。如图所示，叠层电容器210具有烧制叠层体而得到的长方体形状的烧结体，即电介质单体212并作为主要部分，该叠层体由作为电介质片的多片陶瓷生片叠层而成。

在该电介质单体212内配置第1内部导体21、第2内部导体23、第1内部导体22和第2内部导体24。在各层之间分别配置陶瓷层212A。第1内部导体21由分割导体221、222、223构成，与其成对的另一个第1内部导体22由分割导体224、225、226构成。第2内部导体23和24分别由单一的内部导体227和228构成。

即，在本实施方式中，烧制后的作为电介质片的陶瓷层212A分别夹在中间，在电介质单体内12内依次配置分割导体221～223、内部导体227、分割导体224～226和内部导体228。进而，在内部导体228的下侧，如图15所示，按和上述同样的顺序，重复叠层这4层电极，共配置2个这样的组。作为这些分别大致形成为长方形的分割导体21～26和分别大致形成为正方形的内部导体27、28的材料，不仅可以使用作为普通金属材料的镍、镍合金、铜或铜合金，也可以使用以这些金属为主要成分的材料。

进而，如图13～图15所示，在分割导体221、223的里侧部分，分别形成了引出到电介质单体212的里侧的侧面212B(示于图14)的引出部221A、223A。分割导体221、223分别从侧面212B向相对的侧面212D(示于图2)延伸。

在配置在这些分割导体221、223之间的分割导体222的面前侧部分上形成了引出到电介质单体212的面前侧的侧面212D的引出部222A。分割导体222从该引出的侧面212D向相对的侧面212B延伸。

即，多个分割导体(本实施方式中是3个)221、222、223在相同平面内以相互并排延伸的方式分割，并交替引出到电介质单体212的相互对置的2个侧面212B、212D。

在这些分割导体221～223的下侧配置了内部导体227，在该内部导体227的左侧部分上形成了引出到电介质单体212的左侧的侧面212C(示于图14)的引出部227A。内部导体227从该引出的侧面212C向对置的侧面212E(示于图2)延伸。

在该内部导体227的下侧，配置了多个(本实施方式中是3个)分割导体224、225、226。在该分割导体224、226的面前侧部分上分别形成了引出到电介质单体212的面前侧的侧面212D的引出部224A、226A。这些分割导体224、226分别从侧面212D向对置的侧面212B延伸。

在配置在这些分割导体224、226之间的分割导体225的里侧部分上形成了引出到电介质单体212的里侧的侧面212B的引出部225A。该分割导体225从侧面212B向对置的侧面212D延伸。

即，这些多个(本实施方式中是3个)分割导体224、225、226以在同一平面内相互并排延伸的方式进行分割并交替延伸到电介质单体12的相互对置的2个侧面212D、212B。而且，分割导体224、225、226具有从俯视方向看去与分割导体221、222、223重叠且重叠的分割导体之间相互反向引出的结构。

在这些分割导体224～226的下侧配置了内部导体228，在该内部导体228的右侧部分上形成了引出到电介质单体212的右侧的侧面212E的引出部228A。内部导体228从侧面212E向对置的侧面212C延伸。

由以上可知，引出到相互对置的2个侧面12B、12D的分割导体221和分割导体224虽然它们之间存在内部导体227，但在叠层方向(箭头Z所示的方向)相互对置。同样，分割导体222和分割导体225虽然它们之间存在内部导体227，但在叠层方向相互对置。同样，分割导体223和分割导体226虽然它们之间存在内部导体227，但在叠层方向相互对置。再有，在分割导体224、225、226和图15所示的配置在它们下侧的分割导体221、222、223之间也存在和上述同样的关系。

而且，一对内部导体227、228被分别引出到和分别引出这6个分割导体221～226的相互对置的2个侧面212B、212D不同的相互对置的2个侧面212C、212E上。

如图14所示，在电介质单体212的侧面212B、212D，多个(本实施方式中是3个)端子电极231、232、233交替配置在电介质单体212的外侧，使其分别与各分割导体221、221、223的引出部221A、222A、223A连接。

此外，同样，在电介质单体212的侧面212D、212B，多个(本形态是3个)端子电极234、235、236交替配置在电介质单体212的外侧，使其分别与各分割导体224、225、226的引出部224A、225A、226A连接。

进而，在电介质单体212的侧面212C，端子电极237配置在电介质单体212的外侧，与内部导体227的引出部227A连接。此外，在电介质单体212的侧面212E，端子电极238配置在电介质单体212的外侧，与内部导体228的引出部228A连接。

即，如图14所示，这些端子电极231、232、233和端子电极234、235、236分别配置在电介质单体212的相互对置的2个侧面212B、212D。此外，端子电极237和端子电极238分别配置在和配置端子电极231～236的2个侧面212B、212D不同的相互对置的2个侧面212C、212E上。本实施方式的电容器是阵列型的叠层电容器。

在本实施方式中，在图13和图15中，在分割导体221～223和分割导体224～226之间配置内部导体227，在内部导体227和内部导体228之间配置分割导体224～226。即，分割导体221～223和内部导体227之间、分割导体224～226和内部导体227之间、分割导体224～226和内部导体228之间分别构成电容器的相互对置的电极，产生电容器的功能。

在本实施方式中，分别与分割导体221～226连接且配置在2个侧面212B、212D的端子电极231～236构成多对第1端子电极。分别与内部电极227、228连接且配置在2个侧面212C、212E的端子电极237、238构成一对第2端子电极。本实施方式的叠层电容器210在作为长方体的六面体形状的电介质单体212的全部4个侧面212B～212E上分别配置端子电极231～236和端子电极237、238。

其次，说明本实施方式的叠层电容器210的作用。

为了发挥电容器的功能，3对端子电极231～236具有相互相同的极性，并与叠层电容器210的外部引线等连接。在这些分割导体221～223和分割导体224～226中，如图13的箭头所示，电流相互反向流动，3个分割导体221～223和分割导体224～226彼此极性相同。

此外，相互对置的一对端子电极237、238以具有相互相同的极性的形式与叠层电容器210的外部引线等连接。在这一对内部导体227、228中，因同样的理由，如图1的箭头所示，电流相互反向流动，一对内部导体227、228彼此之间相互同极性。

进而，相邻的分割导体221～223彼此之间电流也相互反向流动。此外，与位置重叠的各分割导体221～223的方向分别相反的各分割导体224～226也因同样的理由而使其彼此之间电流也相互反向流动。

因此，在3个分割导体221～223和3个分割导体224～226之间，电流反向流动，此外，在一对内部导体227、228之间电流反向流动。因此，不仅在叠层方向产生磁场相互抵消的作用，在同一平面内，电流也反向流动，产生磁场相互抵消的作用。

伴随在各导体间产生磁场相互抵消的作用，可以减小叠层电容器210本身具有的寄生电感，从而得到减小等效串联电感的效果。

由以上可知，若按照本实施方式的叠层电容器210，很适合作为去耦电容器使用，可以大幅度减小叠层电容器210的ESL。此外，本实施方式的叠层电容器210伴随高频段衰减量的增大，可以抑制电源电压的变动，可以适用于CPU的电源电路等中。

此外，如图15所示，通过在电介质单体212内分别配置多组3个分割导体221～223、3个分割导体224～226和一对内部导体227、228，可以提高本实施方式的叠层电容器210的静电容量。而且，在本实施方式的叠层电容器210中，磁场相互抵消的作用更大，可以大幅度减小电感并进一步减小ESL。

在制造本实施方式的叠层电容器210时，通过对分别形成为长方形等四边形的电介质片进行叠层，可以使电介质单体212形成为长方体形状。结果，本实施方式的叠层电容器210可以在已形成为从生产观点来看是最好的形状的具有4个侧面12B～12E的长方体形状的电介质单体12的所有侧面12B～12E上设置导体的引出部。因此，可以最大限度发挥ESL减小的效果。

其次，根据图16说明本实施方式的叠层电容器210的使用例。

在该使用例中，3组电源241、242、243和CPU等3组IC251、252、253分别相互成对连接。即，电源241和IC251连接，电源242和IC252连接，电源243和IC253连接。

该叠层电容器210的与分割导体221连接的端子电极231和与分割导体224连接的端子电极234分别连接在电源241和IC251之间。进而，与分割导体222连接的端子电极232和与分割导体225连接的端子电极235分别连接在电源242和IC252之间。此外，与分割导体223连接的端子电极233和与分割导体226连接的端子电极236分别连接在电源243和IC253之间。另一方面，与内部导体227连接的端子电极237和与内部导体228连接的端子电极238分别接地。

由以上可知，若按照该使用例，例如，端子电极231～236相互同极性，都是正极，端子电极237～238相互同极性，都是负极，可以大幅度降低ESL，可以抑制电源241、242、243的电压变动。

实施例2

其次，使用网络分析器测定下面各试样的S参数的S21特性，分别求出各试样的衰减特性。首先，说明作为各试样的样品的内容。即，作为电容器，将图21所示的一般2端子的叠层电容器作为比较例1，将图14所示的实施方式的多端子的叠层电容器作为实施例2。

这里，算出等效电路的常数，使衰减特性的实测值和图20所示的等效电路的衰减量一致。从图17所示的各试样的衰减特性数据可知，对于20MHz以上的高频段，实施例2的衰减量与比较例1相比，大约增加了15dB。根据该数据可以确认实施例2改善了高频特性。

另一方面，从算出的表1表示的ESL中也可以确认，与比较例1相比，实施例2大幅度减小，根据该表1可以证实本发明的效果。

【表2】

 

	C(μF)	ESR(mΩ)	ESL(pH)
				比较例1	1.038	6.3	825.2
实施例2	1.062	2.8	143.4

在该表2中，C是静电电容，ESL是等效串联电阻。作为这里使用的各试样的尺寸，如图21和图14所示，若设引出一对内部导体的电介质单体的侧面间的距离为L，设与引出一对内部导体的电介质单体的侧面正交的侧面间的距离为W，在比较例1中，L＝2.0mm，W＝1.25mm。在实施例2中，L＝1.6mm，W＝1.6mm。

再有，在上述实施方式的叠层电容器210中，虽然是具有2组每组4层共计8层的结构，但层数不限于此，层数可以很多，例如几十或几百层。此外，上述实施方式是分割导体分别在同一平面内各配置3个的结构，但也可以在同一平面内各配置2个或4个以上。

再有，本发明不限于上述实施方式，可以在本发明的范围内进行各种改变。

Claims (9)

1.一种叠层电容器，在由多片电介质片叠层形成的电介质单体内，以夹在电介质片之间的形式分别配置多个内部导体，其特征在于：

上述内部导体由分别引出到上述电介质片的相互对置的2个侧面的至少一对第1内部导体、以及分别引出到和引出了一对上述第1内部导体的2个侧面不同的上述电介质单体的相互对置的2个侧面的至少一对第2内部导体构成，

在一对上述第1内部导体之间，在上述电介质片上配置至少一对第2内部导体中的一个，在一对上述第2内部导体之间，在上述电介质片上配置至少一对第1内部导体中的一个，

上述叠层电容器具有：分别配置在上述电介质单体的相互对置的2个侧面且分别与一对上述第1内部导体连接的至少一对第1端子电极；以及

分别配置在和配置上述第1端子电极的侧面不同的上述电介质单体的相互对置的2个侧面上，并且与一对上述第2内部导体分别连接的一对第2端子电极，

上述第1内部导体和第2内部导体中的至少一方由以相互并排延伸的方式分割后交替引出到上述电介质单体的相互对置的2个侧面上的多个分割导体构成，

位于同一平面内且彼此相邻的上述分割导体与分别配置在上述电介质单体的相互对置的2个侧面上的上述第1端子电极或者上述第2端子电极分别连接，

在上述分割导体上形成与上述第1端子电极或者上述第2端子电极连接的引出部，

在同一平面内配置3个以上的分割导体，这些分割导体中隔1个而相邻的分割导体之间经上述引出部连接。

2.权利要求1记载的叠层电容器，其特征在于：在上述第1内部导体和第2内部导体上形成有分别连接在上述第1端子电极和第2端子电极的引出部。

3.权利要求1记载的叠层电容器，其特征在于：在同一平面内相互对置的位置上配置的上述引出部的宽度相同。

4.权利要求1记载的叠层电容器，其特征在于：上述分割导体的平面形状是长方形、三角形或梯形。

5.一种叠层电容器，在由多片电介质片叠层形成的电介质单体内，以夹在电介质片之间的形式分别配置多个内部导体，其特征在于：

上述内部导体由分别引出到上述电介质片的相互对置的2个侧面上的至少一对第1内部导体、以及分别引出到和引出了上述一对第1内部导体的2个侧面不同的上述电介质单体的相互对置的2个侧面上的至少一对第2内部导体构成，

在一对上述第1内部导体之间，在上述电介质片上配置至少一对第2内部导体中的一个，在一对上述第2内部导体之间，在上述电介质片上配置至少一对第1内部导体中的一个，

上述第1内部导体由以在同一平面内相互并排延伸的方式进行分割并交替引出到电介质单体的相互对置的2个侧面上的多个分割导体构成，

将上述第2内部导体夹在中间且在叠层方向彼此相邻的上述第1内部导体的分割导体配置在从俯视方向看去分别重叠的位置上，从俯视方向看去重叠的分割导体之间被交替引出，使其方向分别相反，

位于同一平面内且彼此相邻的上述分割导体与分别配置在相互对置的2个侧面上的上述第1端子电极或者上述第2端子电极分别连接，

在上述分割导体上形成与上述第1端子电极或者上述第2端子电极连接的引出部，

在同一平面内配置3个以上的分割导体，这些分割导体中隔1个而相邻的分割导体之间经上述引出部连接。

6.权利要求5记载的叠层电容器，其特征在于：上述第2内部导体是不分割的形状。

7.权利要求5或6记载的叠层电容器，其特征在于，具有：分别配置在上述电介质单体的相互对置的2个侧面且分别与多个分割导体连接的多对第1端子电极；以及

分别配置在和配置多对第1端子电极的2个侧面不同的上述电介质单体的相互对置的2个侧面上，并且分别与一对上述第2内部导体连接的一对第2端子电极。

8.权利要求1、5、6中任何一项记载的叠层电容器，其特征在于：上述电介质单体形成为长方体形状。

9.权利要求1、5、6中任何一项记载的叠层电容器，其特征在于：在上述电介质单体内分别配置有多对第1内部导体和第2内部导体。

Images