JP2013165301A - コンデンサアレイ - Google Patents

Abstract

【課題】デバイスの小型化を図ることができ、信頼性を向上させる。
【解決手段】複数の可変コンデンサＣ１〜Ｃ４が内蔵されるコンデンサアレイは、各可変コンデンサは正負の電極が交互に複数積層されている。ある可変コンデンサの各層の電極と隣接する他の可変コンデンサの同一平面上の各層の電極とを直列接続となるように、又はブリッジ構成するように接続する。これにより、総端子数ｍ１が可変コンデンサ数ｎに対してｍ１＜２ｎの関係となるように構成される。また、同一端面での端子数ｍ２が可変コンデンサ数ｎに対してｍ２＜ｎの関係となるように構成される。
【選択図】図４

Description

本発明は、電子機器における電圧又は電流を制御するのに適用して好適なコンデンサアレイ、特にその端子構造に関するものである。

従来、トランスレス電源として、以下のようなものがあった。例えば交流（ＡＣ）１００Ｖの商用電源の一端をコンデンサを介して、ダイオードブッリジより成る整流回路の一方の入力端子に接続する。そして、この商用電源の他端をこの整流回路の他方の入力端子に接続し、この整流回路の一方及び他方の出力端子間に定電圧用のツェナーダイオード及び平滑用コンデンサを並列に接続する。

斯かるトランスレス電源では、商用電源を直接整流し、その後レギュレータを構成するツェナーダイオードを介することで、出力端子間に安定な直流電圧（ＤＣ）を得るようにしている。

このとき、コンデンサにより、予め電圧を下げレギュレータを構成するツェナーダイオードの負担を軽くすることが行われている。

小電力の場合はコンデンサが利用されることが多い。これはコンデンサによる電圧降下は電流の位相が電圧とずれるために電力損失が発生しないためであり、例えば待機電力用電源等に利用されている。しかしながらこの回路では負荷変動等により整流出力が変動することから通常は最大負荷に合わせて回路を構成して軽負荷の時はレギュレータで電力を損失させることで安定電圧を作り出している。

また、コンデンサ両端の電圧降下は周波数や負荷電流の変動により大きく変化してしまう。このため、負荷電流が大きく、負荷変動の大きい機器では使用することができない。従って現状では待機電力等数十ｍＷ程度の極小電力用途に限定されている。

また、このトランスレス電源において、リレー等により消費電力の大きい動作時はコンデンサに所定の他のコンデンサを並列接続することで供給電力を増やすことも可能である。しかし、広い負荷範囲に対応するためには複数のコンデンサを切り換える必要がある。リレー等で複数のコンデンサを切り替えることは原理的に可能である。

しかし、スペースやコスト面以外に応答が遅く、切り換え時のノイズが発生する。さらに、連続的に容量を変化できず、耐久性に難があるなど実用的ではない。従って負荷の変動に合わせて容量値を連続的に可変できるデバイスが必要となる。

高周波回路の用途には電気的に容量制御可能なコンデンサとしてダイオードの端子間容量を利用したバリキャップなどが存在するが、電力制御としては、容量値が小さく、耐圧が低いため単品では使用できない。
また、近年ではＭＥＭＳ（micro electro mechanical system）を利用した可変コンデンサも複数提案されているが高周波信号での使用を前提としている。

一般に、コンデンサの容量は、誘電率、電極面積、電極間距離で決まる。従ってこのうちどれか１つ以上を制御すればいいことが分かる。実際にＭＥＭＳで提案されているのは、電極を変位させることによる電極間距離や対向電極面積を可変する方式である。

図１３は、従来の内部接続アレイを示す図であり、図１３Ａは内部接続ダイオードアレイ、図１３Ｂは内部接続バリキャップアレイである。図１３Ａに示す内部接続ダイオードアレイでは、ダイオードＤ１〜Ｄ４がアレイ状に配置されている。

ダイオードＤ１とダイオードＤ３のアノード間とダイオードＤ２とダイオードＤ４のアノード間とが内部接続されている。ダイオードＤ１〜Ｄ４のカソードは端子Ｔ１、Ｔ３、Ｔ５、Ｔ４に接続され、ダイオードＤ１〜Ｄ４のアノード間の内部接続部が端子Ｔ２に接続される。

図１３Ｂに示す内部接続バリキャップアレイでは、バリキャップＤ１３、Ｄ２３がアレイ状に配置されている。バリキャップＤ１３、Ｄ２３のカソード間が内部接続されている。バリキャップＤ１３、Ｄ２３のアノードは端子Ｔ１、Ｔ１に接続され、バリキャップＤ１３、Ｄ２３のカソード間の内部接続部は端子Ｔ３に接続される。

図１４は、従来の共通端子アレイを示す図であり、図１４ＡはＧＮＤ共通端子コンデンサアレイの概観図、図１４Ｂは内部回路構成図である。図１４Ａに示すＧＮＤ共通端子コンデンサアレイの概観図では、基板１４１上に保護膜１４２が施され、対向する一方の端面に複数の外部電極１４５が設けられ、対向する他方の端面にグランド外部電極１４３，１４４が設けられている。

図１４Ｂに示す内部回路構成図では、外部電極の入力端子Ｔ２〜Ｔ５と、外部電極の出力端子Ｔ７〜Ｔ１０とが設けられ、共通端子として外部電極のグランド端子Ｔ６、Ｔ１１が設けられている。

また、本発明者は種々研究を重ねた結果、ブリッジ接続された可変コンデンサにおいて制御入力端子及び制御出力端子間に加える制御信号を絶対値が同じでかつ逆極性とする差動方式とすることにより、入出力端子に生じる制御電圧成分は常にゼロ電位となり被制御信号への影響をほぼ完全になくすことができる可変コンデンサを提案している（特願２００７−９６６０８号）。

上述したように複数の可変コンデンサを組み合わせることにより制御装置を構成するようにした場合においては、複数のコンデンサをアレイとして内蔵することで、部品点数の削減が可能である。

しかし、近年の部品の超小型化の流れを考えた場合に、アレイ内の端子数が増加することは、単一の端子に使えるスペースが制限されることになる。このため、信頼性の高い電極端子を製造するのが困難となる。
従って、この端子スペースが制限されることにより、部品の小型化が制限される可能性があるという不都合が生じる。

そこで、本発明は、斯かる点に鑑み、デバイスの小型化を図ることができ、信頼性を向上させることができるコンデンサアレイを提供することを目的とするものである。

本発明のコンデンサアレイは、上記目的を達成するために、複数の可変コンデンサが内蔵されるコンデンサアレイにおいて、各可変コンデンサは正負の電極が交互に複数積層されていて、ある可変コンデンサの各層の電極と隣接する他の可変コンデンサの同一平面上の各層の電極とを直列接続となるように、又はブリッジ構成するように接続することにより、総端子数ｍ１が可変コンデンサ数ｎに対してｍ１＜２ｎの関係となるように構成されると共に、同一端面での端子数ｍ２が可変コンデンサ数ｎに対してｍ２＜ｎの関係となるように構成され、端面の数は２であるものである。

本発明のコンデンサアレイでは、コンデンサ素子の電極を内部又は外部によりあらかじめ接続しておくことで共通端子化する。これにより、端子数の削減を図っている。

また、コンデンサ素子の配置と電極接続を工夫することで端子間距離を等しくすることが出来る。このため、各端子とも最大限のスペースを確保することができる。
特に、電極が同一端面にある場合は、内部又は外部電極による接続が容易となる。

本発明によれば、コンデンサアレイの電極の削減及び端子構造の工夫により、デバイスを小型化することが可能である。また、基板上においての接続数が減ることから、半田使用量の削減、基板パターン設計が容易となり、かつセットの信頼性を向上させることができるという効果を奏する。

本実施の形態例の前提となる４素子ブリッジ構成例を示す図であり、図１Ａはブリッジ接続回路、図１Ｂは４素子コンデンサアレイの概観斜視図、図１Ｃは４素子コンデンサアレイの内部構成図である。 本実施の形態例の前提となる３素子直列接続構成例を示す図であり、図２Ａは直列接続回路、図２Ｂは３素子コンデンサアレイの概観斜視図、図２Ｃは３素子コンデンサアレイの内部構成図である。 内部接続と端子の例を示す図であり、図３Ａは素子数＝面内端子数の例、図３Ｂは小型化には限界があることを示す例、図３Ｃは端子数を減らして小型化することを示す例である。 ４素子の接続と端子の例を示す図である。図４Ａは４素子コンデンサアレイの内部構成図、図４Ｂは内部電極の内部構成図、図４Ｃは内部電極の接続例、図４Ｄは他の内部電極の接続例、図４Ｅは他の内部電極の接続例、図４Ｆは図４Ｄの内部電極の内部構成図である。 ４素子の接続と端子の他の例を示す図である。図５Ａは４素子コンデンサアレイの内部構成図、図５Ｂは内部電極の内部構成図、図５Ｃは内部電極の接続例、図５Ｄは他の内部電極の接続例、図５Ｅは他の内部電極の接続例、図５Ｆは他の内部電極の接続例である。 ４素子の接続と端子の他の例を示す図である。図６Ａは４素子コンデンサアレイの内部構成図、図６Ｂは内部電極の内部構成図、図６Ｃは内部電極の接続例、図６Ｄは他の内部電極の接続例、図６Ｅは図６Ｃの内部電極の内部構成図、図６Ｆは図６Ｄの内部電極の内部構成図である。 ４素子の内部電極接続と外部電極接続の例を示す図である。図７Ａは４素子コンデンサアレイの内部構成図、図７Ｂは内部電極の内部構成図、図７Ｃは内部電極の接続例、図７Ｄは図７Ｃの内部電極の内部構成図、図７Ｅは外部電極の接続例、図７Ｆは図７Ｄの外部電極の内部構成図である。 ３素子の接続と端子の例を示す図であり、図８Ａは３素子コンデンサアレイの内部構成図、図８Ｂは内部電極の内部構成図、図８Ｃは内部電極の接続例、図８Ｄは図８Ｃの内部電極の内部構成図である。 内部電極接続手順の例を示すであり、図９Ａは±パターン積層、図９Ｂは±パターン同士の積層間接続及び同一平面間接続である。 他の内部電極接続手順の例を示すであり、図１０Ａは同一平面間接続の±パターン積層、図１０Ｂは同一平面間接続の±パターン同士の積層間接続である。 非接触カードシステムを示す図である。 ＩＣカード用アンテナの共振回路への適用例を示す図である。 従来の内部接続アレイを示す図であり、図１３Ａは内部接続ダイオードアレイ、図１３Ｂは内部接続バリキャップアレイである。 従来の共通端子アレイを示す図であり、図１４ＡはＧＮＤ共通端子コンデンサアレイの概観図、図１４Ｂは内部回路構成図である。

以下、本発明の一実施の形態を、図１〜１２を参照して説明する。
図１は、本実施の形態例の前提となる４素子ブリッジ構成例を示している。図１Ａはブリッジ接続回路、図１Ｂは４素子コンデンサアレイの概観斜視図、図１Ｃは４素子コンデンサアレイの内部構成図である。

図１は、本発明者による先願の可変コンデンサを用いた４素子ブリッジ構成例を示している（特願２００７−９６６０８号）。
例えば、図１Ｂ及び図１Ｃに示す外部端子Ｔ１とＴ２が接続され、外部端子Ｔ１２とＴ１３が接続され、外部端子Ｔ３とＴ４を接続され、さらに外部端子Ｔ１１とＴ１４が接続される。

図１Ａにおいて、ブリッジ構成の可変コンデンサの接続は、以下のようになる。入力端子１１及び制御入力端子１３間に可変コンデンサＣ１が接続され、入力端子１１及び制御出力端子１４間に可変コンデンサＣ２が接続される。

また、制御入力端子１３及び出力端子１２間に可変コンデンサＣ４が接続され、制御出力端子１４及び出力端子１２間に可変コンデンサＣ３が接続される。

入力端子１１は、可変コンデンサＣ１及び可変コンデンサＣ２間に接続され、出力端子１２は、可変コンデンサＣ４）及び可変コンデンサＣ３間に接続される。

また、制御入力端子１３は、可変コンデンサＣ１及び可変コンデンサＣ４間に接続され、制御出力端子１４は、可変コンデンサＣ２及び可変コンデンサＣ３間に接続される。

ここで、入力端子１１に入力されたＡＣ入力５による電位が可変コンデンサＣ１及び可変コンデンサＣ２間に供給される。

すると、可変コンデンサＣ１及び可変コンデンサＣ２並びに可変コンデンサＣ４及び可変コンデンサＣ３の各電極間に電界が発生する。この電界により発生した電位によるＡＣ出力６が出力端子１２に出力される。

このとき、制御入力端子１３に入力された制御信号７による＋電位及び制御出力端子１４に制御信号８による−電位が、可変コンデンサＣ１及び可変コンデンサＣ２並びに可変コンデンサＣ４及び可変コンデンサＣ３の各電極に抵抗器Ｒを介して供給される。

すると、可変コンデンサＣ１及び可変コンデンサＣ２並びに可変コンデンサＣ４及び可変コンデンサＣ３の各電極間の＋電位及び−電位による制御信号により、各電極間の可変コンデンサの容量が変化する。従って、この変化した容量及びＡＣ入力５による電位に応じた電界が発生する。

図２は、本実施の形態例の前提となる３素子直列接続構成例を示している。図２Ａは直列接続回路、図２Ｂは３素子コンデンサアレイの概観斜視図、図２Ｃは３素子コンデンサアレイの内部構成図である。
また、例えば、図２Ｂ及び図２Ｃに示す外部端子Ｔ２１とＴ２２が接続され、外部端子Ｔ２５とＴ２６が接続される。

図２Ａにおいて、直列接続構成の可変コンデンサの接続は、以下のようになる。入力端子２８及び制御入力端子３０間に可変コンデンサＣ１１が接続され、制御入力端子３０及び制御出力端子３１間に可変コンデンサＣ１２が接続され、制御出力端子３１及び出力端子２９間に可変コンデンサＣ１３が接続される。

ここで、入力端子２８に入力されたＡＣ入力２４による電位が可変コンデンサＣ１１、可変コンデンサＣ１２及び可変コンデンサＣ１３間に供給される。

すると、可変コンデンサＣ１１及び可変コンデンサＣ１２並びに可変コンデンサＣ１３の各電極間に電界が発生する。この電界により発生した電位によるＡＣ出力２５が出力端子２９に出力される。

このとき、制御入力端子３０に入力された制御信号２６による＋電位及び制御出力端子３１に制御信号２７による−電位が、可変コンデンサＣ１１及び可変コンデンサＣ１２並びに可変コンデンサＣ１３の各電極に抵抗器Ｒを介して供給される。

すると、可変コンデンサＣ１１及び可変コンデンサＣ１２並びに可変コンデンサＣ１３の各電極間の＋電位及び−電位による制御信号により、各電極間の可変コンデンサの容量が変化する。従って、この変化した容量及びＡＣ入力２５による電位に応じた電界が発生する。

上述した図１及び図２に示した４素子ブリッジ構成と３素子直列接続のコンデンサアレイの例において、同一仕様の可変コンデンサを組み合わせて外部から制御電圧を印加することができる。これにより、インピーダンスを変化させることで電圧、電流、位相、周波数などの制御が可能になる。

各可変コンデンサは同一仕様であるため、アレイとして内蔵することが容易であり部品点数の削減につながる。既にコンデンサアレイは商品化されており既存プロセスの流用が可能で低コストでの製造が可能である。もちろん実装コストの低減だけでなくコンデンサ間のばらつきや使用環境でのばらつきも少なくなるため性能的にも安定となる。

例えば、セラミックコンデンサは積層することで大容量化が容易であり近年急激な小型化が図られている。アレイデバイスの場合、部品サイズは容量／耐圧／内蔵素子数に左右されるが特に小型サイズのものは十分な大きさの外部電極端子を確保する意味でもサイズが左右される。今までのアレイでは端子数は素子数の２倍と固定されており最小端子サイズ及び端子間距離が決まれば部品への素子内蔵数は自動的に決まってしまうことになる。

そこで本実施の形態では、端子数の数を素子数の２倍より小さくなるように構成することで、同一アレイサイズ内への素子の内蔵数を増やすことができる点、又は内蔵数が同じ場合は部品サイズを小さくすることができる点や、端子面積を大きくすることができる点を特徴とする。以下に、本実施の形態例を説明する。

図３は、内部接続と端子の例を示す図であり、図３Ａは素子数＝面内端子数の例、図３Ｂは小型化には限界があることを示す例、図３Ｃは端子数を減らして小型化することを示す例である。

図３Ａに示す素子数＝面内端子数の例では、上面の端子Ｔ１と端子Ｔ２及び下面の端子Ｔ１１と端子Ｔ１２のギャップはＧ１である。
また、上面の端子Ｔ２と端子Ｔ３及び下面の端子Ｔ１２と端子Ｔ１３のギャップはＧ２であり、上面の端子Ｔ３と端子Ｔ４及び下面の端子Ｔ１３と端子Ｔ１４のギャップはＧ３である。ギャップＧ１と、ギャップＧ２と、ギャップＧ３は等間隔又は信頼性を満たす範囲で異なる間隔となる。

図３Ｂに示す小型化には限界がある例では、上面の端子Ｔ１と端子Ｔ２及び下面の端子Ｔ１１と端子Ｔ１２のギャップはＧ１１（＜Ｇ１）である。
また、上面の端子Ｔ２と端子Ｔ３及び下面の端子Ｔ１２と端子Ｔ１３のギャップはＧ１２（＜Ｇ２）であり、上面の端子Ｔ３と端子Ｔ４及び下面の端子Ｔ１３と端子Ｔ１４のギャップはＧ１３（＜Ｇ３）である。ギャップＧ１１と、ギャップＧ１２と、ギャップＧ１３は等間隔又は信頼性を満たす範囲で異なる間隔となる。

ここで、コンデンサをアレイ化することで占有面積を小さくできるため、図３Ａに示すように、コンデンサアレイを小型化することができる。しかし、図３Ｂに示すように、コンデンサアレイをどんどん小さくしていくと、電極の面積が小さくなるため、容量が小さくなる。このため、電極の積層数（厚さ）を増やすことで容量の低下を防ぐことができる。

しかし、一定限界以上に、電極の面積を小さくすると共に、端子間のギャップを小さくすると、信頼性が低下する。例えば、端子の半田接続の際に端子間でショートが発生する場合がある。又は積層数（厚さ）の増加では容量の低下を防ぐことができない電極面積となっている場合がある。

このため、図３Ｂに示す上面の端子Ｔ２と端子Ｔ３の内部電極Ｉ２と内部電極Ｉ３とを内部接続して、図３Ｃに示す内部電極Ｉ２３を構成する。また、下面の端子Ｔ１２と端子Ｔ１３の内部電極Ｉ１２と内部電極Ｉ１３とを内部接続して、に示す内部電極Ｉ１２３を構成する。

これにより、図３Ｂに示す上面の端子Ｔ２と端子Ｔ３を共通化して、図３Ｃに示す端子Ｔ２３を構成する。また、下面の端子Ｔ１２と端子Ｔ１３の内部電極Ｉ１２を共通化して、図３Ｃに示す端子Ｔ１２３を構成する。

このとき、図３Ｃに示す上面の端子Ｔ１と端子Ｔ２３及び下面の端子Ｔ１１と端子Ｔ１２３のギャップはＧ２１（＞Ｇ１１）であり、端子Ｔ２３と端子Ｔ４及び下面の端子Ｔ１２３と端子Ｔ１４のギャップはＧ２２（＞Ｇ１３）である。これにより、ギャップＧ２１及びギャップＧ２２並びに電極面積は共に信頼性を満たす範囲内のものとすることができる。

図４は、４素子の接続と端子の例を示す図である。図４Ａは４素子コンデンサアレイの内部構成図、図４Ｂは内部電極の内部構成図、図４Ｃは内部電極の接続例、図４Ｄは他の内部電極の接続例、図４Ｅは他の内部電極の接続例、図４Ｆは図４Ｄの内部電極の内部構成図である。

図４は内蔵素子数が４の場合の例である。図４Ａに示したように４素子コンデンサＣ１〜Ｃ４がアレイ化されている場合の上側の内部電極Ｉ１〜Ｉ４及び下側の内部電極Ｉ１１〜Ｉ１４を図４Ｂに示している。

図４Ｂに示したように上側のプラスの内部電極Ｉ１〜Ｉ４と、マイナスの内部電極Ｉ１１〜Ｉ１４（の中心の縦長の長方形部分）が誘電体を挟んで複数（図中では各１つを示している）交互に積層される。

その後、上側のみ及び下側（の横長の長方形部分）のみが各々外部電極として接続されて、上面の端子Ｔ１〜Ｔ４及び下側の端子Ｔ１１〜Ｔ１４となる。
図４Ｃに示す内部電極の接続例は、４素子コンデンサＣ１〜Ｃ４のすべてを内部で接続する。すなわち、コンデンサＣ１とコンデンサＣ２とを上側の内部電極Ｉ１２で接続し、内部電極Ｉ１２と端子Ｔ１（端子Ｔ２は削除）とを接続する。

コンデンサＣ２とコンデンサＣ３とを下側の内部電極Ｉ１２３で接続し、内部電極Ｉ１２３と端子Ｔ１２３（端子Ｔ１２は削除）とを接続する。コンデンサＣ３とコンデンサＣ４とを上側の内部電極Ｉ３４で接続し、内部電極Ｉ３４と端子Ｔ４（端子Ｔ３は削除）とを接続している。

ここで、コンデンサアレイの総端子数（上面及び下側）をｍ１とし、片側の端面（上面又は下側）端子数ｍとする。
これにより、総端子数ｍ１を図４Ａに示す上面の端子Ｔ１〜Ｔ４及び下側の端子Ｔ１１〜Ｔ１４の８個から、図４Ｃに示す上面の端子Ｔ１とＴ４及び下側の端子Ｔ１１、Ｔ１２３とＴ１４の５個に減らすことができた。

これにより、上面の端子Ｔ１とＴ４及び下側の端子Ｔ１１とＴ１２３との間隔だけを広げて配置することができる。
また、片側端面の端子数ｍ２（上側又は下側）は４から２又は４から３へと減少したため、その分端子面積（幅）を広く取ることができ、これにより、外部電極と内部電極との接続の信頼性や端子と基板パターンとの接続の信頼性を向上させることが出来る。

図４Ｄに示す他の内部電極の接続例は、４素子コンデンサＣ１〜Ｃ４のすべてを内部で接続するが、図４Ｃに示す内部電極の接続例の端子位置を変形した例である。
すなわち、コンデンサＣ１とコンデンサＣ２とを上側の内部電極Ｉ１２で接続し、内部電極Ｉ１２と端子Ｔ１２（端子Ｔ２は削除）とを接続する。このとき、端子Ｔ１２は、端子Ｔ１とＴ２の中間に位置させる。

コンデンサＣ２とコンデンサＣ３とを下側の内部電極Ｉ１２３で接続し、内部電極Ｉ１２３と端子Ｔ１２３（端子Ｔ１２は削除）とを接続する。このとき、端子Ｔ１２３は、端子Ｔ１２とＴ１３の中間に位置させる。

コンデンサＣ３とコンデンサＣ４とを上側の内部電極Ｉ３４で接続し、内部電極Ｉ３４と端子Ｔ３４（端子Ｔ３は削除）とを接続している。このとき、端子Ｔ３４は、端子Ｔ１３とＴ４の中間に位置させる。

これにより、片側の端面（上面又は下側）端子の位置を均等に配置することができる。このとき、上面の端子Ｔ１２とＴ３４及び下側の端子Ｔ１１とＴ１２３、Ｔ１２３とＴ１４のすべての間隔を広げて配置することができる。

図４Ｅに示す他の内部電極の接続例は、４素子コンデンサＣ１とＣ２、Ｃ３とＣ４の２つずつを内部で接続し、図４Ｃに示す内部電極の接続例の端子数を変形した例である。
すなわち、コンデンサＣ１とコンデンサＣ２とを上側の内部電極Ｉ１２で接続し、内部電極Ｉ１２と端子Ｔ１（端子Ｔ２は削除）とを接続する。

コンデンサＣ３とコンデンサＣ４とを下側の内部電極Ｉ１３４で接続し、内部電極Ｉ１３４と端子Ｔ１４（端子Ｔ１３は削除）とを接続している。
これにより、片側の端面（上面又は下側）端子数ｍ２を３個に減らし、総端子数ｍ１を８個から６個に減らして、上面の端子Ｔ１とＴ３及び下側の端子Ｔ１２とＴ１４との間隔だけを広げて配置することができる。

図４Ｅに示す他の内部電極の接続例では、総端子数ｍ１が８個から６個に減少し、端面の端子数ｍ２が４個から３個に減少するが、図１３に示した従来部品ではダイオード２素子内蔵などで３端子の場合は端面の最大端子数は２のままで減少させることはできない。

図４Ｆに示す図４Ｄの内部電極の内部構成は、図４Ｂに示した上側のプラスの内部電極Ｉ１とＩ２を上側の内部電極Ｉ１２で接続し、下側のマイナスの内部電極Ｉ１２とＩ１３を下側の内部電極Ｉ１２３で接続し、上側のプラスの内部電極Ｉ３とＩ４を上側の内部電極Ｉ３４で接続する。

この場合、内部電極に対する端子は均等配置とすることができるため、端子間距離を一定にした場合に端子サイズを最大化することができる。
図４に示すように内部電極を内部接続して構成することにより、４素子アレイコンデンサの総端子数ｍ１を素子数の２倍の８個よりも少なくして構成することができる。

図５は、４素子の接続と端子の他の例を示す図である。図５Ａは４素子コンデンサアレイの内部構成図、図５Ｂは内部電極の内部構成図、図５Ｃは内部電極の接続例、図５Ｄは他の内部電極の接続例、図５Ｅは他の内部電極の接続例、図５Ｆは他の内部電極の接続例である。

図５は内蔵素子数が４の場合の他の例である。図４Ａに示したように同一コンデンサの両端子が対面ではなく、図５Ａは同一コンデンサの両端子が同一面（上側又は下側）に配置されているのが特徴である。

すなわち、上側のコンデンサＣ１の上側の内部電極Ｉ１、Ｉ２と、上側のコンデンサＣ３の上側の内部電極Ｉ３、Ｉ４とが、上面の端子Ｔ１〜Ｔ４に接続される。また、下側のコンデンサＣ２の下側の内部電極Ｉ１１、Ｉ１２と、下側のコンデンサＣ４の下側の内部電極Ｉ１３、Ｉ１４とが、下面の端子Ｔ１１〜Ｔ１４に接続される。

このように４素子コンデンサＣ１〜Ｃ４がアレイ化されている場合の上側の内部電極Ｉ１〜Ｉ４及び下側の内部電極Ｉ１１〜Ｉ１４を図５Ｂに示している。
図５Ｂに示したように上側のコンデンサＣ１、Ｃ３の上側のプラスの内部電極Ｉ１、Ｉ４と、マイナスの内部電極Ｉ２、Ｉ３（の中心の横長の長方形部分）が誘電体を挟んで複数（図中では各１つを示している）交互に積層される。

その後、プラス側のみ及びマイナス側（の縦長の長方形部分）のみが各々外部電極として接続されて、上面の端子Ｔ１〜Ｔ４となる。
また、下側のコンデンサＣ２、Ｃ４の下側のプラスの内部電極Ｉ１１、Ｉ１４と、マイナスの内部電極Ｉ１２、Ｉ１３（の中心の横長の長方形部分）が誘電体を挟んで複数（図中では各１つを示している）交互に積層される。

その後、プラス側のみ及びマイナス側（の縦長の長方形部分）のみが各々外部電極として接続されて、下側の端子Ｔ１１〜Ｔ１４となる。

このとき、上面の端子Ｔ２とＴ３とを接続し、下側の端子Ｔ１２とＴ１３とを接続し、上面の端子Ｔ１と下側の端子Ｔ１１とを接続し、上面の端子Ｔ４と下側の端子Ｔ１４とを接続するだけでブリッジ構成をすることができる。
これにより、ブリッジ構成を外部パターン接続のみで容易に組むことができる。このため、コストの高い両面基板を使わなくてもよいなどの利点が生じる。

図５Ｃに示す内部電極の接続例は、上側のコンデンサＣ１とコンデンサＣ３、及び下側のコンデンサＣ２とコンデンサＣ４を内部で接続する。すなわち、上側のコンデンサＣ１のマイナスの内部電極Ｉ２とコンデンサＣ４のマイナスの内部電極Ｉ３とを上側のマイナスの内部電極Ｉ２３で接続し、内部電極Ｉ２３と端子Ｔ２３（端子Ｔ２は削除）とを接続する。

下側のコンデンサＣ２のマイナスの内部電極Ｉ１２とコンデンサＣ４のマイナスの内部電極Ｉ１３とを下側のマイナスの内部電極Ｉ１２３で接続し、内部電極Ｉ１２３と端子Ｔ１２３（端子Ｔ１２は削除）とを接続する。

これにより、総端子数ｍ１を図４Ａに示す上面の端子Ｔ１〜Ｔ４及び下側の端子Ｔ１１〜Ｔ１４の８個から、図５Ｃに示す上面の端子Ｔ１、Ｔ２３とＴ４及び下側の端子Ｔ１１、Ｔ１２３とＴ１４の６個に減らすことができた。

これにより、上面の端子Ｔ１とＴ２３及び下側の端子Ｔ１１とＴ１２３との間隔だけを広げて配置することができる。
また、片側端面の端子数ｍ２（上面又は下側）は４から３へと減少したため、その分端子面積（幅）を広く取ることができ、これにより、外部電極と内部電極との接続の信頼性や端子と基板パターンとの接続の信頼性を向上させることが出来る。

図５Ｄに示す他の内部電極の接続例は、上側のコンデンサＣ１とコンデンサＣ３、及び下側のコンデンサＣ２とコンデンサＣ４を内部で接続するが、図５Ｃに示す内部電極の接続例の端子位置を変形した例である。

すなわち、上側のコンデンサＣ１のマイナスの内部電極Ｉ２とコンデンサＣ４のマイナスの内部電極Ｉ３とを上側のマイナスの内部電極Ｉ２３で接続し、内部電極Ｉ２３と端子Ｔ２３（端子Ｔ２、Ｔ３は削除）とを接続する。このとき、端子Ｔ２３は、端子Ｔ２とＴ３の中間に位置させる。

下側のコンデンサＣ２のマイナスの内部電極Ｉ１２とコンデンサＣ４のマイナスの内部電極Ｉ１３とを下側のマイナスの内部電極Ｉ１２３で接続し、内部電極Ｉ１２３と端子Ｔ１２３（端子Ｔ１２、Ｔ１３は削除）とを接続する。このとき、端子Ｔ１２３は、端子Ｔ１２とＴ１３の中間に位置させる。
これにより、片側の端面（上面又は下側）端子の位置を均等に配置することができる。
このとき、すべての端子の間隔を広げて配置することができる。

図５Ｅに示す他の内部電極の接続例では、上側のコンデンサＣ１と下側のコンデンサＣ２、及び上側のコンデンサＣ３と下側のコンデンサＣ４を内部で接続する。すなわち、上側のコンデンサＣ１のプラスの内部電極Ｉ１と下側のコンデンサＣ２のプラスの内部電極Ｉ１１とを左側のプラスの内部電極Ｉ１１１で接続し、内部電極Ｉ１１１と端子Ｔ１（端子Ｔ１１は削除）とを接続する。

上側のコンデンサＣ３のプラスの内部電極Ｉ４と下側のコンデンサＣ４のプラスの内部電極Ｉ１４とを右側のプラスの内部電極Ｉ４１４で接続し、内部電極Ｉ４１４と端子Ｔ１４（端子Ｔ４は削除）とを接続する。

これにより、総端子数ｍ１を図４Ａに示す上面の端子Ｔ１〜Ｔ４及び下側の端子Ｔ１１〜Ｔ１４の８個から、図５Ｅに示す上面の端子Ｔ１、Ｔ２、Ｔ３及び下側の端子Ｔ１２、Ｔ１３とＴ１４の６個に減らすことができた。

図５Ｆに示す他の内部電極の接続例では、上側のコンデンサＣ１とコンデンサＣ３、及び下側のコンデンサＣ２とコンデンサＣ４を内部で接続すると共に、上側のコンデンサＣ１と下側のコンデンサＣ２、及び上側のコンデンサＣ３と下側のコンデンサＣ４を内部で接続して、図５Ｅに示す内部電極の接続例の端子位置を変形した例である。

すなわち、上側のコンデンサＣ１のマイナスの内部電極Ｉ２とコンデンサＣ３のマイナスの内部電極Ｉ３とを上側のマイナスの内部電極Ｉ２３で接続し、内部電極Ｉ２３と端子Ｔ２３（端子Ｔ２は削除）とを接続する。

さらに、上側のコンデンサＣ１のプラスの内部電極Ｉ１と下側のコンデンサＣ２のプラスの内部電極Ｉ１１とを左側のプラスの内部電極Ｉ１１１で接続し、内部電極Ｉ１１１と端子Ｔ１（端子Ｔ１１は削除）とを接続する。

また、下側のコンデンサＣ２のマイナスの内部電極Ｉ１２とコンデンサＣ４のマイナスの内部電極Ｉ１３とを下側のマイナスの内部電極Ｉ１２３で接続し、内部電極Ｉ１２３と端子Ｔ１２３（端子Ｔ１２は削除）とを接続する。

上側のコンデンサＣ３のプラスの内部電極Ｉ４と下側のコンデンサＣ４のプラスの内部電極Ｉ１４とを右側のプラスの内部電極Ｉ４１４で接続し、内部電極Ｉ４１４と端子Ｔ１４（端子Ｔ４は削除）とを接続する。

これにより、総端子数ｍ１を図５Ａに示す上面の端子Ｔ１〜Ｔ４及び下側の端子Ｔ１１〜Ｔ１４の８個から、図５Ｆに示す上面の端子Ｔ１とＴ２３及び下側の端子Ｔ１２３とＴ１４の４個に減らすことができた。
従って、総端子数ｍ１が４個でなおかつ端子間距離が最大になるように配置することができる。図５Ｅと比べると図５Ｆは端子数を少なく出来る利点がある。

図６は、４素子の接続と端子の他の例を示す図である。図６Ａは４素子コンデンサアレイの内部構成図、図６Ｂは内部電極の内部構成図、図６Ｃは内部電極の接続例、図６Ｄは他の内部電極の接続例、図６Ｅは図６Ｃの内部電極の内部構成図、図６Ｆは図６Ｄの内部電極の内部構成図である。

図６は内蔵素子数が４の場合の他の例である。図６Ｄに示したように同一コンデンサの両端子が対面ではなく、それぞれ異なる面（上側と左側又は右側、下側と左側又は右側）に配置されているのが特徴である。
図６Ａ、図６Ｂは図５Ａ、図５Ｂと同様である。図６Ｃは図５Ｆと同様である。このため、図６Ａ、図６Ｂ、図６Ｃの説明は省略する。

図６Ｄに示す他の内部電極の接続例では、上側のコンデンサＣ１とコンデンサＣ３、及び下側のコンデンサＣ２とコンデンサＣ４を内部で接続すると共に、上側のコンデンサＣ１と下側のコンデンサＣ２、及び上側のコンデンサＣ３と下側のコンデンサＣ４を内部で接続して、図５Ｆに示す内部電極の接続例の端子位置をそれぞれ異なる面（上側と左側又は右側、下側と左側又は右側）に変形した例である。

すなわち、上側のコンデンサＣ１のマイナスの内部電極Ｉ２とコンデンサＣ３のマイナスの内部電極Ｉ３とを上側のマイナスの内部電極Ｉ２３で接続し、内部電極Ｉ２３と端子Ｔ２３（端子Ｔ２、Ｔ３は削除）とを接続する。

さらに、上側のコンデンサＣ１のプラスの内部電極Ｉ１と下側のコンデンサＣ２のプラスの内部電極Ｉ１１とを左側のプラスの内部電極Ｉ１１１で接続し、内部電極Ｉ１１１と左側の端子Ｔ１１１（端子Ｔ１、端子Ｔ１１は削除）とを接続する。

また、下側のコンデンサＣ２のマイナスの内部電極Ｉ１２とコンデンサＣ４のマイナスの内部電極Ｉ１３とを下側のマイナスの内部電極Ｉ１２３で接続し、内部電極Ｉ１２３と端子Ｔ１２３（端子Ｔ１２は削除）とを接続する。

上側のコンデンサＣ３のプラスの内部電極Ｉ４と下側のコンデンサＣ４のプラスの内部電極Ｉ１４とを右側のプラスの内部電極Ｉ４１４で接続し、内部電極Ｉ４１４と右側の端子Ｔ４１４（端子Ｔ４、端子Ｔ１４は削除）とを接続する。

図６Ｅに示す図６Ｃの内部電極の内部構成図では、図６Ｂに示した上側のプラスの内部電極Ｉ１と下側のプラスの内部電極Ｉ１１を上側の内部電極Ｉ１１１（細長い長方形）で接続し、上側の内部電極Ｉ１１１は上側の端子Ｔ１に接続される。

上側のプラスの内部電極Ｉ４と下側のプラスの内部電極Ｉ１４を下側の内部電極Ｉ４１４（細長い長方形）で接続する。下側の内部電極Ｉ４１４は、下側の端子Ｔ１４に接続される。

また、上側のマイナスの内部電極Ｉ２と上側のマイナスの内部電極Ｉ３を上側の内部電極Ｉ２３（幅広い長方形）で接続し、上側の内部電極Ｉ２３上側の端子Ｔ２３に接続される。

下側のマイナスの内部電極Ｉ１３と下側のマイナスの内部電極Ｉ１４を下側の内部電極Ｉ１２３（幅広い長方形）で接続する。下側の内部電極Ｉ１２３は、下側の端子Ｔ１２３に接続される。

図６Ｆに示す図６Ｄの内部電極の内部構成図では、図６Ｂに示した上側のプラスの内部電極Ｉ１と下側のプラスの内部電極Ｉ１１を左側の内部電極Ｉ１１１（細長い長方形）で接続し、左側の内部電極Ｉ１１１は左側の端子Ｔ１１１に接続される。

上側のプラスの内部電極Ｉ４と下側のプラスの内部電極Ｉ１４を右側の内部電極Ｉ４１４（細長い長方形）で接続する。右側の内部電極Ｉ４１４は、右側の端子Ｔ４１４に接続される。

また、上側のマイナスの内部電極Ｉ２と上側のマイナスの内部電極Ｉ３を上側の内部電極Ｉ２３（幅広い長方形）で接続し、上側の内部電極Ｉ２３上側の端子Ｔ２３に接続される。

下側のマイナスの内部電極Ｉ１３と下側のマイナスの内部電極Ｉ１４を下側の内部電極Ｉ１２３（幅広い長方形）で接続する。下側の内部電極Ｉ１２３は、下側の端子Ｔ１２３に接続される。

図７は、４素子の内部電極接続と外部電極接続の例を示す図である。図７Ａは４素子コンデンサアレイの内部構成図、図７Ｂは内部電極の内部構成図、図７Ｃは内部電極の接続例、図７Ｄは図７Ｃの内部電極の内部構成図、図７Ｅは外部電極の接続例、図７Ｆは図７Ｄの外部電極の内部構成図である。

図７は内蔵素子数が４の場合の内部電極接続と外部電極接続の例である。図７Ｃの内部電極のみでなく、図７Ｅに示したように外部電極により接続されているのが特徴である。
図７Ａ、図７Ｂは図６Ａ、図６Ｂと同様である。図７Ｃは図５Ｄと同様である。このため、図７Ａ、図７Ｂ、図７Ｃの説明は省略する。

図７Ｄは図７Ｃの内部電極の内部構成図では、図７Ｂに示した上側のマイナスの内部電極Ｉ２と上側のマイナスの内部電極Ｉ３を上側の内部電極Ｉ２３（幅広い長方形）で接続し、上側の内部電極Ｉ２３は、上側の端子Ｔ２３に接続される。

下側のマイナスの内部電極Ｉ１３と下側のマイナスの内部電極Ｉ１４を下側の内部電極Ｉ１２３（幅広い長方形）で接続する。下側の内部電極Ｉ１２３は、下側の端子Ｔ１２３に接続される。

図７Ｅに示す外部電極の接続例は、上側のコンデンサＣ１とコンデンサＣ３、及び下側のコンデンサＣ２とコンデンサＣ４の内部電極を、外部電極で接続した例である。
すなわち、上側のコンデンサＣ１のマイナスの内部電極Ｉ２３０とコンデンサＣ４のマイナスの内部電極Ｉ２３１とを上側のマイナスの外部電極Ｉ２３２（端子Ｔ２３と同じ位置）で接続し、外部電極Ｉ２３２と端子Ｔ２３（端子Ｔ２、Ｔ３は削除）とを接続する。このとき、端子Ｔ２３は、端子Ｔ２とＴ３の中間に位置させる。

下側のコンデンサＣ２のマイナスの内部電極Ｉ１２３０とコンデンサＣ４のマイナスの内部電極Ｉ１２３１とを下側のマイナスの外部電極Ｉ１２３２（端子Ｔ１２３と同じ位置）で接続し、外部電極Ｉ１２３２と端子Ｔ１２３（端子Ｔ１２、Ｔ１３は削除）とを接続する。このとき、端子Ｔ１２３は、端子Ｔ１２とＴ１３の中間に位置させる。

これにより、外部電極の接続により片側の端面（上面又は下側）端子の位置を均等に配置することができる。
このとき、すべての端子の間隔を広げて配置することができる。

図７Ｆは図７Ｄの外部電極の内部構成図では、図７Ｂに示した上側のマイナスの内部電極Ｉ２と上側のマイナスの内部電極Ｉ３を、上側の内部電極Ｉ２３０（幅広い長方形）と内部電極Ｉ２３１（幅広い長方形）とで互いに近づけて（又は接続して）、上側のマイナスの外部電極Ｉ２３２に接続する。外部電極Ｉ２３２は、上側の端子Ｔ２３に接続される。

下側のマイナスの内部電極Ｉ１２と下側のマイナスの内部電極Ｉ１３を、下側の内部電極Ｉ１２３０（幅広い長方形）と内部電極Ｉ１２３１（幅広い長方形）とで互いに近づけて（又は接続して）、下側のマイナスの外部電極Ｉ１２３２に接続する。下側のマイナスの外部電極Ｉ１２３２は、下側の端子Ｔ１２３２に接続される。
これにより、電極接続を内部接続又は外部接続により選択して行うことができる。

図８は、３素子の接続と端子の例を示す図であり、図８Ａは３素子コンデンサアレイの内部構成図、図８Ｂは内部電極の内部構成図、図８Ｃは内部電極の接続例、図８Ｄは図８Ｃの内部電極の内部構成図である。

すなわち、コンデンサＣ１１、Ｃ１２、Ｃ１３の上側の内部電極Ｉ２１、Ｉ２２、Ｉ２３と、上面の端子Ｔ２１、Ｔ２２、Ｔ２３とが接続される。また、コンデンサＣ１１、Ｃ１２、Ｃ１３の下側の内部電極Ｉ２４、Ｉ２５、Ｉ２６と、下面の端子Ｔ２４、Ｔ２５、Ｔ２６とが接続される。

このように３素子コンデンサＣ１１〜Ｃ１３がアレイ化されている場合の上側の内部電極Ｉ２１〜Ｉ２３及び下側の内部電極Ｉ２４〜Ｉ２６を図８Ｂに示している。
図８Ｂに示したように上側のコンデンサＣ１１、Ｃ１２、Ｃ１３の上側のプラスの内部電極Ｉ２１、Ｉ２２、Ｉ２３と、マイナスの内部電極Ｉ２４、Ｉ２５、Ｉ２６（の中心の縦長の長方形部分）が誘電体を挟んで複数（図中では各１つを示している）交互に積層される。

その後、プラス側のみ及びマイナス側（の横長の長方形部分）のみが各々外部電極として接続されて、上側及び下側の端子Ｔ２１〜Ｔ２６となる。

図８Ｃに示す内部電極の接続例では、３素子コンデンサＣ１１とＣ１２、Ｃ１２とＣ１３のすべてを内部で接続し、図８Ｃに示す内部電極の接続例の端子数を変形した例である。
すなわち、コンデンサＣ１１とコンデンサＣ１２とを下側の内部電極Ｉ２４５で接続し、内部電極Ｉ２４５と端子Ｔ２４５（端子Ｔ２５は削除）とを接続する。

コンデンサＣ１２とコンデンサＣ１３とを上側の内部電極Ｉ２２３で接続し、内部電極Ｉ２２３と端子Ｔ２２３（端子Ｔ２２は削除）とを接続している。
これにより、片側の端面（上面又は下側）端子数ｍ２を２個に減らし、総端子数ｍ１を６個から４個に減らして、上面の端子Ｔ２１とＴ２２３及び下側の端子Ｔ２４５とＴ２６との間隔だけを広げて配置することができる。

図８Ｄに示す図８Ｃの内部電極の内部構成は、図８Ｂに示した下側のマイナスの内部電極Ｉ２４とＩ２５を下側の内部電極Ｉ２４５で接続し、上側のプラスの内部電極Ｉ２２とＩ２３を上側の内部電極Ｉ２２３で接続する。
この場合、内部電極に対する端子は均等配置とすることができるため、端子間距離を一定にした場合に端子サイズを最大化することができる。

これにより、３素子内蔵の例では、総端子数を４に減らすことができ、なおかつ端子間距離が最大になるように端子を位置することができる。
なお、各端子のサイズは場所により違っている場合もありうるが、実際の部品では端子サイズは同じとする。

図９は、内部電極接続手順の例を示すであり、図９Ａは±パターン積層、図９Ｂは±パターン同士の積層間接続及び同一平面間接続である。
図９は、図４Ｂに示す内部電極を、図４Ｆに示す内部電極接続状態にする際の手順を示すものである。

内部電極接続手順は、以下のように行われる。
まず、図９Ａに示すコンデンサＣ１〜Ｃ４の±パターンを形成し、形成された図９Ａに示すコンデンサＣ１〜Ｃ４の±パターンを各々交互に積層する。積層数は予め定められた容量が得られる数だけである。

次に、積層された図９Ｂに示すコンデンサＣ１〜Ｃ４の±パターン同士の積層間を、プラスパターン同士及びマイナスパターン同士で接続する。この±パターン同士の積層間接続は、±パターン同士の積層間のプラスパターン同士及びマイナスパターン同士の上下方向の接続となる。このとき、点線Ｐ１２で示すように、上側のプラスの内部電極Ｉ１の上下方向のプラスパターン同士、内部電極Ｉ２の上下方向のプラスパターン同士で積層間を接続する。

また、点線Ｐ１２３で示すように、下側のマイナスの内部電極Ｉ１２の上下方向のマイナスパターン同士、下側のマイナスの内部電極Ｉ１３の上下方向のマイナスパターン同士で積層間を接続する。また、点線Ｐ３４で示すように、上側のプラスの内部電極Ｉ３の上下方向のプラスパターン同士、上側のプラスの内部電極Ｉ４の上下方向のプラスパターン同士で積層間を接続する。

このとき、積層間接続された図９Ｂに示すコンデンサＣ１〜Ｃ４の±パターン同士の積層間を内部電極で接続する。この内部電極による接続は、±パターン同士の積層間のプラスパターン同士及びマイナスパターン同士の各積層間において同一平面間での接続となる点が特徴である。このとき、上側のプラスの内部電極Ｉ１と内部電極Ｉ２の間を内部電極Ｉ１２で接続する。同様に、各積層間において同一平面間でプラスパターン同士を内部電極で接続する。

また、下側のマイナスの内部電極Ｉ１２と下側のマイナスの内部電極Ｉ１３の間を下側のマイナスの内部電極Ｉ１２３で接続する。同様に、各積層間において同一平面間でマイナスパターン同士を内部電極で接続する。

また、上側のプラスの内部電極Ｉ３と上側のプラスの内部電極Ｉ４の間を上側のプラスの内部電極Ｉ３４で接続する。同様に、各積層間において同一平面間でプラスパターン同士を内部電極で接続する。
ここでは、上下方向の積層間接続と同一平面間の内部電極接続は、どちらが先でも良く、同時でも良い。

図１０は、他の内部電極接続手順の例を示すであり、図１０Ａは同一平面間接続の±パターン積層、図１０Ｂは同一平面間接続の±パターン同士の積層間接続である。
図１０は、図４Ｂに示す、図４Ｆに示す内部電極接続状態に用いる内部電極を積層・接続する際の手順を示すものである。

他の内部電極接続手順は、以下のように行われる。
まず、図１０Ａに示す予め内部電極接続されたコンデンサＣ１〜Ｃ４の±パターンを形成し、形成された図１０Ａに示す予め内部電極接続されたコンデンサＣ１〜Ｃ４の±パターンを各々交互に積層する。積層数は予め定められた容量が得られる数だけである。

このとき、予め内部電極接続された図１０Ａに示すコンデンサＣ１〜Ｃ４の±パターン同士の内部電極接続パターンは、±パターン同士の積層間のプラスパターン同士及びマイナスパターン同士の各積層間において同一平面間での接続パターンとなる点が特徴である。

このとき、上側のプラスの内部電極Ｉ１と内部電極Ｉ２の間を内部電極Ｉ１２で接続する接続パターンとなる。同様に、各積層間において同一平面間でプラスパターン同士を内部電極で接続する接続パターンとなる。

また、下側のマイナスの内部電極Ｉ１２と下側のマイナスの内部電極Ｉ１３の間を下側のマイナスの内部電極Ｉ１２３で接続する接続パターンとなる。同様に、各積層間において同一平面間でマイナスパターン同士を内部電極で接続する接続パターンとなる。

また、上側のプラスの内部電極Ｉ３と上側のプラスの内部電極Ｉ４の間を上側のプラスの内部電極Ｉ３４で接続する接続パターンとなる。同様に、各積層間において同一平面間でプラスパターン同士を内部電極で接続する接続パターンとなる。

次に、積層された図１０Ｂに示す同一平面間で接続されている±パターン同士の積層間を、プラスパターン同士及びマイナスパターン同士で接続する。
この±パターン同士の積層間接続は、±パターン同士の積層間のプラスパターン同士及びマイナスパターン同士の上下方向の接続となる。

このとき、点線Ｐ１２で示すように、上側のプラスの内部電極Ｉ１の上下方向のプラスパターン同士、内部電極Ｉ２の上下方向のプラスパターン同士で積層間を接続する。
また、点線Ｐ１２３で示すように、下側のマイナスの内部電極Ｉ１２の上下方向のマイナスパターン同士、下側のマイナスの内部電極Ｉ１３の上下方向のマイナスパターン同士で積層間を接続する。

また、点線Ｐ３４で示すように、上側のプラスの内部電極Ｉ３の上下方向のプラスパターン同士、上側のプラスの内部電極Ｉ４の上下方向のプラスパターン同士で積層間を接続する。

以下に、コンデンサアレイの適用例を示す。
図１１は、非接触カードシステムを示す図である。ここでは、非接触ＩＣカードのアンテナ部の容量調節部の適用例を示す。

図１１において、この非接触カードシステムは、例えば、定期券に相当するＩＣカード１１１と、そのＩＣカード１１１に対して、電磁波を媒体として、非接触で電源となる電力を供給するとともに、データの読み書きやその他必要な処理を行うリーダ／ライタ１１６とで構成されている。

リーダ／ライタ１１６においては、断面形状が、例えば長方形とされているループコイル１１７から、コマンド及び必要ならば書き込みデータが、電磁波として放射され、さらに一定期間、無変調波が放射される。すなわち、まずＣＰＵ１１９において、所定のプログラムに従い、所定の変調波に対応した電圧をループコイル１１７に印加するように、変調／復調回路１１８が制御される。

変調／復調回路１１８のうちの変調処理を行う変調回路は、例えば、所定の周波数（例えば、１４ＭＨｚ）のキャリアを発生するキャリア発生器、及びＣＰＵ１１９の制御に従って増幅率が変化する駆動回路（アンプ）から構成されている。そして、駆動回路には、キャリア発生器からキャリアが入力されるようになされている。

駆動回路は、複数のループアンテナ１１７それぞれの、２次コイルとコンデンサとの接続点の電圧を検波したものに重み付けをして加算する加算手段をさらに備える。駆動回路の増幅率は、ＩＣカード１１１に対して送信すべきコマンドや書き込みデータなどに対応して、ＣＰＵ１１９に制御される。従って、駆動回路では、キャリアが、ＩＣカード１１１に対して送信すべきコマンドや書き込みデータなどに従って振幅変調されて出力される。

駆動回路の出力端子は、アンテナ（ループアンテナ）であるコイル（ループコイル）１１７に接続されている。従って、駆動回路より出力された振幅変調波は、ループコイル１１７に供給される。すなわち、ループコイル１１７には、振幅変調波に対応する電圧が印加される。これにより、ループコイル１１７では、その電圧に対応した電流が流れ、その電流の変化に対応した磁束（磁界）が発生する。

すなわち、ループコイル１１７からは、駆動回路より出力された振幅変調波が、電磁波として放射される。

その後、リーダ／ライタ１１６では、ＣＰＵ１１９によって、駆動回路の増幅率が一定値になるように制御される。これにより無変調波が、上述した振幅変調波と同様にして、電磁波として放射される。

そして、ＩＣカード１１１から応答があったか否かが判定される。ここで、ＩＣカード１１１から応答があったか否かは、次のようにして判定される。すなわち、ＩＣカード１１１においては、図１１には図示していないが、例えば、ループコイル１１７とコンデンサ（共振容量）とが並列に接続されて共振回路が構成されている。

さらに、コンデンサには、コンデンサとスイッチ（例えば、ＦＥＴなど）とが直列接続された直列回路が並列接続されている。従って、スイッチがオン／オフすることで、共振回路は、ループコイル及びコンデンサ、又はループコイル、及び他のコンデンサで構成されるようになり、その共振周波数（インピーダンス）が変化するようになされている。

ＩＣカード１１１では、リーダ／ライタ１１６に応答する場合、電圧制御可変コンデンサ１１３の容量を可変にする制御信号をオン／オフするようになされている。これにより、ループコイル１１７と電圧制御可変コンデンサ１１３とで構成する共振回路の共振周波数（インピーダンス）を変化させる。

この場合、ＩＣカード１１１とリーダ／ライタ１１６とが、ループコイル１１２と１１７との間で相互誘導を生じる距離にあることが前提となる。なお、ＩＣカード１１１もリーダ／ライタ１１６と同様にスイッチにより共振回路に接続されるコンデンサの容量を変化させるようにしてもよい。

上述したように無変調波に対応する電磁波を放射しているリーダ／ライタ１１６の駆動回路とループコイル１１７との接続点（ループコイルの端子）からループアンテナ１１７側を見たインピーダンスは、スイッチのオン／オフに対応して変化する。

従ってループアンテナ１１７の接続点の電圧も変化することになる。この間の電圧は、変調／復調回路１１８で検波、復調され、ＣＰＵ１１９に供給される。ＩＣカード１１１から応答があったか否かは、ＣＰＵ１１９において、変調／復調回路１１８からの信号（復調信号）に基づいて判定される。

ＣＰＵ１１９において、ＩＣカード１１１から応答がなかったと判定された場合、ＩＣカード１１１から応答があるまで、上述したようにして振幅変調波と無変調波とを放射する処理が繰り返される。すなわち、ＩＣカード１１１から応答がなかったと判定された場合とは、ＩＣカード１１１とリーダ／ライタ１１６とが、ループコイル１１２とループコイル１１７との間で相互誘導を生じる距離にない場合である。

一方、ＣＰＵ１１９において、ＩＣカード１１１から応答があったと判定された場合、上述したように得られる応答としての変調／復調回路１１８からの復調信号に基づいて、必要な処理が行われる。

すなわち、図１１の非接触カードシステムが、例えば自動改札システムである場合には、ＣＰＵ１１９によって、ディスプレイ１２０やアクセスコントローラ１２１、その他の装置が制御される。ディスプレイ１２０に必要な表示がなされるとともに、アクセスコントローラ１２１によって、扉（図示せず）の開閉が行われる。さらに、その他の装置において、所定の処理が行われる。

次に、図１１に示したＩＣカード１１１について説明する。ＩＣカード１１１では、まず、最初に、リーダ／ライタ１１６から放射された電磁波が受信される。すなわち、ＩＣカード１１１が、リーダ／ライタ１１６に近づけられると、ループコイル１１２と１１７との間で相互誘導を生じる距離となる。そこで、ループコイル１１２は、ループコイル１１７より放射された電磁界（磁束）のうち、そこに鎖交する磁束の変化（磁界の変化）に応じて逆起電力を生じる。

図１２は、ＩＣカード用アンテナの共振回路への適用例を示す図である。
ここで、図１１に電圧制御可変コンデンサ１１３で示すように、ＩＣカード１１１においては、図１２に示したように、ループコイル１１２は、電圧制御可変コンデンサ１１３と並列に接続され、これにより共振回路が構成されている。

従って、ループコイル１１２で発生した電圧のうち、ループコイル１１２及び電圧制御可変コンデンサ１１３で構成される共振回路の共振周波数を中心とする所定の周波数帯域のものは、効率良く、後段のＩＣ１１４に供給される。

なお、ループコイル１１２及び電圧制御可変コンデンサ１１３で構成される共振回路の共振周波数は、例えばリーダ／ライタ１１６が有するキャリア発生器が発生するキャリアの周波数と同一となるように構成されている。

そして、ＩＣ１１４に対し、上述した相互誘導に基づく逆起電力による電源の供給が開始される。その後、ループコイル１１２及び電圧制御可変コンデンサ１１３で構成される共振回路を通過した信号が検波される。

すなわち、ループコイル１１２及び電圧制御可変コンデンサ１１３で構成される共振回路を通過した信号は、図示せぬ整流／検波用のダイオード及び平滑用のコンデンサを介することにより、整流、平滑化され（リップルが除去され）、電源レギュレータ１１５に供給される。そして、電源レギュレータ１１５では、そこに入力された信号が安定化されることにより所定の一定電圧とされ、これが、電源として、ＩＣ１１４に供給される。

以上のようにして、ＩＣ１１４に電源が供給され、その動作が可能な状態となった後、ループコイル１１２及び電圧制御可変コンデンサ１１３で構成される共振回路を通過した信号は、上述した整流／検波用のダイオードを介することにより検波される。さらに図示せぬ交流結合用のコンデンサを介することにより、直流分が除去されて、ＩＣ１１４に供給される。

ＩＣ１１４では、そこに入力された信号に含まれるコマンドが解釈され、そのコマンドに対応した処理が行われる。すなわち、そのコマンドが、例えば書き込みを要求するものである場合には、入力された信号に含まれるデータ（書き込みデータ）が、図示せぬメモリ（例えば、不揮発性メモリなど）に書き込まれる。

また、コマンドが、例えば読み出しを要求するものである場合には、メモリからデータが読み出される。そのデータに対応して、電圧制御可変コンデンサ１１３の制御信号（＋）１２３及び制御信号（−）１２４による容量可変制御がなされる。制御信号（＋）１２３及び制御信号（−）１２４は、絶対値が同じで極性が異なる差動方式の信号である。

ここで、制御信号（＋）１２３及び制御信号（−）１２４は、ＩＣ１１４の制御に従ってオン／オフする。例えば、通常は、電圧制御可変コンデンサ１１３の容量が比較的大きいオフ状態になっている。制御信号（＋）１２３及び制御信号（−）１２４がオンになった場合には、電圧制御可変コンデンサ１１３の容量が比較的小さい値に減少する。

このため、ループコイル１１２及び電圧制御可変コンデンサ１１３でなる並列共振回路が共振周波数で共振されることになる。上述したようにして、リーダ／ライタ１１６におけるループアンテナ１１７の接続点の電圧は、読み出されたデータに対応して変化することになる。

なお、ループコイル１１２及び電圧制御可変コンデンサ１１３で構成される共振回路にスイッチを介してコンデンサを並列接続することにより容量を可変制御するようにして、並列共振回路が共振周波数で共振されるようにしても良い。

なお、図１１では、ＩＣカード１１１に電源を設けず、リーダ／ライタ１１６から電源の供給を受けるようにしたが、ＩＣカード１１１自体に電源を設けるようにすることも可能である。
例えば、携帯電話等の携帯用電子機器にＩＣカード１１１を添付して使用する場合には、携帯電話の電源を用いることができる。

ここで、製造工程のＩＣカード１１１へのループアンテナ１１２の貼り付けや、携帯電話へのＩＣカード１１１の貼り付けにより、ループアンテナ１１２の容量が変化することがある。また、共振回路にスイッチを介してコンデンサを並列接続する場合には、ループアンテナ１１２の一部を使用してカード基板の表面及び裏面から導電材で挟むことによりコンデンサとして用いている。このため、環境変化によりカード基板材料の膨張又は収縮が発生してこのコンデンサの容量変化が発生する。

従って、ループコイル１１２及び電圧制御可変コンデンサ１１３でなる並列共振回路の共振周波数が変化する。これにより、ＩＣカード１１１とリーダ／ライタ１１６間の通信が途切れたり、不可能になることが想定される。

そこで、製造工程における容量変化分を電圧制御可変コンデンサ１１３の制御によって調整する。すなわち、電圧制御可変コンデンサ１１３において制御信号（＋）１２３及び制御信号（−）１２４による容量の可変制御がなされる。電圧制御可変コンデンサ１１３の容量を環境変化による容量変化分だけ調節する。

制御信号（＋）１２３及び制御信号（−）１２４は、絶対値が同じで極性が異なる差動方式の信号である。これにより、ループコイル１１２及び電圧制御可変コンデンサ１１３とで形成される共振回路の共振周波数は、ＩＣカード１１１とリーダ／ライタ１１６間の通信が可能な適正な値に調節される。

このとき、本実施の形態のコンデンサアレイは、図１１に示した電圧制御可変コンデンサ１１３に限らず、ＩＣ１１４や、電源レギュレータ１１５に用いられる。ここで、ＩＣカード１１１は、仕様としてその厚さや面積が決まっているため、これに使用するコンデンサアレイの積層数、端子間距離や面積が限定される。

そこで、本実施の形態のコンデンサアレイを用いることにより、コンデンサアレイ自体の小型化を図ることができるので、ＩＣカード１１１の仕様を満足するようにすることができる。例えば、ＩＣカード１１１の仕様では、７６０μｍの厚さで、０．２ｍｍ×０．４ｍｍの面先にコンデンサアレイを配置することが要求される。

なお、上述した本実施の形態例に限らず、本発明の要旨を逸脱しない限り、適宜変更しうることは言うまでもない。

１…可変コンデンサＣ１、２…可変コンデンサＣ２、３…可変コンデンサＣ３、４…可変コンデンサＣ４、Ｔ１〜Ｔ４、Ｔ１１〜Ｔ１４…端子、２１…可変コンデンサＣ１１、２２…可変コンデンサＣ１２、１３…可変コンデンサＣ１３、Ｔ２１〜Ｔ２６…端子、Ｉ１〜Ｉ４、Ｉ１１〜Ｉ１４…内部電極、Ｉ１２、Ｉ３４、Ｉ１２３、Ｉ１３４…内部電極、Ｔ１２３、Ｔ１２、Ｔ３４、Ｔ２３、Ｔ１１１、Ｔ４１４…端子、Ｉ２３、Ｉ１２３、Ｉ１１１、Ｉ４１４…内部電極

Claims (9)

1. 複数の可変コンデンサが内蔵されるコンデンサアレイにおいて、
   各可変コンデンサは正負の電極が交互に複数積層されていて、
   ある可変コンデンサの各層の電極と隣接する他の可変コンデンサの同一平面上の各層の電極とを直列接続となるように接続することにより、
   総端子数ｍ１が可変コンデンサ数ｎに対してｍ１＜２ｎの関係となるように構成されると共に、
   同一端面での端子数ｍ２が可変コンデンサ数ｎに対してｍ２＜ｎの関係となるように構成され、該端面の数は２であることを特徴とするコンデンサアレイ。
2. 複数の可変コンデンサが内蔵されるコンデンサアレイにおいて、
   各可変コンデンサは正負の電極が交互に複数積層されていて、
   ある可変コンデンサの各層の電極と隣接する他の可変コンデンサの同一平面上の各層の電極とをブリッジ構成となるように接続することにより、
   総端子数ｍ１が可変コンデンサ数ｎに対してｍ１＜２ｎの関係となるように構成されると共に、
   同一端面での端子数ｍ２が可変コンデンサ数ｎに対してｍ２＜ｎの関係となるように構成され、該端面の数は２であることを特徴とするコンデンサアレイ。
3. 請求項１又は２記載のコンデンサアレイにおいて、
   上記複数のコンデンサのそれぞれは、同一平面内に配置されることを特徴とするコンデンサアレイ。
4. 請求項１又は２記載のコンデンサアレイにおいて、
   同一端面又は対向する端面に位置する端子は、同一の可変コンデンサの正負の電極に接続されることを特徴とするコンデンサアレイ。
5. 請求項１又は２記載のコンデンサアレイにおいて、
   同一端面に位置する端子が等間隔又は異なる間隔に配置されることを特徴とするコンデンサアレイ。
6. 請求項１又は２記載のコンデンサアレイにおいて、
   各可変コンデンサの内部電極間が接続されることにより、同一平面上の各層の電極間が接続されることを特徴とするコンデンサアレイ。
7. 請求項１又は２記載のコンデンサアレイにおいて、
   ４端面のうちの異なる端面に位置する端子が、同一の可変コンデンサの正負の電極に接続されることを特徴とするコンデンサアレイ。
8. 請求項１又は２記載のコンデンサアレイにおいて、
   複数の可変コンデンサの正負の電極が交互に複数積層された後に、
   接続すべき一方の可変コンデンサの各層の電極と他方の可変コンデンサの同一平面上の各層の正負の電極同士をそれぞれ接続すると共に、交互に複数積層された正負の電極をそれぞれ複数積層間で接続することを特徴とするコンデンサアレイ。
9. 請求項１又は２記載のコンデンサアレイにおいて、
   接続すべき一方の可変コンデンサの各層の正負の電極と他方の可変コンデンサの同一平面上の各層の正負の電極同士をそれぞれ接続した正負の電極パターンを形成し、
   前記同一平面上で接続された正負の電極パターンが交互に複数積層された後に、
   交互に複数積層された正負の電極パターンをそれぞれ複数積層間で接続することを特徴とするコンデンサアレイ。