JP5066982B2 - 制御装置 - Google Patents

制御装置 Download PDF

Info

Publication number
JP5066982B2
JP5066982B2 JP2007096608A JP2007096608A JP5066982B2 JP 5066982 B2 JP5066982 B2 JP 5066982B2 JP 2007096608 A JP2007096608 A JP 2007096608A JP 2007096608 A JP2007096608 A JP 2007096608A JP 5066982 B2 JP5066982 B2 JP 5066982B2
Authority
JP
Japan
Prior art keywords
control
voltage
variable capacitor
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007096608A
Other languages
English (en)
Other versions
JP2008259269A (ja
Inventor
正喜 管野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007096608A priority Critical patent/JP5066982B2/ja
Priority to US12/046,967 priority patent/US7808767B2/en
Priority to CN2008100900692A priority patent/CN101281819B/zh
Priority to EP08153950A priority patent/EP1978435A1/en
Publication of JP2008259269A publication Critical patent/JP2008259269A/ja
Application granted granted Critical
Publication of JP5066982B2 publication Critical patent/JP5066982B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/12Regulating voltage or current wherein the variable actually regulated by the final control device is ac

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)
  • Filters And Equalizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Networks Using Active Elements (AREA)

Description

本発明は、電気機器における電圧又は電流を制御するのに適用して好適な制御装置に関する。
近年、電子技術における利便性、効率性が評価され、IT(information technology)、AV(audio visual)に代表される電子機器の普及が全世界的に加速している。また同時に地球環境、地球資源の有限性も強く指摘されるようになり機器の省エネルギー技術が強く求められている。
例えば電子機器の電源では効率の向上が継続的に行われ一部のスイッチング電源に見られるように90%以上の効率を達成しているものもある。しかしながら実態は依然としてコスト面やノイズ面から低効率の電源が多く使用されている。
また効率が高い電源においても入力電源電圧変動や部品ばらつき、負荷電流の変化に影響を受け例えば低消費電力時などでは効率が大きく低下してしまっていた。
一般的に電源効率は機器の定格負荷(電力)で高くなるように設計されているが、実際の機器では動作電力は常に変動しており、同時に効率も変動している。テレビジョン受像機を例にとれば音声出力や画面の輝度によりその電力は大きく変動する。逆の言い方をすれば負荷電流の大きさに最適な入力電圧が存在することになる。
それ以外にも商用電源の電圧変動の影響も受けるため実動作での電源効率はスペックよりも低くなってしまう。これは電源方式がスイッチングレギュレータであろうとシリーズレギュレータであろうと同じことである。
例えば一般にトランスは無負荷時でも無負荷損が発生するために無負荷時に効率最小となりその後負荷電流の増加にともない効率が上昇する。しかし、負荷損は負荷電流の二乗で発生するため電流がある範囲を超えると負荷損が全損失の主要因となり逆に効率は低下する。
実際にトランスレス電源としては、例えば交流(AC)100Vの商用電源の一端をコンデンサを介して、ダイオードブッリジより成る整流回路の一方の入力端子に接続する。そして、この商用電源の他端をこの整流回路の他方の入力端子に接続し、この整流回路の一方及び他方の出力端子間に定電圧用のツェナーダイオード及び平滑用コンデンサを並列に接続したものがある。
斯かるトランスレス電源では、商用電源を直接整流し、その後レギュレータを構成するツェナーダイオードを介することで、出力端子間に安定な直流電圧(DC)を得るようにしている。
このとき、コンデンサにより、予め電圧を下げレギュレータを構成するツェナーダイオードの負担を軽くすることが行われている。
小電力の場合はコンデンサが利用されることが多い。これはコンデンサによる電圧降下は電流の位相が電圧とずれるために電力損失が発生しないためであり、例えば待機電力用電源等に利用されている。しかしながらこの回路では負荷変動等により整流出力が変動することから通常は最大負荷に合わせて回路を構成して軽負荷の時はレギュレータで電力を損失させることで安定電圧を作り出している。
また、コンデンサ両端の電圧降下は周波数や負荷電流の変動により大きく変化してしまう。このため、負荷電流が大きく、負荷変動の大きい機器では使用することができない。従って現状では待機電力等数十mW程度の極小電力用途に限定されている。
また、このトランスレス電源において、リレー等により消費電力の大きい動作時はコンデンサに所定の他のコンデンサを並列接続することで供給電力を増やすことも可能である。しかし、広い負荷範囲に対応するためには複数のコンデンサを切り換える必要がある。リレー等で複数のコンデンサを切り替えることは原理的に可能である。
しかし、スペースやコスト面以外に応答が遅く、切り換え時のノイズが発生する。さらに、連続的に容量を変化できず、耐久性に難があるなど実用的ではない。従って負荷の変動に合わせて容量値を連続的に可変できるデバイスが必要となる。
高周波回路の用途には電気的に容量制御可能なコンデンサとしてダイオードの端子間容量を利用したバリキャップなどが存在するが、電力制御としては、容量値が小さく、耐圧が低いため単品では使用できない。
また、近年ではMEMS(micro electro mechanical system)を利用した可変コンデンサも複数提案されているが高周波信号での使用を前提としている。
一般に、コンデンサの容量は、誘電率、電極面積、電極間距離で決まる。従ってこのうちどれか1つ以上を制御すればいいことが分かる。実際にMEMSで提案されているのは、電極を変位させることによる電極間距離や対向電極面積を可変する方式である。
また、例えば特許文献1にはセラミックコンデンサに50Vを印加し誘電率を変えることで容量を70%変化させた例が開示され、応用例としてフィルタ回路のカットオフ周波数や時定数発振回路の発振周波数を可変することが提示されている。
特開昭62−259417号公報
上述したように、電子機器、電子回路における電力損失は使用電力の増大を招く。このため、ユーザに余分な電気代を負担させるだけではなく、ひいては地球資源の浪費、地球温暖化の促進につながってしまうため電力損失は極小であることが望ましい。
回路が簡単でノイズが少ない電源トランスを用いたシリーズレギュレータ方式では、まず、商用電源に接続された電源トランスにより必要となる電圧に降圧する。この後、ダイオードにより整流され大容量コンデンサによって平滑される。この整流出力は不安定なためトランジスタの端子間の電圧降下を制御するレギュレータにより電圧の安定化を行っている。
この場合の電圧降下は直流電圧降下であり基本的に全て熱に変換され、大きな電力損失が発生してしまう。必要となる電圧降下量は電源トランス他の部品特性のばらつき、負荷電流の大小などの影響が大きい。このため、電子機器を安定に動作させるためにマージンをとると通常状態では電力損失が非常に大きくなり、ひどい場合は30%程度の効率となってしまっている。
また、スイッチングレギュレータ方式においては電圧の安定化は半導体素子によるオン、オフ制御のため電力損失が少なく効率が高く取れる。しかし、それでも入力や負荷条件により効率が変化し軽負荷条件などでは効率の悪化が生じてしまい、もっと広範囲な入力及び負荷変動に対応することが求められている。
また、特許文献1に開示の可変コンデンサでは、電力用途としては容量が小さく、制御電圧も高い必要があるため実用的ではない。また、この可変コンデンサの容量を制御するための制御電圧が被制御信号に重畳されるため、この重畳分をカットするためのコンデンサが必要となる。また、この可変コンデンサのみでは容量の調節範囲が狭くなる。従って、カットオフ周波数や時定数発振回路の発振周波数の可変範囲が狭くなる。
電子機器における電力制御では周波数制御とは違い、素子ごとの容量値は厳密である必要はない。周波数範囲も300KHz程度と低くても応用範囲が広く、誤差検出が電圧、又は電流により可能なためフィードバック制御が容易である。
以上電子機器における電力制御用可変コンデンサについて述べてきたが現在実使用できるデバイスは存在していない。
そこで本発明者は種々研究を重ねた結果、前述特許文献1にあるように直流電界用の電極を追加した4端子デバイスを用いることなく、既存電子部品を組み合わせることで必要な容量、耐圧を持つ直流電圧制御可能な可変コンデンサが得られることを提案した(特願2006−27322号)。
しかしながら扱える電力を大きくしようとコンデンサの容量を大きくするとコストが高くなりサイズが大きくなってしまうという問題があった。また性能的にはもっと広い可変範囲、すばやい応答、低駆動電圧が望まれている。
本発明は、斯かる点に鑑み、低電力損失、低ノイズで被制御信号に対する制御ができ、電力制御に限らず、サイズの大型化を抑えながら容量の増加及び可変範囲を広く応答性が向上する制御装置を提供することを目的とする。
本発明の制御装置は、被制御信号の入力端子及び出力端子と、制御信号の制御入力端子及び制御出力端子と、入力端子及び制御入力端子間、入力端子及び制御出力端子間、制御入力端子及び出力端子間、制御出力端子及び出力端子間に接続され、制御信号により容量が変化するブリッジ構成の可変コンデンサと、制御入力端子及び制御出力端子間に絶対値が同じで極性の異なる差動方式で制御信号が印加される差動制御電源とを備え、入力端子に被制御信号を入力させ、制御信号でブリッジ構成の可変コンデンサの容量を変化させることで、この変化させた容量及び入力端子に入力させた被制御信号による電位に応じた電界をブリッジ構成の可変コンデンサの各電極間に発生させ、この電界により発生した電位により出力端子から被制御信号を出力させるようにしたものである。
本発明によれば、ブリッジ接続された可変コンデンサにおいて制御入力端子及び制御出力端子間に加える制御信号を絶対値が同じでかつ逆極性とする差動方式とすることにより、入出力端子に生じる制御電圧成分は常にゼロ電位となり入力端子,出力端子の各被制御信号への影響をほぼ完全になくすことができる。
従って、制御信号を差動方式とするブリッジ接続された可変コンデンサを追加することで、入力端子,出力端子の各被制御信号の動作を妨げることがなく安定的に被制御信号制御することが可能となる。
また、電源トランスの2次側にブリッジ接続された可変コンデンサを挿入し、制御信号を差動方式とすることにより、ブリッジ接続された可変コンデンサの制御電圧を大きくしていくと出力電圧が低下し、消費電力を削減することができる。
また、ブリッジ接続された可変コンデンサを変調回路に用いることにより、制御信号の変動分により入力信号を変調することができる。
また、ブリッジ接続された可変コンデンサを共振回路の共振周波数の調節に用いることにより、ブリッジ接続された可変コンデンサの容量の調節範囲が広くなる。従って、発振周波数の可変調節範囲を広くすることができる。
以下、図面を参照して、本発明の制御装置を実施するための最良の形態の例につき説明する。
図1は、本実施の形態の電圧制御可変コンデンサの概要を示す図であり、図1Aは信号入出力及び制御信号入出力の様子、図1BはAC信号入出力及び差動(±)方式の制御信号入出力の様子である。
図1Aにおいて、入力端子6に入力された信号入力11による電位が電圧制御可変コンデンサ1の入力電極2に供給される。すると、電圧制御可変コンデンサ1の入力電極2及び出力電極3間に電界が発生する。この電界により出力電極3に発生した電位による信号出力12が出力端子7に出力される。
このとき、制御入力端子8に入力された制御入力13及び制御出力端子9に制御出力14による電位が電圧制御可変コンデンサ1の制御入力電極4及び制御出力電極5に供給される。
すると、電圧制御可変コンデンサ1の制御入力電極4及び制御出力電極5間の電位による制御信号により、入力電極2及び出力電極3間の電圧制御可変コンデンサ1の容量が変化する。従って、この変化した容量及び信号入力11による電位に応じた電界が発生する。
図1Bにおいて、入力端子6に入力されたAC入力15による電位が電圧制御可変コンデンサ1の入力電極2に供給される。すると、電圧制御可変コンデンサ1の入力電極2及び出力電極3間に電界が発生する。この電界により出力電極3に発生した電位によるAC出力16が出力端子7に出力される。
このとき、制御入力端子8に入力された制御信号17による+電位及び制御出力端子9に制御信号18による−電位が電圧制御可変コンデンサ1の制御入力電極4及び制御出力電極5に抵抗器Rを介して供給される。
すると、電圧制御可変コンデンサ1の制御入力電極4及び制御出力電極5間の+電位及び−電位による制御信号により、入力電極2及び出力電極3間の電圧制御可変コンデンサ1の容量が変化する。従って、この変化した容量及びAC入力15による電位に応じた電界が発生する。
図2は、ブリッジ構成の電圧制御可変コンデンサを示す図であり、図2AはAC信号入出力及び差動(±)方式の制御信号入出力の様子、図2Bはブリッジ構成の電圧制御可変コンデンサの接続の様子である。
図2Aは図1Bと同じであるので、説明を省略する。図2Bにおいて、ブリッジ構成の電圧制御可変コンデンサ21の接続は、以下のようになる。入力端子6及び制御入力端子8間に電圧制御可変コンデンサ22(C1)が接続され、入力端子6及び制御出力端子9間に電圧制御可変コンデンサ23(C2)が接続される。
また、制御入力端子8及び出力端子7間に電圧制御可変コンデンサ25(C4)が接続され、制御出力端子9及び出力端子7間に電圧制御可変コンデンサ24(C3)が接続される。
入力端子6は、電圧制御可変コンデンサ22(C1)及び電圧制御可変コンデンサ23(C2)間に接続され、出力端子7は、電圧制御可変コンデンサ25(C4)及び電圧制御可変コンデンサ24(C3)間に接続される。
また、制御入力端子8は、電圧制御可変コンデンサ22(C1)及び電圧制御可変コンデンサ25(C4)間に接続され、制御出力端子9は、電圧制御可変コンデンサ23(C2)及び電圧制御可変コンデンサ24(C3)間に接続される。
図2Bにおいて、入力端子6に入力されたAC入力15による電位が電圧制御可変コンデンサ1の電圧制御可変コンデンサ22(C1)及び電圧制御可変コンデンサ23(C2)間に供給される。
すると、電圧制御可変コンデンサ21の電圧制御可変コンデンサ22(C1)及び電圧制御可変コンデンサ23(C2)並びに電圧制御可変コンデンサ25(C4)及び電圧制御可変コンデンサ24(C3)の各電極間に電界が発生する。この電界により出力電極3に発生した電位によるAC出力16が出力端子7に出力される。
このとき、制御入力端子8に入力された制御信号17による+電位及び制御出力端子9に制御信号18による−電位が、電圧制御可変コンデンサ21の電圧制御可変コンデンサ1の電圧制御可変コンデンサ22(C1)及び電圧制御可変コンデンサ23(C2)並びに電圧制御可変コンデンサ25(C4)及び電圧制御可変コンデンサ24(C3)の各電極に抵抗器Rを介して供給される。
すると、電圧制御可変コンデンサ21の電圧制御可変コンデンサ22(C1)及び電圧制御可変コンデンサ23(C2)並びに電圧制御可変コンデンサ25(C4)及び電圧制御可変コンデンサ24(C3)の各電極間の+電位及び−電位による制御信号により、各電極間の電圧制御可変コンデンサ21の容量が変化する。従って、この変化した容量及びAC入力15による電位に応じた電界が発生する。
このようにブリッジ接続された電圧制御可変コンデンサ21において制御端子間に加える制御信号を絶対値が同じでかつ逆極性とする差動方式としている。これにより、入出力端子6,7に生じる制御信号17,18の電圧成分は相殺されるため常にゼロ電位となる。従って、AC入力15、AC出力16の各信号への影響をほぼ完全になくすことができる。
従って、制御信号17,18を絶対値が同じでかつ逆極性とする差動方式とするブリッジ接続された電圧制御可変コンデンサ21を追加するだけの簡単な構成で、AC入力15、AC出力16の各信号の動作を妨げることがなく、AC入力15からAC出力16へ電圧定価させて安定的に省エネ回路を構成することが可能となる。
上述したブリッジ構成の電圧制御可変コンデンサ21に代えてブリッジ構成のバリキャップを用いるようにしてもよい。
図3は、ブリッジ構成の電圧制御バリキャップを示す図であり、図3AはAC信号入出力及び差動(±)方式の制御信号入出力の様子、図3Bはブリッジ構成の電圧制御バリキャップの接続の様子である。
図3Aにおいて、入力端子6に入力されたAC入力15による電位が電圧制御バリキャップ31のアノード電極に供給される。すると、電圧制御バリキャップ31のアノード電極及びカソード電極間に電界が発生する。この電界によりカソード電極に発生した電位によるAC出力16が出力端子7に出力される。
このとき、制御入力端子8に入力された制御信号17による+電位及び制御出力端子9に制御信号18による−電位が、電圧制御バリキャップ31の制御入力電極8及び制御出力電極9に抵抗器Rを介して供給される。
すると、電圧制御バリキャップ31の制御入力電極8及び制御出力電極9間の+電位及び−電位による制御信号により、アノード電極及びカソード電極間の電圧制御バリキャップ31の容量が変化する。従って、この変化した容量及びAC入力15による電位に応じた電界が発生する。
図3Bにおいて、ブリッジ構成の電圧制御バリキャップ31の接続は、以下のようになる。入力端子6及び制御入力端子8間に電圧制御バリキャップ33(VC1)が接続され、入力端子6及び制御出力端子9間に電圧制御バリキャップ34(VC2)が接続される。
また、制御入力端子8及び出力端子7間に電圧制御バリキャップ35(VC4)が接続され、制御出力端子9及び出力端子7間に電圧制御バリキャップ36(VC3)が接続される。
入力端子6は、電圧制御バリキャップ33(VC1)のアノード及び電圧制御バリキャップ34(VC2)のカソード間に接続され、出力端子7は、電圧制御バリキャップ35(VC4)のアノード及び電圧制御バリキャップ36(VC3)のカソード間に接続される。
また、制御入力端子8は、電圧制御バリキャップ33(VC1)のカソード及び電圧制御バリキャップ35(VC4)のカソード間に接続され、制御出力端子9は、電圧制御バリキャップ34(VC2)のアノード及び電圧制御バリキャップ36(VC3)のアノード間に接続される。
図3Bにおいて、入力端子6に入力されたAC入力15による電位が電圧制御バリキャップ33(VC1)のアノード及び電圧制御バリキャップ34(VC2)のカソード間に供給される。
すると、電圧制御バリキャップ33(VC1)及び電圧制御バリキャップ34(VC2)並びに電圧制御バリキャップ35(VC4)及び電圧制御バリキャップ36(VC3)の各電極間に電界が発生する。この電界により出力電極3に発生した電位によるAC出力16が出力端子7に出力される。
このとき、制御入力端子8に入力された制御信号17による+電位が電圧制御バリキャップ33(VC1)のカソード及び電圧制御バリキャップ35(VC4)のカソードに抵抗器Rを介して供給される。
並びに制御出力端子9に入力された制御信号18による−電位が電圧制御バリキャップ34(VC2)のアノード及び電圧制御バリキャップ36(VC3)のアノードの各電極に抵抗器Rを介して供給される。
すると、電圧制御バリキャップ33(VC1)及び電圧制御バリキャップ34(VC2)並びに電圧制御バリキャップ35(VC4)及び電圧制御バリキャップ36(VC3)の各電極間の+電位及び−電位による逆電圧の印加となる制御信号により、各電極間の電圧制御バリキャップ31の容量が変化する。従って、この変化した容量及びAC入力15による電位に応じた電界が発生する。
図4は、2端子可変コンデンサアレイ(バリキャップアレイ)を示す図であり、図4Aは外観斜視図、図4Bは2端子可変コンデンサアレイの内部構成図、図4Cは2端子バリキャップアレイの内部構成図である。
図4Aにおいて、2端子可変コンデンサアレイ(バリキャップアレイ)41は、対抗する両側面に一対の端子T1及びT11、T2及びT12、T3及びT13、T4及びT14が設けられているのみである。2端子可変コンデンサアレイ(バリキャップアレイ)41は、4素子に限らず、2個以上の複数の組み合わせで構成してよい。従って、端子の配置を簡単にすることができる。
図4Bに示す2端子可変コンデンサアレイでは、一対の端子T1及びT11間に可変コンデンサC1が設けられ、T2及びT12間に可変コンデンサC2が設けられている。また、T3及びT13間に可変コンデンサC3が設けられ、T4及びT14間に可変コンデンサC4が設けられている。2端子可変コンデンサアレイは、向きが固定されないため、製造が簡単になる。
可変コンデンサC1〜C4は、例えば、電気伝導体と誘電体とを交互に重ねた積層型が用いられる。これに電圧(直流)を加えると、容量が変化すると共に、容量及び電圧に応じた電荷(電気エネルギー)が蓄えられる。
図4Cに示す2端子バリキャップアレイでは、一対の端子T1及びT11間にバリキャップVC1が順方向(アノードからカソードに向けて)に設けられ、T2及びT12間にバリキャップVC2が順方向に設けられている。
また、T3及びT13間にバリキャップVC3が順方向に設けられ、T4及びT14間にバリキャップVC4が順方向に設けられている。2端子バリキャップアレイは、向きが順方向(アノードからカソードに向けて)に固定される点のみが、製造時で考慮される。
このようにして構成される2端子可変コンデンサアレイ(バリキャップアレイ)41の端子間を配線で接続するだけで、図2Bに示したブリッジ接続の電圧制御可変コンデンサ21、図3Bに示したブリッジ接続の電圧制御バリキャップ32を構成することができる。
次に、上述したように構成されるブリッジ構成の電圧制御可変コンデンサ21又はブリッジ構成のバリキャップ32の適用例を説明する。
図5は、スタビライザーの適用例を示す図である。
図5例は、シリーズレギュレータ方式の電源装置の例を示している。本例においては、AC回路51の電源トランス53の2次側に図2B例に示す電圧制御可変コンデンサ21を適用した例を示す。この図5例では、AC電源として交流100Vの商用電源52の一端及び他端を電源トランス53の1次巻線の一端及び他端に接続する。
この電源トランス53は商用電源52を約交流9Vに降圧するように構成したものである。すなわち、この電源トランス53の2次巻線の一端をスタビライザー54の入力端子に接続し、スタビライザー54の出力端子を介してDC回路55のダイオードブリッジより成る整流回路56の一方の入力端子に接続している。
このスタビライザー54に制御信号が供給される制御信号入力端子(+)を、エラーアンプを構成する差動増幅回路58の非反転出力端子に接続する。
また、スタビライザー54に制御信号が供給される制御信号入力端子(−)を差動増幅回路58の反転出力端子に接続する。本例では、スタビライザー54の制御信号入力端子(+)及び制御信号入力端子(−)に、差動増幅回路58の非反転出力端子及び反転出力端子から絶対値が同じで極性が異なる差動方式の制御信号が供給される。
この電源トランス53の2次巻線の他端を整流回路56の他方の入力端子に接続し、この整流回路56の一方及び他方の出力端子間に平滑用コンデンサCを接続する。
この整流回路56及び平滑用コンデンサCで平滑された直流電圧VUNREGを3端子の8Vの定電圧回路(レギュレータ)57を介して直流電圧の一方及び他方の出力端子59に供給する。この一方及び他方の出力端子59間に平滑用コンデンサCを接続する。
本例においては、この整流回路56の出力側に得られる平滑直流電圧VUNREGをエラーアンプを構成する演算増幅回路58の一方の入力端子に供給する。これと共にこの演算増幅回路58の他方の入力端子を基準電圧例えば9Vの電池を介して接地する。
図5例の電源装置は、上述如く構成されているので、整流回路56の出力側の平滑直流電圧VUNREGは演算増幅回路58により基準電圧と比較される。この比較結果は片電源動作可能な演算増幅回路58により差動増幅され、スタビライザー54の制御信号入力端子(+)及び制御信号入力端子(−)にフィードバックされる。
このスタビライザー54により、整流回路56の出力側の平滑直流電圧VUNREGが安定した基準電圧の9Vになるように制御される。
ここで、3端子定電圧回路57における電力損失は、数1式で表される。
[数1]
(VUNREG−8)V×IL
また、スタビライザー54を設けないとき、整流出力電圧VUNREGは、9V<VUNREG<16Vの範囲で変動する。スタビライザー54を設けることにより、整流出力電圧VUNREGは、9V<VUNREG<9.4Vの範囲に収束する。
従って、損失改善分は、数2式で表される。
[数2]
(16−9.4)V×IL(IL=0.26A)
すなわち、従来の電源装置である図5例に本例のスタビライザー54を設けないときは、電源トランス53の出力電圧は、交流100V入力時、整流出力電圧VUNREGで16V(IL=0.26A)である。この場合、設計マージンを考慮しなければならないために最大定格時に、数3式で示す電力損失PWが3端子定電圧回路57で生じている。
[数3]
(16−8)V×0.26A=2.08W
これに対し、本例のスタビライザー54を設けた図5例では、整流回路56の出力側を9.0Vになるように本例スタビライザー54で制御しているので、設計マージンを考慮して、この電力損失PWは、数4式で示すものとなる。
[数4]
(9.4−8)V×0.26A=0.364W
この図5例によれば、約1.7Wの大幅な省エネが達成できる。
図7は、制御電圧対電力の関係を示す図である。
図7に示すように、横軸に示すスタビライザー54の制御電圧をピークツウピークで0〜10V(0〜±5V)の範囲で変化させると、右側の縦軸に示す整流出力電圧VUNREGは、71で示すように、9V<VUNREG<16Vの範囲で変動する。
このときの左側の縦軸に示す電力は、72で示すように、1.7W低減することができる。左側の縦軸に示す電力は、図5に示した制御系以外の他の系も含めた電力を示している。例えば、図5に示した制御系が電子機器のモータ駆動系であり、他の系がCPU制御系、ディスプレイ表示系などである。
更に、電力損失が低減されるため放熱のためのヒートシンクが不要になり、省スペース及びコスト削減という効果も生じる。
図6は、信号波形図であり、図6Aは入力信号(スタビライザーの場合)及び出力信号(変調器の場合)、図6Bは出力信号(スタビライザーの場合)及び入力信号(変調器の場合)、図6Cは制御信号(スタビライザー及び変調器の場合)である。
まず、ブリッジ構成の電圧制御可変コンデンサ21又はブリッジ構成のバリキャップ32を図5に示したようにスタビライザーとして適用した場合の波形を説明する。
図6Aに示すスタビライザーの場合61の入力信号62は、±方向に変動分が重畳された交流信号である。
ここで、図5に示したスタビライザー54に、例えば、図6Cに示す制御信号64を反転させて供給する。これにより、図6Aに示す入力信号62の±方向の変動分が打ち消される。
すなわち、図6Aに示すスタビライザーの場合61の入力信号62が、図5に示したスタビライザー54により安定化される。従って、入力信号62の±方向の変動分が除去されて、図6Bに示すスタビライザーの場合61の出力信号63となる。なお、出力信号63は、入力信号62よりも信号レベルが低下する。
次に、ブリッジ構成の電圧制御可変コンデンサ21又はブリッジ構成のバリキャップ32を図5に示したように変調器として適用した場合の波形を説明する。
図6Bに示す変調器の場合65の入力信号67は、±方向の変動分がない交流信号である。
ここで、図5に示したスタビライザー54と同じ構成の変調器に、例えば、図6Cに示す制御信号68を供給する。これにより、図6Bに示す入力信号67に±方向の変動分が重畳される。
すなわち、図6Bに示す変調器の場合65の入力信号67が、図5に示したスタビライザー54と同じ構成の変調器により制御信号68の±方向の変動分だけ振幅変調される。従って、±方向に変動分が重畳された交流信号が、図6Aに示す変調器の場合65の出力信号66となる。なお、出力信号66は、入力信号67よりも信号レベルが低下する。
次に、ブリッジ構成の可変コンデンサ及びコイルからなる共振回路を共振周波数で共振させる場合の適用例を説明する。
図8は、非接触カードシステムを示す図である。ここでは、非接触ICカードのアンテナ部の容量調節部の適用例を示す。
図8において、この非接触カードシステムは、例えば、定期券に相当するICカード81と、そのICカード81に対して、電磁波を媒体として、非接触で電源となる電力を供給するとともに、データの読み書きやその他必要な処理を行うリーダ/ライタ86とで構成されている。
リーダ/ライタ86においては、断面形状が、例えば長方形とされているループコイル87から、コマンド及び必要ならば書き込みデータが、電磁波として放射され、さらに一定期間、無変調波が放射される。すなわち、まずCPU89において、所定のプログラムに従い、所定の変調波に対応した電圧をループコイル87に印加するように、変調/復調回路88が制御される。
変調/復調回路88のうちの変調処理を行う変調回路は、例えば、所定の周波数(例えば、14MHz)のキャリアを発生するキャリア発生器、及びCPU89の制御に従って増幅率が変化する駆動回路(アンプ)から構成されている。そして、駆動回路には、キャリア発生器からキャリアが入力されるようになされている。
駆動回路は、複数のループアンテナ87それぞれの、2次コイルとコンデンサとの接続点の電圧を検波したものに重み付けをして加算する加算手段をさらに備える。駆動回路の増幅率は、ICカード81に対して送信すべきコマンドや書き込みデータなどに対応して、CPU89に制御される。従って、駆動回路では、キャリアが、ICカード81に対して送信すべきコマンドや書き込みデータなどに従って振幅変調されて出力される。
駆動回路の出力端子は、アンテナ(ループアンテナ)であるコイル(ループコイル)87に接続されている。従って、駆動回路より出力された振幅変調波は、ループコイル87に供給される。すなわち、ループコイル87には、振幅変調波に対応する電圧が印加される。これにより、ループコイル87では、その電圧に対応した電流が流れ、その電流の変化に対応した磁束(磁界)が発生する。
すなわち、ループコイル87からは、駆動回路より出力された振幅変調波が、電磁波として放射される。
その後、リーダ/ライタ86では、CPU89によって、駆動回路の増幅率が一定値になるように制御される。これにより無変調波が、上述した振幅変調波と同様にして、電磁波として放射される。
そして、ICカード81から応答があったか否かが判定される。ここで、ICカード81から応答があったか否かは、次のようにして判定される。すなわち、ICカード81においては、図8には図示していないが、例えば、ループコイル87とコンデンサ(共振容量)とが並列に接続されて共振回路が構成されている。
さらに、コンデンサには、コンデンサとスイッチ(例えば、FETなど)とが直列接続された直列回路が並列接続されている。従って、スイッチがオン/オフすることで、共振回路は、ループコイル及びコンデンサ、又はループコイル、及び他のコンデンサで構成されるようになり、その共振周波数(インピーダンス)が変化するようになされている。
ICカード81では、リーダ/ライタ86に応答する場合、電圧制御可変コンデンサ83の容量を可変にする制御信号をオン/オフするようになされている。これにより、ループコイル87と電圧制御可変コンデンサ83とで構成する共振回路の共振周波数(インピーダンス)を変化させる。
この場合、ICカード81とリーダ/ライタ86とが、ループコイル82と87との間で相互誘導を生じる距離にあることが前提となる。なお、ICカード81もリーダ/ライタ86と同様にスイッチにより共振回路に接続されるコンデンサの容量を変化させるようにしてもよい。
上述したように無変調波に対応する電磁波を放射しているリーダ/ライタ86の駆動回路とループコイル87との接続点(ループコイルの端子)からループアンテナ87側を見たインピーダンスは、スイッチのオン/オフに対応して変化する。
従ってループアンテナ87の接続点の電圧も変化することになる。この間の電圧は、変調/復調回路88で検波、復調され、CPU89に供給される。ICカード81から応答があったか否かは、CPU89において、変調/復調回路88からの信号(復調信号)に基づいて判定される。
CPU89において、ICカード81から応答がなかったと判定された場合、ICカード81から応答があるまで、上述したようにして振幅変調波と無変調波とを放射する処理が繰り返される。すなわち、ICカード81から応答がなかったと判定された場合とは、ICカード81とリーダ/ライタ86とが、ループコイル82とループコイル87との間で相互誘導を生じる距離にない場合である。
一方、CPU89において、ICカード81から応答があったと判定された場合、上述したように得られる応答としての変調/復調回路88からの復調信号に基づいて、必要な処理が行われる。
すなわち、図8の非接触カードシステムが、例えば自動改札システムである場合には、CPU89によって、ディスプレイ90やアクセスコントローラ91、その他の装置が制御される。ディスプレイ90に必要な表示がなされるとともに、アクセスコントローラ91によって、扉(図示せず)の開閉が行われる。さらに、その他の装置において、所定の処理が行われる。
次に、図8に示したICカード81について説明する。ICカード81では、まず、最初に、リーダ/ライタ86から放射された電磁波が受信される。すなわち、ICカード81が、リーダ/ライタ86に近づけられると、ループコイル82と87との間で相互誘導を生じる距離となる。そこで、ループコイル82は、ループコイル87より放射された電磁界(磁束)のうち、そこに鎖交する磁束の変化(磁界の変化)に応じて逆起電力を生じる。
図9は、ICカード用アンテナの共振回路への適用例を示す図である。
ここで、図8に電圧制御可変コンデンサ83で示すように、ICカード81においては、図9に示したように、ループコイル82は、電圧制御可変コンデンサ83と並列に接続され、これにより共振回路が構成されている。
従って、ループコイル82で発生した電圧のうち、ループコイル82及び電圧制御可変コンデンサ83で構成される共振回路の共振周波数を中心とする所定の周波数帯域のものは、効率良く、後段のIC84に供給される。
なお、ループコイル82及び電圧制御可変コンデンサ83で構成される共振回路の共振周波数は、例えばリーダ/ライタ86が有するキャリア発生器が発生するキャリアの周波数と同一となるように構成されている。
そして、IC84に対し、上述した相互誘導に基づく逆起電力による電源の供給が開始される。その後、ループコイル82及び電圧制御可変コンデンサ83で構成される共振回路を通過した信号が検波される。
すなわち、ループコイル82及び電圧制御可変コンデンサ83で構成される共振回路を通過した信号は、図示せぬ整流/検波用のダイオード及び平滑用のコンデンサを介することにより、整流、平滑化され(リップルが除去され)、電源レギュレータ85に供給される。そして、電源レギュレータ85では、そこに入力された信号が安定化されることにより所定の一定電圧とされ、これが、電源として、IC84に供給される。
以上のようにして、IC84に電源が供給され、その動作が可能な状態となった後、ループコイル82及び電圧制御可変コンデンサ83で構成される共振回路を通過した信号は、上述した整流/検波用のダイオードを介することにより検波される。さらに図示せぬ交流結合用のコンデンサを介することにより、直流分が除去されて、IC84に供給される。
IC84では、そこに入力された信号に含まれるコマンドが解釈され、そのコマンドに対応した処理が行われる。すなわち、そのコマンドが、例えば書き込みを要求するものである場合には、入力された信号に含まれるデータ(書き込みデータ)が、図示せぬメモリ(例えば、不揮発性メモリなど)に書き込まれる。
また、コマンドが、例えば読み出しを要求するものである場合には、メモリからデータが読み出される。そのデータに対応して、電圧制御可変コンデンサ83の制御信号(+)93及び制御信号(−)94による容量可変制御がなされる。制御信号(+)93及び制御信号(−)94は、絶対値が同じで極性が異なる差動方式の信号である。
ここで、制御信号(+)93及び制御信号(−)94は、IC84の制御に従ってオン/オフする。例えば、通常は、電圧制御可変コンデンサ83の容量が比較的大きいオフ状態になっている。制御信号(+)93及び制御信号(−)94がオンになった場合には、電圧制御可変コンデンサ83の容量が比較的小さい値に減少する。
このため、ループコイル82及び電圧制御可変コンデンサ83でなる並列共振回路が共振周波数で共振されることになる。上述したようにして、リーダ/ライタ86におけるループアンテナ87の接続点の電圧は、読み出されたデータに対応して変化することになる。
なお、ループコイル82及び電圧制御可変コンデンサ83で構成される共振回路にスイッチを介してコンデンサを並列接続することにより容量を可変制御するようにして、並列共振回路が共振周波数で共振されるようにしても良い。
なお、図8では、ICカード81に電源を設けず、リーダ/ライタ86から電源の供給を受けるようにしたが、ICカード81自体に電源を設けるようにすることも可能である。
例えば、携帯電話等の携帯用電子機器にICカード81を添付して使用する場合には、携帯電話の電源を用いることができる。
ここで、製造工程のICカード81へのループアンテナ82の貼り付けや、携帯電話へのICカード81の貼り付けにより、ループアンテナ82の容量が変化することがある。また、共振回路にスイッチを介してコンデンサを並列接続する場合には、ループアンテナ82の一部を使用してカード基板の表面及び裏面から導電材で挟むことによりコンデンサとして用いている。このため、環境変化によりカード基板材料の膨張又は収縮が発生してこのコンデンサの容量変化が発生する。
従って、ループコイル82及び電圧制御可変コンデンサ83でなる並列共振回路の共振周波数が変化する。これにより、ICカード81とリーダ/ライタ86間の通信が途切れたり、不可能になることが想定される。
そこで、製造工程における容量変化分を電圧制御可変コンデンサ83の制御によって調整する。すなわち、電圧制御可変コンデンサ83において制御信号(+)93及び制御信号(−)94による容量の可変制御がなされる。電圧制御可変コンデンサ83の容量を環境変化による容量変化分だけ調節する。
制御信号(+)93及び制御信号(−)94は、絶対値が同じで極性が異なる差動方式の信号である。これにより、ループコイル82及び電圧制御可変コンデンサ83とで形成される共振回路の共振周波数は、ICカード81とリーダ/ライタ86間の通信が可能な適正な値に調節される。
図10は、ICカードの容量と共振周波数の関係を示す図である。
図10において、101の特性で示すように、横軸で示す電圧制御可変コンデンサ83の容量を、76pF〜114pFの範囲で変化させたとき、縦軸で示す共振周波数は、14.9MHz〜12.2MHzの範囲で変化させることができる。
例えば、ICカード81とリーダ/ライタ86間の通信に用いるために共振周波数を、14MHzにするための電圧制御可変コンデンサ83の容量は、86pFである。
例えば、環境変化による容量変化分は微量のため、86pF±数pFの容量調節範囲となる。また、例えば、通信をオン/オフするための容量可変値は、比較的大きい値のオフ状態から比較的小さい値のオン状態に減少させる必要がある。このため、86pF+20数pFの容量可変範囲となる。
図11は、共振回路への電圧制御バリキャップの適用例を示す図である。ここでは、共振回路の容量調節部への電圧制御バリキャップの適用例を示す。電圧制御バリキャップは、図3Bに示したブリッジ構成の電圧制御バリキャップ32である。
図11において、この共振回路は、コイル114(L)と電圧制御バリキャップとが並列に接続される構成である。この共振回路の共振周波数は、コイル114(L)のインダクタンスLと電圧制御バリキャップ111の静電容量Cとによって決定される。このときの共振周波数fは、数5式で示すものとなる。
[数5]
f=1/{2π√(LC)}
その共振周波数fに対応するように、電圧制御バリキャップ111の制御信号(+)112及び制御信号(−)113による容量可変制御がなされる。制御信号(+)112及び制御信号(−)113は、絶対値が同じで極性が異なる差動方式の信号である。
ここで、制御信号(+)112及び制御信号(−)113は、図示しない制御部の制御に従って共振状態又は非共振状態に制御される。
例えば、電圧制御バリキャップ111に代えて従来構成の単品のバリキャップを用いた場合には、バリキャップの容量を可変させるためにDC成分の制御電圧をアノード側に印加する必要がある。
このため、制御電圧が非制御電圧に重畳されるので、重畳されたDC成分の制御電圧分を除去するために付加コンデンサが必要となる。また、単品のバリキャップのみでは、可変容量範囲が狭いため、バリキャップと付加コンデンサとの合成容量を共振回路の容量成分として使用しなければならなかった。
この共振回路に、ブリッジ構成の電圧制御バリキャップ111を用いることにより、バリキャップが直列及び並列接続されるため合成容量が大きくなる。また、大きくなった合成容量に対して容量を制御するので容量の可変範囲が広くなる。
さらに、ブリッジ構成の電圧制御バリキャップ111を差動方式の制御信号(+)112及び制御信号(−)113を用いて容量制御をするので、制御電圧が非制御電圧に重畳されることがない。このため、付加コンデンサが不要となる。
図12は、VCO回路例を示す図である。ここでは、電圧制御発振器(VCO)の共振周波数の容量調節部への電圧制御バリキャップの適用例を示す。電圧制御バリキャップは、図3Bに示したブリッジ構成の電圧制御バリキャップ32である。
VCOは、電圧で出力周波数をコントロールする回路である。その入出力特性としての入力電圧に対する出力周波数の特性には、単調性及び直線性が要求される。入出力特性が直線に近い方が、伝達特性が一定で、ループの設計が簡単になるからである。
一般に、LC共振特性を利用したVCOは、位相ノイズが小さい傾向がある。発振帰還系のQ特性が大きな影響を与えるため、Qの大きな系を使った発振回路は、位相ノイズが小さくなるからである。
図12において、このVCO回路例は、LCの共振回路を利用している。ブリッジ構成の電圧制御バリキャップ121を使って、差動方式の制御信号(+)122及び制御信号(−)123を用いて電圧で容量Cを変えるようにしている。
電圧制御バリキャップ121の制御信号(+)122及び制御信号(−)123を供給する両端の逆バイアス電圧が小さいと、容量Cは大きくなり、逆バイアス電圧が大きいと、Cは小さくなる。これは、バリキャップの容量Cは、PN接合の逆バイアス空乏容量を利用しているからである。
このVCO回路に、ブリッジ構成の電圧制御バリキャップ121を用いることにより、バリキャップが直列及び並列接続されるため合成容量が大きくなる。また、大きくなった合成容量に対して容量を制御するので容量可変範囲が広くなる。
さらに、ブリッジ構成の電圧制御バリキャップ121を差動方式の制御信号(+)112及び制御信号(−)113を用いて容量制御をするので、制御電圧が被制御電圧に重畳されることがない。このため、付加コンデンサが不要となる。
これにより、ブリッジ構成の電圧制御バリキャップ121の逆電圧−容量特性を、VCOの出力周波数範囲を満足する容量の可変範囲に調整することができる。
ブリッジ構成の電圧制御バリキャップ121の制御信号(+)112及び制御信号(−)113として印加される制御電圧が変わると、電圧制御バリキャップ121の静電容量が変化する。
このため、共振回路の共振周波数が変化し、トランジスタTRのエミッタから出力される発振周波数fが変化する。この回路の場合、ブリッジ構成の電圧制御バリキャップ121の制御信号(+)112及び制御信号(−)113の制御電圧が高くなると発振周波数fも高くなる。
なお、電圧Vは共振回路の被制御電圧、Vrefは共振回路の参照電圧、VbiasはトランジスタTRのバイアス電圧、コンデンサCは高周波パスコンデンサ、抵抗器RはトランジスタTRの電圧降下付与用抵抗器である。
図13は、チューナ回路例を示す図である。ここでは、チューナ回路の共振周波数の容量調節部への電圧制御バリキャップの適用例を示す。電圧制御バリキャップは、図3Bに示したブリッジ構成の電圧制御バリキャップ32である。
図13において、アンテナ部131で受信された信号が受信処理回路132で受信処理される。受信処理された信号はチューナ部133で選択される周波数に同調される。チューナ部133は、コイルL2と電圧制御バリキャップ134、コイルL3と電圧制御バリキャップ13の2つの共振回路を用いている。
ブリッジ構成の電圧制御バリキャップ134,137を使って、差動方式の制御信号(+)135,138及び制御信号(−)136,139を用いて制御電圧で容量Cを変えるようにしている。
これにより、コイルL2と電圧制御バリキャップ134の共振回路の容量調節、コイルL3と電圧制御バリキャップ137の共振回路の容量調節を行うことにより、共振回路の共振周波数が予め設定される同調周波数となるようにすることできる。
図14は、フィルタ回路例を示す図であり、図14AはLPF、図14BはHPF、図14CはBPFである。ここでは、フィルタ回路の共振周波数の容量調節部への電圧制御バリキャップの適用例を示す。電圧制御バリキャップは、図3Bに示したブリッジ構成の電圧制御バリキャップ32である。
図14Aにおいて、ブリッジ構成の電圧制御バリキャップ141を使って、差動方式の制御信号(+)142及び制御信号(−)143を用いて制御電圧で容量Cを変えるようにしている。これにより、コイルLと電圧制御バリキャップ141の共振回路を用いてLPFの低域側のカットオフ周波数を設定するための容量調節を行うことができる。
図14Bにおいて、ブリッジ構成の電圧制御バリキャップ144を使って、差動方式の制御信号(+)145及び制御信号(−)146を用いて制御電圧で容量Cを変えるようにしている。これにより、コイルLと電圧制御バリキャップ144の共振回路を用いてHPFの高域側のカットオフ周波数を設定するための容量調節を行うことができる。
図14Cにおいて、ブリッジ構成の電圧制御バリキャップ147、150を使って、差動方式の制御信号(+)148、151及び制御信号(−)149、152を用いて制御電圧で容量Cを変えるようにしている。これにより、コイルLと電圧制御バリキャップ147、コイルLと電圧制御バリキャップ150の2つの共振回路を用いてBPFの低域側及び高域側のカットオフ周波数を設定するための容量調節を行うことができる。
また、本発明は上述例に限ることなく、本発明の要旨を逸脱することなく、その他種々の構成が採り得ることは勿論である。
本実施の形態の電圧制御可変コンデンサの概要を示す図であり、図1Aは信号入出力及び制御信号入出力の様子、図1BはAC信号入出力及び差動(±)方式の制御信号入出力の様子である。 ブリッジ構成の電圧制御可変コンデンサを示す図であり、図2AはAC信号入出力及び差動(±)方式の制御信号入出力の様子、図2Bはブリッジ構成の電圧制御可変コンデンサの接続の様子である。本発明の説明に供する線図である。 ブリッジ構成の電圧制御バリキャップを示す図であり、図3AはAC信号入出力及び差動(±)方式の制御信号入出力の様子、図3Bはブリッジ構成の電圧制御バリキャップの接続の様子である。 2端子可変コンデンサアレイ(バリキャップアレイ)を示す図であり、図4Aは外観斜視図、図4Bは2端子可変コンデンサアレイの内部構成図、図4Cは2端子バリキャップアレイの内部構成図である。 スタビライザーの適用例を示す図である。 信号波形図であり、図6Aは入力信号(スタビライザーの場合)及び出力信号(変調器の場合)、図6Bは出力信号(スタビライザーの場合)及び入力信号(変調器の場合)、図6Cは制御信号(スタビライザー及び変調器の場合)である。 制御電圧対電力の関係を示す図である。 非接触カードシステムを示す図である。 ICカード用アンテナの共振回路への適用例を示す図である。 ICカードの容量と共振周波数の関係を示す図である。 共振回路への電圧制御バリキャップの適用例を示す図である。 VCO回路例を示す図である。 チューナ回路例を示す図である。 フィルタ回路例を示す図であり、図14AはLPF、図14BはHPF、図14CはBPFである。
符号の説明
1…電圧制御可変コンデンサ、17,18…差動(±)方式の制御信号、21…ブリッジ構成の電圧制御可変コンデンサ、31…電圧制御バリキャップ、32…ブリッジ構成の電圧制御バリキャップ、41…2端子可変コンデンサアレイ(バリキャップアレイ)、54…スタビライザー、61…スタビライザーの場合の信号波形、65…変調器の場合の信号波形、81…ICカード、92…電圧制御可変コンデンサ、111…電圧制御バリキャップ、121…電圧制御バリキャップ(VCO回路)、134,137…電圧制御バリキャップ(チューナ回路)、141,145,148,150…電圧制御バリキャップ(フィルタ回路)

Claims (9)

  1. 被制御信号の入力端子及び出力端子と、
    制御信号の制御入力端子及び制御出力端子と、
    前記入力端子及び制御入力端子間、前記入力端子及び制御出力端子間、前記制御入力端子及び出力端子間、前記制御出力端子及び出力端子間に接続され、前記制御信号により容量が変化するブリッジ構成の可変コンデンサと、
    前記制御入力端子及び制御出力端子間に絶対値が同じで極性の異なる差動方式で前記制御信号が印加される差動制御電源と
    を備え、
    前記入力端子に前記被制御信号を入力させ、前記制御信号で前記ブリッジ構成の可変コンデンサの容量を変化させることで、前記変化させた容量及び前記入力端子に入力させた前記被制御信号による電位に応じた電界を前記ブリッジ構成の可変コンデンサの各電極間に発生させ、前記電界により発生した電位により前記出力端子から前記被制御信号を出力させる
    制御装置。
  2. 請求項1に記載の制御装置において、
    前記ブリッジ構成の可変コンデンサは、電源回路のトランスの2次側電流である前記被制御信号の変動分を、前記制御信号で打ち消すことにより安定化させ
    制御装置。
  3. 請求項1に記載の制御装置において、
    前記ブリッジ構成の可変コンデンサは、変調回路の入力信号である前記被制御信号を、前記制御信号の変動分で変調させ
    制御装置。
  4. 請求項1に記載の制御装置において、
    前記ブリッジ構成の可変コンデンサは、前記ブリッジ構成の可変コンデンサ及びコイルからなる共振回路を共振周波数で共振させるものであ
    制御装置。
  5. 請求項4に記載の制御装置において、
    前記共振回路は、非接触ICカードのアンテナ部の容量調節部に用いられ
    制御装置。
  6. 請求項4に記載の制御装置において、
    前記共振回路は、電圧制御発振器の共振周波数の容量調節部に用いられ
    制御装置。
  7. 請求項4に記載の制御装置において、
    前記共振回路は、チューナ回路の同調部の容量調節部に用いられ
    制御装置。
  8. 請求項4に記載の制御装置において、
    前記共振回路は、フィルタ回路の容量調節部に用いられ
    制御装置。
  9. 請求項1に記載の制御装置において、
    前記ブリッジ構成の可変コンデンサは、複数の2端子の可変コンデンサアレイを用いて各端子間をブリッジ接続することにより構成される
    制御装置。
JP2007096608A 2007-04-02 2007-04-02 制御装置 Expired - Fee Related JP5066982B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007096608A JP5066982B2 (ja) 2007-04-02 2007-04-02 制御装置
US12/046,967 US7808767B2 (en) 2007-04-02 2008-03-12 Control unit
CN2008100900692A CN101281819B (zh) 2007-04-02 2008-04-02 控制单元
EP08153950A EP1978435A1 (en) 2007-04-02 2008-04-02 Control unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007096608A JP5066982B2 (ja) 2007-04-02 2007-04-02 制御装置

Publications (2)

Publication Number Publication Date
JP2008259269A JP2008259269A (ja) 2008-10-23
JP5066982B2 true JP5066982B2 (ja) 2012-11-07

Family

ID=39432965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007096608A Expired - Fee Related JP5066982B2 (ja) 2007-04-02 2007-04-02 制御装置

Country Status (4)

Country Link
US (1) US7808767B2 (ja)
EP (1) EP1978435A1 (ja)
JP (1) JP5066982B2 (ja)
CN (1) CN101281819B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5071079B2 (ja) * 2007-12-05 2012-11-14 ソニー株式会社 電力制御装置
JP2011250035A (ja) 2010-05-25 2011-12-08 Sony Corp 受信装置、受信方法、プログラム、および受信システム
JP6122307B2 (ja) * 2013-02-22 2017-04-26 デクセリアルズ株式会社 可変容量回路、可変容量デバイス、共振回路、増幅回路及び電子機器
CN104135086A (zh) * 2014-07-28 2014-11-05 中国科学院电工研究所 一种谐振式无线能量传输装置
JP6408964B2 (ja) * 2014-08-12 2018-10-17 太陽誘電株式会社 可変容量デバイス及びアンテナ装置
US11336013B2 (en) * 2015-01-30 2022-05-17 Metrotech Corporation Antenna for underground line location
US9774211B2 (en) * 2015-05-14 2017-09-26 Intel Corporation Voltage regulation in wireless power
CN105322917A (zh) * 2015-11-20 2016-02-10 南京熊猫汉达科技有限公司 一种30MHz~512MHz宽频段跳频滤波器
CN109600124A (zh) * 2018-12-29 2019-04-09 厦门英诺迅科技有限公司 一种压控调谐选频网络

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2591705A (en) * 1949-01-18 1952-04-08 Herlec Corp Variable capacitor
GB895304A (en) 1958-08-22 1962-05-02 Standard Telephones Cables Ltd Electrical carrier-suppressing constant-impedance mechanical modulator
US3668478A (en) * 1970-05-14 1972-06-06 Sprague Electric Co Variable capacitor network
US4009607A (en) * 1975-12-24 1977-03-01 The Bendix Corporation Force measuring system including combined electrostatic sensing and torquing means
US4158794A (en) * 1978-07-14 1979-06-19 P. R. Mallory & Co. Inc. Drive means and method for vacuum fluorescent display systems
JPS62259417A (ja) 1986-05-02 1987-11-11 日本電気株式会社 可変コンデンサ
JPH01101015A (ja) * 1987-10-14 1989-04-19 Matsushita Electric Ind Co Ltd 超音波診断装置用遅延回路
JPH042225A (ja) * 1990-04-19 1992-01-07 Chiyuunaa Kk Fm受信機
US5084801A (en) * 1991-02-19 1992-01-28 General Electric Company Liquid crystal variable capacitor and high intensity discharge lamp ballast employing same
DE4312195A1 (de) 1993-04-14 1994-10-20 Hans Theo Dr Langhammer Monolithisches Bauelement mit elektrisch veränderbarer Kapazität
US5600187A (en) * 1994-06-27 1997-02-04 General Electric Company Electronically controllable capacitors using power MOSFET's
US5715155A (en) * 1996-10-28 1998-02-03 Norax Canada Inc. Resonant switching power supply circuit
CN2374879Y (zh) * 1999-04-23 2000-04-19 乐清市长城电源有限公司 无空耗交流自动调压器
EP1115203B1 (en) * 1999-06-18 2006-11-08 Matsushita Electric Industrial Co., Ltd. Output controller
FR2799317B1 (fr) * 1999-10-01 2001-12-14 St Microelectronics Sa Regulateur lineaire a selection de la tension de sortie
US6472962B1 (en) * 2001-05-17 2002-10-29 Institute Of Microelectronics Inductor-capacitor resonant RF switch
JP4065734B2 (ja) 2002-07-10 2008-03-26 財団法人ひょうご科学技術協会 体調の検査方法
JP2005192409A (ja) 2003-12-26 2005-07-21 Shiseido Co Ltd 体毛からrnaを抽出するための方法
JP4174801B2 (ja) * 2004-01-15 2008-11-05 株式会社エフ・イー・シー 識別タグのリーダライタ用アンテナ
JP2006027322A (ja) 2004-07-12 2006-02-02 Denso Corp 車両用空調装置
JP2006056060A (ja) 2004-08-18 2006-03-02 Fuji Xerox Co Ltd インクジェット記録装置及びインクジェット記録装置の検査方法
JP4740706B2 (ja) 2005-09-28 2011-08-03 ヤフー株式会社 不正画像検出装置、方法、プログラム

Also Published As

Publication number Publication date
JP2008259269A (ja) 2008-10-23
US20080238402A1 (en) 2008-10-02
US7808767B2 (en) 2010-10-05
CN101281819B (zh) 2010-12-22
CN101281819A (zh) 2008-10-08
EP1978435A1 (en) 2008-10-08

Similar Documents

Publication Publication Date Title
JP5066982B2 (ja) 制御装置
JP4253359B2 (ja) 通信システム
US7995965B2 (en) Adaptable power supply circuit
US10199173B2 (en) Variable capacitance element, packaged circuit, resonant circuit, communication apparatus, communication system, wireless charging system, power supply apparatus, and electronic apparatus
JP2013066296A (ja) 非接触給電システム
KR101709881B1 (ko) 가변 용량 회로, 가변 용량 디바이스, 공진 회로, 증폭 회로 및 전자 기기
US10083797B2 (en) Variable capacitance circuit, variable capacitance device, and resonance circuit and communication apparatus using the same
JP2006072966A (ja) 非接触データキャリア
JP2005063123A (ja) 非接触型icカードのリーダ/ライタ装置、そのアンテナ固有周波数の自動調整方法、プログラム
JP6535510B2 (ja) 非接触通信装置、信号生成回路、及び非接触通信方法
JP2003323595A (ja) 非接触icカードリーダライタ装置
CN210137323U (zh) 近场通信设备
JP2009141729A (ja) 検波用回路装置および携帯機器
US20240154307A1 (en) Short-range wireless communication device
US20240154463A1 (en) Short-range wireless communication device
WO2023008224A1 (ja) 近距離無線通信装置
JP2014197698A (ja) コンデンサアレイ
JP2013165301A (ja) コンデンサアレイ
JP6057133B2 (ja) 超音波モータの駆動回路
JP6162648B2 (ja) 通信装置及び通信装置の起動方法
JP5081132B2 (ja) 電子機器
KR20070028529A (ko) 이중 주파수 발진기와 합성기를 포함하는 변조기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5066982

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees