JP2008259269A - 制御装置 - Google Patents

Abstract

【課題】低電力損失、低ノイズで被制御信号に対する制御ができる。
【解決手段】制御入力端子８に入力された制御信号１７による＋電位及び制御出力端子９に制御信号１８による−電位が、電圧制御可変コンデンサ２１の電圧制御可変コンデンサ１（Ｃ１〜Ｃ４）の各電極に抵抗器Ｒを介して供給される。すると、電圧制御可変コンデンサ２１（Ｃ１〜Ｃ４）の各電極間の＋電位及び−電位による制御信号により、各電極間の電圧制御可変コンデンサ２１の容量が変化する。従って、この変化した容量及びＡＣ入力１５による電位に応じた電界が制御信号の電圧に影響なく発生する。
【選択図】図２

Description

本発明は、電気機器における電圧又は電流を制御するのに適用して好適な制御装置に関する。

近年、電子技術における利便性、効率性が評価され、ＩＴ（information technology）、ＡＶ（audio visual）に代表される電子機器の普及が全世界的に加速している。また同時に地球環境、地球資源の有限性も強く指摘されるようになり機器の省エネルギー技術が強く求められている。

例えば電子機器の電源では効率の向上が継続的に行われ一部のスイッチング電源に見られるように９０％以上の効率を達成しているものもある。しかしながら実態は依然としてコスト面やノイズ面から低効率の電源が多く使用されている。

また効率が高い電源においても入力電源電圧変動や部品ばらつき、負荷電流の変化に影響を受け例えば低消費電力時などでは効率が大きく低下してしまっていた。

一般的に電源効率は機器の定格負荷（電力）で高くなるように設計されているが、実際の機器では動作電力は常に変動しており、同時に効率も変動している。テレビジョン受像機を例にとれば音声出力や画面の輝度によりその電力は大きく変動する。逆の言い方をすれば負荷電流の大きさに最適な入力電圧が存在することになる。

それ以外にも商用電源の電圧変動の影響も受けるため実動作での電源効率はスペックよりも低くなってしまう。これは電源方式がスイッチングレギュレータであろうとシリーズレギュレータであろうと同じことである。

例えば一般にトランスは無負荷時でも無負荷損が発生するために無負荷時に効率最小となりその後負荷電流の増加にともない効率が上昇する。しかし、負荷損は負荷電流の二乗で発生するため電流がある範囲を超えると負荷損が全損失の主要因となり逆に効率は低下する。

実際にトランスレス電源としては、例えば交流（ＡＣ）１００Ｖの商用電源の一端をコンデンサを介して、ダイオードブッリジより成る整流回路の一方の入力端子に接続する。そして、この商用電源の他端をこの整流回路の他方の入力端子に接続し、この整流回路の一方及び他方の出力端子間に定電圧用のツェナーダイオード及び平滑用コンデンサを並列に接続したものがある。

斯かるトランスレス電源では、商用電源を直接整流し、その後レギュレータを構成するツェナーダイオードを介することで、出力端子間に安定な直流電圧（ＤＣ）を得るようにしている。

このとき、コンデンサにより、予め電圧を下げレギュレータを構成するツェナーダイオードの負担を軽くすることが行われている。

小電力の場合はコンデンサが利用されることが多い。これはコンデンサによる電圧降下は電流の位相が電圧とずれるために電力損失が発生しないためであり、例えば待機電力用電源等に利用されている。しかしながらこの回路では負荷変動等により整流出力が変動することから通常は最大負荷に合わせて回路を構成して軽負荷の時はレギュレータで電力を損失させることで安定電圧を作り出している。

また、コンデンサ両端の電圧降下は周波数や負荷電流の変動により大きく変化してしまう。このため、負荷電流が大きく、負荷変動の大きい機器では使用することができない。従って現状では待機電力等数十ｍＷ程度の極小電力用途に限定されている。

また、このトランスレス電源において、リレー等により消費電力の大きい動作時はコンデンサに所定の他のコンデンサを並列接続することで供給電力を増やすことも可能である。しかし、広い負荷範囲に対応するためには複数のコンデンサを切り換える必要がある。リレー等で複数のコンデンサを切り替えることは原理的に可能である。

しかし、スペースやコスト面以外に応答が遅く、切り換え時のノイズが発生する。さらに、連続的に容量を変化できず、耐久性に難があるなど実用的ではない。従って負荷の変動に合わせて容量値を連続的に可変できるデバイスが必要となる。

高周波回路の用途には電気的に容量制御可能なコンデンサとしてダイオードの端子間容量を利用したバリキャップなどが存在するが、電力制御としては、容量値が小さく、耐圧が低いため単品では使用できない。
また、近年ではＭＥＭＳ（micro electro mechanical system）を利用した可変コンデンサも複数提案されているが高周波信号での使用を前提としている。

一般に、コンデンサの容量は、誘電率、電極面積、電極間距離で決まる。従ってこのうちどれか１つ以上を制御すればいいことが分かる。実際にＭＥＭＳで提案されているのは、電極を変位させることによる電極間距離や対向電極面積を可変する方式である。

また、例えば特許文献１にはセラミックコンデンサに５０Ｖを印加し誘電率を変えることで容量を７０％変化させた例が開示され、応用例としてフィルタ回路のカットオフ周波数や時定数発振回路の発振周波数を可変することが提示されている。
特開昭６２−２５９４１７号公報

上述したように、電子機器、電子回路における電力損失は使用電力の増大を招く。このため、ユーザに余分な電気代を負担させるだけではなく、ひいては地球資源の浪費、地球温暖化の促進につながってしまうため電力損失は極小であることが望ましい。

回路が簡単でノイズが少ない電源トランスを用いたシリーズレギュレータ方式では、まず、商用電源に接続された電源トランスにより必要となる電圧に降圧する。この後、ダイオードにより整流され大容量コンデンサによって平滑される。この整流出力は不安定なためトランジスタの端子間の電圧降下を制御するレギュレータにより電圧の安定化を行っている。

この場合の電圧降下は直流電圧降下であり基本的に全て熱に変換され、大きな電力損失が発生してしまう。必要となる電圧降下量は電源トランス他の部品特性のばらつき、負荷電流の大小などの影響が大きい。このため、電子機器を安定に動作させるためにマージンをとると通常状態では電力損失が非常に大きくなり、ひどい場合は３０％程度の効率となってしまっている。

また、スイッチングレギュレータ方式においては電圧の安定化は半導体素子によるオン、オフ制御のため電力損失が少なく効率が高く取れる。しかし、それでも入力や負荷条件により効率が変化し軽負荷条件などでは効率の悪化が生じてしまい、もっと広範囲な入力及び負荷変動に対応することが求められている。

また、特許文献１に開示の可変コンデンサでは、電力用途としては容量が小さく、制御電圧も高い必要があるため実用的ではない。また、この可変コンデンサの容量を制御するための制御電圧が被制御信号に重畳されるため、この重畳分をカットするためのコンデンサが必要となる。また、この可変コンデンサのみでは容量の調節範囲が狭くなる。従って、カットオフ周波数や時定数発振回路の発振周波数の可変範囲が狭くなる。

電子機器における電力制御では周波数制御とは違い、素子ごとの容量値は厳密である必要はない。周波数範囲も３００ＫＨｚ程度と低くても応用範囲が広く、誤差検出が電圧、又は電流により可能なためフィードバック制御が容易である。

以上電子機器における電力制御用可変コンデンサについて述べてきたが現在実使用できるデバイスは存在していない。
そこで本発明者は種々研究を重ねた結果、前述特許文献１にあるように直流電界用の電極を追加した４端子デバイスを用いることなく、既存電子部品を組み合わせることで必要な容量、耐圧を持つ直流電圧制御可能な可変コンデンサが得られることを提案した（特願２００６−２７３２２号）。

しかしながら扱える電力を大きくしようとコンデンサの容量を大きくするとコストが高くなりサイズが大きくなってしまうという問題があった。また性能的にはもっと広い可変範囲、すばやい応答、低駆動電圧が望まれている。

本発明は、斯かる点に鑑み、低電力損失、低ノイズで被制御信号に対する制御ができ、電力制御に限らず、サイズの大型化を抑えながら容量の増加及び可変範囲を広く応答性が向上する制御装置を提供することを目的とする。

本発明の制御装置は、被制御信号の入力端子及び出力端子と、制御信号の制御入力端子及び制御出力端子と、入力端子及び制御入力端子間、入力端子及び制御出力端子間、制御入力端子及び出力端子間、制御出力端子及び出力端子間に接続され、制御信号により容量が変化するブリッジ構成の可変コンデンサと、制御入力端子及び制御出力端子間に絶対値が同じで極性の異なる差動方式で制御信号が印加される差動制御電源とを備え、制御信号でブリッジ構成の可変コンデンサの容量を変化させることで被制御信号の電圧又は電流を制御するようにしたものである。

本発明によれば、ブリッジ接続された可変コンデンサにおいて制御入力端子及び制御出力端子間に加える制御信号を絶対値が同じでかつ逆極性とする差動方式とすることにより、入出力端子に生じる制御電圧成分は常にゼロ電位となり被制御信号への影響をほぼ完全になくすことができる。

従って、制御信号を差動方式とするブリッジ接続された可変コンデンサを追加することで、被制御信号の動作を妨げることがなく安定的に被制御信号の制御することが可能となる。

また、電源トランスの２次側にブリッジ接続された可変コンデンサを挿入し、制御信号を差動方式とすることにより、ブリッジ接続された可変コンデンサの制御電圧を大きくしていくと出力電圧が低下し、消費電力を削減することができる。
また、ブリッジ接続された可変コンデンサを変調回路に用いることにより、制御信号の変動分により入力信号を変調することができる。

また、ブリッジ接続された可変コンデンサを共振回路の共振周波数の調節に用いることにより、ブリッジ接続された可変コンデンサの容量の調節範囲が広くなる。従って、発振周波数の可変調節範囲を広くすることができる。

以下、図面を参照して、本発明の制御装置を実施するための最良の形態の例につき説明する。
図１は、本実施の形態の電圧制御可変コンデンサの概要を示す図であり、図１Ａは信号入出力及び制御信号入出力の様子、図１ＢはＡＣ信号入出力及び差動（±）方式の制御信号入出力の様子である。

図１Ａにおいて、入力端子６に入力された信号入力１１による電位が電圧制御可変コンデンサ１の入力電極２に供給される。すると、電圧制御可変コンデンサ１の入力電極２及び出力電極３間に電界が発生する。この電界により出力電極３に発生した電位による信号出力１２が出力端子７に出力される。

このとき、制御入力端子８に入力された制御入力１３及び制御出力端子９に制御出力１４による電位が電圧制御可変コンデンサ１の制御入力電極４及び制御出力電極５に供給される。

すると、電圧制御可変コンデンサ１の制御入力電極４及び制御出力電極５間の電位による制御信号により、入力電極２及び出力電極３間の電圧制御可変コンデンサ１の容量が変化する。従って、この変化した容量及び信号入力１１による電位に応じた電界が発生する。

図１Ｂにおいて、入力端子６に入力されたＡＣ入力１５による電位が電圧制御可変コンデンサ１の入力電極２に供給される。すると、電圧制御可変コンデンサ１の入力電極２及び出力電極３間に電界が発生する。この電界により出力電極３に発生した電位によるＡＣ出力１６が出力端子７に出力される。

このとき、制御入力端子８に入力された制御信号１７による＋電位及び制御出力端子９に制御信号１８による−電位が電圧制御可変コンデンサ１の制御入力電極４及び制御出力電極５に抵抗器Ｒを介して供給される。

すると、電圧制御可変コンデンサ１の制御入力電極４及び制御出力電極５間の＋電位及び−電位による制御信号により、入力電極２及び出力電極３間の電圧制御可変コンデンサ１の容量が変化する。従って、この変化した容量及びＡＣ入力１５による電位に応じた電界が発生する。

図２は、ブリッジ構成の電圧制御可変コンデンサを示す図であり、図２ＡはＡＣ信号入出力及び差動（±）方式の制御信号入出力の様子、図２Ｂはブリッジ構成の電圧制御可変コンデンサの接続の様子である。

図２Ａは図１Ｂと同じであるので、説明を省略する。図２Ｂにおいて、ブリッジ構成の電圧制御可変コンデンサ２１の接続は、以下のようになる。入力端子６及び制御入力端子８間に電圧制御可変コンデンサ２２（Ｃ１）が接続され、入力端子６及び制御出力端子９間に電圧制御可変コンデンサ２３（Ｃ２）が接続される。

また、制御入力端子８及び出力端子７間に電圧制御可変コンデンサ２５（Ｃ４）が接続され、制御出力端子９及び出力端子７間に電圧制御可変コンデンサ２４（Ｃ３）が接続される。

入力端子６は、電圧制御可変コンデンサ２２（Ｃ１）及び電圧制御可変コンデンサ２３（Ｃ２）間に接続され、出力端子７は、電圧制御可変コンデンサ２５（Ｃ４）及び電圧制御可変コンデンサ２４（Ｃ３）間に接続される。

また、制御入力端子８は、電圧制御可変コンデンサ２２（Ｃ１）及び電圧制御可変コンデンサ２５（Ｃ４）間に接続され、制御出力端子９は、電圧制御可変コンデンサ２３（Ｃ２）及び電圧制御可変コンデンサ２４（Ｃ３）間に接続される。

図２Ｂにおいて、入力端子６に入力されたＡＣ入力１５による電位が電圧制御可変コンデンサ１の電圧制御可変コンデンサ２２（Ｃ１）及び電圧制御可変コンデンサ２３（Ｃ２）間に供給される。

すると、電圧制御可変コンデンサ２１の電圧制御可変コンデンサ２２（Ｃ１）及び電圧制御可変コンデンサ２３（Ｃ２）並びに電圧制御可変コンデンサ２５（Ｃ４）及び電圧制御可変コンデンサ２４（Ｃ３）の各電極間に電界が発生する。この電界により出力電極３に発生した電位によるＡＣ出力１６が出力端子７に出力される。

このとき、制御入力端子８に入力された制御信号１７による＋電位及び制御出力端子９に制御信号１８による−電位が、電圧制御可変コンデンサ２１の電圧制御可変コンデンサ１の電圧制御可変コンデンサ２２（Ｃ１）及び電圧制御可変コンデンサ２３（Ｃ２）並びに電圧制御可変コンデンサ２５（Ｃ４）及び電圧制御可変コンデンサ２４（Ｃ３）の各電極に抵抗器Ｒを介して供給される。

すると、電圧制御可変コンデンサ２１の電圧制御可変コンデンサ２２（Ｃ１）及び電圧制御可変コンデンサ２３（Ｃ２）並びに電圧制御可変コンデンサ２５（Ｃ４）及び電圧制御可変コンデンサ２４（Ｃ３）の各電極間の＋電位及び−電位による制御信号により、各電極間の電圧制御可変コンデンサ２１の容量が変化する。従って、この変化した容量及びＡＣ入力１５による電位に応じた電界が発生する。

このようにブリッジ接続された電圧制御可変コンデンサ２１において制御端子間に加える制御信号を絶対値が同じでかつ逆極性とする差動方式としている。これにより、入出力端子６，７に生じる制御信号１７，１８の電圧成分は相殺されるため常にゼロ電位となる。従って、ＡＣ入力１５、ＡＣ出力１６の各信号への影響をほぼ完全になくすことができる。

従って、制御信号１７，１８を絶対値が同じでかつ逆極性とする差動方式とするブリッジ接続された電圧制御可変コンデンサ２１を追加するだけの簡単な構成で、ＡＣ入力１５、ＡＣ出力１６の各信号の動作を妨げることがなく、ＡＣ入力１５からＡＣ出力１６へ電圧定価させて安定的に省エネ回路を構成することが可能となる。

上述したブリッジ構成の電圧制御可変コンデンサ２１に代えてブリッジ構成のバリキャップを用いるようにしてもよい。
図３は、ブリッジ構成の電圧制御バリキャップを示す図であり、図３ＡはＡＣ信号入出力及び差動（±）方式の制御信号入出力の様子、図３Ｂはブリッジ構成の電圧制御バリキャップの接続の様子である。

図３Ａにおいて、入力端子６に入力されたＡＣ入力１５による電位が電圧制御バリキャップ３１のアノード電極に供給される。すると、電圧制御バリキャップ３１のアノード電極及びカソード電極間に電界が発生する。この電界によりカソード電極に発生した電位によるＡＣ出力１６が出力端子７に出力される。

このとき、制御入力端子８に入力された制御信号１７による＋電位及び制御出力端子９に制御信号１８による−電位が、電圧制御バリキャップ３１の制御入力電極８及び制御出力電極９に抵抗器Ｒを介して供給される。

すると、電圧制御バリキャップ３１の制御入力電極８及び制御出力電極９間の＋電位及び−電位による制御信号により、アノード電極及びカソード電極間の電圧制御バリキャップ３１の容量が変化する。従って、この変化した容量及びＡＣ入力１５による電位に応じた電界が発生する。

図３Ｂにおいて、ブリッジ構成の電圧制御バリキャップ３１の接続は、以下のようになる。入力端子６及び制御入力端子８間に電圧制御バリキャップ３３（ＶＣ１）が接続され、入力端子６及び制御出力端子９間に電圧制御バリキャップ３４（ＶＣ２）が接続される。

また、制御入力端子８及び出力端子７間に電圧制御バリキャップ３５（ＶＣ４）が接続され、制御出力端子９及び出力端子７間に電圧制御バリキャップ３６（ＶＣ３）が接続される。

入力端子６は、電圧制御バリキャップ３３（ＶＣ１）のアノード及び電圧制御バリキャップ３４（ＶＣ２）のカソード間に接続され、出力端子７は、電圧制御バリキャップ３５（ＶＣ４）のアノード及び電圧制御バリキャップ３６（ＶＣ３）のカソード間に接続される。

また、制御入力端子８は、電圧制御バリキャップ３３（ＶＣ１）のカソード及び電圧制御バリキャップ３５（ＶＣ４）のカソード間に接続され、制御出力端子９は、電圧制御バリキャップ３４（ＶＣ２）のアノード及び電圧制御バリキャップ３６（ＶＣ３）のアノード間に接続される。

図３Ｂにおいて、入力端子６に入力されたＡＣ入力１５による電位が電圧制御バリキャップ３３（ＶＣ１）のアノード及び電圧制御バリキャップ３４（ＶＣ２）のカソード間に供給される。

すると、電圧制御バリキャップ３３（ＶＣ１）及び電圧制御バリキャップ３４（ＶＣ２）並びに電圧制御バリキャップ３５（ＶＣ４）及び電圧制御バリキャップ３６（ＶＣ３）の各電極間に電界が発生する。この電界により出力電極３に発生した電位によるＡＣ出力１６が出力端子７に出力される。

このとき、制御入力端子８に入力された制御信号１７による＋電位が電圧制御バリキャップ３３（ＶＣ１）のカソード及び電圧制御バリキャップ３５（ＶＣ４）のカソードに抵抗器Ｒを介して供給される。

並びに制御出力端子９に入力された制御信号１８による−電位が電圧制御バリキャップ３４（ＶＣ２）のアノード及び電圧制御バリキャップ３６（ＶＣ３）のアノードの各電極に抵抗器Ｒを介して供給される。

すると、電圧制御バリキャップ３３（ＶＣ１）及び電圧制御バリキャップ３４（ＶＣ２）並びに電圧制御バリキャップ３５（ＶＣ４）及び電圧制御バリキャップ３６（ＶＣ３）の各電極間の＋電位及び−電位による逆電圧の印加となる制御信号により、各電極間の電圧制御バリキャップ３１の容量が変化する。従って、この変化した容量及びＡＣ入力１５による電位に応じた電界が発生する。

図４は、２端子可変コンデンサアレイ（バリキャップアレイ）を示す図であり、図４Ａは外観斜視図、図４Ｂは２端子可変コンデンサアレイの内部構成図、図４Ｃは２端子バリキャップアレイの内部構成図である。

図４Ａにおいて、２端子可変コンデンサアレイ（バリキャップアレイ）４１は、対抗する両側面に一対の端子Ｔ１及びＴ１１、Ｔ２及びＴ１２、Ｔ３及びＴ１３、Ｔ４及びＴ１４が設けられているのみである。２端子可変コンデンサアレイ（バリキャップアレイ）４１は、４素子に限らず、２個以上の複数の組み合わせで構成してよい。従って、端子の配置を簡単にすることができる。

図４Ｂに示す２端子可変コンデンサアレイでは、一対の端子Ｔ１及びＴ１１間に可変コンデンサＣ１が設けられ、Ｔ２及びＴ１２間に可変コンデンサＣ２が設けられている。また、Ｔ３及びＴ１３間に可変コンデンサＣ３が設けられ、Ｔ４及びＴ１４間に可変コンデンサＣ４が設けられている。２端子可変コンデンサアレイは、向きが固定されないため、製造が簡単になる。

可変コンデンサＣ１〜Ｃ４は、例えば、電気伝導体と誘電体とを交互に重ねた積層型が用いられる。これに電圧（直流）を加えると、容量が変化すると共に、容量及び電圧に応じた電荷（電気エネルギー）が蓄えられる。

図４Ｃに示す２端子バリキャップアレイでは、一対の端子Ｔ１及びＴ１１間にバリキャップＶＣ１が順方向（アノードからカソードに向けて）に設けられ、Ｔ２及びＴ１２間にバリキャップＶＣ２が順方向に設けられている。

また、Ｔ３及びＴ１３間にバリキャップＶＣ３が順方向に設けられ、Ｔ４及びＴ１４間にバリキャップＶＣ４が順方向に設けられている。２端子バリキャップアレイは、向きが順方向（アノードからカソードに向けて）に固定される点のみが、製造時で考慮される。

このようにして構成される２端子可変コンデンサアレイ（バリキャップアレイ）４１の端子間を配線で接続するだけで、図２Ｂに示したブリッジ接続の電圧制御可変コンデンサ２１、図３Ｂに示したブリッジ接続の電圧制御バリキャップ３２を構成することができる。
次に、上述したように構成されるブリッジ構成の電圧制御可変コンデンサ２１又はブリッジ構成のバリキャップ３２の適用例を説明する。

図５は、スタビライザーの適用例を示す図である。
図５例は、シリーズレギュレータ方式の電源装置の例を示している。本例においては、ＡＣ回路５１の電源トランス５３の２次側に図２Ｂ例に示す電圧制御可変コンデンサ２１を適用した例を示す。この図５例では、ＡＣ電源として交流１００Ｖの商用電源５２の一端及び他端を電源トランス５３の１次巻線の一端及び他端に接続する。

この電源トランス５３は商用電源５２を約交流９Ｖに降圧するように構成したものである。すなわち、この電源トランス５３の２次巻線の一端をスタビライザー５４の入力端子に接続し、スタビライザー５４の出力端子を介してＤＣ回路５５のダイオードブリッジより成る整流回路５６の一方の入力端子に接続している。
このスタビライザー５４に制御信号が供給される制御信号入力端子（＋）を、エラーアンプを構成する差動増幅回路５８の非反転出力端子に接続する。

また、スタビライザー５４に制御信号が供給される制御信号入力端子（−）を差動増幅回路５８の反転出力端子に接続する。本例では、スタビライザー５４の制御信号入力端子（＋）及び制御信号入力端子（−）に、差動増幅回路５８の非反転出力端子及び反転出力端子から絶対値が同じで極性が異なる差動方式の制御信号が供給される。

この電源トランス５３の２次巻線の他端を整流回路５６の他方の入力端子に接続し、この整流回路５６の一方及び他方の出力端子間に平滑用コンデンサＣを接続する。

この整流回路５６及び平滑用コンデンサＣで平滑された直流電圧Ｖ_UNREGを３端子の８Ｖの定電圧回路（レギュレータ）５７を介して直流電圧の一方及び他方の出力端子５９に供給する。この一方及び他方の出力端子５９間に平滑用コンデンサＣを接続する。

本例においては、この整流回路５６の出力側に得られる平滑直流電圧Ｖ_UNREGをエラーアンプを構成する演算増幅回路５８の一方の入力端子に供給する。これと共にこの演算増幅回路５８の他方の入力端子を基準電圧例えば９Ｖの電池を介して接地する。

図５例の電源装置は、上述如く構成されているので、整流回路５６の出力側の平滑直流電圧Ｖ_UNREGは演算増幅回路５８により基準電圧と比較される。この比較結果は片電源動作可能な演算増幅回路５８により差動増幅され、スタビライザー５４の制御信号入力端子（＋）及び制御信号入力端子（−）にフィードバックされる。

このスタビライザー５４により、整流回路５６の出力側の平滑直流電圧Ｖ_UNREGが安定した基準電圧の９Ｖになるように制御される。
ここで、３端子定電圧回路５７における電力損失は、数１式で表される。

［数１］
（Ｖ_UNREG−８）Ｖ×Ｉ_L

また、スタビライザー５４を設けないとき、整流出力電圧Ｖ_UNREGは、９Ｖ＜Ｖ_UNREG＜１６Ｖの範囲で変動する。スタビライザー５４を設けることにより、整流出力電圧Ｖ_UNREGは、９Ｖ＜Ｖ_UNREG＜９．４Ｖの範囲に収束する。
従って、損失改善分は、数２式で表される。

［数２］
（１６−９．４）Ｖ×Ｉ_L（Ｉ_L＝０．２６Ａ）

すなわち、従来の電源装置である図５例に本例のスタビライザー５４を設けないときは、電源トランス５３の出力電圧は、交流１００Ｖ入力時、整流出力電圧Ｖ_UNREGで１６Ｖ（Ｉ_L＝０．２６Ａ）である。この場合、設計マージンを考慮しなければならないために最大定格時に、数３式で示す電力損失ＰＷが３端子定電圧回路５７で生じている。

［数３］
（１６−８）Ｖ×０．２６Ａ＝２．０８Ｗ

これに対し、本例のスタビライザー５４を設けた図５例では、整流回路５６の出力側を９．０Ｖになるように本例スタビライザー５４で制御しているので、設計マージンを考慮して、この電力損失ＰＷは、数４式で示すものとなる。

［数４］
（９．４−８）Ｖ×０．２６Ａ＝０．３６４Ｗ

この図５例によれば、約１．７Ｗの大幅な省エネが達成できる。
図７は、制御電圧対電力の関係を示す図である。
図７に示すように、横軸に示すスタビライザー５４の制御電圧をピークツウピークで０〜１０Ｖ（０〜±５Ｖ）の範囲で変化させると、右側の縦軸に示す整流出力電圧Ｖ_UNREGは、７１で示すように、９Ｖ＜Ｖ_UNREG＜１６Ｖの範囲で変動する。

このときの左側の縦軸に示す電力は、７２で示すように、１．７Ｗ低減することができる。左側の縦軸に示す電力は、図５に示した制御系以外の他の系も含めた電力を示している。例えば、図５に示した制御系が電子機器のモータ駆動系であり、他の系がＣＰＵ制御系、ディスプレイ表示系などである。

更に、電力損失が低減されるため放熱のためのヒートシンクが不要になり、省スペース及びコスト削減という効果も生じる。

図６は、信号波形図であり、図６Ａは入力信号（スタビライザーの場合）及び出力信号（変調器の場合）、図６Ｂは出力信号（スタビライザーの場合）及び入力信号（変調器の場合）、図６Ｃは制御信号（スタビライザー及び変調器の場合）である。

まず、ブリッジ構成の電圧制御可変コンデンサ２１又はブリッジ構成のバリキャップ３２を図５に示したようにスタビライザーとして適用した場合の波形を説明する。
図６Ａに示すスタビライザーの場合６１の入力信号６２は、±方向に変動分が重畳された交流信号である。

ここで、図５に示したスタビライザー５４に、例えば、図６Ｃに示す制御信号６４を反転させて供給する。これにより、図６Ａに示す入力信号６２の±方向の変動分が打ち消される。

すなわち、図６Ａに示すスタビライザーの場合６１の入力信号６２が、図５に示したスタビライザー５４により安定化される。従って、入力信号６２の±方向の変動分が除去されて、図６Ｂに示すスタビライザーの場合６１の出力信号６３となる。なお、出力信号６３は、入力信号６２よりも信号レベルが低下する。

次に、ブリッジ構成の電圧制御可変コンデンサ２１又はブリッジ構成のバリキャップ３２を図５に示したように変調器として適用した場合の波形を説明する。
図６Ｂに示す変調器の場合６５の入力信号６７は、±方向の変動分がない交流信号である。

ここで、図５に示したスタビライザー５４と同じ構成の変調器に、例えば、図６Ｃに示す制御信号６８を供給する。これにより、図６Ｂに示す入力信号６７に±方向の変動分が重畳される。

すなわち、図６Ｂに示す変調器の場合６５の入力信号６７が、図５に示したスタビライザー５４と同じ構成の変調器により制御信号６８の±方向の変動分だけ振幅変調される。従って、±方向に変動分が重畳された交流信号が、図６Ａに示す変調器の場合６５の出力信号６６となる。なお、出力信号６６は、入力信号６７よりも信号レベルが低下する。

次に、ブリッジ構成の可変コンデンサ及びコイルからなる共振回路を共振周波数で共振させる場合の適用例を説明する。
図８は、非接触カードシステムを示す図である。ここでは、非接触ＩＣカードのアンテナ部の容量調節部の適用例を示す。

図８において、この非接触カードシステムは、例えば、定期券に相当するＩＣカード８１と、そのＩＣカード８１に対して、電磁波を媒体として、非接触で電源となる電力を供給するとともに、データの読み書きやその他必要な処理を行うリーダ／ライタ８６とで構成されている。

リーダ／ライタ８６においては、断面形状が、例えば長方形とされているループコイル８７から、コマンド及び必要ならば書き込みデータが、電磁波として放射され、さらに一定期間、無変調波が放射される。すなわち、まずＣＰＵ８９において、所定のプログラムに従い、所定の変調波に対応した電圧をループコイル８７に印加するように、変調／復調回路８８が制御される。

変調／復調回路８８のうちの変調処理を行う変調回路は、例えば、所定の周波数（例えば、１４ＭＨｚ）のキャリアを発生するキャリア発生器、及びＣＰＵ８９の制御に従って増幅率が変化する駆動回路（アンプ）から構成されている。そして、駆動回路には、キャリア発生器からキャリアが入力されるようになされている。

駆動回路は、複数のループアンテナ８７それぞれの、２次コイルとコンデンサとの接続点の電圧を検波したものに重み付けをして加算する加算手段をさらに備える。駆動回路の増幅率は、ＩＣカード８１に対して送信すべきコマンドや書き込みデータなどに対応して、ＣＰＵ８９に制御される。従って、駆動回路では、キャリアが、ＩＣカード８１に対して送信すべきコマンドや書き込みデータなどに従って振幅変調されて出力される。

駆動回路の出力端子は、アンテナ（ループアンテナ）であるコイル（ループコイル）８７に接続されている。従って、駆動回路より出力された振幅変調波は、ループコイル８７に供給される。すなわち、ループコイル８７には、振幅変調波に対応する電圧が印加される。これにより、ループコイル８７では、その電圧に対応した電流が流れ、その電流の変化に対応した磁束（磁界）が発生する。

すなわち、ループコイル８７からは、駆動回路より出力された振幅変調波が、電磁波として放射される。

その後、リーダ／ライタ８６では、ＣＰＵ８９によって、駆動回路の増幅率が一定値になるように制御される。これにより無変調波が、上述した振幅変調波と同様にして、電磁波として放射される。

そして、ＩＣカード８１から応答があったか否かが判定される。ここで、ＩＣカード８１から応答があったか否かは、次のようにして判定される。すなわち、ＩＣカード８１においては、図８には図示していないが、例えば、ループコイル８７とコンデンサ（共振容量）とが並列に接続されて共振回路が構成されている。

さらに、コンデンサには、コンデンサとスイッチ（例えば、ＦＥＴなど）とが直列接続された直列回路が並列接続されている。従って、スイッチがオン／オフすることで、共振回路は、ループコイル及びコンデンサ、又はループコイル、及び他のコンデンサで構成されるようになり、その共振周波数（インピーダンス）が変化するようになされている。

ＩＣカード８１では、リーダ／ライタ８６に応答する場合、電圧制御可変コンデンサ８３の容量を可変にする制御信号をオン／オフするようになされている。これにより、ループコイル８７と電圧制御可変コンデンサ８３とで構成する共振回路の共振周波数（インピーダンス）を変化させる。

この場合、ＩＣカード８１とリーダ／ライタ８６とが、ループコイル８２と８７との間で相互誘導を生じる距離にあることが前提となる。なお、ＩＣカード８１もリーダ／ライタ８６と同様にスイッチにより共振回路に接続されるコンデンサの容量を変化させるようにしてもよい。

上述したように無変調波に対応する電磁波を放射しているリーダ／ライタ８６の駆動回路とループコイル８７との接続点（ループコイルの端子）からループアンテナ８７側を見たインピーダンスは、スイッチのオン／オフに対応して変化する。

従ってループアンテナ８７の接続点の電圧も変化することになる。この間の電圧は、変調／復調回路８８で検波、復調され、ＣＰＵ８９に供給される。ＩＣカード８１から応答があったか否かは、ＣＰＵ８９において、変調／復調回路８８からの信号（復調信号）に基づいて判定される。

ＣＰＵ８９において、ＩＣカード８１から応答がなかったと判定された場合、ＩＣカード８１から応答があるまで、上述したようにして振幅変調波と無変調波とを放射する処理が繰り返される。すなわち、ＩＣカード８１から応答がなかったと判定された場合とは、ＩＣカード８１とリーダ／ライタ８６とが、ループコイル８２とループコイル８７との間で相互誘導を生じる距離にない場合である。

一方、ＣＰＵ８９において、ＩＣカード８１から応答があったと判定された場合、上述したように得られる応答としての変調／復調回路８８からの復調信号に基づいて、必要な処理が行われる。

すなわち、図８の非接触カードシステムが、例えば自動改札システムである場合には、ＣＰＵ８９によって、ディスプレイ９０やアクセスコントローラ９１、その他の装置が制御される。ディスプレイ９０に必要な表示がなされるとともに、アクセスコントローラ９１によって、扉（図示せず）の開閉が行われる。さらに、その他の装置において、所定の処理が行われる。

次に、図８に示したＩＣカード８１について説明する。ＩＣカード８１では、まず、最初に、リーダ／ライタ８６から放射された電磁波が受信される。すなわち、ＩＣカード８１が、リーダ／ライタ８６に近づけられると、ループコイル８２と８７との間で相互誘導を生じる距離となる。そこで、ループコイル８２は、ループコイル８７より放射された電磁界（磁束）のうち、そこに鎖交する磁束の変化（磁界の変化）に応じて逆起電力を生じる。

図９は、ＩＣカード用アンテナの共振回路への適用例を示す図である。
ここで、図８に電圧制御可変コンデンサ８３で示すように、ＩＣカード８１においては、図９に示したように、ループコイル８２は、電圧制御可変コンデンサ８３と並列に接続され、これにより共振回路が構成されている。

従って、ループコイル８２で発生した電圧のうち、ループコイル８２及び電圧制御可変コンデンサ８３で構成される共振回路の共振周波数を中心とする所定の周波数帯域のものは、効率良く、後段のＩＣ８４に供給される。

なお、ループコイル８２及び電圧制御可変コンデンサ８３で構成される共振回路の共振周波数は、例えばリーダ／ライタ８６が有するキャリア発生器が発生するキャリアの周波数と同一となるように構成されている。

そして、ＩＣ８４に対し、上述した相互誘導に基づく逆起電力による電源の供給が開始される。その後、ループコイル８２及び電圧制御可変コンデンサ８３で構成される共振回路を通過した信号が検波される。

すなわち、ループコイル８２及び電圧制御可変コンデンサ８３で構成される共振回路を通過した信号は、図示せぬ整流／検波用のダイオード及び平滑用のコンデンサを介することにより、整流、平滑化され（リップルが除去され）、電源レギュレータ８５に供給される。そして、電源レギュレータ８５では、そこに入力された信号が安定化されることにより所定の一定電圧とされ、これが、電源として、ＩＣ８４に供給される。

以上のようにして、ＩＣ８４に電源が供給され、その動作が可能な状態となった後、ループコイル８２及び電圧制御可変コンデンサ８３で構成される共振回路を通過した信号は、上述した整流／検波用のダイオードを介することにより検波される。さらに図示せぬ交流結合用のコンデンサを介することにより、直流分が除去されて、ＩＣ８４に供給される。

ＩＣ８４では、そこに入力された信号に含まれるコマンドが解釈され、そのコマンドに対応した処理が行われる。すなわち、そのコマンドが、例えば書き込みを要求するものである場合には、入力された信号に含まれるデータ（書き込みデータ）が、図示せぬメモリ（例えば、不揮発性メモリなど）に書き込まれる。

また、コマンドが、例えば読み出しを要求するものである場合には、メモリからデータが読み出される。そのデータに対応して、電圧制御可変コンデンサ８３の制御信号（＋）９３及び制御信号（−）９４による容量可変制御がなされる。制御信号（＋）９３及び制御信号（−）９４は、絶対値が同じで極性が異なる差動方式の信号である。

ここで、制御信号（＋）９３及び制御信号（−）９４は、ＩＣ８４の制御に従ってオン／オフする。例えば、通常は、電圧制御可変コンデンサ８３の容量が比較的大きいオフ状態になっている。制御信号（＋）９３及び制御信号（−）９４がオンになった場合には、電圧制御可変コンデンサ８３の容量が比較的小さい値に減少する。

このため、ループコイル８２及び電圧制御可変コンデンサ８３でなる並列共振回路が共振周波数で共振されることになる。上述したようにして、リーダ／ライタ８６におけるループアンテナ８７の接続点の電圧は、読み出されたデータに対応して変化することになる。

なお、ループコイル８２及び電圧制御可変コンデンサ８３で構成される共振回路にスイッチを介してコンデンサを並列接続することにより容量を可変制御するようにして、並列共振回路が共振周波数で共振されるようにしても良い。

なお、図８では、ＩＣカード８１に電源を設けず、リーダ／ライタ８６から電源の供給を受けるようにしたが、ＩＣカード８１自体に電源を設けるようにすることも可能である。
例えば、携帯電話等の携帯用電子機器にＩＣカード８１を添付して使用する場合には、携帯電話の電源を用いることができる。

ここで、製造工程のＩＣカード８１へのループアンテナ８２の貼り付けや、携帯電話へのＩＣカード８１の貼り付けにより、ループアンテナ８２の容量が変化することがある。また、共振回路にスイッチを介してコンデンサを並列接続する場合には、ループアンテナ８２の一部を使用してカード基板の表面及び裏面から導電材で挟むことによりコンデンサとして用いている。このため、環境変化によりカード基板材料の膨張又は収縮が発生してこのコンデンサの容量変化が発生する。

従って、ループコイル８２及び電圧制御可変コンデンサ８３でなる並列共振回路の共振周波数が変化する。これにより、ＩＣカード８１とリーダ／ライタ８６間の通信が途切れたり、不可能になることが想定される。

そこで、製造工程における容量変化分を電圧制御可変コンデンサ８３の制御によって調整する。すなわち、電圧制御可変コンデンサ８３において制御信号（＋）９３及び制御信号（−）９４による容量の可変制御がなされる。電圧制御可変コンデンサ８３の容量を環境変化による容量変化分だけ調節する。

制御信号（＋）９３及び制御信号（−）９４は、絶対値が同じで極性が異なる差動方式の信号である。これにより、ループコイル８２及び電圧制御可変コンデンサ８３とで形成される共振回路の共振周波数は、ＩＣカード８１とリーダ／ライタ８６間の通信が可能な適正な値に調節される。

図１０は、ＩＣカードの容量と共振周波数の関係を示す図である。
図１０において、１０１の特性で示すように、横軸で示す電圧制御可変コンデンサ８３の容量を、７６ｐＦ〜１１４ｐＦの範囲で変化させたとき、縦軸で示す共振周波数は、１４．９ＭＨｚ〜１２．２ＭＨｚの範囲で変化させることができる。
例えば、ＩＣカード８１とリーダ／ライタ８６間の通信に用いるために共振周波数を、１４ＭＨｚにするための電圧制御可変コンデンサ８３の容量は、８６ｐＦである。

例えば、環境変化による容量変化分は微量のため、８６ｐＦ±数ｐＦの容量調節範囲となる。また、例えば、通信をオン／オフするための容量可変値は、比較的大きい値のオフ状態から比較的小さい値のオン状態に減少させる必要がある。このため、８６ｐＦ＋２０数ｐＦの容量可変範囲となる。

図１１は、共振回路への電圧制御バリキャップの適用例を示す図である。ここでは、共振回路の容量調節部への電圧制御バリキャップの適用例を示す。電圧制御バリキャップは、図３Ｂに示したブリッジ構成の電圧制御バリキャップ３２である。

図１１において、この共振回路は、コイル１１４（Ｌ）と電圧制御バリキャップとが並列に接続される構成である。この共振回路の共振周波数は、コイル１１４（Ｌ）のインダクタンスＬと電圧制御バリキャップ１１１の静電容量Ｃとによって決定される。このときの共振周波数ｆは、数５式で示すものとなる。

［数５］
ｆ＝１／｛２π√（ＬＣ）｝

その共振周波数ｆに対応するように、電圧制御バリキャップ１１１の制御信号（＋）１１２及び制御信号（−）１１３による容量可変制御がなされる。制御信号（＋）１１２及び制御信号（−）１１３は、絶対値が同じで極性が異なる差動方式の信号である。

ここで、制御信号（＋）１１２及び制御信号（−）１１３は、図示しない制御部の制御に従って共振状態又は非共振状態に制御される。
例えば、電圧制御バリキャップ１１１に代えて従来構成の単品のバリキャップを用いた場合には、バリキャップの容量を可変させるためにＤＣ成分の制御電圧をアノード側に印加する必要がある。

このため、制御電圧が非制御電圧に重畳されるので、重畳されたＤＣ成分の制御電圧分を除去するために付加コンデンサが必要となる。また、単品のバリキャップのみでは、可変容量範囲が狭いため、バリキャップと付加コンデンサとの合成容量を共振回路の容量成分として使用しなければならなかった。

この共振回路に、ブリッジ構成の電圧制御バリキャップ１１１を用いることにより、バリキャップが直列及び並列接続されるため合成容量が大きくなる。また、大きくなった合成容量に対して容量を制御するので容量の可変範囲が広くなる。

さらに、ブリッジ構成の電圧制御バリキャップ１１１を差動方式の制御信号（＋）１１２及び制御信号（−）１１３を用いて容量制御をするので、制御電圧が非制御電圧に重畳されることがない。このため、付加コンデンサが不要となる。

図１２は、ＶＣＯ回路例を示す図である。ここでは、電圧制御発振器（ＶＣＯ）の共振周波数の容量調節部への電圧制御バリキャップの適用例を示す。電圧制御バリキャップは、図３Ｂに示したブリッジ構成の電圧制御バリキャップ３２である。

ＶＣＯは、電圧で出力周波数をコントロールする回路である。その入出力特性としての入力電圧に対する出力周波数の特性には、単調性及び直線性が要求される。入出力特性が直線に近い方が、伝達特性が一定で、ループの設計が簡単になるからである。

一般に、ＬＣ共振特性を利用したＶＣＯは、位相ノイズが小さい傾向がある。発振帰還系のＱ特性が大きな影響を与えるため、Ｑの大きな系を使った発振回路は、位相ノイズが小さくなるからである。

図１２において、このＶＣＯ回路例は、ＬＣの共振回路を利用している。ブリッジ構成の電圧制御バリキャップ１２１を使って、差動方式の制御信号（＋）１２２及び制御信号（−）１２３を用いて電圧で容量Ｃを変えるようにしている。

電圧制御バリキャップ１２１の制御信号（＋）１２２及び制御信号（−）１２３を供給する両端の逆バイアス電圧が小さいと、容量Ｃは大きくなり、逆バイアス電圧が大きいと、Ｃは小さくなる。これは、バリキャップの容量Ｃは、ＰＮ接合の逆バイアス空乏容量を利用しているからである。

このＶＣＯ回路に、ブリッジ構成の電圧制御バリキャップ１２１を用いることにより、バリキャップが直列及び並列接続されるため合成容量が大きくなる。また、大きくなった合成容量に対して容量を制御するので容量可変範囲が広くなる。

さらに、ブリッジ構成の電圧制御バリキャップ１２１を差動方式の制御信号（＋）１１２及び制御信号（−）１１３を用いて容量制御をするので、制御電圧が被制御電圧に重畳されることがない。このため、付加コンデンサが不要となる。
これにより、ブリッジ構成の電圧制御バリキャップ１２１の逆電圧−容量特性を、ＶＣＯの出力周波数範囲を満足する容量の可変範囲に調整することができる。

ブリッジ構成の電圧制御バリキャップ１２１の制御信号（＋）１１２及び制御信号（−）１１３として印加される制御電圧が変わると、電圧制御バリキャップ１２１の静電容量が変化する。

このため、共振回路の共振周波数が変化し、トランジスタＴＲのエミッタから出力される発振周波数ｆが変化する。この回路の場合、ブリッジ構成の電圧制御バリキャップ１２１の制御信号（＋）１１２及び制御信号（−）１１３の制御電圧が高くなると発振周波数ｆも高くなる。

なお、電圧Ｖは共振回路の被制御電圧、Ｖｒｅｆは共振回路の参照電圧、ＶｂｉａｓはトランジスタＴＲのバイアス電圧、コンデンサＣは高周波パスコンデンサ、抵抗器ＲはトランジスタＴＲの電圧降下付与用抵抗器である。

図１３は、チューナ回路例を示す図である。ここでは、チューナ回路の共振周波数の容量調節部への電圧制御バリキャップの適用例を示す。電圧制御バリキャップは、図３Ｂに示したブリッジ構成の電圧制御バリキャップ３２である。

図１３において、アンテナ部１３１で受信された信号が受信処理回路１３２で受信処理される。受信処理された信号はチューナ部１３３で選択される周波数に同調される。チューナ部１３３は、コイルＬ２と電圧制御バリキャップ１３４、コイルＬ３と電圧制御バリキャップ１３の２つの共振回路を用いている。

ブリッジ構成の電圧制御バリキャップ１３４，１３７を使って、差動方式の制御信号（＋）１３５，１３８及び制御信号（−）１３６，１３９を用いて制御電圧で容量Ｃを変えるようにしている。

これにより、コイルＬ２と電圧制御バリキャップ１３４の共振回路の容量調節、コイルＬ３と電圧制御バリキャップ１３７の共振回路の容量調節を行うことにより、共振回路の共振周波数が予め設定される同調周波数となるようにすることできる。

図１４は、フィルタ回路例を示す図であり、図１４ＡはＬＰＦ、図１４ＢはＨＰＦ、図１４ＣはＢＰＦである。ここでは、フィルタ回路の共振周波数の容量調節部への電圧制御バリキャップの適用例を示す。電圧制御バリキャップは、図３Ｂに示したブリッジ構成の電圧制御バリキャップ３２である。

図１４Ａにおいて、ブリッジ構成の電圧制御バリキャップ１４１を使って、差動方式の制御信号（＋）１４２及び制御信号（−）１４３を用いて制御電圧で容量Ｃを変えるようにしている。これにより、コイルＬと電圧制御バリキャップ１４１の共振回路を用いてＬＰＦの低域側のカットオフ周波数を設定するための容量調節を行うことができる。

図１４Ｂにおいて、ブリッジ構成の電圧制御バリキャップ１４４を使って、差動方式の制御信号（＋）１４５及び制御信号（−）１４６を用いて制御電圧で容量Ｃを変えるようにしている。これにより、コイルＬと電圧制御バリキャップ１４４の共振回路を用いてＨＰＦの高域側のカットオフ周波数を設定するための容量調節を行うことができる。

図１４Ｃにおいて、ブリッジ構成の電圧制御バリキャップ１４７、１５０を使って、差動方式の制御信号（＋）１４８、１５１及び制御信号（−）１４９、１５２を用いて制御電圧で容量Ｃを変えるようにしている。これにより、コイルＬと電圧制御バリキャップ１４７、コイルＬと電圧制御バリキャップ１５０の２つの共振回路を用いてＢＰＦの低域側及び高域側のカットオフ周波数を設定するための容量調節を行うことができる。

また、本発明は上述例に限ることなく、本発明の要旨を逸脱することなく、その他種々の構成が採り得ることは勿論である。

本実施の形態の電圧制御可変コンデンサの概要を示す図であり、図１Ａは信号入出力及び制御信号入出力の様子、図１ＢはＡＣ信号入出力及び差動（±）方式の制御信号入出力の様子である。 ブリッジ構成の電圧制御可変コンデンサを示す図であり、図２ＡはＡＣ信号入出力及び差動（±）方式の制御信号入出力の様子、図２Ｂはブリッジ構成の電圧制御可変コンデンサの接続の様子である。本発明の説明に供する線図である。 ブリッジ構成の電圧制御バリキャップを示す図であり、図３ＡはＡＣ信号入出力及び差動（±）方式の制御信号入出力の様子、図３Ｂはブリッジ構成の電圧制御バリキャップの接続の様子である。 ２端子可変コンデンサアレイ（バリキャップアレイ）を示す図であり、図４Ａは外観斜視図、図４Ｂは２端子可変コンデンサアレイの内部構成図、図４Ｃは２端子バリキャップアレイの内部構成図である。 スタビライザーの適用例を示す図である。 信号波形図であり、図６Ａは入力信号（スタビライザーの場合）及び出力信号（変調器の場合）、図６Ｂは出力信号（スタビライザーの場合）及び入力信号（変調器の場合）、図６Ｃは制御信号（スタビライザー及び変調器の場合）である。 制御電圧対電力の関係を示す図である。 非接触カードシステムを示す図である。 ＩＣカード用アンテナの共振回路への適用例を示す図である。 ＩＣカードの容量と共振周波数の関係を示す図である。 共振回路への電圧制御バリキャップの適用例を示す図である。 ＶＣＯ回路例を示す図である。 チューナ回路例を示す図である。 フィルタ回路例を示す図であり、図１４ＡはＬＰＦ、図１４ＢはＨＰＦ、図１４ＣはＢＰＦである。

符号の説明

１…電圧制御可変コンデンサ、１７，１８…差動（±）方式の制御信号、２１…ブリッジ構成の電圧制御可変コンデンサ、３１…電圧制御バリキャップ、３２…ブリッジ構成の電圧制御バリキャップ、４１…２端子可変コンデンサアレイ（バリキャップアレイ）、５４…スタビライザー、６１…スタビライザーの場合の信号波形、６５…変調器の場合の信号波形、８１…ＩＣカード、９２…電圧制御可変コンデンサ、１１１…電圧制御バリキャップ、１２１…電圧制御バリキャップ（ＶＣＯ回路）、１３４，１３７…電圧制御バリキャップ（チューナ回路）、１４１，１４５，１４８，１５０…電圧制御バリキャップ（フィルタ回路）

Claims (10)

1. 被制御信号の入力端子及び出力端子と、
   制御信号の制御入力端子及び制御出力端子と、
   前記入力端子及び制御入力端子間、前記入力端子及び制御出力端子間、前記制御入力端子及び出力端子間、前記制御出力端子及び出力端子間に接続され、前記制御信号により容量が変化するブリッジ構成の可変コンデンサと、
   前記制御入力端子及び制御出力端子間に絶対値が同じで極性の異なる差動方式で前記制御信号が印加される差動制御電源と
   を備え、前記制御信号で前記ブリッジ構成の可変コンデンサの容量を変化させることで前記被制御信号の電圧又は電流を制御するようにした
   ことを特徴とする制御装置。
2. 請求項１に記載の制御装置において、
   前記ブリッジ構成の可変コンデンサは、電源回路のトランスの２次側電流である前記被制御信号の変動分を、前記制御信号で打ち消すことにより安定化させるものであることを特徴とする制御装置。
3. 請求項１に記載の制御装置において、
   前記ブリッジ構成の可変コンデンサは、変調回路の入力信号である前記被制御信号を、前記制御信号の変動分で変調させるものであることを特徴とする制御装置。
4. 請求項１に記載の制御装置において、
   前記ブリッジ構成の可変コンデンサは、前記ブリッジ構成の可変コンデンサ及びコイルからなる共振回路を共振周波数で共振させるものであることを特徴とする制御装置。
5. 請求項４に記載の制御装置において、
   前記共振回路は、非接触ＩＣカードのアンテナ部の容量調節部に用いられることを特徴とする制御装置。
6. 請求項４に記載の制御装置において、
   前記共振回路は、電圧制御発振器の共振周波数の容量調節部に用いられることを特徴とする制御装置。
7. 請求項４に記載の制御装置において、
   前記共振回路は、チューナ回路の同調部の容量調節部に用いられることを特徴とする制御装置。
8. 請求項４に記載の制御装置において、
   前記共振回路は、フィルタ回路の容量調節部に用いられることを特徴とする制御装置。
9. 請求項１に記載の制御装置において、
   前記ブリッジ構成の可変コンデンサに代えてブリッジ構成のバリキャップを用いることを特徴とする制御装置。
10. 請求項１に記載の制御装置において、
    前記ブリッジ構成の可変コンデンサ、又は前記ブリッジ構成の可変コンデンサに代えて用いるバリキャップは、複数の２端子の可変コンデンサアレイ、又は複数の２端子のバリキャップアレイを用いて各端子間をブリッジ接続することにより構成されることを特徴とする制御装置。

Images