JP6759947B2 - コンデンサ部品 - Google Patents

コンデンサ部品 Download PDF

Info

Publication number
JP6759947B2
JP6759947B2 JP2016196165A JP2016196165A JP6759947B2 JP 6759947 B2 JP6759947 B2 JP 6759947B2 JP 2016196165 A JP2016196165 A JP 2016196165A JP 2016196165 A JP2016196165 A JP 2016196165A JP 6759947 B2 JP6759947 B2 JP 6759947B2
Authority
JP
Japan
Prior art keywords
land
capacitor
multilayer ceramic
interposer substrate
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016196165A
Other languages
English (en)
Other versions
JP2018060877A (ja
Inventor
善嗣 盛田
善嗣 盛田
長門 大森
長門 大森
敦 櫻木
敦 櫻木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016196165A priority Critical patent/JP6759947B2/ja
Priority to US15/724,574 priority patent/US10395844B2/en
Publication of JP2018060877A publication Critical patent/JP2018060877A/ja
Application granted granted Critical
Publication of JP6759947B2 publication Critical patent/JP6759947B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、複数の積層セラミックコンデンサを備えたコンデンサ部品に関する。
大容量化など様々な目的で、複数の積層コンデンサを備えたコンデンサ部品が知られている。そのようなコンデンサ部品として、特許文献１には、第１積層コンデンサの上に第２積層コンデンサを積層し、第１コンデンサを実装基板に実装する構造のコンデンサ部品が記載されている。
特開２０１２−４３９４７号公報
しかしながら、特許文献１に記載のコンデンサ部品では、積層方向に位置を揃えて、第１積層コンデンサの上に第２積層コンデンサを積層する構成であるため、製造が容易ではなく、また、第１積層コンデンサと第２積層コンデンサを略同一の大きさとする必要があるというサイズ上の制約がある。
本発明は、上記課題を解決するものであり、実装する積層セラミックコンデンサ単体のサイズ上の制約を低減し、かつ、製造が容易なコンデンサ部品を提供することを目的とする。
本発明のコンデンサ部品は、
複数の積層セラミックコンデンサと、
前記複数の積層セラミックコンデンサが実装され、長手方向の寸法、および前記長手方向に直交する短手方向の寸法について、前記短手方向の寸法に対する前記長手方向の寸法の割合が１．２以上２．０以下であるインターポーザ基板と、
を備え、
前記インターポーザ基板には、前記複数の積層セラミックコンデンサの外部電極と電気的に接続された第１のランド、第２のランド、第３のランド、および第４のランドを含む４つ以上のランドと、入力端子および出力端子が形成されており、
前記入力端子と電気的に接続されている前記第１のランドは、前記長手方向における第１の端縁の位置まで形成されており、
前記出力端子と電気的に接続されている前記第４のランドは、前記長手方向において、前記第１の端縁とは反対側の第２の端縁の位置まで形成されており、
前記複数の積層セラミックコンデンサの１つである第１の積層セラミックコンデンサは、前記第１のランドおよび前記第２のランドの間にまたがるように実装され、
前記複数の積層セラミックコンデンサの別の１つである第２の積層セラミックコンデンサは、前記第３のランドおよび前記第４のランドの間にまたがるように実装され、
前記第１の積層セラミックコンデンサと前記第２の積層セラミックコンデンサは、並列に接続されており、
前記４つ以上のランドはそれぞれ、前記入力端子および前記出力端子のいずれか一方と電気的に接続されており、
前記入力端子および前記出力端子はそれぞれ、前記インターポーザ基板の両面のうち、前記ランドが形成されている表面とは反対側の裏面に形成されており、
前記入力端子は、前記裏面から前記インターポーザ基板の前記長手方向の第１の側面に回り込んで前記第１のランドと電気的に接続するように形成されており、
前記出力端子は、前記裏面から、前記第１の側面とは前記長手方向の反対側の第２の側面に回り込んで前記第４のランドと電気的に接続するように形成されていることを特徴とする。
前記入力端子のうち、前記第１の側面に形成されている部分は、前記インターポーザ基板の表面に形成されているランドと前記入力端子とを電気的に接続し、その軸方向に沿って切断したような態様で前記第１の側面に露出して形成されているビア導体によって構成されており、
前記出力端子のうち、前記第２の側面に形成されている部分は、前記インターポーザ基板の表面に形成されているランドと前記出力端子とを電気的に接続し、その軸方向に沿って切断したような態様で前記第２の側面に露出して形成されているビア導体によって構成されている構成としてもよい。
前記インターポーザ基板の前記長手方向の寸法は３．５ｍｍ以上１０．０ｍｍ以下、前記短手方向の寸法は２．８ｍｍ以上５．０ｍｍ以下とすることができる。
本発明によれば、複数の積層セラミックコンデンサはインターポーザ基板に実装され、インターポーザ基板に形成されている入力端子および出力端子を介して、実装基板に実装するように構成されているので、製造時に、複数の積層セラミックコンデンサ同士を直接接続する必要がなく、製造が容易となる。また、複数の積層セラミックコンデンサは、インターポーザ基板に実装される構成のため、複数の積層セラミックコンデンサの大きさを略同一とする必要がなく、サイズ上の制約を低減することができる。
また、インターポーザ基板の裏面だけでなく、側面にも入力端子および出力端子が形成されているので、例えばはんだ付けを行う場合に、インターポーザ基板の側面に形成されている入力端子および出力端子と、実装基板との間でそれぞれはんだ付けを行うことができる。例えば、実装基板上にコンデンサ部品を載置した状態で、インターポーザ基板の側面に形成されている入力端子および出力端子と、実装基板の実装ランドとの間ではんだ付けを行うことができるので、コンデンサ部品の実装が容易になる。
参考実施形態におけるコンデンサ部品の上面図である。 第１の積層セラミックコンデンサの斜視図である。 図２に示す第１の積層セラミックコンデンサのＩＩＩ−ＩＩＩ線に沿った断面図である。 コンデンサ部品を構成するインターポーザ基板を示す図であって、（ａ）は、インターポーザ基板の両面のうち、積層セラミックコンデンサが実装される面である表面を示し、（ｂ）は、積層セラミックコンデンサが実装される表面とは反対側の面である裏面を示す。 図４に示すインターポーザ基板のＶ−Ｖ線に沿った断面図である。 図５に示すインターポーザ基板のＶＩ−ＶＩ線に沿った断面図である。 実装基板に実装されたコンデンサ部品であって、複数の積層セラミックコンデンサを省略した状態の図である。 参考実施形態におけるコンデンサ部品、参考実施形態の変形構成におけるコンデンサ部品、および、比較対象の高分子電界コンデンサについて、シミュレーションにより調べたＥＳＲおよびＥＳＬを示す図であって、（ａ）は、周波数とＥＳＬとの関係を示す図、（ｂ）は、周波数とＥＳＲとの関係を示す図である。 インターポーザ基板に４つの積層セラミックコンデンサを実装した、参考実施形態の変形構成におけるコンデンサ部品の上面図である。 第１の実施形態におけるコンデンサ部品を構成するインターポーザ基板の斜視図である。 （ａ）は、第１の実施形態におけるコンデンサ部品を構成するインターポーザ基板の表面を示す図であり、（ｂ）は、裏面を示す図である。 第１の実施形態におけるコンデンサ部品から、第５のビア導体および第６のビア導体を省略した変形構成のコンデンサ部品を構成するインターポーザ基板の斜視図である。
以下に本発明の実施形態を示して、本発明の特徴とするところをさらに具体的に説明する。
＜参考実施形態＞
図１は、参考実施形態におけるコンデンサ部品１００の上面図である。参考実施形態におけるコンデンサ部品１００は、第１の積層セラミックコンデンサ１０および第２の積層セラミックコンデンサ２０と、第１の積層セラミックコンデンサ１０および第２の積層セラミックコンデンサ２０が実装されたインターポーザ基板３０とを備える。
図２は、第１の積層セラミックコンデンサ１０の斜視図である。また、図３は、図２に示す第１の積層セラミックコンデンサ１０のＩＩＩ−ＩＩＩ線に沿った断面図である。以下では、第１の積層セラミックコンデンサ１０の構成について説明するが、第２の積層セラミックコンデンサ２０の構成も、第１の積層セラミックコンデンサ１０の構成と同じである。
第１の積層セラミックコンデンサ１０は、積層体１１と、一対の外部電極１４ａ、１４ｂとを有している。
積層体１１は、交互に積層された誘電体セラミックからなる誘電体層１２と、積層体１１の第１の端面１５ａ側に引き出された第１の内部電極１３ａおよび第２の端面１５ｂ側に引き出された第２の内部電極１３ｂとを備える。すなわち、複数の誘電体層１２と複数の内部電極１３ａ、１３ｂとが交互に積層されて、積層体１１が形成されている。
外部電極１４ａは、積層体１１の第１の端面１５ａの全体に形成されているとともに、第１の端面１５ａから、第１の主面１６ａ、第２の主面１６ｂ、第１の側面１７ａ、および第２の側面１７ｂに回り込むように形成されている。この外部電極１４ａは、第１の内部電極１３ａと電気的に接続されている。
外部電極１４ｂは、積層体１１の第２の端面１５ｂの全体に形成されているとともに、第２の端面１５ｂから、第１の主面１６ａ、第２の主面１６ｂ、第１の側面１７ａ、および第２の側面１７ｂに回り込むように形成されている。この外部電極１４ｂは、第２の内部電極１３ｂと電気的に接続されている。
図４は、コンデンサ部品１００を構成するインターポーザ基板３０を示す図である。図４（ａ）は、インターポーザ基板３０の両面のうち、積層セラミックコンデンサ１０および２０が実装される面である表面３０ａを示し、図４（ｂ）は、積層セラミックコンデンサ１０および２０が実装される表面３０ａとは反対側の面である裏面３０ｂを示す。
インターポーザ基板３０の表面３０ａには、第１のランド４１、第２のランド４２、第３のランド４３、および第４のランド４４が形成されている。
第１の積層セラミックコンデンサ１０は、インターポーザ基板３０の第１のランド４１および第２のランド４２の間にまたがるように実装されている。具体的には、図１に示すように、第１の積層セラミックコンデンサ１０の外部電極１４ａは、第１のランド４１上に配設され、外部電極１４ｂは、第２のランド４２上に配設されている。これにより、第１の積層セラミックコンデンサ１０の外部電極１４ａは、インターポーザ基板３０の第１のランド４１と電気的に接続され、外部電極１４ｂは、第２のランド４２と電気的に接続されている。
また、第２の積層セラミックコンデンサ２０は、インターポーザ基板３０の第３のランド４３および第４のランド４４の間にまたがるように実装されている。具体的には、図１に示すように、第２の積層セラミックコンデンサ２０の外部電極２４ａは、第３のランド４３上に配設され、外部電極２４ｂは、第４のランド４４上に配設されている。これにより、第２の積層セラミックコンデンサ２０の外部電極２４ａは、インターポーザ基板３０の第３のランド４３と電気的に接続され、外部電極２４ｂは、第４のランド４４と電気的に接続されている。
インターポーザ基板３０には、１つの入力端子４５および１つの出力端子４６が形成されている。本実施形態では、インターポーザ基板３０の裏面３０ｂに、入力端子４５および出力端子４６が形成されている。
第１のランド４１、第２のランド４２、第３のランド４３、および第４のランド４４はそれぞれ、入力端子４５および出力端子４６のいずれか一方と電気的に接続されている。本実施形態では、第１のランド４１および第３のランド４３が入力端子４５と電気的に接続されており、第２のランド４２および第４のランド４４が出力端子４６と電気的に接続されている。
図５は、図４に示すインターポーザ基板３０のＶ−Ｖ線に沿った断面図である。また、図６は、図５に示すインターポーザ基板３０のＶＩ−ＶＩ線に沿った断面図である。
図５に示すように、本実施形態におけるインターポーザ基板３０は、第１の基板３１、第２の基板３２、および第３の基板３３が積層された構造になっている。ただし、インターポーザ基板３０の構成が図５に示す構成に限定されることはない。
第１の基板３１は、第１のランド４１、第２のランド４２、第３のランド４３、および第４のランド４４が形成されている基板である。すなわち、図４（ａ）に示すインターポーザ基板３０の表面３０ａは、第１の基板３１の表面である。
第３の基板３３は、入力端子４５および出力端子４６が形成されている基板である。すなわち、図４（ｂ）に示すインターポーザ基板３０の裏面３０ｂは、第３の基板３３の裏面である。
第２の基板３２は、第１の基板３１と第３の基板３３との間に配置されている。
インターポーザ基板３０には、第１のビア導体５１、第２のビア導体５２、第３のビア導体５３、第４のビア導体５４、第１の銅配線６１、および第２の銅配線６２が設けられている。
第１のビア導体５１は、第１のランド４１と入力端子４５とを電気的に接続するように、第１の基板３１、第２の基板３２、および第３の基板３３を貫通して配設されている。第２のビア導体５２は、第２のランド４２の下の位置において、第１の基板３１を貫通して配設されている。第３のビア導体５３は、第３のランド４３の下の位置において、第１の基板３１および第２の基板３２を貫通して配設されている。第４のビア導体５４は、第４のランド４４と出力端子４６とを電気的に接続するように、第１の基板３１、第２の基板３２、および第３の基板３３を貫通して配設されている。
第１の銅配線６１は、第２の基板３２と第３の基板３３との間に配置されており、第１のビア導体５１および第３のビア導体５３と電気的に接続されている。また、第２の銅配線６２は、第１の基板３１と第２の基板３２との間に配置されており、第２のビア導体５２および第４のビア導体５４と電気的に接続されている。
第１の基板３１上の第１のランド４１は、第１のビア導体５１を介して、入力端子４５と電気的に接続されている。
第３のランド４３は、第３のビア導体５３、第１の銅配線６１、および第１のビア導体５１を介して、第１のランド４１と電気的に接続されている。すなわち、第１のランド４１および第３のランド４３は、入力端子４５と電気的に接続されている。
第４のランド４４は、第４のビア導体５４を介して、出力端子４６と電気的に接続されている。
第２のランド４２は、第２のビア導体５２、第２の銅配線６２、および第４のビア導体５４を介して、第４のランド４４と電気的に接続されている。すなわち、第２のランド４２および第４のランド４４は、出力端子４６と電気的に接続されている。
上述したように、第１の積層セラミックコンデンサ１０は、インターポーザ基板３０の第１のランド４１および第２のランド４２上に実装され、第２の積層セラミックコンデンサ２０は、インターポーザ基板３０の第３のランド４３および第４のランド４４上に実装されている。第１のランド４１と第３のランド４３が電気的に接続され、第２のランド４２と第４のランド４４が電気的に接続されていることから明らかなように、第１の積層セラミックコンデンサ１０と第２の積層セラミックコンデンサ２０は、並列に接続されている。
ここで、本実施形態におけるコンデンサ部品１００の大きさの一例について説明する。ただし、コンデンサ部品１００の大きさが下記の大きさに限定されることはない。
第１の積層セラミックコンデンサ１０および第２の積層セラミックコンデンサ２０において、一対の外部電極１４ａ、１４ｂが対向する方向を長さ方向と定義し、誘電体層１２と内部電極１３ａ、１３ｂの積層方向を厚み方向と定義し、長さ方向および厚み方向のいずれの方向にも直交する方向を幅方向と定義する。この場合、長さ方向の寸法Ｌ１は３．２ｍｍ、幅方向の寸法Ｗ１は２．５ｍｍ、厚さ方向の寸法Ｔ１は２．５ｍｍである。
インターポーザ基板３０の長手方向の寸法Ｌ２は３．５ｍｍ以上１０．０ｍｍ以下、長手方向に直交する方向である短手方向の寸法Ｗ２は２．８ｍｍ以上５．０ｍｍ以下であり、短手方向の寸法Ｗ２に対する長手方向の寸法Ｌ２の割合は、１．２以上２．０以下であることが好ましい。ここでは、インターポーザ基板３０の長手方向の寸法Ｌ２は７．３ｍｍ、短手方向の寸法Ｗ２は４．３ｍｍ、厚さは０．１ｍｍであり、短手方向の寸法Ｗ２に対する長手方向の寸法Ｌ２の割合は約１．７である。
また、第１のランド４１〜第４のランド４４の幅Ｌ３は０．５ｍｍである。第１のランド４１と第２のランド４２との間隔Ｌ４、および、第３のランド４３と第４のランド４４との間隔Ｌ４は２．４ｍｍであり、第２のランド４２と第３のランド４３との間隔Ｌ５は０．３ｍｍである。
インターポーザ基板３０の長手方向において、第１のランド４１とインターポーザ基板３０の第１の端縁３５との間隔Ｌ６、および、第４のランド４４とインターポーザ基板３０の第２の端縁３６との間隔は０．１ｍｍである。また、インターポーザ基板３０の短手方向において、第１のランド４１〜第４のランド４４とインターポーザ基板３０の第３の端縁３７および第４の端縁３８との間隔Ｗ３は０．１５ｍｍである。
インターポーザ基板３０に設けられている第１のビア導体５１〜第４のビア導体５４の直径は０．３ｍｍである。また、インターポーザ基板３０内に設けられている第１の銅配線６１および第２の銅配線６２の厚さは０．０３５ｍｍである。
本実施形態におけるコンデンサ部品１００は、実装基板７０（図７参照）に実装されて使用される。ただし、図７では、第１の積層セラミックコンデンサ１０および第２の積層セラミックコンデンサ２０は省略している。
図７に示すように、実装基板７０には、第１の実装ランド７１および第２の実装ランド７２が形成されている。コンデンサ部品１００は、入力端子４５が第１の実装ランド７１と電気的に接続され、出力端子４６が第２の実装ランド７２と電気的に接続されるように、例えばはんだ付けにより実装される。
なお、図７では、実装基板７０に、コンデンサ部品１００を実装するための一対の実装ランド７１および７２しか形成されていないが、複数の電子部品を実装するための複数の実装ランドや配線などが設けられていてもよい。
本実施形態におけるコンデンサ部品１００では、インターポーザ基板３０の入力端子４５および出力端子４６間の端子ピッチが、実装基板７０に設けられている第１の実装ランド７１および第２の実装ランド７２間の実装ランドピッチに応じた寸法となるように設計されている。これにより、一対の外部電極の間隔、すなわち電極ピッチが実装基板７０の実装ランドピッチよりも小さい積層セラミックコンデンサであっても、インターポーザ基板３０を介して実装基板７０に実装することが可能になる。
また、第１の積層セラミックコンデンサ１０および第２の積層セラミックコンデンサ２０は、インターポーザ基板３０の所定の位置に実装することにより、容易に並列接続することができる。したがって、例えば、第１の積層セラミックコンデンサの上に第２の積層セラミックコンデンサを積層することによって並列接続する必要がないので、複数の積層セラミックコンデンサが並列接続されたコンデンサ部品の製造が容易になる。
また、実装基板の法線方向に複数の積層セラミックコンデンサを積層する従来の方法では、法線方向における寸法、すなわち高さ方向の寸法が大きくなってしまうが、本実施形態におけるコンデンサ部品１００では、インターポーザ基板３０に複数の積層セラミックコンデンサを実装しているため、高さ方向の寸法を抑えることができる。
ここで、本実施形態におけるコンデンサ部品１００では、略同じ大きさの高分子電解コンデンサと比べて、低ＥＳＲ、低ＥＳＬ化を実現することができる。
図８は、参考実施形態におけるコンデンサ部品１００、後述する参考実施形態の変形構成におけるコンデンサ部品１００Ａ、および、比較対象の高分子電界コンデンサについて、シミュレーションにより調べたＥＳＲ（等価直列抵抗）およびＥＳＬ（等価直列インダクタンス）を示す図である。図８（ａ）は、周波数とＥＳＬとの関係を示す図であり、図８（ｂ）は、周波数とＥＳＲとの関係を示す図である。
シミュレーションに用いたコンデンサ部品１００の容量は３３０μＦ、インターポーザ基板３０の長手方向の寸法Ｌ２は７．３ｍｍ、短手方向の寸法Ｗ２は４．３ｍｍ、２つの積層セラミックコンデンサ１０、２０の長さ方向の寸法Ｌ１は３．２ｍｍ、幅方向の寸法Ｗ１は２．５ｍｍ、厚さ方向の寸法Ｔ１は２．５ｍｍである。このコンデンサ部品１００のＥＳＬは、周波数１００ＭＨｚのときに約５８０ｐＨである。
後述する参考実施形態の変形構成におけるコンデンサ部品１００Ａは、インターポーザ基板に、４つの積層セラミックコンデンサが実装された構造を有する。シミュレーションに用いたコンデンサ部品１００Ａの容量は２２０μＦ、インターポーザ基板の大きさは、上記インターポーザ基板３０の大きさと同じであり、４つの積層セラミックコンデンサの長さ方向の寸法は３．２ｍｍ、幅方向の寸法は１．６ｍｍ、厚さ方向の寸法は１．６ｍｍである。このコンデンサ部品１００ＡのＥＳＬは、周波数１００ＭＨｚのときに約４８０ｐＨである。
シミュレーションに用いた比較対象の高分子電界コンデンサの長さ方向の寸法は７．３ｍｍ、幅方向の寸法は４．３ｍｍ、高さ方向の寸法は１．９ｍｍである。この高分子電解コンデンサのＥＳＬは、周波数１００ＭＨｚのときに約１１７０ｐＨである。
すなわち、本実施形態におけるコンデンサ部品１００、および、後述する参考実施形態の変形構成におけるコンデンサ部品１００Ａは、平面視でインターポーザ基板と同じ大きさである高分子電界コンデンサと比べて、周波数１００ＭＨｚのときのＥＳＬが１／２以下である。また、図８（ａ）に示すように、周波数が１００ＭＨｚのときだけでなく、他の周波数においても、本実施形態におけるコンデンサ部品１００、および、参考実施形態の変形構成におけるコンデンサ部品１００Ａは、平面視でインターポーザ基板と同じ大きさである高分子電界コンデンサよりもＥＳＬが低い。
また、図８（ｂ）に示すように、本実施形態におけるコンデンサ部品１００、および、参考実施形態の変形構成におけるコンデンサ部品１００Ａは、平面視でインターポーザ基板と同じ大きさである高分子電界コンデンサよりも、ＥＳＲが低い。
したがって、高分子電解コンデンサの代わりに、低ＥＳＲかつ低ＥＳＬである本実施形態におけるコンデンサ部品１００、または参考実施形態の変形構成におけるコンデンサ部品１００Ａを用いることにより、コンデンサ部品を実装した製品の性能を向上させることができる。
＜参考実施形態の変形構成＞
インターポーザ基板３０に実装される積層セラミックコンデンサの数は２つ以上であれば特に制約はない。したがって、上述のように、２つの積層セラミックコンデンサを実装するようにしてもよいし、３つ以上の数の積層セラミックコンデンサを実装するようにしてもよい。
図９は、インターポーザ基板３０に、４つの積層セラミックコンデンサ９１〜９４を実装した、参考実施形態の変形構成によるコンデンサ部品１００Ａの上面図である。積層セラミックコンデンサ９１および９２は、インターポーザ基板３０の第１のランド４１および第２のランド４２上に実装され、積層セラミックコンデンサ９３および９４は、インターポーザ基板３０の第３のランド４３および第４のランド４４上に実装されている。この場合も、４つの積層セラミックコンデンサ９１〜９４は、並列に接続されている。
＜第１の実施形態＞
上述した参考実施形態におけるコンデンサ部品１００では、インターポーザ基板３０の裏面３０ｂに、入力端子４５および出力端子４６が形成されている。
一方、第１の実施形態におけるコンデンサ部品２００では、インターポーザ基板の裏面だけでなく、側面にも、入力端子および出力端子が形成されている。
第１の実施形態におけるコンデンサ部品２００において、インターポーザ基板に実装されている第１の積層セラミックコンデンサおよび第２の積層セラミックコンデンサの構成、および、インターポーザ基板と２つの積層セラミックコンデンサとの接続関係は、参考実施形態におけるコンデンサ部品１００と同じである。したがって、以下では、第１の実施形態におけるコンデンサ部品２００を構成するインターポーザ基板３００の構成のうち、参考実施形態で説明したインターポーザ基板３０と構成が異なる部分を中心に説明する。
図１０は、第１の実施形態におけるコンデンサ部品２００を構成するインターポーザ基板３００の斜視図である。また、図１１（ａ）は、インターポーザ基板３００の表面３００ａを示す図であり、図１１（ｂ）は、裏面３００ｂを示す図である。
インターポーザ基板３００の表面３００ａには、第１のランド４１０、第２のランド４２０、第３のランド４３０、および第４のランド４４０が形成されている。また、インターポーザ基板３００の裏面３００ｂには、入力端子４５０および出力端子４６０が形成されている。
第１のランド４１０は、インターポーザ基板３００の長手方向における第１の端縁３５０の位置まで形成されている（図１１（ａ）参照）。すなわち、インターポーザ基板３００の長手方向において、第１のランド４１０と、インターポーザ基板３００の第１の端縁３５０との間の間隔は略ゼロである。
また、第４のランド４４０は、インターポーザ基板３００の長手方向において、第１の端縁３５０とは反対側の第２の端縁３６０の位置まで形成されている（図１１（ａ）参照）。すなわち、インターポーザ基板３００の長手方向において、第４のランド４４０と、インターポーザ基板３００の第２の端縁３６０との間の間隔は略ゼロである。
入力端子４５０は、インターポーザ基板３００の裏面３００ｂにおいて、インターポーザ基板３００の長手方向における端縁３７０の位置まで形成されている（図１１（ｂ）参照）。また、出力端子４６０は、インターポーザ基板３００の裏面３００ｂにおいて、インターポーザ基板３００の端縁３８０の位置まで形成されている（図１１（ｂ）参照）。
インターポーザ基板３００の第１の端縁３５０側に位置する第１の側面３００ｃには、第１のランド４１０と入力端子４５０とを電気的に接続するための第５のビア導体５００が露出して形成されている。この第５のビア導体５００は、第１の実施形態で説明した第１のビア導体５１に対応するものであって、第１のビア導体５１をその軸方向に沿って切断したような態様で形成されている。本実施形態では、第５のビア導体５００が４つ形成されているが、３つ以下であってもよいし、５つ以上であってもよい。
インターポーザ基板３００の第１の側面３００ｃに形成されている第５のビア導体５００は、入力端子４５と電気的に接続されており、入力端子としての機能も有する。したがって、入力端子は、インターポーザ基板３００の裏面３００ｂから第１の側面３００ｃに回り込んで形成されていると言える。
すなわち、本実施形態におけるコンデンサ部品２００では、入力端子がインターポーザ基板３００の裏面３００ｂから第１の側面３００ｃに回り込んで形成されており、入力端子のうち、第１の側面３００ｃに形成されている部分は、第１の側面３００ｃに露出して形成されている第５のビア導体５００によって構成されている。
また、インターポーザ基板３００の第１の側面３００ｃとは反対側の第２の側面３００ｄには、第４のランド４４０と出力端子４６０とを電気的に接続するための第６のビア導体６００が形成されている。この第６のビア導体６００は、第１の実施形態で説明した第４のビア導体５４に対応するものであって、第４のビア導体５４をその軸方向に沿って切断したような態様で形成されている。本実施形態では、第６のビア導体６００が４つ形成されているが、３つ以下であってもよいし、５つ以上であってもよい。
インターポーザ基板３００の第２の側面３００ｄに形成されている第６のビア導体６００は、出力端子４６０と電気的に接続されており、出力端子としての機能も有する。したがって、出力端子は、インターポーザ基板３００の裏面３００ｂから第２の側面３００ｄに回り込んで形成されていると言える。
すなわち、本実施形態におけるコンデンサ部品２００では、出力端子がインターポーザ基板３００の裏面３００ｂから第２の側面３００ｄに回り込んで形成されており、出力端子のうち、第２の側面３００ｄに形成されている部分は、第２の側面３００ｄに露出して形成されている第６のビア導体６００によって構成されている。
第１の実施形態におけるコンデンサ部品２００では、インターポーザ基板３００の側面にも入力端子および出力端子が形成されているため、実装基板へのコンデンサ部品２００の実装が容易になる。
例えば、参考実施形態におけるコンデンサ部品１００では、インターポーザ基板３０の裏面３０ｂに形成されている入力端子４５および出力端子４６と、実装基板の実装ランドとの間で、例えばはんだ付けを行うことにより、コンデンサ部品１００を実装する必要がある。
しかしながら、第１の実施形態におけるコンデンサ部品２００では、インターポーザ基板３００の裏面３００ｂだけでなく、側面にも入力端子および出力端子が形成されているので、インターポーザ基板３０の側面に形成されている入力端子および出力端子と、実装基板との間でそれぞれはんだ付けを行うことができる。例えば、実装基板上にコンデンサ部品２００を載置した状態で、インターポーザ基板３００の側面に形成されている入力端子および出力端子と、実装基板の実装ランドとの間ではんだ付けを行うことができるので、コンデンサ部品２００の実装が容易になる。
なお、参考実施形態におけるコンデンサ部品１００では、コンデンサ部品１００の側面にはんだフィレットを形成する必要がないため、例えば、コンデンサ部品１００に近接して、他の電子部品を実装することが可能となる。
＜参考構成＞
上述した第１の実施形態におけるコンデンサ部品２００は、実装基板の実装ランドと、インターポーザ基板の側面との間ではんだ付けを行うことが可能な構成である。これに対して、実装基板の実装ランドと、インターポーザ基板の表面との間ではんだ付けを行うことが可能な構成を以下に示す。
図１２は、第１の実施形態におけるコンデンサ部品２００から、第５のビア導体５００および第６のビア導体６００を省略した変形構成のコンデンサ部品２００Ａを構成するインターポーザ基板３００の斜視図である。
インターポーザ基板３００の表面３００ａに形成されている第１のランド４１０は、第１の端縁３５０の位置まで形成されており、第４のランド４４０は、第２の端縁３６０の位置まで形成されている。これにより、インターポーザ基板３００の第１のランド４１０と実装基板の実装ランドとの間、および、第４のランド４４０と実装基板の実装ランドとの間ではんだ付けを行うことが容易となるので、コンデンサ部品２００Ａを実装基板へと実装することが容易となる。
本発明は、上記実施形態に限定されるものではなく、本発明の範囲内において、種々の応用、変形を加えることが可能である。
例えば、インターポーザ基板に実装される複数の積層セラミックコンデンサは、同じ大きさに限定されることはなく、違う大きさであってもよい。すなわち、実装する積層セラミックコンデンサの大きさに応じて、インターポーザ基板にランドを形成することにより、様々な大きさの積層セラミックコンデンサをインターポーザ基板に実装することが可能となる。これにより、様々な大きさの積層セラミックコンデンサを、インターポーザ基板を介して実装基板に実装することが容易となる。
インターポーザ基板に実装されている複数の積層セラミックコンデンサの接続形態が並列接続に限定されることはない。
入力端子４５および出力端子４６は、インターポーザ基板の裏面に形成されているものとして説明したが、裏面以外の面、例えば側面に形成される構成としてもよい。
第１の実施形態におけるコンデンサ部品２００では、第１のランド４１０と入力端子４５０とを電気的に接続するための第５のビア導体５００が入力端子としても機能する構成としているが、そのような構成とせずに、インターポーザ基板の側面にも入力端子を形成する構成としてもよい。例えば、参考実施形態におけるコンデンサ部品１００において、インターポーザ基板３０の裏面３０ｂに形成されている入力端子４５が側面に回り込んで形成されている構成としてもよい。同様に、参考実施形態におけるコンデンサ部品１００において、インターポーザ基板３０の裏面３０ｂに形成されている出力端子４６が側面に回り込んで形成されている構成としてもよい。
なお、積層セラミックコンデンサの構成が図２および図３に示す構成のものに限定されることはない。
１０ 第１の積層セラミックコンデンサ
１１ 積層体
１２ 誘電体層
１３ａ 第１の内部電極
１３ｂ 第２の内部電極
１４ａ、１４ｂ 第１の積層セラミックコンデンサの外部電極
２０ 第２の積層セラミックコンデンサ
２４ａ、２４ｂ 第２の積層セラミックコンデンサの外部電極
３０ インターポーザ基板
４１ 第１のランド
４２ 第２のランド
４３ 第３のランド
４４ 第４のランド
４５ 入力端子
４６ 出力端子
５１ 第１のビア導体
５２ 第２のビア導体
５３ 第３のビア導体
５４ 第４のビア導体
６１ 第１の銅配線
６２ 第２の銅配線
７０ 実装基板
７１ 第１の実装ランド
７２ 第２の実装ランド
１００ 参考実施形態におけるコンデンサ部品
１００Ａ 参考実施形態の変形構成におけるコンデンサ部品
２００ 第１の実施形態におけるコンデンサ部品
２００Ａ 第１の実施形態の変形構成におけるコンデンサ部品
３００ 第１の実施形態のコンデンサ部品に用いられるインターポーザ基板
３５０ 第１の実施形態におけるインターポーザ基板の第１の端縁
３６０ 第１の実施形態におけるインターポーザ基板の第２の端縁
４１０ 第１の実施形態のコンデンサ部品における第１のランド
４２０ 第１の実施形態のコンデンサ部品における第２のランド
４３０ 第１の実施形態のコンデンサ部品における第３のランド
４４０ 第１の実施形態のコンデンサ部品における第４のランド
４５０ 第１の実施形態のコンデンサ部品における入力端子
４６０ 第１の実施形態のコンデンサ部品における出力端子
５００ 第１の実施形態のコンデンサ部品における第５のビア導体
６００ 第１の実施形態のコンデンサ部品における第６のビア導体

Claims (3)

  1. 複数の積層セラミックコンデンサと、
    前記複数の積層セラミックコンデンサが実装され、長手方向の寸法、および前記長手方向に直交する短手方向の寸法について、前記短手方向の寸法に対する前記長手方向の寸法の割合が１．２以上２．０以下であるインターポーザ基板と、
    を備え、
    前記インターポーザ基板には、前記複数の積層セラミックコンデンサの外部電極と電気的に接続された第１のランド、第２のランド、第３のランド、および第４のランドを含む４つ以上のランドと、入力端子および出力端子が形成されており、
    前記入力端子と電気的に接続されている前記第１のランドは、前記長手方向における第１の端縁の位置まで形成されており、
    前記出力端子と電気的に接続されている前記第４のランドは、前記長手方向において、前記第１の端縁とは反対側の第２の端縁の位置まで形成されており、
    前記複数の積層セラミックコンデンサの１つである第１の積層セラミックコンデンサは、前記第１のランドおよび前記第２のランドの間にまたがるように実装され、
    前記複数の積層セラミックコンデンサの別の１つである第２の積層セラミックコンデンサは、前記第３のランドおよび前記第４のランドの間にまたがるように実装され、
    前記第１の積層セラミックコンデンサと前記第２の積層セラミックコンデンサは、並列に接続されており、
    前記４つ以上のランドはそれぞれ、前記入力端子および前記出力端子のいずれか一方と電気的に接続されており、
    前記入力端子および前記出力端子はそれぞれ、前記インターポーザ基板の両面のうち、前記ランドが形成されている表面とは反対側の裏面に形成されており、
    前記入力端子は、前記裏面から前記インターポーザ基板の前記長手方向の第１の側面に回り込んで前記第１のランドと電気的に接続するように形成されており、
    前記出力端子は、前記裏面から、前記第１の側面とは前記長手方向の反対側の第２の側面に回り込んで前記第４のランドと電気的に接続するように形成されていることを特徴とするコンデンサ部品。
  2. 前記入力端子のうち、前記第１の側面に形成されている部分は、前記インターポーザ基板の表面に形成されているランドと前記入力端子とを電気的に接続し、その軸方向に沿って切断したような態様で前記第１の側面に露出して形成されているビア導体によって構成されており、
    前記出力端子のうち、前記第２の側面に形成されている部分は、前記インターポーザ基板の表面に形成されているランドと前記出力端子とを電気的に接続し、その軸方向に沿って切断したような態様で前記第２の側面に露出して形成されているビア導体によって構成されていることを特徴とする請求項１に記載のコンデンサ部品。
  3. 前記インターポーザ基板の前記長手方向の寸法は３．５ｍｍ以上１０．０ｍｍ以下、前記短手方向の寸法は２．８ｍｍ以上５．０ｍｍ以下であることを特徴とする請求項１または２に記載のコンデンサ部品。
JP2016196165A 2016-10-04 2016-10-04 コンデンサ部品 Active JP6759947B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016196165A JP6759947B2 (ja) 2016-10-04 2016-10-04 コンデンサ部品
US15/724,574 US10395844B2 (en) 2016-10-04 2017-10-04 Capacitor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016196165A JP6759947B2 (ja) 2016-10-04 2016-10-04 コンデンサ部品

Publications (2)

Publication Number Publication Date
JP2018060877A JP2018060877A (ja) 2018-04-12
JP6759947B2 true JP6759947B2 (ja) 2020-09-23

Family

ID=61758414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016196165A Active JP6759947B2 (ja) 2016-10-04 2016-10-04 コンデンサ部品

Country Status (2)

Country Link
US (1) US10395844B2 (ja)
JP (1) JP6759947B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102595463B1 (ko) * 2018-02-22 2023-10-30 삼성전기주식회사 전자 부품
KR102126416B1 (ko) * 2018-10-10 2020-06-24 삼성전기주식회사 적층 세라믹 전자부품 집합체
KR20230103297A (ko) * 2021-12-31 2023-07-07 삼성전기주식회사 적층형 커패시터

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5988936U (ja) * 1982-12-08 1984-06-16 ティーディーケイ株式会社 アクテイブ・フイルタ
JPH11284471A (ja) * 1998-03-31 1999-10-15 Tdk Corp 回路部品とその製造方法
JP2003086458A (ja) * 2001-09-07 2003-03-20 Matsushita Electric Ind Co Ltd チップ型複合部品モジュール及びその製造方法
JP4827157B2 (ja) 2002-10-08 2011-11-30 Ｔｄｋ株式会社 電子部品
JP2007311567A (ja) * 2006-05-18 2007-11-29 Taiyo Yuden Co Ltd コンデンサモジュール
JP5012658B2 (ja) * 2008-05-19 2012-08-29 Ｔｄｋ株式会社 コンデンサモジュール及びコンデンサの実装構造
JP2012043947A (ja) 2010-08-18 2012-03-01 Tdk Corp 積層コンデンサの実装構造
US8767408B2 (en) * 2012-02-08 2014-07-01 Apple Inc. Three dimensional passive multi-component structures
US9337138B1 (en) * 2012-03-09 2016-05-10 Xilinx, Inc. Capacitors within an interposer coupled to supply and ground planes of a substrate
JP6014581B2 (ja) * 2013-02-18 2016-10-25 太陽誘電株式会社 インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ
KR101630034B1 (ko) * 2014-04-21 2016-06-13 삼성전기주식회사 내장형 적층 세라믹 커패시터 및 내장형 적층 세라믹 커패시터가 실장된 회로 기판
KR20160051309A (ko) * 2014-11-03 2016-05-11 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR102149789B1 (ko) * 2015-01-20 2020-08-31 삼성전기주식회사 적층 세라믹 전자 부품
JP6694235B2 (ja) * 2015-01-29 2020-05-13 Tdk株式会社 電子部品
KR101681410B1 (ko) * 2015-04-20 2016-11-30 삼성전기주식회사 커패시터 부품
JP6406155B2 (ja) * 2015-07-31 2018-10-17 株式会社デンソー センサ装置、および、これを用いた電動パワーステアリング装置
JP2017188545A (ja) * 2016-04-05 2017-10-12 太陽誘電株式会社 インターポーザ付き電子部品

Also Published As

Publication number Publication date
US20180096794A1 (en) 2018-04-05
US10395844B2 (en) 2019-08-27
JP2018060877A (ja) 2018-04-12

Similar Documents

Publication Publication Date Title
KR102171678B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101025999B1 (ko) 회로기판 장치 및 집적회로 장치
US7230815B2 (en) Multilayered chip capacitor and printed circuit board having embedded multilayered chip capacitor
JP5037281B2 (ja) 積層型チップキャパシタ
KR101018254B1 (ko) 적층형 칩 캐패시터
US10622146B2 (en) Multilayer capacitor and electronic component device
JP4730424B2 (ja) 積層コンデンサ
JP2022174322A (ja) 積層セラミック電子部品及びその実装基板
JP2016149426A (ja) 積層貫通コンデンサ
JP6759947B2 (ja) コンデンサ部品
JPWO2012002133A1 (ja) 積層型セラミック電子部品およびその製造方法
KR101051620B1 (ko) 적층 콘덴서
US8395881B2 (en) Multilayer feedthrough capacitor and mounted structure of multilayer feedthrough capacitor
JP4539440B2 (ja) 積層コンデンサの実装構造
JP6232836B2 (ja) コンデンサ素子
JP5141715B2 (ja) 積層コンデンサ
JP2017139403A (ja) 積層貫通コンデンサ及び電子部品装置
JP2013073951A (ja) 貫通コンデンサ内蔵多層基板及び貫通コンデンサ内蔵多層基板の実装構造
WO2015151810A1 (ja) チップ型電子部品
JP5031650B2 (ja) 積層コンデンサ
JP2016149425A (ja) 積層貫通コンデンサ
JP6958429B2 (ja) 積層コンデンサ
JP4748177B2 (ja) 積層コンデンサ
JP2019046877A (ja) 電子部品装置
KR20080065473A (ko) 적층형 칩 캐패시터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200817

R150 Certificate of patent or registration of utility model

Ref document number: 6759947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150