JPH11284471A - 回路部品とその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】本発明は回路部品とその製造方法に関し、コア
基板の外表面に、絶縁樹脂塗布工程と、導体めっき工程
と、導体パターンエッチング工程とからなる、いわゆる
ビルドアップ工法を用いて、少なくとも、インダクタ、
キャパシタのいずれか一方を含む回路部品を、小型、か
つ高密度に製造できるようにする。 【解決手段】素子接続用の配線パターン１を形成した基
板をコア基板２として、絶縁層と導体層とを交互に積層
するビルドアップ工法により、コア基板２の外表面に、
絶縁層ａ１〜ａ８、導体層、及びバイアホール３を形成
し、前記絶縁層ａ１〜ａ８、導体層、及びバイアホール
３により、インダクタ、キャパシタを含む外層回路部を
形成すると共に、部品実装面となる側に形成された外層
回路部の外表面に、同じ工程を用いて外部接続用端子ｆ
１〜ｆ３を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＣフィルタのよ
うなインダクタやキャパシタを含む回路部品（電子部
品）とその製造方法に関し、特に、コア基板の外表面
に、絶縁樹脂塗布工程と、導体めっき工程と、導体パタ
ーンエッチング工程とからなる「ビルドアップ工法」と
呼ばれる工法によりインダクタやキャパシタを含む外層
回路部を高密度で積層した回路部品とその製造方法に関
する。

【０００２】

【従来の技術】以下、従来例を説明する。 §１：従来例１の説明・・・図５参照 図５は従来例１の説明図であり、回路部品を分解斜視図
として示してある。図５において、Ａ１、Ａ２は絶縁基
板、ｂ１、ｂ２はスルーホール、ｆ１、ｆ２、ｆ３は外
部接続端子（外部電極）を示す。この例は、前記回路部
品をインダクタ（Ｌ）とキャパシタ（Ｃ）からなるＬＣ
フィルタに適用した例であり、絶縁基板Ａ１、Ａ２を積
層した積層基板により構成する。

【０００３】この場合、絶縁基板Ａ１、Ａ２には、それ
ぞれ接続用配線（素子接続用の配線パターン）が形成し
てあり、絶縁基板Ａ１の上には、インダクタ１、２、キ
ャパシタ１、２、３の各チップ部品（表面実装部品）が
搭載してある。また、前記積層基板の側面には、外部接
続端子ｆ１（入力端子、又は出力端子）、ｆ２（ＧＮＤ
端子）、ｆ３（出力端子、又は入力端子）が設けてあ
る。そして、前記各接続用配線により、前記各チップ部
品（表面実装部品）と外部接続端子ｆ１〜ｆ３とが接続
してある。

【０００４】前記ＬＣフィルタは次のようにして製造す
る。すなわち、図５に示した構造のＬＣフィルタを製造
する場合、予め配線層（接続用配線）が加工された絶縁
基板Ａ１、Ａ２を用意し、この絶縁基板Ａ１、Ａ２を接
着剤により一括積層する。そして、前記一括積層した積
層基板に対し、ドリル加工によって穴あけしてスルーホ
ールｂ１、ｂ２を形成する。次に、前記スルーホールｂ
１、ｂ２に対してスルーホールめっきを施す。

【０００５】その後、前記積層基板表面の絶縁層上に、
インダクタ１、２及びキャパシタ１、２、３からなるチ
ップ部品（表面実装部品）を搭載し、これらのチップ部
品を絶縁基板Ａ１、Ａ２の接続用配線と接続する。この
ようにして前記ＬＣフィルタを製造する。

【０００６】§２：従来例２の説明・・・特開平１０−
４２７１号公報参照 従来、配線の高密度化、微細化を行う方法として、特開
平１０−４２７１号公報に記載された多層プリント配線
板が提案されていた。以下、この例を従来例２として説
明する。

【０００７】従来例２による配線の高密度化、微細化
は、ビルドアップ工法と呼ばれる工法を利用したもので
あり、その概要は次の通りである。すなわち、特定の熱
硬化性樹脂を銅箔の粗化面に塗布し、加熱半硬化させて
樹脂層を形成し、予めめっきスルーホールと導体回路を
形成した内層板上に接着層を配置し、加熱、加圧により
積層接着し、銅箔部分をＩＶＨ（インタスティシャルバ
イアホール）の穴形状にエッチング除去する。

【０００８】そして、エッチングレジストを除去し、Ｉ
ＶＨの穴形状にエッチング除去された銅箔の微細穴から
露出した樹脂層をレーザ光を照射することにより、内層
板の導体回路が露出するまで除去してバイアホールと
し、バイアホール壁面の硬化した樹脂層を粗化剤を用い
て粗化し、内層板の導体回路と銅箔を電気的に接続する
ためのめっきを行い、更に、銅箔をエッチングにより配
線加工する。

【０００９】

【発明が解決しようとする課題】前記のような従来のも
のにおいては、次のような課題があった。 (1) ：従来例１では、ドリル加工によるスルーホールを
層間接続に使う場合、ドリル径が２５０μｍ程度あるた
め、接続点が多い回路部品では、基板の小型化が困難で
ある。特に、回路規模が大きくなると、それにつれてス
ルーホールの数も多くなり、小型化が一層難しくなる。

【００１０】(2) ：従来例１では、ＬＣ回路を構成する
Ｌ、Ｃのチップ部品（表面実装部品）を基板の表面に配
置しているので、ＬＣ回路部品の小型化には限界があっ
た。 (3) ：従来例２のように配線を高密度化しても、ＬＣ回
路を構成するＬ、Ｃのチップ部品（表面実装部品）は基
板の表面に配置するので、ＬＣ回路部品の小型化には限
界があった。

【００１１】本発明は、このような従来の課題を解決
し、コア基板の外表面に、絶縁樹脂塗布工程と、導体め
っき工程と、導体パターンエッチング工程とからなるビ
ルドアップ工法を順次繰り返す、いわゆるビルドアップ
工法を用いて、インダクタンスやキャパシタを含む高密
度の外層回路部を形成することにより、小型で性能の優
れた回路部品を実現することを目的とする。

【００１２】

【課題を解決するための手段】本発明は前記の目的を達
成するため、次のように構成した。 (1) ：回路部品において、少なくとも、素子接続用の配
線パターンを設けた基板をコア基板として、少なくと
も、部品実装面となる側の前記コア基板の外表面に、絶
縁樹脂塗布工程と、導体めっき工程と、導体パターンエ
ッチング工程とからなるビルドアップ工法を順次繰り返
して積層された外層回路部を備え、前記外層回路部は、
少なくともインダクタ又はキャパシタのいずれか一方を
含んで構成されると共に、前記部品実装面となる側に設
けた外層回路部の外表面に外部接続用端子が設けてあ
る。

【００１３】(2) ：回路部品において、少なくとも、素
子接続用の配線パターンを設けた基板をコア基板とし
て、前記コア基板の外表面に、絶縁樹脂塗布工程と、導
体めっき工程と、導体パターンエッチング工程とからな
るビルドアップ工法を順次繰り返して積層された外層回
路部を備え、前記外層回路部は、インダクタ及びキャパ
シタを含んで構成されると共に、部品実装面となる側に
設けた外層回路部の外表面に、前記ビルドアップ工法に
より外部接続用端子が設けてある。

【００１４】(3) ：回路部品の製造方法において、少な
くとも、素子接続用の配線パターンを形成した基板をコ
ア基板として、絶縁樹脂塗布工程と、導体めっき工程
と、導体パターンエッチング工程とからなるビルドアッ
プ工法を順次繰り返すことにより、少なくとも、部品実
装面となる側の前記コア基板の外表面に、絶縁層、導体
層、及びバイアホールを形成し、前記絶縁層、導体層、
及びバイアホールにより、少なくとも、インダクタ又は
キャパシタのいずれか一方を含む外層回路部を形成する
と共に、部品実装面となる側に形成された前記外層回路
部の外表面に、前記ビルドアップ工法により、外部接続
用端子を形成するようにした。

【００１５】(4) ：回路部品の製造方法において、素子
接続用の配線パターンを形成した絶縁基板をコア基板と
して、絶縁樹脂塗布工程と、導体めっき工程と、導体パ
ターンエッチング工程とからなるビルドアップ工法を順
次繰り返すことにより、前記コア基板の外表面に、絶縁
層、導体層及びバイアホールを形成し、前記導体層間を
バイアホールで電気的に接続してインダクタを形成する
と共に、前記導体層を絶縁層間で対向配置してキャパシ
タを形成し、前記インダクタとキャパシタを接続して、
インダクタ及びキャパシタを含む外層回路部を形成し、
部品実装面となる側に形成された前記外層回路部の外表
面に、前記ビルドアップ工法により外部接続用端子を形
成するようにした。

【００１６】(5) ：回路部品の製造方法において、少な
くとも、インダクタ又はキャパシタのいずれか一方のパ
ターンと、素子接続用の配線パターンを形成した多層基
板をコア基板として、絶縁樹脂塗布工程と、導体めっき
工程と、導体パターンエッチング工程とからなるビルド
アップ工法を順次繰り返すことにより、部品実装面とな
る側の外表面に、絶縁層、導体層、及びバイアホールを
形成し、前記導体層によりインダクタを形成すると共
に、前記導体層を絶縁層間で対向配置してキャパシタを
形成し、前記インダクタとキャパシタを接続して、イン
ダクタ及びキャパシタを含む外層回路部を形成し、部品
実装面となる側に形成された前記外層回路部の外表面
に、前記ビルドアップ工法により外部接続用端子を形成
するようにした。

【００１７】（作用）前記構成に基づく本発明の作用を
説明する。 (a) ：前記(1) の作用 前記(1) の回路部品は、少なくとも、部品実装面となる
側のコア基板の外表面にビルドアップ工法により積層さ
れた外層回路部を備え、この外層回路部に、少なくとも
インダクタ又はキャパシタのいずれか一方を含んでい
る。また、部品実装面となる側に設けた外層回路部の外
表面に外部接続用端子が設けてある。

【００１８】この場合、外層回路部はビルドアップ工法
を使用して積層するため、高密度化が達成できる。特
に、前記ビルドアップ工法では前記外層回路部を積層す
る際、ＩＶＨ（インタスティシャルバイアホール）によ
り隣接する配線層のみの接続を行うことができるため、
最短距離で必要な部分のみの接続配線を行うことが可能
になり、また、前記ＩＶＨは従来のスルーホールに比べ
て、極めて小径の穴で済むため、この点でも高密度化が
可能になる。

【００１９】更に、外部接続用端子は、従来例のよう
に、回路部品の側面に設けるのではなく、部品実装面と
なる側に設けた外層回路部の外表面（底部）に設けてあ
るので、この点でも回路部品の小型化が可能になる。

【００２０】このように、ビルドアップ工法により、少
なくとも、インダクタ又はキャパシタのいずれか一方を
含む外層回路部が高密度で積層できる。従って、従来例
のように、基板上にチップ部品（表面実装部品）を搭載
する必要がなくなり、少なくともインダクタ又はキャパ
シタのいずれか一方を含む回路部品の小型化が可能にな
り、高機能で高密度な回路部品が実現できる。

【００２１】(b) ：前記(2) の作用 前記(2) の回路部品は、コア基板の外表面に、ビルドア
ップ工法により積層された外層回路部を備え、この外層
回路部にインダクタ及びキャパシタを含んでいる。ま
た、部品実装面となる側に設けた外層回路部の外表面に
外部接続用端子が設けてある。

【００２２】この場合、外層回路部はビルドアップ工法
を使用して積層するため、高密度化が達成できる。特
に、前記ビルドアップ工法では前記外層回路部を積層す
る際、ＩＶＨにより隣接する配線層のみの接続を行うこ
とができるため、最短距離で必要な部分のみの接続配線
を行うことが可能になり、また、前記ＩＶＨは従来のス
ルーホールに比べて、極めて小径の穴で済むため、この
点でも高密度化が可能になる。

【００２３】更に、外部接続用端子は、従来例のよう
に、回路部品の側面に設けるのではなく、部品実装面と
なる側に設けた外層回路部の外表面（底部）に設けてあ
るので、この点でも回路部品の小型化が可能になる。

【００２４】このように、ビルドアップ工法により、イ
ンダクタ及びキャパシタを含む外層回路部が高密度で積
層できる。従って、従来例のように基板上にチップ部品
（表面実装部品）を搭載する必要がなくなり、インダク
タ及びキャパシタを含む回路部品（例えば、ＬＣフィル
タ）の小型化が可能になり、高機能で高密度な回路部品
が実現できる。

【００２５】(c) ：前記(3) の作用 前記(3) の回路部品の製造方法では、少なくとも、素子
接続用の配線パターンを形成した基板をコア基板とし
て、ビルドアップ工法により、少なくとも、部品実装面
となる側の前記コア基板の外表面に、絶縁層、導体層、
及びバイアホールを形成し、前記絶縁層、導体層、及び
バイアホールにより、少なくとも、インダクタ又はキャ
パシタのいずれか一方を含む外層回路部を形成すると共
に、部品実装面となる側に形成された前記外層回路部の
外表面に、同じ工程を用いて外部接続用端子を形成す
る。

【００２６】この場合、外層回路部はビルドアップ工法
を使用して積層するため、高密度化が達成できる。特
に、前記ビルドアップ工法では前記外層回路部を積層す
る際、ＩＶＨ（インタスティシャルバイアホール）によ
り隣接する配線層のみの接続を行うことができるため、
最短距離で必要な部分のみの接続配線を行うことが可能
になり、また、前記ＩＶＨは従来のスルーホールに比べ
て、極めて小径の穴で済むため、この点でも高密度化が
可能になる。

【００２７】更に、外部接続用端子は、従来例のよう
に、回路部品の側面に設けるのではなく、部品実装面と
なる側に設けた外層回路部の外表面（底部）に設けてあ
るので、この点でも回路部品の小型化が可能になる。

【００２８】このように、前記回路部品の製造方法によ
り、少なくとも、インダクタ又はキャパシタのいずれか
一方を含む外層回路部が高密度で積層できる。従って、
従来例のように、基板上にチップ部品（表面実装部品）
を搭載する必要がなくなり、少なくともインダクタ又は
キャパシタのいずれか一方を含む回路部品の小型化が可
能になり、高機能で高密度な回路部品が実現できる。

【００２９】(d) ：前記(4) の作用 前記(4) の回路部品の製造方法では、素子接続用の配線
パターンを形成した絶縁基板をコア基板として、ビルド
アップ工法により、前記コア基板の外表面に、絶縁層、
導体層、及びバイアホールを形成し、前記導体層間をバ
イアホールで電気的に接続してインダクタを形成すると
共に、前記導体層を絶縁層間で対向配置してキャパシタ
を形成し、前記インダクタとキャパシタを接続して、イ
ンダクタ及びキャパシタを含む外層回路部を形成し、部
品実装面となる側に形成された前記外層回路部の外表面
に、同じ工程を用いて外部接続用端子を形成する。

【００３０】この場合、外層回路部はビルドアップ工法
を使用して積層するため、高密度化が達成できる。特
に、前記ビルドアップ工法では前記外層回路部を積層す
る際、ＩＶＨにより隣接する配線層のみの接続を行うこ
とができるため、最短距離で必要な部分のみの接続配線
を行うことが可能になり、また、前記ＩＶＨは従来のス
ルーホールに比べて、極めて小径の穴で済むため、この
点でも高密度化が可能になる。

【００３１】更に、外部接続用端子は、従来例のよう
に、回路部品の側面に設けるのではなく、部品実装面と
なる側に設けた外層回路部の外表面（底部）に設けてあ
るので、この点でも回路部品の小型化が可能になる。

【００３２】このように、前記回路部品の製造方法によ
り、インダクタ及びキャパシタを含む外層回路部が高密
度で積層できる。従って、従来例のように基板上にチッ
プ部品（表面実装部品）を搭載する必要がなくなり、イ
ンダクタ及びキャパシタを含む回路部品（例えば、ＬＣ
フィルタ）の小型化が可能になり、高機能で高密度な回
路部品が実現できる。

【００３３】(e) ：前記(5) の作用 前記(5) の回路部品の製造方法では、少なくとも、イン
ダクタ又はキャパシタのいずれか一方のパターンと、素
子接続用の配線パターンを形成した多層基板をコア基板
として、ビルドアップ工法により、部品実装面となる側
の外表面に、絶縁層、導体層、及びバイアホールを形成
し、前記導体層によりインダクタを形成すると共に、前
記導体層を絶縁層間で対向配置してキャパシタを形成
し、前記インダクタとキャパシタを接続して、インダク
タ及びキャパシタを含む外層回路部を形成し、部品実装
面となる側に形成された前記外層回路部の外表面に、同
じ工程を用いて外部接続用端子を形成する。

【００３４】この場合、外層回路部はビルドアップ工法
を使用して積層するため、高密度化が達成できる。特
に、前記ビルドアップ工法では前記外層回路部を積層す
る際、ＩＶＨにより隣接する配線層のみの接続を行うこ
とができるため、最短距離で必要な部分のみの接続配線
を行うことが可能になり、また、前記ＩＶＨは従来のス
ルーホールに比べて、極めて小径の穴で済むため、この
点でも高密度化が可能になる。

【００３５】更に、外部接続用端子は、従来例のよう
に、回路部品の側面に設けるのではなく、部品実装面と
なる側に設けた外層回路部の外表面（底部）に設けてあ
るので、この点でも回路部品の小型化が可能になる。

【００３６】このように、前記回路部品の製造方法によ
り、インダクタ及びキャパシタを含む外層回路部が高密
度で積層できる。従って、従来例のように基板上にチッ
プ部品（表面実装部品）を搭載する必要がなくなり、イ
ンダクタ及びキャパシタを含む回路部品（例えば、ＬＣ
フィルタ）の小型化が可能になり、高機能で高密度な回
路部品が実現できる。

【００３７】

【発明の実施の形態】以下、発明の実施の形態を図面に
基づいて詳細に説明する。なお、以下の例は、本発明の
回路部品をＬＣフィルタに適用した例であり、該ＬＣフ
ィルタの実装面となる側を「下側」、その反対側を「上
側」とも記す。

【００３８】§１：ビルドアップ工法の説明 本発明では、ビルドアップ工法を用いて回路部品の小型
化を達成するが、例えば、前記従来例２にも記載されて
いるように、ビルドアップ工法によるビルドアップ多層
基板は、通常、めっきスルーホールと内層回路が形成さ
れたコア基板（内層板）のスルーホールに、絶縁性の樹
脂を印刷法等により穴埋めして加熱硬化した後、めっき
スルーホールからはみ出した余分な穴埋め樹脂を研磨等
で除去し、その後、層間の絶縁と接着とを行う樹脂の塗
布及び硬化によって、第一層目の絶縁層を形成する。

【００３９】そして、内層回路と外層回路の接続を行う
ＩＶＨのための穴を形成し、（例えば、エッチングなど
によって）内層回路と外層回路とを電気的に接続し（例
えば、めっきなど）、内層回路と外層銅箔とを電気的に
接続する。その後、外層銅箔の不要な箇所をエッチング
除去するなどして外層回路を形成する。そして、このよ
うな処理を繰り返すことで前記ビルドアップ多層基板を
製造するというものである。

【００４０】本発明で使用するビルドアップ工法は、次
の各工程からなる。 ：コア基板を用意する。この場合、コア基板は、ガラ
スエポキシ樹脂基板などを用いるが、この基板には、予
め、内層回路や素子接続用配線パターンなどを形成した
ものを使用する。

【００４１】：前記コア基板の外表面に、全面絶縁層
を塗布する。この場合、光硬化性樹脂などを用い、コア
基板のスルーホールも埋める。 ：内層回路と接続するバイアホールを形成する。この
場合、バイアホール部はエッチング、又はレーザ加工等
を用いて形成する。

【００４２】：外層回路部の全面導体めっきを行う
（バイアホール内もめっきする）。 ：ＬやＣのパターンエッチングを行う（レジスト塗
布、パターン露光、エッチング、レジスト除去等）。

【００４３】：以降、前記〜の繰り返しにより多
層化を行う。この場合、外部接続端子を含めて表上面と
下面の導体層数は同じことが望ましい。 ：上面に導体保護層（レジスト）を形成する。

【００４４】前記のように、ビルドアップ工法では、素
子接続用の配線パターン等を設けた基板をコア基板とし
て、前記コア基板の外表面に、絶縁樹脂塗布工程と、導
体めっき工程と、導体パターンエッチング工程を順次繰
り返すことにより、外層回路を積層する。以下の説明で
は、前記のようにしてコア基板の外表面に積層された外
層回路の層を「外層回路部」と記す。なお、前記ビルド
アップ工法に関する文献としては、前記従来例２の外に
次のようなものが知られている。

【００４５】ａ：「プリント配線技術読本」、第２版、
日刊工業新聞社発行、１９８９年５月３０日第２版１刷
発行、（特に、第２２６頁〜第２３２頁 １２．３「ビ
ルドアップ法多層板」の項参照） ｂ：「電子技術」、日刊工業新聞社発行、１９９６−６
月別冊、第２８巻、第７号、（特に、第５８頁〜第６５
頁参照） §２：例１の説明・・・図１、図２参照 図１は例１の説明図であり、ＬＣフィルタを分解斜視図
として示したものである。また、図２は図１に示したＬ
Ｃフィルタの等価回路図である。図１において、１は素
子接続用の配線パターン、２はコア基板、ａ１〜ａ８は
絶縁層、ｂ１〜ｂ３はスルーホール、ｃ１〜ｃ９はキャ
パシタ導体（キャパシタ導体パターン）、ｄ１〜ｄ６は
インダクタ導体（インダクタ導体パターン）、ｆ１〜ｆ
３は外部接続端子（底面に設けた外部接続端子）を示
す。以下、図１、図２に基づいて例１を説明する。

【００４６】例１は、絶縁基板をコア基板２として、該
コア基板２の上下両面に、絶縁樹脂塗布工程と、導体め
っき工程と、導体パターンエッチング工程とからなるビ
ルドアップ工法を順次繰り返し、外層回路部を積層する
ことで、ＬＣフィルタ（インダクタとキャパシタからな
るフィルタ）を構成した例である。

【００４７】図１に示したように、ガラスエポキシ樹脂
等の絶縁基板をコア基板２とし、このコア基板２の両側
の外表面（上下面）に、素子接続用の配線パターン１を
複数個（この例では３個）形成すると共に、コア基板２
の上側と下側の各配線パターン１間を接続するように、
複数（この例では３個）のスルーホールｂ１、ｂ２、ｂ
３を形成する。なお、コア基板２の配線パターン１とス
ルーホールｂ１〜ｂ３は、従来から使用されているプリ
ント配線板の製造方法により形成する。また、前記スル
ーホールｂ１〜ｂ３は、それぞれ前記従来の方法で金属
導体によるスルーホールめっきを施す。

【００４８】そして、前記３個の配線パターン１とスル
ーホールｂ１、ｂ２、ｂ３を形成した絶縁基板をコア基
板２として、該コア基板２の上下両側の外表面に、前記
ビルドアップ工法により外層回路部を積層する。この場
合、前記外層回路部には、インダクタ及びキャパシタを
含み、部品実装面となる側（コア基板２の下側）に設け
た外層回路部の外表面（ＬＣフィルタの底部）に外部接
続用端子ｆ１〜ｆ３を設ける。

【００４９】前記のように、外層回路部はコア基板２の
上下両側の外表面に形成し、上側の外層回路部は、コア
基板２の上側に積層した絶縁層ａ１、ａ３、ａ５、ａ７
と、該絶縁層を挟んで形成された導体層（インダクタ導
体ｄ１〜ｄ６の導体層）とにより構成し、前記導体層間
をバイアホール３（ＩＶＨ）により接続することで、イ
ンダクタ１、２を形成する。

【００５０】また、コア基板２の下側の外層回路部は、
コア基板２の下側に積層した絶縁層ａ２、ａ４、ａ６、
ａ８と、前記絶縁層を挟んで形成した導体層（キャパシ
タ導体ｃ１〜ｃ９の導体層）と、最下層の下側（底面）
に形成した外部接続端子ｆ１〜ｆ３により構成し、前記
導体層を絶縁層間で対向させることでキャパシタ１、
２、３を形成する。

【００５１】そして、前記インダクタ１、２、及びキャ
パシタ１〜３の各端子電極となる導体部分を、バイアホ
ール３（ＩＶＨ）によりコア基板２の配線パータン１に
接続すると共に、外部接続端子ｆ１〜ｆ３に接続するこ
とでＬＣフィルタを構成する。なお、絶縁層ａ７の上側
の最上層には表面レジスト（保護層）が形成してある。

【００５２】例１のＬＣフィルタの製造工程は次の通り
である。先ず、接続用のスルーホールｂ１、ｂ２、ｂ３
を形成したガラスエポキシ樹脂基板等の絶縁基板をコア
基板２として、その両面に感光性エポキシ樹脂を全面塗
布して絶縁層を形成する。その後、バイアホール３を形
成する部分の感光性エポキシ樹脂を露光、現像して取り
除く。この場合、前記バイアホール３の加工は、レーザ
による加工等を行っても良い。

【００５３】次に、前記絶縁層上に無電解めっき、或い
は電解めっきによって導電層を全面に形成する。この
時、バイアホール３もめっきされる。そして、前記導電
層をエッチングすることで、インダクタ及びキャパシタ
を構成する電極パターン（インダクタ導体ｄ１〜ｄ６、
及びキャパシタ導体ｃ１〜ｃ９）を形成する。この場
合、インダクタは絶縁層ａ１、ａ３、ａ５、ａ７の間で
各電極をバイアホール３により接続することで形成す
る。

【００５４】また、キャパシタ１、２、３は、絶縁層ａ
４、ａ６を間に介して電極パターン（キャパシタ導体ｃ
１〜ｃ９）を対向させることで形成する。そして、イン
ダクタとキャパシタをコア基板２に形成したスルーホー
ルｂ１、ｂ２、ｂ３で接続する。

【００５５】更に、絶縁層ａ８の底面（ＬＣフィルタの
実装面）には、外部接続端子ｆ１、ｆ２、ｆ３を形成し
ており、前記インダクタ、及びキャパシタの電極パター
ンと、コア基板２のスルーホールｂ１〜ｂ３、及びバイ
アホール３により構成されるＬＣフィルタの回路を接続
する。このようにしてＬＣフィルタが製造できる。前記
のビルドアップ工法により、コア基板２に対し、その上
側には、インダクタ１、２を形成し、下側にはキャパシ
タ１〜３を形成すると共に、部品実装面側には外部接続
端子ｆ１〜ｆ３を形成することができる。

【００５６】このようにして製造されたＬＣフィルタの
等価回路を図２に示す。このＬＣフィルタでは、外部接
続端子ｆ１が入力端子（又は出力端子）、外部接続端子
ｆ２が出力端子（又は入力端子）、外部接続端子ｆ３が
接地端子（ＧＮＤ端子）となる。

【００５７】そして、外部接続端子ｆ１とｆ２との間
に、インダクタ１とインダクタ２が直列接続され、外部
接続端子ｆ１と外部接続端子ｆ２（ＧＮＤ）との間にキ
ャパシタ１が接続され、インダクタ１とインダクタ２と
の接続点と外部接続端子ｆ２（ＧＮＤ）との間にキャパ
シタ２が接続され、外部接続端子ｆ３と外部接続端子ｆ
２（ＧＮＤ）との間にキャパシタ３が接続された回路と
なっている。このような回路によりＬＣフィルタが構成
されている。

【００５８】この例では、高密度配線を必要としないコ
ア基板２には、ドリルによって基板を貫通する径２５０
μｍ程度の穴を形成し、めっきによって表面導体と裏面
導体を接続させるスルーホールｂ１〜ｂ３を使用する。
そして、高密度配線が必要なビルドアップ工法部分（外
層回路部）には、レーザ等の加工によって径７０μｍ程
度の穴を絶縁層間に形成し、めっきによって導体層を接
続するバイアホール３（ＩＶＨ）を使用する。

【００５９】§３：例２の説明・・・図３参照 図３は例２の説明図であり、ＬＣフィルタを分解斜視図
として示してある。図３において、１は素子接続用の配
線パターン、５−１〜５−４は絶縁体層、ｂ１〜ｂ３は
スルーホール、ｃ１、ｃ２はキャパシタ導体、ｄ１はイ
ンダクタ導体、ｆ１〜ｆ３は外部接続端子を示す。以
下、図３に基づいて例２を説明する。

【００６０】例２は、インダクタとキャパシタを内蔵し
た多層基板をコア基板（ＬＣ内蔵コア基板）として使用
し、このコア基板の下側（部品実装面となる側）の外表
面にのみ、絶縁層と導体層とを交互に積層するビルドア
ップ工法により外層回路部を積層した例である。この場
合、前記外層回路部はインダクタ及びキャパシタを含ん
で構成すると共に、前記外層回路部の外表面（底部）に
外部接続用端子ｆ１〜ｆ３が設けてある。

【００６１】前記コア基板は、絶縁体層５−１〜５−４
を積層した多層基板で構成し、前記絶縁体層５−１〜５
−４の上にはキャパシタ導体パターン及びインダクタ導
体パターンを形成する。この場合、絶縁体層５−１は表
面層であり、素子接続用の配線パターン１を形成し、そ
の上に表面レジスト（保護層）を形成する。

【００６２】絶縁体層５−２、５−３はキャパシタ形成
層であり、この絶縁体層５−２、５−３上にキャパシタ
導体パターンが形成してある。絶縁体層５−４はインダ
クタ形成層であり、この絶縁体層５−４上にはインダク
タ導体パターンが形成してあり、その下側には素子接続
用の配線パターン１が形成してある。

【００６３】そして、前記絶縁体層５−１〜５−４に形
成した各導体パターンと配線パターンの間をスルーホー
ルｂ１〜ｂ３により接続してある。なお、前記コア基板
は、前記ビルドアップ工法ではなく、従来のプリント配
線板の製造方法により製作したものである。

【００６４】前記コア基板の下側の外表面には、前記ビ
ルドアップ工法により外層回路部（図３に示したビルド
アップ工法部分）が形成してあるが、この外層回路部
は、前記例１と同じ製造方法により形成する。この場
合、コア基板の下側の外層回路部は、コア基板の下側に
積層された絶縁層ａ１１、ａ１２、ａ１３と、前記絶縁
層の間に形成されたインダクタ導体ｄ１、キャパシタ導
体ｃ１、ｃ２と、最下層ａ１３の裏面（底面）に形成さ
れた外部接続端子ｆ１〜ｆ３により構成し、インダクタ
及びキャパシタを含んだＬＣフィルタが構成してある。

【００６５】そして、前記インダクタ導体ｄ１、及びキ
ャパシタ導体ｃ１、ｃ２の各端子電極となる導体部分
を、バイアホール３によりコア基板の配線パターン１と
接続すると共に、前記外部接続端子ｆ１〜ｆ３に接続す
ることでＬＣフィルタを構成する。このように、例２で
は、ＬＣ内蔵コア基板の片側（部品実装面となる側）
に、ビルドアップ工法による外層回路部（ビルドアップ
工法部分）を形成することで、ＬＣフィルタを形成す
る。

【００６６】この例でも、高密度配線を必要としないコ
ア基板には、ドリルによって基板を貫通する径２５０μ
ｍ程度の穴を形成し、めっきによって表面導体と裏面導
体を接続させるスルーホールｂ１〜ｂ３を使用する。そ
して、高密度配線が必要なビルドアップ工法部分には、
レーザ等の加工によって径７０μｍ程度の穴を絶縁層間
に形成し、めっきによって導体層（インダクタ導体ｄ
１、及びキャパシタ導体ｃ１、ｃ２）を接続するバイア
ーホール３（ＩＶＨ）を使用する。

【００６７】§４：製品サイズ比較の説明・・・図４参
照 図４は製品サイズの比較図であり、Ａ図は本発明による
製品、Ｂ図は従来技術による製品を斜視図として示した
ものである。図４のＡ図の製品は、前記例１による製品
（ＬＣフィルタ）の例であり、Ｂ図に示した製品は、前
記従来例１による製品（ＬＣフィルタ）の例である。

【００６８】図４のＡ図の製品は、コア基板の両側に、
ビルドアップ工法を用いてインダクタ及びキャパシタを
含む外層回路部を形成したものであるが、この外層回路
部は、高密度に形成してある。また、前記本発明に係る
製品では、高密度に形成した外層回路部にインダクタ及
びキャパシタを組み込むことができるため、ＬＣフィル
タのように、インダクタとキャパシタを含む場合でも、
従来例１のように、表面実装部品を搭載する必要がな
く、小型化が可能である。

【００６９】すなわち、図４のＡ図に示した製品では、
インダクタ及びキャパシタを含む外層回路部には、７０
μｍ径のバイアホール（ＩＶＨ）を使用しているため、
２．０×１．２５ｍｍの寸法（底面積）で、図２に示し
た等価回路を有するＬＣフィルタが実現できる。

【００７０】これに対して、図４のＢ図に示した従来技
術による製品では、２５０μｍ径のスルーホールを使用
した絶縁基板に、１．０×０．５ｍｍ形状の部品（表面
実装部品）を５個搭載している。このため、この製品の
寸法（底面積）は、４．５×２．０ｍｍと大型になって
いる。

【００７１】このように、本発明による製品は小型化が
可能であり、この例では、図４のＢ図に示した従来技術
による製品に比べ、底面積で７０％程度の小型化が可能
である。従って、本発明によれば、高機能で高密度の小
型化した製品を得ることが可能である。

【００７２】§５：その他の説明 (1) ：前記例１、例２ではＬＣフィルタの例について説
明したが、本発明はこのような例に限らず、少なくと
も、インダクタ、キャパシタの何れか一方を含む回路部
品に適用可能である。

【００７３】(2) ：コア基板の外表面に形成する外層回
路部の層数は任意の数で実施可能である。

【００７４】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1) ：コア基板の外表面に、絶縁樹脂塗布工程と、導体
めっき工程と、導体パターンエッチング工程とからなる
ビルドアップ工法を順次繰り返すことで、少なくとも、
インダクタ又はキャパシタのいずれか一方を含む外層回
路部、或いはインダクタとキャパシタを含む外層回路部
を形成することで、回路部品（例えば、ＬＣフィルタ）
を、小型、かつ高密度に製造することができる。

【００７５】前記効果の他、各請求項に対応して次のよ
うな効果がある。 (2) ：請求項１の回路部品は、少なくとも、部品実装面
となる側のコア基板の外表面に、絶縁樹脂塗布工程と、
導体めっき工程と、導体パターンエッチング工程とから
なるビルドアップ工法により積層された外層回路部を備
え、この外層回路部に、少なくともインダクタ又はキャ
パシタのいずれか一方を含んでいる。また、部品実装面
となる側に設けた外層回路部の外表面に、外部接続用端
子が設けてある。

【００７６】この場合、外層回路部はビルドアップ工法
を使用して積層するため、高密度化が達成できる。特
に、前記ビルドアップ工法では前記外層回路部を積層す
る際、ＩＶＨにより隣接する配線層のみの接続を行うこ
とができるため、最短距離で必要な部分のみの接続配線
を行うことが可能になり、また、前記ＩＶＨは従来のス
ルーホールに比べて、極めて小径の穴で済むため、この
点でも高密度化が可能になる。

【００７７】更に、外部接続用端子は、従来例のよう
に、回路部品の側面に設けるのではなく、部品実装面と
なる側に設けた外層回路部の外表面（底部）に設けてあ
るので、この点でも回路部品の小型化が可能になる。

【００７８】このように、ビルドアップ工法により、少
なくとも、インダクタ又はキャパシタのいずれか一方を
含む外層回路部が高密度で積層できる。従って、従来例
のように、基板上にチップ部品（表面実装部品）を搭載
する必要がなくなり、少なくともインダクタ又はキャパ
シタのいずれか一方を含む回路部品の小型化が可能にな
り、高機能で高密度な回路部品が実現できる。

【００７９】(3) ：請求項２の回路部品は、コア基板の
外表面に、絶縁樹脂塗布工程と、導体めっき工程と、導
体パターンエッチング工程とからなるビルドアップ工法
により積層された外層回路部を備え、この外層回路部
に、インダクタ及びキャパシタを含んでいる。また、部
品実装面となる側に設けた外層回路部の外表面に、ビル
ドアップ工法により外部接続用端子が設けてある。

【００８０】この場合、外層回路部はビルドアップ工法
を使用して積層するため、高密度化が達成できる。特
に、前記ビルドアップ工法では前記外層回路部を積層す
る際、ＩＶＨにより隣接する配線層のみの接続を行うこ
とができるため、最短距離で必要な部分のみの接続配線
を行うことが可能になり、また、前記ＩＶＨは従来のス
ルーホールに比べて、極めて小径の穴で済むため、この
点でも高密度化が可能になる。更に、外部接続用端子
は、従来例のように、回路部品の側面に設けるのではな
く、部品実装面となる側に設けた外層回路部の外表面
（底部）に設けてあるので、この点でも回路部品の小型
化が可能になる。

【００８１】このように、ビルドアップ工法により、イ
ンダクタ及びキャパシタを含む外層回路部が高密度で積
層できる。従って、従来例のように基板上にチップ部品
（表面実装部品）を搭載する必要がなくなり、インダク
タ及びキャパシタを含む回路部品（例えば、ＬＣフィル
タ）の小型化が可能になり、高機能で高密度な回路部品
が実現できる。

【００８２】(4) ：請求項３の回路部品の製造方法で
は、少なくとも、素子接続用の配線パターンを形成した
基板をコア基板として、絶縁樹脂塗布工程と、導体めっ
き工程と、導体パターンエッチング工程とからなるビル
ドアップ工法を順次繰り返すことで、少なくとも、部品
実装面となる側の前記コア基板の外表面に、絶縁層、導
体層、及びバイアホールを形成し、前記絶縁層、導体
層、及びバイアホールにより、少なくとも、インダクタ
又はキャパシタのいずれか一方を含む外層回路部を形成
すると共に、部品実装面となる側に形成した前記外層回
路部の外表面に、同じ工程を用いて外部接続用端子を形
成する。

【００８３】この場合、外層回路部はビルドアップ工法
を使用して積層するため、高密度化が達成できる。特
に、前記ビルドアップ工法では前記外層回路部を積層す
る際、ＩＶＨ（インタスティシャルバイアホール）によ
り隣接する配線層のみの接続を行うことができるため、
最短距離で必要な部分のみの接続配線を行うことが可能
になり、また、前記ＩＶＨは従来のスルーホールに比べ
て、極めて小径の穴で済むため、この点でも高密度化が
可能になる。

【００８４】更に、外部接続用端子は、従来例のよう
に、回路部品の側面に設けるのではなく、部品実装面と
なる側に設けた外層回路部の外表面（底部）に設けてあ
るので、この点でも回路部品の小型化が可能になる。

【００８５】このように、前記回路部品の製造方法によ
り、少なくとも、インダクタ又はキャパシタのいずれか
一方を含む外層回路部が高密度で積層できる。従って、
従来例のように、基板上にチップ部品（表面実装部品）
を搭載する必要がなくなり、少なくともインダクタ又は
キャパシタのいずれか一方を含む回路部品の小型化が可
能になり、高機能で高密度な回路部品が実現できる。

【００８６】(5) ：請求項４の回路部品の製造方法で
は、素子接続用の配線パターンを形成した絶縁基板をコ
ア基板として、絶縁樹脂塗布工程と、導体めっき工程
と、導体パターンエッチング工程とからなるビルドアッ
プ工法を順次繰り返すことで、前記コア基板の外表面
に、絶縁層、導体層、及びバイアホールを形成し、前記
導体層間をバイアホールで電気的に接続してインダクタ
を形成すると共に、前記導体層を絶縁層間で対向配置し
てキャパシタを形成し、前記インダクタとキャパシタを
接続して、インダクタ及びキャパシタを含む外層回路部
を形成し、部品実装面となる側に形成された前記外層回
路部の外表面に、同じ工程を用いて外部接続用端子を形
成する。

【００８７】この場合、外層回路部はビルドアップ工法
を使用して積層するため、高密度化が達成できる。特
に、前記ビルドアップ工法では前記外層回路部を積層す
る際、ＩＶＨにより隣接する配線層のみの接続を行うこ
とができるため、最短距離で必要な部分のみの接続配線
を行うことが可能になり、また、前記ＩＶＨは従来のス
ルーホールに比べて、極めて小径の穴で済むため、この
点でも高密度化が可能になる。

【００８８】更に、外部接続用端子は、従来例のよう
に、回路部品の側面に設けるのではなく、部品実装面と
なる側に設けた外層回路部の外表面（底部）に設けてあ
るので、この点でも回路部品の小型化が可能になる。

【００８９】このように、前記回路部品の製造方法によ
り、インダクタ及びキャパシタを含む外層回路部が高密
度で積層できる。従って、従来例のように基板上にチッ
プ部品（表面実装部品）を搭載する必要がなくなり、イ
ンダクタ及びキャパシタを含む回路部品（例えば、ＬＣ
フィルタ）の小型化が可能になり、高機能で高密度な回
路部品が実現できる。

【００９０】(6) ：請求項５の回路部品の製造方法で
は、少なくとも、インダクタ又はキャパシタのいずれか
一方のパターンと、素子接続用の配線パターンを形成し
た多層基板をコア基板として、絶縁樹脂塗布工程と、導
体めっき工程と、導体パターンエッチング工程とからな
るビルドアップ工法を順次繰り返すことで、部品実装面
となる側の外表面に、絶縁層、導体層、及びバイアホー
ルを形成し、前記導体層によりインダクタを形成すると
共に、前記導体層を絶縁層間で対向配置してキャパシタ
を形成し、前記インダクタとキャパシタを接続して、イ
ンダクタ及びキャパシタを含む外層回路部を形成し、部
品実装面となる側に形成された前記外層回路部の外表面
に、同じ工程を用いて外部接続用端子を形成する。

【００９１】この場合、外層回路部はビルドアップ工法
を使用して積層するため、高密度化が達成できる。特
に、前記ビルドアップ工法では前記外層回路部を積層す
る際、ＩＶＨにより隣接する配線層のみの接続を行うこ
とができるため、最短距離で必要な部分のみの接続配線
を行うことが可能になり、また、前記ＩＶＨは従来のス
ルーホールに比べて、極めて小径の穴で済むため、この
点でも高密度化が可能になる。

【００９２】更に、外部接続用端子は、従来例のよう
に、回路部品の側面に設けるのではなく、部品実装面と
なる側に設けた外層回路部の外表面（底部）に設けてあ
るので、この点でも回路部品の小型化が可能になる。

【００９３】このように、前記回路部品の製造方法によ
り、インダクタ及びキャパシタを含む外層回路部が高密
度で積層できる。従って、従来例のように基板上にチッ
プ部品（表面実装部品）を搭載する必要がなくなり、イ
ンダクタ及びキャパシタを含む回路部品（例えば、ＬＣ
フィルタ）の小型化が可能になり、高機能で高密度な回
路部品が実現できる。

【図面の簡単な説明】

【図１】本発明の実施の形態における例１の説明図であ
る。

【図２】本発明の実施の形態における等価回路図であ
る。

【図３】本発明の実施の形態における例２の説明図であ
る。

【図４】本発明の実施の形態における製品サイズの比較
図である。

【図５】従来例１の説明図である。

【符号の説明】

ａ１〜ａ８、ａ１１〜ａ１４ 絶縁層 ｂ１〜ｂ３ スルーホール ｃ１〜ｃ９ キャパシタ導体 ｄ１〜ｄ６ インダクタ導体 ｆ１〜ｆ３ 外部接続端子 Ａ１、Ａ２ 絶縁基板 １ 素子接続用の配線パターン ２ コア基板 ３ バイアホール ５−１〜５−４ 絶縁体層

Claims (5)

【特許請求の範囲】
1. 【請求項１】少なくとも、素子接続用の配線パターンを
   設けた基板をコア基板として、 少なくとも、部品実装面となる側の前記コア基板の外表
   面に、絶縁樹脂塗布工程と、導体めっき工程と、導体パ
   ターンエッチング工程とからなるビルドアップ工法を順
   次繰り返して積層された外層回路部を備え、 前記外層回路部は、少なくともインダクタ又はキャパシ
   タのいずれか一方を含んで構成されると共に、前記部品
   実装面となる側に設けた外層回路部の外表面に外部接続
   用端子が設けてあることを特徴とした回路部品。
2. 【請求項２】少なくとも、素子接続用の配線パターンを
   設けた基板をコア基板として、 前記コア基板の外表面に、絶縁樹脂塗布工程と、導体め
   っき工程と、導体パターンエッチング工程とからなるビ
   ルドアップ工法を順次繰り返して積層された外層回路部
   を備え、 前記外層回路部は、インダクタ及びキャパシタを含んで
   構成されると共に、部品実装面となる側に設けた外層回
   路部の外表面に、前記ビルドアップ工法により外部接続
   用端子が設けてあることを特徴とした回路部品。
3. 【請求項３】少なくとも、素子接続用の配線パターンを
   形成した基板をコア基板として、 絶縁樹脂塗布工程と、導体めっき工程と、導体パターン
   エッチング工程とからなるビルドアップ工法を順次繰り
   返すことにより、少なくとも、部品実装面となる側の前
   記コア基板の外表面に、絶縁層、導体層、及びバイアホ
   ールを形成し、 前記絶縁層、導体層、及びバイアホールにより、少なく
   とも、インダクタ又はキャパシタのいずれか一方を含む
   外層回路部を形成すると共に、 部品実装面となる側に形成された前記外層回路部の外表
   面に、前記ビルドアップ工法により、外部接続用端子を
   形成することを特徴とした回路部品の製造方法。
4. 【請求項４】素子接続用の配線パターンを形成した絶縁
   基板をコア基板として、 絶縁樹脂塗布工程と、導体めっき工程と、導体パターン
   エッチング工程とからなるビルドアップ工法を順次繰り
   返すことにより、前記コア基板の外表面に、絶縁層、導
   体層及びバイアホールを形成し、 前記導体層間をバイアホールで電気的に接続してインダ
   クタを形成すると共に、前記導体層を絶縁層間で対向配
   置してキャパシタを形成し、 前記インダクタとキャパシタを接続して、インダクタ及
   びキャパシタを含む外層回路部を形成し、 部品実装面となる側に形成された前記外層回路部の外表
   面に、前記ビルドアップ工法により外部接続用端子を形
   成することを特徴とした回路部品の製造方法。
5. 【請求項５】少なくとも、インダクタ又はキャパシタの
   いずれか一方のパターンと、素子接続用の配線パターン
   を形成した多層基板をコア基板として、 絶縁樹脂塗布工程と、導体めっき工程と、導体パターン
   エッチング工程とからなるビルドアップ工法を順次繰り
   返すことにより、部品実装面となる側の外表面に、絶縁
   層、導体層、及びバイアホールを形成し、 前記導体層によりインダクタを形成すると共に、前記導
   体層を絶縁層間で対向配置してキャパシタを形成し、前
   記インダクタとキャパシタを接続して、インダクタ及び
   キャパシタを含む外層回路部を形成し、 部品実装面となる側に形成された前記外層回路部の外表
   面に、前記ビルドアップ工法により外部接続用端子を形
   成することを特徴とした回路部品の製造方法。