JP2004241512A - プリント配線基板の導電パターン及びプリント配線基板 - Google Patents

プリント配線基板の導電パターン及びプリント配線基板 Download PDF

Info

Publication number
JP2004241512A
JP2004241512A JP2003027703A JP2003027703A JP2004241512A JP 2004241512 A JP2004241512 A JP 2004241512A JP 2003027703 A JP2003027703 A JP 2003027703A JP 2003027703 A JP2003027703 A JP 2003027703A JP 2004241512 A JP2004241512 A JP 2004241512A
Authority
JP
Japan
Prior art keywords
wiring board
conductive pattern
printed wiring
polygon
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003027703A
Other languages
English (en)
Inventor
Rikiya Okimoto
力也 沖本
Yoji Ueda
洋二 上田
Susumu Matsuoka
進 松岡
Satoru Tomekawa
悟 留河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003027703A priority Critical patent/JP2004241512A/ja
Publication of JP2004241512A publication Critical patent/JP2004241512A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】同じ設計スペックでもビアずれに関する歩留りを向上させることができる導電パターンおよびプリント配線基板を提供する。
【解決手段】プリント配線基板における各層間を接続する導電パターン3の形状を、多角形、例えば、四角形、八角形とする。これにより、導電パターン3に対するビア1のビアずれ許容範囲4の面積を、導電パターンの形状が円形のばあいよりも大きくすることができ、同じ設計スペックでもビアずれに関する歩留りを向上させることができて、信頼性が向上する。
【選択図】 図3

Description

【0001】
【発明の属する技術分野】
本発明は、プリント配線基板およびその導電パターンに関する。
【0002】
【従来の技術】
近年、電子機器の小型化、高密度化に伴い、産業用にとどまらず民生用の分野においてもプリント配線基板の需要が高まっている。プリント配線基板の高密度化の要求に伴い積層数の増大や回路パターンの微細化が進み、高性能化や高歩留りの観点からも、積層合致精度の高いプリント配線基板が望まれている。このように積層合致精度の高い多層回路のプリント配線基板の必要性に伴い、少しでも歩留り向上をさせるため、可能な範囲でマージンを広くすることが重要となってくる。
【0003】
このような積層合致精度の高い多層回路のプリント配線基板として、導電ペーストにて層間の電気的接続を行うプリント配線基板が知られている(特許文献1)。
【0004】
このプリント配線基板の製造プロセスを次に説明する。
図11(a)に示すように、まず、ポリエチレンテレフタレート(PET)等の離型フィルム91の片面に離型性層92が形成されたもの(以下、離型フィルム体という)を用意する。また、芳香性ポリアミド繊維に熱硬化性エポキシ樹脂が含浸された多孔質基材(以下プリプレグという)93を用意する。そして、図11(b)に示すように、プリプレグ93の両面に上記離型フィルム体をラミネートさせる。
【0005】
次に、図11(c)に示すように、プリプレグ93の所定の箇所にレーザー加工法によりビアホール(以下ビアという)94を形成する。
次に、図11(d)に示すように、ビア94に銅粉とエポキシ樹脂とからなる導電ペースト95を充填する。
【0006】
導体ペースト95の充填方法としては、例えば次の方法がある。ビア94を有するプリプレグ93をスクリーン印刷機のテーブル上に設置し、導電ペースト95を離型フィルム91の上から直接印刷する。その際、印刷面の離型フィルム91は印刷マスクの役割とプリプレグ93の表面汚染防止の役割とを果たす。
【0007】
次に、図11(e)に示すようにプリプレグ93の両面から離型フィルム91を剥離する。次に、プリプレグ93の両面に銅箔等の金属箔96を積層する。この状態でプリプレグ93と金属箔96とを加熱加圧する。これにより、図11(f)に示すように、プリプレグ93と金属箔96とが接着される。
【0008】
このとき、プリプレグ93とビア94内の導電ペースト95とが加熱加圧工程により圧縮される。そのため、導電ペースト95中のバインダ成分がプリプレグ93の中に押し出される。これにより、導電ペースト95の銅粉同士および銅粉と金属箔96との間の結合が強固になり、導電ペースト95中の銅粉密度が緻密化され、層間の電気的接続が得られる。その後、プリプレグ93の構成成分である熱硬化性樹脂および導電ペースト95の樹脂成分が硬化する。
【0009】
次に、図11(g)に示すように、金属箔96を所定のパターンに選択エッチングすることで両面配線基板が完成する。
作製した両面配線基板をコア材(ベース)として、そのコア材両面に図11(a)〜(e)の製法により得られるプリプレグ93を位置合わせし、さらに積層配置したプリプレグ93の表面に銅箔等の金属箔96を配置する。そして、コア材(ベース)とプリプレグ93と金属箔96とを再度、熱プレス機により加熱加圧することで、多層化を行い、最後に金属箔96を選択的にエッチングして導電パターンを形成する。これにより、図11(h)に示すように、4層の多層配線基板が得られる。
【0010】
さらに、多層化が必要な場合はこの4層の多層配線基板をコア材(ベース)にして、再度、上述した工程を繰り返すことにより6層、8層の多層配線基板が得られる。
【0011】
従来この種の金属箔96からなる導電パターン(以下ランドという)71は、図10に示すような円形が用いられている。この場合、ランド71に対するビア72(図11におけるビア94に対応)のビアずれ許容範囲73は、半径が((Ld−Vd)/2)の円であるので、その面積Aは次式(1)で示される。
【0012】
A=π・((Ld−Vd)/2)…(1)
A:ビアずれ許容面積
Ld:ランド径
Vd:ビア径
基本的には、ビアずれ許容範囲73内にビア72の中心が存在すれば、ビア72の導電ペースト95と導電パターン71との接触面積が大きいため、良品となるが、この場合に、ランド71とビア72との中心が同一であることが最も望ましい状態であることは言うまでもない。逆に、ビアずれ許容範囲73外にビア72の中心が存在する場合は、ビア72の導電ペースト95と導電パターン71との接触面積が小さいため、抵抗値上昇や接続不良、絶縁不良等が起こり、明らかな不良となる。
【0013】
ビアずれの生じる要因としては、1.ビア加工精度、2.基材の寸法挙動ばらつき(熱プレス時、離型フィルムラミネート及び剥離時)、3.アライメント精度等がある。
【0014】
【特許文献1】
特許第2601128号公報
【0015】
【発明が解決しようとする課題】
しかしながら、上述したビアずれの要因について、個々のばらつきがある程度抑制されたとしても、総合的なばらつきを大幅に減少させることはきわめて困難であり、設計スペックは厳しくなり、各々の機械精度も限界となれば、ビアずれに関する歩留まり向上が容易でないことは明確である。
【0016】
本発明は、上記従来の課題を解決するもので、同じ設計スペックでもビアずれに関する歩留りを向上させることができる導電パターンおよびプリント配線基板を提供することを目的とするものである。
【0017】
【課題を解決するための手段】
上記目的を達成するために本発明は、プリント配線基板において、各層間を接続する導電パターンの形状を、その全ての角部が凸形状の多角形としたものである。
【0018】
なお、前記多角形は、四角形、八角形の何れかであることが好ましい。
なお、前記多角形が八角形である場合には、その最短辺長が、ビアホールの直径×tan22.5°で与えられる値以下であることが好ましい。
【0019】
なお、前記多角形は、凸形状に丸い角丸多角形であってもよい。
なお、前記角丸多角形の角丸部半径は、前記ビアホールの半径以下であることが好ましい。
【0020】
また、本発明は、基板構造がスタックドビア構造や、ビルドアップ構造、スルーホール構造であるプリント配線基板において、上述した多角形の導電パターンが設けられていることを特徴とする。
【0021】
なお、各層間の接続方法は、導電ペーストによる接続であることが好ましいが、めっきによる接続や導電バンプによる接続であってもよい。
以上により、本発明では、従来のプリント配線基板における円形のランド形状を、多角形にすることにより、同スペックでビアずれの許容範囲を広げることができて、歩留りを向上させることができる。
【0022】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しつつ説明を行う。
(実施の形態1)
図1は本発明の第1の実施の形態に係るスタックドビア構造(基板より積層されている層に渡っても直線上にビアが配置され、電気的接続がなされているもの)のプリント配線基板の側面断面図である。図2は、同プリント配線基板のランド(導電パターン)とビアとを積層方向に沿って見た部分拡大平面断面図である。
【0023】
図1に示すように、このプリント配線基板は、レーザー加工法などを利用して形成された貫通孔に導電ペーストが充填されたビア1を任意の位置に有するとともに被圧縮性を有する基材2からなる基板と、上記基板の層間及び表層に設けられた導電パターン3とを、積層一体化することにより形成されている。
【0024】
本実施の形態の導電パターン3は以下のようにして形成される。まず、被圧縮性を有する基材2の任意の位置に貫通孔を設け、貫通孔に導電ペーストを充填する。その後、基材2の上下面に金属箔を積層し、この後、金属箔を周知の技術であるフォトリソ法等によりパターニングする。この際、ビア1と接合される金属箔からなる導電パターン(ランド)3は、予め多角形を描画させたフォトマスクを用意して、パターニングを行うことで形成する(図1、図2参照)。
【0025】
図3は本発明における、導電パターン3に対するビア1のビアずれ許容範囲4を示した図である。
図3に示すように、導電パターン3が四角形である場合には、ビアずれ許容範囲4は、一辺が(Ld−Vd)である正方形であるので、このビアずれ許容範囲4の面積Aは(2)式により与えられる。
【0026】
A=(Ld−Vd)…(2)
A:ビアずれ許容面積
Ld:ランド径
Vd:ビア径
なお、ここでいうビアずれ許容範囲4とは、良品であるために、最低限ビア1の中心が存在しなければいけない範囲のことをいう。
【0027】
例えば、導電パターン(ランド)3のランド径(ランド直径)Ldが400μmであって、ビア1のビア径Vdが200μmであった場合、ビアずれ許容範囲の面積Aは
Figure 2004241512
となる。
【0028】
一方、図10は従来のプリント配線基板における、ランド71とビア72とを積層方向から見た部分拡大平面図を示し、73はビアずれ許容範囲である。図10に示すように、従来のプリント配線基板のランド71形状は円形であり、この場合のビアずれ許容範囲73の面積Aは、従来の技術でも上述したように(1)式により与えられる。
【0029】
A=π・((Ld−Vd)/2)…(1)
A:ビアずれ許容面積
Ld:ランド径
Vd:ビア径
例えば、ランド71のランド径Ldが400μmであって、ビア72のビア径Vdが200μmであった場合、ビアずれ許容範囲の面積Aは、
Figure 2004241512
となる。
【0030】
上記算定結果より明らかであるが、(1)式、(2)式において、(Ld−Vd)をDと置き、面積比を計算すると
(D)/(π・(D/2))=4/π=1.273…(3)
となる。
【0031】
上記(3)式から、いわゆるランド形状を円形から四角形にすることにより、面積が27.3%大きくなり、歩留り向上に優位であることが分かる。
なお、図4(a)、(b)に示すように、グリッド状に配置された導電パターン3においても、円形のランド71からなる導電パターンと比較して、四角形である導電パターン3は、同スペックでなおかつ、内部からの引き出し配線の影響を受けることもなく、歩留りを向上させることができる。
【0032】
また、導電パターン3の多角形形状は四角形に限る必要はなく、図5に示すように、四角形の導電パターン3の角部に対応する箇所を三角形状に取り除いたような八角形であってもよい。
【0033】
その場合、四角形の導電パターン3の角部に対応する箇所の辺(短辺)3aの長さ(短辺長という)Lsは、最も短辺3aが長い、図6に示す場合のように、
tan22.5°=(Ls/2)/(Vd/2)
Ls:短辺長
Vd:ビア径
であるので、
Ls=Vd・tan22.5°
したがって、短辺長Lsは以下の(4)式により与えられる。
【0034】
Ls≦Vd・tan22.5°…(4)
例えば、ビア1のビア径Vdが200μmであった場合、最短辺長Lsは
Ls≦Vd・tan22.5°=200・tan22.5°=82.8(μm)
となる。
【0035】
なお、本実施の形態において基板構造はスタックドビア構造に限るものではなく、ビルドアップ構造(基板の上に絶縁層と導体層を積み上げていく方式で、層間の接続は必要な層間に限って接続がなされているもの)やスルーホール構造(全ての層を貫通したスルーホールにより各層間の電気的接続がなされているもの)であってもよい。
【0036】
また、層間接続の方法としては、めっきによる接続や導電バンプによる接続であってもよい。
(実施の形態2)
この第2の実施の形態に係るプリント配線基板は、その断面図については図1に示す側面断面図と同じであるが、その平面図については図7に示すように構成されている。すなわち、図1は本発明の第2の実施の形態における、複数層にランド及びビアが形成されたスタックドビア構造のプリント配線基板の側面断面図であり、また、図7は、同プリント配線基板のランドとビアとを積層方向に沿って見た部分拡大平面図である。
【0037】
図1に示すように、このスタックドビア構造のプリント配線基板は、レーザー加工法などを利用して形成された貫通孔に導電ペーストが充填されたビア1を任意の位置に有するとともに被圧縮性を有する基材2からなる基板と、上記基板の層間及び表層に設けられた導電パターン3とを、積層一体化することにより形成されている。
【0038】
本実施の形態の導電パターン3は、上記第1の実施の形態と同様に、以下のようにして形成される。まず、被圧縮性を有する基材2の任意の位置に貫通孔を設け、貫通孔に導電ペーストを充填する。その後、基材2の上下面に金属箔を積層し、この後、金属箔を周知の技術であるフォトリソ法等によりパターニングする。この際、ビア1と接合される金属箔からなる導電パターン(ランド)3は、予め角丸多角形を描画させたフォトマスクを用意して、パターニングを行うことで形成する(図1、図7参照)。
【0039】
図7に示すように、導電パターン3が角丸四角形である場合でも、上述した、導電パターン3が四角形である場合と同様に、ビアずれ許容範囲4の面積Aは前記(2)式により与えられ、前記(1)式、(3)式から、いわゆるランド形状を円形から角丸多角形にすることによっても27.3%面積が大きくなり、歩留り向上に優位であることが分かる。
【0040】
なお、図9(a)、(b)に示すように、グリッド状に配置された導電パターン3においても、円形のランド71からなる導電パターンと比較して、角丸四角形である導電パターン3は、同スペックでなおかつ、内部からの引き出し配線の影響を受けることもなく、歩留りを向上させることができる。
【0041】
また、図8に示す角丸多角形の角丸部半径rは(5)式により与えられる。
r≦Vd/2…(5)
r:角丸部半径
Vd:ビア径
例えば、ビア1のビア径Vdが200μmであった場合、角丸部半径rは
r≦Vd/2=200/2=100(μm)
となる。
【0042】
なお、角丸多角形の形成方法として、予め角丸多角形を描画させたフォトマスクを用意し、パターニングを行う方法ではなく、多角形を描画させたフォトマスクを用いて、エッチング工程中に角丸多角形とする方法でもよい。
【0043】
なお、本実施の形態における基板構造も、ビルドアップ構造やスルーホール構造であってもよい。
また、層間接続の方法としては、めっきによる接続や導電バンプによる接続であってもよい。
【0044】
【発明の効果】
以上述べたところから明らかなように、本発明によれば、プリント配線基板のビアずれ許容範囲を同スペックでも広げることができ、それによって容易に歩留りを向上させることができ、信頼性も向上する。
【図面の簡単な説明】
【図1】本発明の第1および第2の実施の形態に係るプリント配線基板を示す側面断面図である。
【図2】本発明の第1の実施の形態におけるプリント配線基板の導電パターン(ランド)とビアとを示す拡大平面断面図である。
【図3】同プリント配線基板における導電パターン(ランド)、ビアおよびビアずれ許容範囲を示す拡大平面図である。
【図4】(a)は同第1の実施の形態におけるプリント配線基板の導電パターン(ランド)をグリッド配置した状態を示す平面図、(b)は従来のプリント配線基板の導電パターン(ランド)をグリッド配置した状態を示す平面図である。
【図5】その他の実施の形態におけるプリント配線基板の導電パターン(ランド)、ビアおよびビアずれ許容範囲を示す拡大平面図である。
【図6】同プリント配線基板の導電パターン(ランド)とビアとを示す要部拡大平面図である。
【図7】本発明の第2の実施の形態におけるプリント配線基板の導電パターン(ランド)、ビアおよびビアずれ許容範囲を示す拡大平面図である。
【図8】同第2の実施の形態におけるプリント配線基板の導電パターン(ランド)、ビアおよびビアずれ許容範囲を示す拡大平面図である。
【図9】(a)は同第2の実施の形態におけるプリント配線基板の導電パターン(ランド)をグリッド配置した状態を示す平面図、(b)は従来のプリント配線基板の導電パターン(ランド)をグリッド配置した状態を示す平面図である。
【図10】従来のプリント配線基板の導電パターン(ランド)、ビアおよびビアずれ許容範囲を示す拡大平面図である。
【図11】(a)〜(h)はそれぞれ従来のプリント配線基板の製造方法の各工程を示す側面断面図である。
【符号の説明】
1 ビア
2 基材
3 導電パターン(ランド)
4 ビアずれ許容範囲

Claims (7)

  1. プリント配線基板における各層間を接続する導電パターンの形状が、その全ての角部が凸形状の多角形であることを特徴とするプリント配線基板の導電パターン。
  2. 前記多角形が、四角形、八角形の何れかであることを特徴とする請求項1に記載のプリント配線基板の導電パターン。
  3. 前記多角形が八角形である場合に、その最短辺長が、ビアホールの直径×tan22.5°で与えられる値以下であることを特徴とする請求項2に記載のプリント配線基板の導電パターン。
  4. 前記多角形の角部が、凸形状に丸い角丸多角形であることを特徴とする請求項1または2に記載のプリント配線基板の導電パターン。
  5. 前記角丸多角形の角丸部半径が、前記ビアホールの半径以下であることを特徴とする請求項4に記載のプリント配線基板の導電パターン。
  6. 基板構造が、スタックドビア構造、ビルドアップ構造、スルーホール構造の何れかであるプリント配線基板において、請求項1〜5の何れかに記載の導電パターンが設けられていることを特徴とするプリント配線基板。
  7. 各層間が導電ペースト、めっき、導電バンプの何れかにより接続されていることを特徴とする請求項6に記載のプリント配線基板。
JP2003027703A 2003-02-05 2003-02-05 プリント配線基板の導電パターン及びプリント配線基板 Pending JP2004241512A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003027703A JP2004241512A (ja) 2003-02-05 2003-02-05 プリント配線基板の導電パターン及びプリント配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003027703A JP2004241512A (ja) 2003-02-05 2003-02-05 プリント配線基板の導電パターン及びプリント配線基板

Publications (1)

Publication Number Publication Date
JP2004241512A true JP2004241512A (ja) 2004-08-26

Family

ID=32955348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003027703A Pending JP2004241512A (ja) 2003-02-05 2003-02-05 プリント配線基板の導電パターン及びプリント配線基板

Country Status (1)

Country Link
JP (1) JP2004241512A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028463A (ja) * 2010-07-21 2012-02-09 Sumitomo Electric Printed Circuit Inc 多層プリント配線板の製造方法、及び多層プリント配線板
JP2014120651A (ja) * 2012-12-18 2014-06-30 Toppan Printing Co Ltd 積層配線板及びその製造方法
CN109792838A (zh) * 2016-09-23 2019-05-21 斯天克有限公司 具备过孔焊盘的柔性印刷电路板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028463A (ja) * 2010-07-21 2012-02-09 Sumitomo Electric Printed Circuit Inc 多層プリント配線板の製造方法、及び多層プリント配線板
JP2014120651A (ja) * 2012-12-18 2014-06-30 Toppan Printing Co Ltd 積層配線板及びその製造方法
CN109792838A (zh) * 2016-09-23 2019-05-21 斯天克有限公司 具备过孔焊盘的柔性印刷电路板
JP2019530243A (ja) * 2016-09-23 2019-10-17 ステムコ カンパニー リミテッド ビアパッドを有するフレキシブル回路基板
JP2021100142A (ja) * 2016-09-23 2021-07-01 ステムコ カンパニー リミテッド ビアパッドを有するフレキシブル回路基板

Similar Documents

Publication Publication Date Title
US7100276B2 (en) Method for fabricating wiring board provided with passive element
KR100688768B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조 방법
US7170384B2 (en) Printed circuit board having three-dimensional spiral inductor and method of fabricating same
US20120055706A1 (en) Printed circuit board and method of manufacturing the same
US20170256497A1 (en) Electronic component built-in substrate and method for manufacturing the same
JP2007266196A (ja) 多層プリント配線板及びその製造方法
JP4597631B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR102281452B1 (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
JP2003092460A (ja) 受動素子を備えた配線板の製造方法、受動素子を備えた配線板
US20030137815A1 (en) Printed wiring board and method of manufacturing the same
JP2006156669A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4598140B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2004241512A (ja) プリント配線基板の導電パターン及びプリント配線基板
JP4305088B2 (ja) コンデンサ及びその製造方法、並びにインターポーザーまたはプリント配線板及びその製造方法
JP7535546B2 (ja) 多層基板の製造方法
JP5223893B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4529614B2 (ja) プリント配線板の製造方法
JP5633256B2 (ja) 部品内蔵基板の製造方法
JP4385729B2 (ja) キャパシタ素子内蔵多層回路板及びその製造方法
JP4503578B2 (ja) プリント配線板
JP2007184631A (ja) 受動素子を備えた配線板の製造方法
JP2005026406A (ja) コンデンサ電極保持配線基板およびその製造方法
JP2004014559A (ja) 回路基板及び多層回路基板並びにそれらの製造方法
JP2004342641A (ja) コンデンサ内蔵プリント配線板