JP4539440B2

JP4539440B2 - 積層コンデンサの実装構造

Info

Publication number: JP4539440B2
Application number: JP2005161109A
Authority: JP
Inventors: 誉一黒田; 慶雄川口
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2005-06-01
Filing date: 2005-06-01
Publication date: 2010-09-08
Anticipated expiration: 2025-06-01
Also published as: JP2006339337A

Description

この発明は、積層コンデンサの実装構造に関するもので、特に、内部電極の面方向が実装面と直交するように配向した状態で実装される積層コンデンサの実装構造に関するものである。

この発明にとって興味ある積層コンデンサとして、内部電極の面方向が実装面と直交するように配向した状態で実装される積層コンデンサがある（たとえば、特許文献１参照）。図６には、このような積層コンデンサ１が示されている。図６において、（ａ）は、積層コンデンサ１の外観を示す正面図であり、（ｂ）は、積層コンデンサ１の内部構造を示すため、特定の内部電極が通る断面をもって示した正面図であり、（ｃ）は、（ｂ）の線Ｃ−Ｃに沿う断面図である。

積層コンデンサ１は、積層された複数の誘電体層２と、特定の誘電体層２を介して互いに対向することによって静電容量を形成するように誘電体層２間の特定の界面に沿ってそれぞれ形成される複数組の第１および第２の内部電極３および４とをもって構成される、直方体状のコンデンサ本体５を備えている。

なお、図６（ｂ）において、実線で示した第１の内部電極３と破線で示した第２の内部電極４とがわずかに互いにずれた状態で図示されているが、これは、第１および第２の内部電極３および４の双方の図示を可能にするための便宜的な手段にすぎず、実際には、第１の内部電極３と第２の内部電極４とが完全に重なっているのが理想的である。

積層コンデンサ１は、また、コンデンサ本体５の外表面上に形成される、第１および第２の端子電極６および７を備えている。第１および第２の内部電極３および４は、それぞれ、静電容量形成に寄与する第１および第２の容量形成部８および９と、第１および第２の容量形成部８および９の各々から引き出されかつ第１および第２の端子電極６および７にそれぞれ電気的に接続される第１および第２の引出し部１０および１１とを備えている。

図６（ａ）および（ｂ）に、実装面１２が想像線で示されている。実装面１２は、積層コンデンサ１を実装すべき配線基板上に形成されるものであって、端子電極６および７は、コンデンサ本体５の、実装面１２に対向する対向面１３上にその少なくとも一部が位置されている。積層コンデンサ１が実装面１２上に実装されたとき、第１および第２の内部電極３および４の面方向が実装面１２と直交するようにコンデンサ本体５が向けられた姿勢とされる。

以下の説明において、図６に示すように、コンデンサ本体５の長さ方向寸法をＬ、厚さ方向寸法をＴ、幅方向（すなわち、積層方向）寸法をＷとしながら、長さ方向寸法Ｌと厚さ方向寸法Ｔとによって規定される面をＬＴ面とし、長さ方向寸法Ｌと幅方向寸法Ｗとによって規定される面をＬＷ面とする。

特許文献１に記載の技術によれば、ＬＴ面方向に生じる電流ループをできるだけ短くすることによって、等価直列インダクタンス（ＥＳＬ）の低減を図ろうとしている。しかしながら、特許文献１では、ＬＷ面での電流の挙動については何ら記載されていない。

図７は、積層コンデンサ１の実装状態の一例を示す平面図である。図７において、図６に示した要素に相当する要素には同様の参照符号をし、重複する説明は省略する。

図７を参照して、実装面１２を与える配線基板１４が図示されている。配線基板１４の実装面１２上には、第１および第２の信号ライン１５および１６が形成されている。前述したように、第１および第２の内部電極３および４の面方向が実装面１２と直交するようにコンデンサ本体５が向けられた姿勢とされながら、第１および第２の端子電極６および７が第１および第２の信号ライン１５および１６にそれぞれ電気的に接続された状態で、積層コンデンサ１が面実装される。なお、図７では、特に信号ライン１５および１６と内部電極３および４との位置関係を明瞭に図示するため、積層コンデンサ１に備える要素については、これらを透視した状態で信号ライン１５および１６を図示している。

従来、電子部品の端子電極は、配線基板側の導電ランドより小さいのが一般的であったが、高密度実装等の理由により、近年、両者の大きさは同程度となっており、また、信号ラインの幅と導電ランドの幅とについても同程度になっている。したがって、図７に示した構成においても、第１および第２の信号ライン１５および１６にそれぞれ形成される第１および第２の導電ランド１７および１８の各幅、ならびに第１および第２の端子電極６および７の各幅は、第１および第２の信号ライン１５および１６の各幅とほぼ同じとされている。

このような構成において、積層コンデンサ１に備える内部電極３および４の数が比較的少ない場合、コンデンサ本体５の積層方向での内部電極３および４の分布領域Ｄは、端子電極６および７の各幅、信号ライン１５および１６の各幅ならびに導電ランド１７および１８の各幅のいずれに比べても、かなり狭くなってしまう。

その結果、複数の内部電極３および４からなる内部電極群を１本の信号ラインと見た場合、この信号ラインの幅、すなわち、上述の分布領域Ｄは、配線基板１４側の信号ライン１５および１６の各幅に比べて、極端に細くなるため、積層コンデンサ１の端子電極６および７と内部電極３および４との接続部分で電流の集中が生じる。そのため、インピーダンスの整合が取れず、信号の反射が生じ、これが損失となって、たとえばＳ２１通過特性を悪化させる。
特開２００４−１４０１８３号公報

そこで、この発明の目的は、上述のような問題を解決し得る、積層コンデンサの実装構造を提供しようとすることである。

この発明に係る実装構造が適用される積層コンデンサは、積層された複数の誘電体層と、特定の誘電体層を介して互いに対向することによって静電容量を形成するように誘電体層間の特定の界面に沿ってそれぞれ形成される複数組の第１および第２の内部電極とをもって構成される、直方体状のコンデンサ本体と、コンデンサ本体の外表面上に形成され、かつ第１および第２の内部電極にそれぞれ電気的に接続される、第１および第２の端子電極とを備えている。

上記複数組の第１および第２の内部電極は、少なくとも１組の第１および第２の内部電極によってそれぞれ与えられる複数個のコンデンサユニットを構成していて、複数個のコンデンサユニットは、互いの間に、各コンデンサユニットを構成している第１および第２の内部電極間の間隔より広い間隔を隔てて位置される、それによって、コンデンサ本体の積層方向での第１および第２の内部電極の全体としての分布領域が広げられている。

この発明に係る積層コンデンサの実装構造は、第１および第２の内部電極の面方向が実装面と直交するようにコンデンサ本体が向けられた姿勢とされ、第１および第２の端子電極が実装面上に形成された第１および第２の信号ラインにそれぞれ電気的に接続された状態で面実装されることを特徴としている。

さらに、この発明に係る積層コンデンサの実装構造は、第１および第２の端子電極の各々が、コンデンサ本体の実装面に対向する対向面上において、コンデンサ本体の積層方向での一方端から他方端にまで延びるように形成されていて、コンデンサ本体の積層方向に測定した寸法に関して、第１および第２の端子電極の各々への電気的接続のために第１および第２の信号ラインにそれぞれ形成される第１および第２の導電ランドの各寸法が、第１および第２の端子電極の各寸法と同等とされることを特徴としている。

この発明によれば、少なくとも１組の第１および第２の内部電極によってそれぞれ与えられる複数個のコンデンサユニットが、互いの間に、各コンデンサユニットを構成している第１および第２の内部電極間の間隔より広い間隔を隔てて位置され、それによって、コンデンサ本体の積層方向での第１および第２の内部電極の全体としての分布領域が広げられている。そのため、複数の内部電極からなる内部電極群を１本の信号ラインと見た場合、この信号ラインの幅を広くすることができる。したがって、端子電極と内部電極との接続部分での電流の集中が緩和され、その結果、インピーダンスの良好な整合が得られ、信号の反射が減じられ、この反射による損失を低減することができる。また、この発明に係る積層コンデンサをＤＣカットコンデンサとして使用した場合、１０ＧＨｚ以下の周波数域でのＳ２１通過特性の悪化を抑制することができる。

なお、この発明において、比較的広い間隔を隔てて位置される複数個のコンデンサユニットは、それらの間に位置する誘電体層も含めて、１本の信号ラインを構成する。通常、信号ラインにおける電流はライン端縁に集中する傾向にある。そのため、複数個のコンデンサユニット間の比較的広い間隔部分に誘電体層が存在していても、電流の流れとしては影響が少なく、むしろ、ライン幅が広がることによって、インピーダンス整合が取れ、反射による損失が減るという効果が得られる。

図１は、前述した図６に対応する図であって、この発明の一実施形態による実装構造が適用される積層コンデンサ２１を示している。より詳細には、図１において、（ａ）は、積層コンデンサ２１の外観を示す正面図であり、（ｂ）は、積層コンデンサ１の内部構造を示すため、特定の内部電極が通る断面をもって示した正面図であり、（ｃ）は、（ｂ）の線Ｃ―Ｃに沿う断面図である。

積層コンデンサ２１は、図６に示した積層コンデンサ１の場合と同様、積層された複数の誘電体層２２と、特定の誘電体層２２を介して互いに対向することによって静電容量を形成するように誘電体層２２間の特定の界面に沿ってそれぞれ形成される複数組の第１および第２の内部電極２３および２４とをもって構成される、直方体状のコンデンサ本体２５を備えている。この積層コンデンサ２１が積層セラミックコンデンサである場合、上述した誘電体層２２は誘電体セラミックから構成される。

図１（ｂ）において、図６（ｂ）の場合と同様、実線で示した第１の内部電極２３と破線で示した第２の内部電極２４とがわずかに互いにずれた状態で図示されているが、これは、第１および第２の内部電極２３および２４の双方の図示を可能にするための便宜的な手段にすぎず、実際には、第１の内部電極２３と第２の内部電極２４とが完全に重なっているのが理想的である。

積層コンデンサ２１は、また、コンデンサ本体２５の外表面上に形成される、第１および第２の端子電極２６および２７を備えている。第１および第２の内部電極２３および２４は、それぞれ、静電容量形成に寄与する第１および第２の容量形成部２８および２９と、第１および第２の容量形成部２８および２９の各々から引き出されかつ第１および第２の端子電極２６および２７にそれぞれ接続される第１および第２の引出し部３０および３１とを備えている。

図１（ａ）および（ｂ）に、実装面３２が想像線で示されている。第１および第２の端子電極２６および２７は、各々の少なくとも一部が、コンデンサ本体２５の、実装面３２に対向する対向面３３上に形成されている。この実施形態では、第１および第２の端子電極２６および２７の各々は、対向面３３上において、コンデンサ本体２１の積層方向での一方端から他方端にまで延びるように形成されている。

図１（ｃ）によく示されているように、複数組の第１および第２の内部電極２３および２４は、少なくとも１組の第１および第２の内部電極２３および２４によってそれぞれ与えられる２個のコンデンサユニット３４および３５を構成している。２個のコンデンサユニット３４および３５は、互いの間に、各コンデンサユニット３４および３５を構成している第１および第２の内部電極２３および２間の間隔より広い間隔３６を隔てて位置され、それによって、コンデンサ本体２５の積層方向での第１および第２の内部電極２３および２４の全体としての分布領域Ｄが広げられている。この実施形態では、コンデンサユニット３４および３５は、コンデンサ本体２５の積層方向での各端部にそれぞれ配置されている。

図２は、前述した図７に対応する図であって、積層コンデンサ２１の実装状態の一例を示す平面図である。図２において、積層コンデンサ２１は、図７における積層コンデンサ１と同様の表現方法をもって図示されている。

前述した実装面３２は、配線基板３７によって与えられ、この実装面３２上には、第１および第２の信号ライン３８および３９が形成されている。

積層コンデンサ２１は、第１および第２の内部電極２３および２４の面方向が実装面３２と直交するようにコンデンサ本体２５が向けられた姿勢とされ、第１および第２の端子電極２６および２７が第１および第２の信号ライン３８および３９の各端部に形成された第１および第２の導電ランド４０および４１にそれぞれ電気的に接続された状態で面実装される。特に図２に示した構成では、コンデンサ本体２５の積層方向に測定した寸法に関して、第１および第２の導電ランド４０および４１の各寸法は、第１および第２の端子電極２６および２７の各寸法と同等とされている。

前述したように、内部電極２３および２４の全体としての分布領域Ｄが広げられているので、複数の内部電極２３および２４からなる内部電極群を１本の信号ラインと見た場合、この信号ラインの幅が広くなる。そのため、端子電極２６および２７の各々と内部電極２３および２４との接続部分での電流の集中が緩和され、その結果、良好なインピーダンス整合状態が得られ、ここでの信号の反射が抑制され、反射による損失を低減することができる。

次に、この発明に係る積層コンデンサの効果を確認するために実施した実験例について説明する。この実験例では、図１に示した積層コンデンサ２１と基本的に同様の構成が採用された実施例に係る試料と図６に示した積層コンデンサ１と基本的に同様の構成が採用された比較例に係る試料とを作製した。

図３において、積層コンデンサに備えるコンデンサ本体５１、容量形成部５２および引出し部５３を有する内部電極５４、ならびに端子電極５５が図示されている。図３（ａ）は、実施例および比較例に共通するコンデンサ本体５１のＬＴ断面を示し、図３（ｂ１）は、実施例に係るコンデンサ本体５１のＬＷ断面を示し、図３（ｂ２）は、比較例に係るコンデンサ本体５１のＬＷ断面を示している。これら図３（ａ）、（ｂ１）および（ｂ２）には、各部分の寸法を示す数値（単位はｍｍ）が記入されている。

この実験例では、実施例および比較例に共通して、誘電体層を構成する誘電体の比誘電率を２５００とし、内部電極５４の導電成分としてニッケルを用い、端子電極５５の導電成分として銅を用いた。

また、実施例および比較例に共通して、内部電極の数を１２としながら、実施例では、各コンデンサユニットを構成する内部電極の数を６とした。

以上のような実施例および比較例の各々に係る積層コンデンサを、図２または図７に示すような状態で、幅０．４５ｍｍの信号ラインに接続されるように実装し、ＤＣカットコンデンサとしての特性を測定した。ここで、信号ラインは、５０Ωの特性インピーダンスとなるように、比誘電率が２．６の材質で厚さ０．２ｍｍの配線基板上に形成した。また、ＤＣカットコンデンサの特性は、ネットワークアナライザの高周波測定器を用い、５０ＧＨｚまでのＳ２１通過特性を測定した。

その結果が、図４に示されている。図４において、実施例の特性が実線で示され、比較例の特性が破線で示されている。

図４からわかるように、比較例では、５ＧＨｚにおいて―１．２５ｄＢの谷ピークが発生している。これに対して、実施例では、５ＧＨｚでの谷ピークは認められず、周波数に対し右下がりの特性となっている。また、１０ＧＨｚ以上では、実施例と比較例との間で実質的な差は認められない。

以上のような実験例から明らかなように、実施例によれば、内部電極と端子電極との接続部分、さらには信号ラインにある導電ランドとの接続部分での電流の集中が緩和され、良好なインピーダンス整合が得られ、信号の反射が減じられるため、Ｓ２１通過特性において、１０ＧＨｚ以下での極端な谷ピークの発生を抑えることができる。

図５は、この発明の他の実施形態による実装構造が適用される積層コンデンサ６１を示す、図１（ｃ）に対応する図である。図５において、図１（ｃ）に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図５に示した積層コンデンサ６１は、３個のコンデンサユニット６２、６３および６４を構成するように、複数組の第１および第２の内部電極２３および２４が分割されていることを特徴としている。

図５に示した実施形態からわかるように、４個以上のコンデンサユニットを構成するように内部電極が分割されてもよい。

この発明の一実施形態による実装構造が適用される積層コンデンサ２１を示すもので、（ａ）は、積層コンデンサ２１の外観を示す正面図であり、（ｂ）は、積層コンデンサ２１の内部構造を示すため、特定の内部電極２３が通る断面をもって示した正面図であり、（ｃ）は、（ｂ）の線Ｃ−Ｃに沿う断面図である。図１に示した積層コンデンサ２１の実装状態の一例を示す平面図である。この発明による効果を確認するために実施した実験例において作製した実施例および比較例に係る試料を説明するためのもので、（ａ）は、実施例および比較例に共通するコンデンサ本体５１のＬＴ断面を示す図であり、（ｂ１）は、実施例に係るコンデンサ本体５１のＬＷ断面を示す図であり、（ｂ２）は、比較例に係るコンデンサ本体５１のＬＷ断面を示す図である。実験例において作製した実施例および比較例の各々に係る積層コンデンサについてのＳ２１通過特性を示す図である。この発明の他の実施形態による実装構造が適用される積層コンデンサ６１を示す、図１（ｃ）に対応する図である。この発明にとって興味ある従来の積層コンデンサ１を示すもので、（ａ）は、積層コンデンサ１の外観を示す表面図であり、（ｂ）は、積層コンデンサ１の内部構造を示すため、特定の内部電極３が通る断面をもって示した正面図であり、（ｃ）は、（ｂ）の線Ｃ−Ｃに沿う断面図である。図６に示した積層コンデンサ１の実装状態の一例を示す平面図である。

符号の説明

２１，６１積層コンデンサ
２２誘電体層
２３，２４，５４内部電極
２５，５１コンデンサ本体
２６，２７，５５端子電極
３２実装面
３３対向面
３４，３５，６２，６３，６４，コンデンサユニット
３６間隔
３８，３９信号ライン
４０，４１導電ランド
Ｄ積層方向での内部電極の分布領域

Claims

積層された複数の誘電体層と、特定の前記誘電体層を介して互いに対向することによって静電容量を形成するように前記誘電体層間の特定の界面に沿ってそれぞれ形成される複数組の第１および第２の内部電極とをもって構成される、直方体状のコンデンサ本体と、
前記コンデンサ本体の外表面上に形成され、かつ前記第１および第２の内部電極にそれぞれ電気的に接続される、第１および第２の端子電極と
を備え、
前記複数組の第１および第２の内部電極は、少なくとも１組の前記第１および第２の内部電極によってそれぞれ与えられる複数個のコンデンサユニットを構成していて、
複数個の前記コンデンサユニットは、互いの間に、各前記コンデンサユニットを構成している前記第１および第２の内部電極間の間隔より広い間隔を隔てて位置され、それによって、前記コンデンサ本体の積層方向での前記第１および第２の内部電極の全体としての分布領域が広げられている、
積層コンデンサの実装構造であって、
前記第１および第２の内部電極の面方向が実装面と直交するように前記コンデンサ本体が向けられた姿勢とされ、前記第１および第２の端子電極が実装面上に形成された第１および第２の信号ラインにそれぞれ電気的に接続された状態で面実装されていて、
前記第１および第２の端子電極の各々は、前記コンデンサ本体の、実装面に対向する対向面上において、前記コンデンサ本体の積層方向での一方端から他方端にまで延びるように形成されていて、前記コンデンサ本体の積層方向に測定した寸法に関して、前記第１および第２の端子電極の各々への電気的接続のために前記第１および第２の信号ラインにそれぞれ形成される第１および第２の導電ランドの各寸法は、前記第１および第２の端子電極の各寸法と同等とされる、
積層コンデンサの実装構造。