JP2016149426A - 積層貫通コンデンサ - Google Patents

積層貫通コンデンサ Download PDF

Info

Publication number
JP2016149426A
JP2016149426A JP2015025073A JP2015025073A JP2016149426A JP 2016149426 A JP2016149426 A JP 2016149426A JP 2015025073 A JP2015025073 A JP 2015025073A JP 2015025073 A JP2015025073 A JP 2015025073A JP 2016149426 A JP2016149426 A JP 2016149426A
Authority
JP
Japan
Prior art keywords
electrode
signal terminal
terminal electrode
pair
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015025073A
Other languages
English (en)
Other versions
JP6540069B2 (ja
Inventor
通 尾上
Tooru Ogami
通 尾上
健寿 田村
Takehisa Tamura
健寿 田村
智紀 杉山
Tomonori Sugiyama
智紀 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2015025073A priority Critical patent/JP6540069B2/ja
Priority to CN201610082822.8A priority patent/CN105895371B/zh
Priority to US15/018,027 priority patent/US9748042B2/en
Publication of JP2016149426A publication Critical patent/JP2016149426A/ja
Application granted granted Critical
Publication of JP6540069B2 publication Critical patent/JP6540069B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/35Feed-through capacitors or anti-noise capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Abstract

【課題】低背化が図られ、基板へ適切に内蔵することが可能な積層貫通コンデンサを提供すること。【解決手段】積層貫通コンデンサC1は、素体2に配置されている第一及び第二信号用端子電極5,7並びに接地用端子電極9を備えている。素体2の第一方向D1の長さは、素体2の第二方向D2の長さ及び素体2の第三方向D3の長さよりも小さい。接地用端子電極9は、第三方向D3に見て、第一信号用端子電極5と第二信号用端子電極7との間に位置している。第一及び第二信号用端子電極5,7並びに接地用端子電極9は、主面2aに配置されている電極部分5a,7a,9aをそれぞれ有している。接地用端子電極9の電極部分9aの厚みは、第一及び第二信号用端子電極5,7の電極部分5a,7aの厚みよりも小さい。【選択図】図1

Description

本発明は、積層貫通コンデンサに関する。
直方体形状を呈しており、第一方向で互いに対向している一対の主面と、一対の主面を連結するように第一方向に延びていると共に第一方向と直交する第二方向で互いに対向している一対の第一側面と、一対の主面を連結するように第一方向に延びていると共に第一及び第二方向に直交する第三方向で互いに対向している一対の第二側面と、を有している素体と、第一方向で互いに対向するように素体内に交互に配置された、それぞれ複数の信号用内部電極及び接地用内部電極と、素体に配置され、複数の信号用内部電極と接続される第一及び第二信号用端子電極と、素体に配置され、複数の接地用内部電極と接続される接地用端子電極と、を備えている積層貫通コンデンサが知られている(たとえば、特許文献1参照)。
実開平03−073422号公報
近年、情報端末機器などの電子機器では、小型化及び薄型化が進んでいる。それに伴って、電子機器に搭載される基板や基板に搭載される電子部品においても、小型化が進んでおり、高密度実装化も進んでいる。更なる小型化を図るために、基板内に電子部品が埋め込まれている、電子部品内蔵基板も開発されてきている。電子部品内蔵基板では、基板の内部に電子部品が埋め込まれて実装されている。基板に形成された配線と埋め込まれている電子部品とは、確実に、電気的に接続される必要がある。しかしながら、特許文献1に記載された積層貫通コンデンサでは、基板への埋め込み(基板への内蔵)、及び、基板に形成された配線との電気的な接続については考慮されていない。
本発明は、低背化が図られ、基板へ適切に内蔵することが可能な積層貫通コンデンサを提供することを目的とする。
本発明に係る積層貫通コンデンサは、直方体形状を呈しており、第一方向で互いに対向している一対の主面と、一対の主面を連結するように第一方向に延びていると共に第一方向と直交する第二方向で互いに対向している一対の第一側面と、一対の主面を連結するように第一方向に延びていると共に第一及び第二方向に直交する第三方向で互いに対向している一対の第二側面と、を有している素体と、第一方向で互いに対向するように素体内に交互に配置された、それぞれ複数の信号用内部電極及び接地用内部電極と、素体に配置され、複数の信号用内部電極と接続される第一及び第二信号用端子電極と、素体に配置され、複数の接地用内部電極と接続される接地用端子電極と、を備え、素体の第一方向の長さは、素体の第二方向の長さ及び素体の第三方向の長さよりも小さく、接地用端子電極は、第三方向に見て、第一信号用端子電極と第二信号用端子電極との間に位置し、第一及び第二信号用端子電極並びに接地用端子電極は、一方の主面に配置されている電極部分をそれぞれ有し、接地用端子電極の電極部分の厚みは、第一及び第二信号用端子電極の電極部分の厚みよりも小さい。
本発明に係る積層貫通コンデンサでは、素体の第一方向の長さが、素体の第二方向の長さ及び素体の第三方向の長さよりも小さい。これにより、積層貫通コンデンサの低背化が図られ、基板への内蔵に適した積層貫通コンデンサを実現することができる。第一及び第二信号用端子電極並びに接地用端子電極は、素体の一方の主面に配置された電極部分を有している。したがって、本発明に係る積層貫通コンデンサは、素体の一方の主面側において、基板に形成された配線と電気的に接続可能となり、基板への内蔵が容易である。
積層貫通コンデンサが基板へ実装される際に、積層貫通コンデンサの周囲には樹脂が充填される。接地用端子電極は、第三方向で、第一信号用端子電極と第二信号用端子電極との間に位置している。接地用端子電極の上記電極部分の厚みが、第一及び第二信号用端子電極の上記電極部分の厚みと同等であると、接地用端子電極の上記電極部分は、素体の一方の主面に平行であり、かつ、第一及び第二信号用端子電極の上記電極部分の表面を含む仮想平面に位置する。したがって、接地用端子電極の周囲には、樹脂が流れ込む空間が十分に形成されず、樹脂が積層貫通コンデンサの周囲に充填される際に、接地用端子電極の周囲には樹脂が回り込み難い。これにより、接地用端子電極の周囲に十分に樹脂が充填されずに、空隙が生じることがあり、積層貫通コンデンサの基板への内蔵が適切に行えないおそれがある。
本発明では、接地用端子電極の上記電極部分の厚みが、第一及び第二信号用端子電極の上記電極部分の厚みよりも小さいので、接地用端子電極の上記電極部分は、上記仮想平面から離れる。したがって、接地用端子電極の周囲には、樹脂が流れ込む空間が形成され、樹脂が積層貫通コンデンサの周囲に充填される際に、接地用端子電極の周囲に樹脂が回り込み易い。これにより、積層貫通コンデンサの周囲に樹脂が充填される際に、接地用端子電極の周囲での空隙の発生が抑制され、積層貫通コンデンサの基板への内蔵を適切に行うことができる。
接地用端子電極の電極部分の厚みは、第一及び第二信号用端子電極の電極部分の厚みの90%以下であってもよい。この場合、樹脂が接地用端子電極の周囲により一層回り込み易いので、接地用端子電極の周囲での空隙の発生を確実に抑制することができる。
第一及び第二信号用端子電極並びに接地用端子電極は、素体に形成されている焼付導体層と、焼付導体層に形成されているめっき層と、からなり、接地用端子電極の電極部分の焼付導体層の厚みは、第一及び第二信号用端子電極の電極部分の焼付導体層の厚み以下であり、接地用端子電極の焼付導体層の面積は、第一信号用端子電極の焼付導体層の面積と第二信号用端子電極の焼付導体層の面積との合計値よりも小さくてもよい。
電子部品のめっき層は、一般に、バレルめっき工法により焼付導体層上に形成される。このバレルめっき工法では、導電性を有する媒体が用いられる。媒体が焼付導体層に接触することにより、焼付導体層に電流が流れ、焼付導体層上にめっき層が形成される。
本発明者らは、焼付導体層の面積と、当該焼付導体層上に形成されるめっき層の厚みとが関連していることを見出した。焼付導体層の面積が大きい場合、焼付導体層の面積が小さい場合に比して、媒体の接触確率が高い。このため、大きい面積を有する焼付導体層に形成されるめっき層の厚みは、小さい面積を有する焼付導体層に形成されるめっき層の厚みよりも大きくなる。各焼付導体層の面積が同等であれば、各焼付導体層に形成されるめっき層の厚みも同等となる。
第一信号用端子電極と第二信号用端子電極とは、信号用内部電極を通して電気的に接続されている。したがって、接地用端子電極の焼付導体層の面積が、第一信号用端子電極の焼付導体層の面積と第二信号用端子電極の焼付導体層の面積との合計値よりも小さいことにより、接地用端子電極の上記電極部分の焼付導体層上に形成されるめっき層の厚みは、第一及び第二信号用端子電極の上記電極部分の焼付導体層上に形成される各めっき層の厚みよりも小さい。接地用端子電極の上記電極部分の焼付導体層の厚みは、第一及び第二信号用端子電極の上記電極部分の焼付導体層の厚み以下である。
これらにより、接地用端子電極の上記電極部分の厚みは、第一及び第二信号用端子電極の上記各電極部分の厚みよりも小さくなる。すなわち、各端子電極の面積、及び、各焼付導体層の厚みを上述した関係に設定することにより、接地用端子電極の上記電極部分の厚みを、第一及び第二信号用端子電極の上記各電極部分の厚みよりも容易に小さくできる。
第一及び第二信号用端子電極並びに接地用端子電極は、素体に形成されている焼付導体層と、焼付導体層に形成されているめっき層と、からなり、接地用端子電極の電極部分の焼付導体層の厚みは、第一及び第二信号用端子電極の電極部分の焼付導体層の厚みより小さく、接地用端子電極の焼付導体層の面積は、第一信号用端子電極の焼付導体層の面積と第二信号用端子電極の焼付導体層の面積との合計値と同等であってもよい。
第一信号用端子電極の焼付導体層の面積と第二信号用端子電極の焼付導体層の面積との合計値が、接地用端子電極の焼付導体層の面積と同等であることにより、第一信号用端子電極の上記電極部分の焼付導体層上に形成されるめっき層の厚み、第二信号用端子電極の上記電極部分の焼付導体層上に形成されるめっき層の厚み、及び、接地用端子電極の上記電極部分の焼付導体層上に形成されるめっき層の厚みは、同等である。接地用端子電極の上記電極部分の焼付導体層の厚みは、第一及び第二信号用端子電極の上記電極部分の各焼付導体層の厚みより小さい。
これらにより、接地用端子電極の上記電極部分の厚みは、第一及び第二信号用端子電極の上記各電極部分の厚みよりも小さくなる。すなわち、各端子電極の面積、及び、各焼付導体層の厚みを上述した関係に設定することにより、接地用端子電極の上記電極部分の厚みを、第一及び第二信号用端子電極の上記各電極部分の厚みよりも容易に小さくできる。
焼付導体層は、Cu又はNiを含み、めっき層は、焼付導体層に形成されていると共にNi又はSnを含んでいる第一めっき層と、第一めっき層に形成されていると共にCu又はAuを含んでいる第二めっき層と、からなっていてもよい。この場合、信号用内部電極は、第一及び第二信号用端子電極の焼付導体層と接続されるので、信号用内部電極と第一及び第二信号用端子電極とが確実に接触する。接地用内部電極は、接地用端子電極の焼付導体層と接続されるので、接地用内部電極と接地用端子電極とが確実に接触する。第二めっき層がCu又はAuを含んでいるので、基板に形成される配線と第一及び第二信号用端子電極並びに接地用端子電極との接続性を更に確保することができる。第一めっき層は、第二めっき層が形成される過程において、焼付導体層がダメージを受けるのを抑制する。これにより、積層貫通コンデンサの絶縁抵抗が劣化するのを抑制することができる。
第一及び第二信号用端子電極並びに接地用端子電極は、一方の第一側面に配置されている電極部分を更にそれぞれ有し、複数の信号用内部電極は、一方の第一側面に露出していると共に第一及び第二信号用端子電極における一方の第一側面に配置されている電極部分にそれぞれ接続される一対の接続部を有し、複数の接地用内部電極は、一方の第一側面に露出していると共に接地用端子電極における一方の第一側面に配置されている電極部分に接続される接続部を有していてもよい。この場合、第一及び第二信号用端子電極並びに接地用端子電極が、同じ第一側面に配置されている電極部分を有しているので、第一及び第二信号用端子電極と接地用端子電極とは、互いに近づいた状態で配置される。これにより、積層貫通コンデンサにおける電流経路が短くなり、ESL(等価直列インダクタンス)の低減を図ることができる。
第一及び第二信号用端子電極並びに接地用端子電極は、他方の主面に配置されている電極部分を更にそれぞれ有していてもよい。この場合、積層貫通コンデンサは、素体の他方の主面側においても、基板に形成された配線と電気的に接続可能となる。
第一及び第二信号用端子電極並びに接地用端子電極は、一対の第一側面に配置されている電極部分と、他方の主面に配置されている電極部分と、を更にそれぞれ有し、一方の主面に配置されている電極部分と、各第一側面に配置されている電極部分とは、一方の主面と各第一側面との間の稜線部において接続され、他方の主面に配置されている電極部分と、各第一側面に配置されている電極部分とは、他方の主面と各第一側面との間の稜線部において接続され、複数の信号用内部電極は、一対の第一側面に露出していると共に第一信号用端子電極における一対の第一側面に配置されている電極部分にそれぞれ接続される一対の接続部と、一対の第一側面に露出していると共に第二信号用端子電極における一対の第一側面に配置されている電極部分にそれぞれ接続される一対の接続部と、を有し、複数の接地用内部電極は、一対の第一側面に露出していると共に接地用端子電極における一対の第一側面に配置されている電極部分に接続される接続部を有していてもよい。この場合、積層貫通コンデンサには、一対の第一側面側から電流経路が形成される。一対の第一側面側から電流経路が形成される積層貫通コンデンサは、一つの第一側面側のみから電流経路が形成される積層貫通コンデンサに比して、電流経路が多く、ESLの低減を図ることができると共に、ESR(等価直列抵抗)の低減を図ることができる。
第一及び第二信号用端子電極は、素体の第三方向での端部に配置されていると共に、第二側面に配置される電極部分を有していなくてもよい。第一及び第二信号用端子電極は、一対の第二側面に配置されている電極部分を有していない場合、一対の第二側面に配置されている電極部分を有している場合に比して、主面に配置されている電極部分の面積を大きく設定することが可能となる。これにより、第一及び第二信号用端子電極と、基板に形成される配線との接続性を高めることができる。
接地用端子電極の面積は、第一信号用端子電極の面積と第二信号用端子電極の面積との合計値よりも小さくてもよい。
接地用端子電極の面積は、第一信号用端子電極の面積と第二信号用端子電極の面積との合計値と同等であってもよい。
本発明によれば、低背化が図られ、基板へ適切に内蔵することが可能な積層貫通コンデンサを提供することができる。
本発明の実施形態に係る積層貫通コンデンサを示す斜視図である。 本実施形態に係る積層貫通コンデンサを示す平面図である。 本実施形態に係る積層貫通コンデンサを示す側面図である。 図2におけるIV−IV線に沿った断面構成を説明するための図である。 図2におけるV−V線に沿った断面構成を説明するための図である。 図2におけるVI−VI線に沿った断面構成を説明するための図である。 図2におけるVII−VII線に沿った断面構成を説明するための図である。 信号用内部電極及び接地用内部電極を示す平面図である。 第三電極層を示す斜視図である。 第一及び第二信号用端子電極並びに接地用端子電極の電極部分の断面構成を説明するための図である。 第一電極層が形成されている素体の平面図である。 第一電極層が形成されている素体の側面図である。 本実施形態に係る積層貫通コンデンサの実装構造を説明するための図である。 本実施形態の変形例に係る積層貫通コンデンサを示す斜視図である。 本変形例に係る積層貫通コンデンサの平面図である。 本変形例に係る積層貫通コンデンサの側面図である。 図15におけるXVII−XVII線に沿った断面構成を説明するための図である。 信号用内部電極を示す平面図である。 本実施形態の別の変形例に係る積層貫通コンデンサを示す斜視図である。 本変形例に係る積層貫通コンデンサの平面図である。 本変形例に係る積層貫通コンデンサの側面図である。 図20におけるXXII−XXII線に沿った断面構成を説明するための図である。 第一及び第二信号用端子電極並びに接地用端子電極の電極部分の断面構成を説明するための図である。 第一電極層が形成されている素体の平面図である。 第一電極層が形成されている素体の側面図である。 信号用内部電極及び接地用内部電極の変形例を示す平面図である。
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図1〜図7を参照して、本実施形態に係る積層貫通コンデンサC1の構成を説明する。図1は、本実施形態に係る積層貫通コンデンサを示す斜視図である。図2は、本実施形態に係る積層貫通コンデンサを示す平面図である。図3は、本実施形態に係る積層貫通コンデンサを示す側面図である。図4は、図2におけるIV−IV線に沿った断面構成を説明するための図である。図5は、図2におけるV−V線に沿った断面構成を説明するための図である。図6は、図2におけるVI−VI線に沿った断面構成を説明するための図である。図7は、図2におけるVII−VII線に沿った断面構成を説明するための図である。
積層貫通コンデンサC1は、図1〜図7に示されるように、素体2と、素体2の外表面に配置される第一及び第二信号用端子電極5,7並びに接地用端子電極9と、を備えている。第一及び第二信号用端子電極5,7並びに接地用端子電極9は、それぞれ離間している。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。
素体2は、その外表面として、互いに対向している略長方形状の一対の主面2aと、互いに対向している一対の第一側面2cと、互いに対向している一対の第二側面2e,2fと、を有している。一対の主面2aが対向している方向が第一方向D1であり、一対の第一側面2cが対向している方向が第二方向D2であり、一対の第二側面2e,2fが対向している方向が第三方向D3である。本実施形態では、第一方向D1は、素体2の高さ方向である。第二方向D2は、素体2の幅方向であり、第一方向D1と直交している。第三方向D3は、素体2の長手方向であり、第一方向D1と第二方向D2とに直交している。
素体2の第一方向D1の長さは、素体2の第三方向D3の長さ及び素体2の第二方向D2の長さよりも小さい。素体2の第三方向D3の長さは、素体2の第二方向D2の長さよりも大きい。素体2の第三方向D3の長さは、たとえば、0.4〜1.6mmに設定される。素体2の第二方向D2の長さは、たとえば、0.2〜0.8mmに設定される。素体2の第一方向D1の長さは、たとえば、0.1〜0.35mmに設定される。積層貫通コンデンサC1は、超低背型の積層貫通コンデンサである。素体2の第三方向D3の長さは、素体2の第二方向D2の長さと同等であってもよい。
同等とは、等しいことに加えて、予め設定した範囲での微差又は製造誤差などを含んだ値を同等としてもよい。たとえば、複数の値が、当該複数の値の平均値の±5%の範囲内に含まれているのであれば、当該複数の値は同等であると規定する。
一対の第一側面2cは、一対の主面2aの間を連結するように第一方向D1に延びている。一対の第一側面2cは、第三方向D3(一対の主面2aの長辺方向)にも延びている。一対の第二側面2e,2fは、一対の主面2aの間を連結するように第一方向D1に延びている。一対の第二側面2e,2fは、第二方向D2(一対の主面2aの短辺方向)にも延びている。
素体2は、一対の主面2aが対向している方向(第一方向D1)に複数の誘電体層が積層されて構成されている。素体2では、複数の誘電体層の積層方向(以下、単に「積層方向」と称する。)が第一方向D1と一致する。各誘電体層は、例えば誘電体材料(BaTiO系、Ba(Ti,Zr)O系、又は(Ba,Ca)TiO系などの誘電体セラミック)を含むセラミックグリーンシートの焼結体から構成される。実際の素体2では、各誘電体層は、各誘電体層の間の境界が視認できない程度に一体化されている。
積層貫通コンデンサC1は、図4〜図7に示されるように、複数の信号用内部電極11と、複数の接地用内部電極13と、を備えている。信号用内部電極11及び接地用内部電極13は、積層型の電気素子の内部電極として通常用いられる導電性材料(たとえば、Ni又はCuなど)からなる。信号用内部電極11及び接地用内部電極13は、上記導電性材料を含む導電性ペーストの焼結体として構成される。
信号用内部電極11と接地用内部電極13とは、素体2の高さ方向において異なる位置(層)に配置されている。すなわち、信号用内部電極11と接地用内部電極13とは、素体2内において、第一方向D1に間隔を有して対向するように交互に配置されている。
各信号用内部電極11は、図8の(a)に示されるように、主電極部11aと、接続部11b,11c,11d,11eと、を含んでいる。各接続部11b,11cは、主電極部11aの一辺(一方の長辺)から延び、一方の第一側面2cに露出している。各接続部11d,11eは、主電極部11aの一辺(他方の長辺)から延び、他方の第一側面2cに露出している。信号用内部電極11は、一対の第一側面2cに露出し、一対の主面2a、及び、一対の第二側面2e,2fには露出していない。主電極部11aと、各接続部11b,11c,11d,11eとは、一体的に形成されている。
主電極部11aは、第三方向D3を長辺方向とし、第二方向D2を短辺方向とする矩形形状を呈している。すなわち、各信号用内部電極11の主電極部11aは、第三方向D3の長さが第二方向D2の長さよりも大きい。
接続部11bは、主電極部11aの一方の第一側面2c側の端部における第二側面2e寄りの位置から一方の第一側面2cまで延びている。接続部11bの端は一方の第一側面2cに露出しており、当該露出した端部が第一信号用端子電極5に接続されている。接続部11cは、主電極部11aの一方の第一側面2c側の端部における第二側面2f寄りの位置から一方の第一側面2cまで延びている。接続部11cの端は一方の第一側面2cに露出しており、当該露出した端部が第二信号用端子電極7に接続されている。
接続部11dは、主電極部11aの他方の第一側面2c側の端部における第二側面2e寄りの位置から他方の第一側面2cまで延びている。接続部11bの端は他方の第一側面2cに露出ており、当該露出した端部が第一信号用端子電極5に接続されている。接続部11eは、主電極部11aの他方の第一側面2c側の端部における第二側面2f寄りの位置から他方の第一側面2cまで延びている。接続部11eの端は他方の第一側面2cに露出しており、当該露出した端部が第二信号用端子電極7に接続されている。
各接続部11b,11c,11d,11eの第三方向D3の長さは、主電極部11aの第三方向D3の長さよりも小さい。各接続部11b,11c,11d,11eの第三方向D3の長さは、同等である。接続部11bと接続部11cとは、第三方向D3において、離れて位置している。接続部11dと接続部11eとは、第三方向D3において、離れて位置している。接続部11bと接続部11dとは、第二方向D2において、離れて位置している。接続部11cと接続部11eとは、第二方向D2において、離れて位置している。
各接地用内部電極13は、図8の(b)に示されるように、主電極部13aと、接続部13b,13cと、を含んでいる。主電極部13aは、第一方向D1で素体2の一部(誘電体層)を介して、主電極部11aと対向している。接続部13bは、主電極部13aの一辺(一方の長辺)から延び、一方の第一側面2cに露出している。接続部13cは、主電極部13aの一辺(他方の長辺)から延び、他方の第一側面2cに露出している。接地用内部電極13は、一対の第一側面2cに露出し、一対の主面2a、及び、一対の第二側面2e,2fには露出していない。主電極部13aと、各接続部13b,13cとは、一体的に形成されている。
主電極部13aは、第三方向D3を長辺方向とし、第二方向D2を短辺方向とする矩形形状を呈している。すなわち、各接地用内部電極13の主電極部13aは、第三方向D3の長さが第二方向D2の長さよりも大きい。本実施形態では、主電極部11aの第三方向D3の長さと主電極部13aの第三方向D3の長さとは同等であり、主電極部11aの第二方向D2の長さと主電極部13aの第二方向D2の長さとは同等である。
接続部13bは、主電極部13aの一方の第一側面2c側の端部における、第三方向D3での中央部分の位置から一方の第一側面2cまで延びている。接続部13cは、主電極部13aの他方の第一側面2c側の端部における、第三方向D3での中央部分の位置から他方の第一側面2cまで延びている。接続部13bの端は一方の第一側面2cに露出しており、当該露出した端部が接地用端子電極9に接続されている。接続部13cの端は他方の第一側面2cに露出しており、当該露出した端部が接地用端子電極9に接続されている。
各接続部13b,13cの第三方向D3の長さは、主電極部13aの第三方向D3の長さよりも小さい。各接続部13b,13cの第三方向D3の長さは、同等である。接続部13bと接続部13cとは、第二方向D2において、離れて位置している。本実施形態では、接続部11b,11c,11d,11eの第三方向D3の長さと、接続部13b,13cの第三方向D3の長さとは、同等である。
第一信号用端子電極5は、一対の主面2aにそれぞれ配置されている電極部分5aと、一対の第一側面2cにそれぞれ配置されている電極部分5bと、を有している。電極部分5aと電極部分5bとは、素体2の稜線部において接続されており、互いに電気的に接続されている。すなわち、一方の主面2aに配置されている電極部分5aと、一対の第一側面2cに配置されている各電極部分5bとは、一方の主面2aと各第一側面2cとの間の稜線部において、接続されている。他方の主面2aに配置されている電極部分5aと、一対の第一側面2cに配置されている各電極部分5bとは、他方の主面2aと各第一側面2cとの間の稜線部において、接続されている。第一信号用端子電極5は、一対の主面2a及び一対の第一側面2cの四面に形成されている。
電極部分5aは、平面視で、略矩形状を呈している。電極部分5aは、各主面2a上において、第三方向D3で見て、中央領域よりも第二側面2e寄りの領域に位置している。すなわち、電極部分5aは、各主面2aの第二側面2e側に位置している。電極部分5aは、主面2aにおける、一方の第一側面2c寄りの端部と他方の第一側面2c寄りの端部との間を延びているように形成されている。電極部分5aの第二方向D2の長さは、素体2の第二方向D2の長さと同等である。
電極部分5bは、各第一側面2c上において、第三方向D3で見て、中央領域よりも第二側面2e寄りの領域に位置している。すなわち、電極部分5bは、各第一側面2cの第二側面2e側に位置している。電極部分5bは、平面視で、略矩形状を呈している。電極部分5bは、各接続部11b,11dの第一側面2cに露出した部分をすべて覆うように配置されており、接続部11b,11dは、第一信号用端子電極5に直接的に接続されている。すなわち、接続部11b,11dは、主電極部11aと電極部分5bとを接続している。これにより、各信号用内部電極11は、第一信号用端子電極5に電気的に接続される。電極部分5aの第三方向D3の長さと、電極部分5bの第三方向D3の長さとは、同等である。
第二信号用端子電極7は、一対の主面2aにそれぞれ配置されている電極部分7aと、一対の第一側面2cにそれぞれ配置されている電極部分7bと、を有している。電極部分7aと電極部分7bとは、素体2の稜線部において接続されており、互いに電気的に接続されている。すなわち、一方の主面2aに配置されている電極部分7aと、一対の第一側面2cに配置されている各電極部分7bとは、一方の主面2aと各第一側面2cとの間の稜線部において、接続されている。他方の主面2aに配置されている電極部分7aと、一対の第一側面2cに配置されている各電極部分7bとは、他方の主面2aと各第一側面2cとの間の稜線部において、接続されている。第二信号用端子電極7は、一対の主面2a及び一対の第一側面2cの四面に形成されている。
電極部分7aは、平面視で、略矩形状を呈している。電極部分7aは、各主面2aにおいて、第三方向D3で見て、中央領域よりも第二側面2f寄りの領域に位置している。すなわち、電極部分7aは、各主面2aの第二側面2f側に位置している。電極部分7aは、主面2aにおける、一方の第一側面2c寄りの端部と他方の第一側面2c寄りの端部との間を延びているように形成されている。電極部分7aの第二方向D2の長さは、素体2の第二方向D2の長さと同等である。
電極部分7bは、各第一側面2cにおいて、第三方向D3で見て、中央領域よりも第二側面2f寄りの領域に位置している。すなわち、電極部分7bは、各第一側面2cの第二側面2f側に位置している。電極部分7bは、平面視で、略矩形状を呈している。電極部分7bは、各接続部11c,11eの第一側面2cに露出した部分をすべて覆うように配置されており、接続部11c,11eは、第二信号用端子電極7に直接的に接続されている。すなわち、接続部11c,11eは、主電極部11aと電極部分7bとを接続している。これにより、各信号用内部電極11は、第二信号用端子電極7に電気的に接続される。電極部分7aの第三方向D3の長さと、電極部分7bの第三方向D3の長さとは、同等である。本実施形態では、電極部分5a,5bの第三方向D3の長さと、電極部分7a,7bの第三方向D3の長さとは、同等である。
接地用端子電極9は、一対の主面2aにそれぞれ配置されている電極部分9aと、一対の第一側面2cにそれぞれ配置されている電極部分9bと、を有している。電極部分9aと電極部分9bとは、素体2の稜線部において接続されており、互いに電気的に接続されている。すなわち、一方の主面2aに配置されている電極部分9aと、一対の第一側面2cに配置されている各電極部分9bとは、一方の主面2aと各第一側面2cとの間の稜線部において、接続されている。他方の主面2aに配置されている電極部分9aと、一対の第一側面2cに配置されている各電極部分9bとは、他方の主面2aと各第一側面2cとの間の稜線部において、接続されている。接地用端子電極9は、一対の主面2a及び一対の第一側面2cの四面に形成されている。
電極部分9aは、平面視で、略矩形状を呈している。電極部分9aは、各主面2a上において、第三方向D3での中央領域に位置している。電極部分9aは、主面2aにおける、一方の第一側面2c寄りの端部と他方の第一側面2c寄りの端部との間を延びているように形成されている。電極部分9aの第二方向D2の長さは、素体2の第二方向D2の長さと同等である。
電極部分9bは、各第一側面2c上において、第三方向D3での中央領域に位置している。電極部分9bは、平面視で、略矩形状を呈している。電極部分9bは、各接続部13b,13cの第一側面2cに露出した部分をすべて覆うように配置されており、接続部13b,13cは、接地用端子電極9に直接的に接続されている。すなわち、接続部13b,13cは、主電極部13aと電極部分9bとを接続している。これにより、各接地用内部電極13は、接地用端子電極9に電気的に接続される。電極部分9aの第三方向D3の長さと、電極部分9bの第三方向D3の長さとは、同等である。
接地用端子電極9は、第三方向D3に見て、第一信号用端子電極5と第二信号用端子電極7との間に位置している。第一信号用端子電極5は、素体2の第三方向D3での一方の端部に配置され、第二信号用端子電極7は、素体2の第三方向D3での他方の端部に配置されている。
第一信号用端子電極5の電極部分5aと第二信号用端子電極7の電極部分7aと接地用端子電極9の電極部分9aとは、第三方向D3で離間している。電極部分5a,7a,9aは、主面2aにおいて、第二側面2eから第二側面2fに向かう方向で、電極部分5a、電極部分9a、電極部分7aの順で配置されている。すなわち、電極部分5a,7a,9aは、主面2a上において、第三方向D3で並んでいる。
第一信号用端子電極5の電極部分5bと第二信号用端子電極7の電極部分7bと接地用端子電極9の電極部分9bとは、第三方向D3で離間している。電極部分5b,7b,9bは、第一側面2cにおいて、第二側面2eから第二側面2fに向かう方向で、電極部分5b、電極部分9b、電極部分7bの順で配置されている。すなわち、電極部分5b,7b,9bは、第一側面2c上において、第三方向D3で並んでいる。
素体2の一対の第二側面2e,2fには、端子電極5,7,9は配置されていない。すなわち、第一及び第二信号用端子電極5,7は、第二側面2e,2fに配置される電極部分を有していない。このため、素体2の一対の第二側面2e,2fは、露出している。
第一及び第二信号用端子電極5,7並びに接地用端子電極9は、第一電極層21、第二電極層23、及び第三電極層25をそれぞれ有している。すなわち、電極部分5a,5bと電極部分7a,7bと電極部分9a,9bとは、それぞれ第一電極層21、第二電極層23、及び第三電極層25からなる。第三電極層25は、第一及び第二信号用端子電極5,7並びに接地用端子電極9の最外層を構成している。
第一電極層21は、導電性ペーストを素体2の表面に付与して焼き付けることにより形成されている。すなわち、第一電極層21は、焼付導体層である。本実施形態では、第一電極層21は、Cuからなる焼付導体層である。第一電極層21は、Niからなる焼付導体層であってもよい。このように、第一電極層21は、Cu又はNiを含んでいる。導電性ペーストには、Cu又はNiからなる粉末に、ガラス成分、有機バインダ、及び有機溶剤を混合したものが用いられている。第一電極層21の厚みは、たとえば、最大で20μmである。
第二電極層23は、第一電極層21上にめっき法により形成されている。本実施形態では、第二電極層23は、第一電極層21上にNiめっきにより形成されたNiめっき層である。第二電極層23は、Snめっき層であってもよい。このように、第二電極層23は、Ni又はSnを含んでいる。第二電極層23の厚みは、たとえば、1〜5μmである。
第三電極層25は、第二電極層23上にめっき法により形成されている。本実施形態では、第三電極層25は、第二電極層23上にCuめっきにより形成されたCuめっき層である。第二電極層23は、Auめっき層であってもよい。このように、第三電極層25は、Cu又はAuを含んでいる。第三電極層25の厚みは、たとえば、1〜15μmである。
Cuめっき層である第三電極層25の表面には、図9にも示されるように、複数の突起25aが形成されていてもよい。この場合、各突起25aは、Cuからなる。各突起25aの直径は10〜30μmであり、各突起25aの高さは1〜10μmである。
次に、図10を参照して、第一及び第二信号用端子電極5,7並びに接地用端子電極9の電極部分5a,7a,9aの厚みについて説明する。
電極部分9aの第一電極層21の厚みT9S1は、電極部分5a,7aの各第一電極層21の厚みT5S1,T7S1以下である。本実施形態では、電極部分5aの第一電極層21の厚みT5S1と、電極部分7aの第一電極層21の厚みT7S1と、電極部分9aの第一電極層21の厚みT9S1とは、同等である。
電極部分5aの第二電極層23の厚みT5P1と、電極部分7aの第二電極層23の厚みT7P1とは、同等であり、電極部分9aの第二電極層23の厚みT9P1は、各厚みT5P1,T7P1よりも小さい。電極部分5aの第三電極層25の厚みT5P2と、電極部分7aの第三電極層25の厚みT7P2とは、同等であり、電極部分9aの第三電極層25の厚みT9P2は、各厚みT5P2,T7P2よりも小さい。したがって、電極部分9aのめっき層の厚み(T9P1+T9P2)は、各電極部分5a,7aのめっき層の厚み(T5P1+T5P2,T7P1+T7P2)より小さい。
電極部分9aの厚み(T9S1+T9P1+T9P2)は、各電極部分5a,7aの厚み(T5S1+T5P1+T5P2,T7S1+T7P1+T7P2)よりも小さい。本実施形態では、電極部分9aの厚み(T9S1+T9P1+T9P2)は、各電極部分5a,7aの厚み(T5S1+T5P1+T5P2,T7S1+T7P1+T7P2の90%以下である。厚みT5S1,T7S1,T9S1は、たとえば10μmである。厚みT5P1,T7P1は、たとえば4μmである。厚みT9P1は、たとえば3μmである。厚みT5P2,T7P2は、たとえば10μmである。厚みT9P2は、たとえば7.5μmである。
次に、図2、図3、図11、及び図12を参照して、第一及び第二信号用端子電極5,7並びに接地用端子電極9の第一電極層21の面積について説明する。
電極部分5a,5bの第一電極層21の第三方向D3の長さL15と、電極部分7a,7bの第一電極層21の第三方向D3の長さL17と、電極部分9a,9bの第一電極層21の第三方向D3の長さL19とは、同等である。すなわち、長さL19は、長さL15と長さL17との合計値よりも小さい。電極部分5a,7a,9aの第一電極層21の第二方向D2の各長さLは、同等である。電極部分5b,7b,9bの第一電極層21の第一方向D1の各長さLは、同等である。
第一信号用端子電極5の第一電極層21の面積は、それぞれ一対の電極部分5a,5bの第一電極層21の面積の合計値である。すなわち、第一信号用端子電極5の第一電極層21の面積は、概ね「2×L15×(L+L)」で表される。
第二信号用端子電極7の第一電極層21の面積は、それぞれ一対の電極部分7a,7bの第一電極層21の面積の合計値である。すなわち、第二信号用端子電極7の第一電極層21の面積は、概ね「2×L17×(L+L)」で表される。
接地用端子電極9の第一電極層21の面積は、それぞれ一対の電極部分9a,9bの第一電極層21の面積の合計値である。すなわち、接地用端子電極9の第一電極層21の面積は、概ね「2×L19×(L+L)」で表される。
本実施形態では、第一信号用端子電極5の第一電極層21の面積と、第二信号用端子電極7の第一電極層21の面積と、接地用端子電極9の第一電極層21の面積とは、同等である。
以上のように、本実施形態では、素体2の第一方向D1の長さが、素体2の第二方向D2の長さ及び素体2の第三方向D3の長さよりも小さい。これにより、積層貫通コンデンサC1の低背化が図られ、基板への内蔵に適した積層貫通コンデンサC1を実現することができる。第一及び第二信号用端子電極5,7並びに接地用端子電極9は、一対の主面2aに配置された電極部分5a,7a,9aを有している。したがって、積層貫通コンデンサC1は、素体2の一方の主面2a側、素体2の他方の主面2a側、又は、素体2の両主面2a側において、基板に形成された配線と電気的に接続可能となり、基板への内蔵が容易である。
積層貫通コンデンサC1が基板へ実装される際に、積層貫通コンデンサC1の周囲には樹脂が充填される。接地用端子電極9は、第三方向D3で、第一信号用端子電極5と第二信号用端子電極7との間に位置している。接地用端子電極9の電極部分9aの厚みが、第一及び第二信号用端子電極5,7の電極部分5a,7aの厚みと同等であると、電極部分9aは、素体2の主面2aに平行であり、かつ、電極部分5a,7aの表面を含む仮想平面VPに位置する。したがって、接地用端子電極9の周囲には、樹脂が流れ込む空間が十分に形成されず、樹脂が積層貫通コンデンサC1の周囲に充填される際に、接地用端子電極9の周囲には樹脂が回り込み難い。これにより、接地用端子電極9の周囲に十分に樹脂が充填されずに、空隙が生じることがあり、積層貫通コンデンサC1の基板への内蔵が適切に行えないおそれがある。
本実施形態では、電極部分9aの厚みが、電極部分5a,7aの厚みよりも小さいので、電極部分9aは、仮想平面VPから離れる。したがって、接地用端子電極9の周囲には、樹脂が流れ込む空間が形成され、樹脂が積層貫通コンデンサC1の周囲に充填される際に、接地用端子電極9の周囲に樹脂が回り込み易い。これにより、積層貫通コンデンサC1の周囲に樹脂が充填される際に、接地用端子電極9の周囲での空隙の発生が抑制され、積層貫通コンデンサC1の基板への内蔵を適切に行うことができる。
電極部分9aの厚みは、各電極部分5a,7aの厚みの90%以下である。これにより、樹脂が接地用端子電極9の周囲により一層回り込み易いので、接地用端子電極9の周囲での空隙の発生を確実に抑制することができる。電極部分9aの厚みは、各電極部分5a,7aの厚みの80%以上であることが好ましい。電極部分9aの厚みが、各電極部分5a,7aの厚みの80%未満であると、接地用端子電極9とビア導体との接続面積が、第一及び第二信号用端子電極5,7とビア導体との接続面積より小さくなり、接地用端子電極9とビア導体との接続信頼性が低下するおそれがある。
電子部品のめっき層は、一般に、バレルめっき工法により焼付導体層上に形成される。このバレルめっき工法では、導電性を有する媒体が用いられる。媒体が焼付導体層に接触することにより、焼付導体層に電流が流れ、焼付導体層上にめっき層が形成される。
焼付導体層である第一電極層21の面積が大きい場合、第一電極層21の面積が小さい場合に比して、媒体の接触確率が高い。このため、大きい面積を有する第一電極層21に形成されるめっき層の厚みは、小さい面積を有する第一電極層21に形成されるめっき層(第二及び第三電極層23,25)の厚みよりも大きくなる。すなわち、各第一電極層21の面積が同等であれば、各第一電極層21に形成されるめっき層の厚みも同等となる。
第一信号用端子電極5と第二信号用端子電極7とは、信号用内部電極11を通して電気的に接続されている。したがって、接地用端子電極9の第一電極層21の面積が、第一信号用端子電極5の第一電極層21の面積と第二信号用端子電極7の第一電極層21の面積との合計値よりも小さいことにより、電極部分9aの第一電極層21上に形成されるめっき層(第二及び第三電極層23,25)の厚みは、電極部分5a,7aの第一電極層21上に形成される各めっき層(第二及び第三電極層23,25)の厚みよりも小さい。電極部分9aの第一電極層21の厚みT9S1は、電極部分5a,7aの各第一電極層21の厚みT5S1,T7S1以下である。
これらにより、電極部分9aの厚み(T9S1+T9P1+T9P2)は、各電極部分5a,7aの厚み(T5S1+T5P1+T5P2,T7S1+T7P1+T7P2)よりも小さくなる。すなわち、各端子電極5,7,9の面積、及び、各第一電極層21の厚みを上述した関係に設定することにより、電極部分9aの厚みを、各電極部分5a,7aの厚みよりも容易に小さくできる。
めっき層は、第一電極層21上に形成されるので、接地用端子電極9の第一電極層21の面積が、第一信号用端子電極5の第一電極層21の面積と第二信号用端子電極7の第一電極層21の面積との合計値よりも小さければ、接地用端子電極9のめっき層の面積も、基本的には、第一信号用端子電極5のめっき層の面積と第二信号用端子電極7のめっき層の面積との合計値よりも小さくなる。このため、接地用端子電極9の第一電極層21の面積が、第一信号用端子電極5の第一電極層21の面積と第二信号用端子電極7の第一電極層21の面積との合計値よりも小さいと、接地用端子電極9の面積は、第一信号用端子電極5の面積と第二信号用端子電極7の面積との合計値よりも小さくなる。
下地層(たとえば、第一電極層21)にめっき層(たとえば、第二電極層23)を形成する場合、下地層の表面のみならず、素体2の表面にもめっき層が形成される現象(いわゆる、「めっき伸び」)が発生するおそれがある。本実施形態(後述する変形例を含む)では、素体2の表面上に位置するめっき層は、端子電極(めっき層)の面積には加味しない。
本実施形態では、第一及び第二信号用端子電極5,7並びに接地用端子電極9は、第一電極層21、第二電極層23、及び第三電極層25をそれぞれ有している。信号用内部電極11及び接地用内部電極13は、焼付導体層である第一電極層21と接続されるので、信号用内部電極11及び接地用内部電極13と第一電極層21とが確実に接触する。第三電極層25がCu又はAuを含んでいるので、基板に形成される配線と第一及び第二信号用端子電極5,7並びに接地用端子電極9との接続性を更に確保することができる。第二電極層23は、第三電極層25が形成される過程において、第一電極層21がダメージを受けるのを抑制する。これにより、積層貫通コンデンサC1の絶縁抵抗が劣化するのを抑制することができる。
積層貫通コンデンサC1は、後述するように、基板の収容部に配置された後に、収容部に樹脂が充填されることにより、基板に内蔵される。Cuめっき層である第三電極層25の表面に突起25aが形成されている場合、突起25aにより、第三電極層25の表面には凹凸が形成される。第三電極層25に突起25aが形成されている構成では、突起25aが形成されていない構成に比して、第三電極層25の表面積が大きく、かつ、上記凹凸により樹脂との噛み合わせがよい。したがって、積層貫通コンデンサC1が基板に内蔵される際に、第三電極層25と樹脂との密着性を向上することができる。
接地用端子電極9は、第三方向D3に見て、第一信号用端子電極5と第二信号用端子電極7との間に位置している。第一及び第二信号用端子電極5,7並びに接地用端子電極9は、第一側面2cに配置されている電極部分5b,7b,9bをそれぞれ有している。各信号用内部電極11は、第一側面2cに露出していると共に電極部分5b,7bにそれぞれ接続される接続部11b,11c,11d,11eを有している。各接地用内部電極13は、第一側面2cに露出していると共に電極部分9bに接続される接続部13b,13cを有している。これにより、第一及び第二信号用端子電極5,7並びに接地用端子電極9が、同じ第一側面2cに配置されている電極部分5b,7b,9bを有しているので、第一及び第二信号用端子電極5,7と接地用端子電極9とは、互いに近づいた状態で配置される。これにより、積層貫通コンデンサC1における電流経路が短くなり、ESLの低減を図ることができる。
電極部分5a,7a,9aと電極部分5b,7b,9bとは、素体2の稜線部において接続されている。したがって、積層貫通コンデンサC1には、一対の第一側面2c側から電流経路が形成される。一対の第一側面2c側から電流経路が形成される積層貫通コンデンサC1は、一つの第一側面2c側のみから電流経路が形成される積層貫通コンデンサに比して、電流経路が多く、ESLの低減を図ることができると共に、ESRの低減を図ることができる。
第一及び第二信号用端子電極5,7は、素体2の第三方向D3での端部に配置されており、第一及び第二信号用端子電極5,7は、第二側面2e,2fに配置される電極部分を有していない。第一及び第二信号用端子電極5,7は、第二側面2e,2fに配置される電極部分を有していない場合、第二側面2e,2fに配置されている電極部分を有している場合に比して、電極部分5a,5b,7a,7bの面積を大きく設定することが可能となる。これにより、第一及び第二信号用端子電極5,7と、基板に形成される配線との接続性を高めることができる。
積層貫通コンデンサC1は、図13に示されるように、基板31に埋め込まれて実装される。すなわち、積層貫通コンデンサC1は、基板31に内蔵される。図13は、本実施形態に係る積層貫通コンデンサの実装構造を説明するための図である。
基板31は、複数の絶縁層33が積層されることにより構成されている。絶縁層33は、セラミック又は樹脂などの絶縁性材料からなり、接着などにより互いに一体化されている。
積層貫通コンデンサC1は、基板31に形成された収容部31aに配置されており、収容部31aに充填された樹脂34により、基板31に対して固定されている。これにより、積層貫通コンデンサC1が、基板31内に埋め込まれる。積層貫通コンデンサC1は、基板31の表面に配置された電極35〜37と、ビア導体45〜47を通して、電気的に接続されている。
第一信号用端子電極5の電極部分5aは、ビア導体45と接続されている。第一信号用端子電極5は、ビア導体45を通して電極35と電気的に接続されている。第二信号用端子電極7の電極部分7aは、ビア導体46と接続されている。第二信号用端子電極7は、ビア導体46を通して電極36と電気的に接続されている。接地用端子電極9の電極部分9aは、ビア導体47と接続されている。接地用端子電極9は、ビア導体47を通して電極37と電気的に接続されている。
ビア導体45〜47は、基板31に形成されたビアホール内に導電性金属(たとえば、Cuなど)を無電解めっきなどにより成長させることにより、形成される。ビアホールは、レーザ加工などにより、基板31の表面側から積層貫通コンデンサC1の第一及び第二信号用端子電極5,7並びに接地用端子電極9の各電極部分5a,7a,9aに達するように形成される。
積層貫通コンデンサC1では、電極部分5a,7a,9aは、めっき層としての第三電極層25と、を有している。したがって、ビアホールに形成されるビア導体45〜47と電極部分5a,7a,9aとを確実に接続することができる。特に、ビア導体45〜47がめっきにより形成される場合、ビア導体45〜47と電極部分5a,7a,9aとが、より一層確実に接続される。
次に、図14〜図17を参照して、本実施形態の変形例に係る積層貫通コンデンサC2の構成を説明する。図14は、本変形例に係る積層貫通コンデンサを示す斜視図である。図15は、本変形例に係る積層貫通コンデンサの平面図である。図16は、本変形例に係る積層貫通コンデンサの側面図である。図17は、図15におけるXVII−XVII線に沿った断面構成を説明するための図である。接地用端子電極9を含み、かつ、第二方向D2に平行な断面での構成は、図7に示された断面構成と同様であり、図示を省略する。
積層貫通コンデンサC2も、図14〜図17に示されるように、素体2と、第一及び第二信号用端子電極5,7並びに接地用端子電極9と、それぞれ複数の信号用内部電極11及び接地用内部電極13と、を備えている。
各信号用内部電極11は、図18に示されるように、主電極部11aと、接続部11bと、接続部11cと、を含んでいる。接続部11bは、主電極部11aの一辺(一方の短辺)から延び、第二側面2eに露出している。接続部11cは、主電極部11aの一辺(他方の短辺)から延び、第二側面2fに露出している。信号用内部電極11は、一対の第二側面2e,2fに露出し、一対の主面2a及び一対の第一側面2cには露出していない。主電極部11aと、各接続部11b,11cとは、一体的に形成されている。
接続部11bは、主電極部11aの第二側面2e側の端部から主電極部11aと同じ幅で第二側面2eまで延びている。接続部11bの端は第二側面2eに露出しており、当該露出した端部が第一信号用端子電極5に接続されている。接続部11cは、主電極部11aの第二側面2f側の端部から主電極部11aと同じ幅で第二側面2fまで延びている。接続部11cの端は第二側面2fに露出しており、当該露出した端部が第二信号用端子電極7に接続されている。
接地用内部電極13は、図8の(b)に示されるように、主電極部13aと、接続部13bと、接続部13cと、を含んでいる。
第一信号用端子電極5は、一対の主面2aにそれぞれ配置されている電極部分5aと、一対の第一側面2cにそれぞれ配置されている電極部分5bと、第二側面2eに配置されている電極部分5cと、を有している。電極部分5cと、電極部分5a,5bとは、素体2の稜線部において接続されており、互いに電気的に接続されている。すなわち、電極部分5aと電極部分5cとは、主面2aと第二側面2eとの間の稜線部において、接続されている。電極部分5bと電極部分5cとは、第一側面2cと第二側面2eとの間の稜線部において、接続されている。第一信号用端子電極5は、一対の主面2a、一対の第一側面2c、及び第二側面2eの五面に形成されている。
電極部分5cは、各接続部11bの第二側面2eに露出した部分をすべて覆うように配置されており、接続部11bは、第一信号用端子電極5に直接的に接続される。電極部分5cは、第二側面2e全体を覆うように形成されている。
第二信号用端子電極7は、一対の主面2aにそれぞれ配置されている電極部分7aと、一対の第一側面2cにそれぞれ配置されている電極部分7bと、第二側面2fに配置されている電極部分7cと、を有している。電極部分7cと、電極部分7a,7bとは、素体2の稜線部において接続されており、互いに電気的に接続されている。すなわち、電極部分7aと電極部分7cとは、主面2aと第二側面2fとの間の稜線部において、接続されている。電極部分7bと電極部分7cとは、第一側面2cと第二側面2fとの間の稜線部において、接続されている。第二信号用端子電極7は、一対の主面2a、一対の第一側面2c、及び第二側面2fの五面に形成されている。
電極部分7cは、各接続部11cの第二側面2fに露出した部分をすべて覆うように配置されており、接続部11cは、第二信号用端子電極7に直接的に接続される。電極部分7cは、第二側面2f全体を覆うように形成されている。
電極部分5a,5c,7a,7cの第一電極層21の第二方向D2の各長さは、同等である。電極部分5b,5c,7b,7cの第一電極層21の第一方向D1の各長さも、同等である。
第一信号用端子電極5の第一電極層21の面積は、それぞれ一対の電極部分5a,5bの第一電極層21の面積と電極部分5cの第一電極層21の面積との合計値である。第二信号用端子電極7の第一電極層21の面積は、それぞれ一対の電極部分7a,7bの第一電極層21の面積と電極部分7cの第一電極層21の面積との合計値である。本変形例においても、第一信号用端子電極5の第一電極層21の面積と、第二信号用端子電極7の第一電極層21の面積とは、同等である。接地用端子電極9の第一電極層21の面積は、第一信号用端子電極5の第一電極層21の面積と第二信号用端子電極7の第一電極層21の面積との合計値よりも小さい。
本変形例においても、積層貫通コンデンサC2の低背化が図られ、基板への内蔵に適した積層貫通コンデンサを実現することができる。また、積層貫通コンデンサC2は、素体2の一方の主面2a側、素体2の他方の主面2a側、又は、素体2の両主面2a側において、基板に形成された配線と電気的に接続可能となり、基板への内蔵が容易である。
本変形例でも、電極部分9aの厚みが、各電極部分5a,7aの厚みよりも小さいので、樹脂が積層貫通コンデンサC2の周囲に充填される際に、接地用端子電極9の周囲に樹脂が回り込み易い。したがって、積層貫通コンデンサC2の周囲に樹脂が充填される際に、接地用端子電極9の周囲での空隙の発生が抑制され、積層貫通コンデンサC2の基板への内蔵を適切に行うことができる。
次に、図19〜図22を参照して、本実施形態の別の変形例に係る積層貫通コンデンサC3の構成を説明する。図19は、本変形例に係る積層貫通コンデンサを示す斜視図である。図20は、本変形例に係る積層貫通コンデンサの平面図である。図21は、本変形例に係る積層貫通コンデンサの側面図である。図22は、図20におけるXXII−XXII線に沿った断面構成を説明するための図である。第一信号用端子電極5を含み、かつ、第二方向D2に平行な断面での構成は、図5に示された断面構成と同様であり、図示を省略する。第二信号用端子電極7を含み、かつ、第二方向D2に平行な断面での構成は、図6に示された断面構成と同様であり、図示を省略する。接地用端子電極9を含む断面構成は、図7に示された断面構成と同様であり、図示を省略する。
積層貫通コンデンサC3も、図19〜図22に示されるように、素体2と、第一及び第二信号用端子電極5,7並びに接地用端子電極9と、それぞれ複数の信号用内部電極11及び接地用内部電極13と、を備えている。
第一信号用端子電極5は、一対の主面2aにそれぞれ配置されている電極部分5aと、一対の第一側面2cにそれぞれ配置されている電極部分5bと、を有している。第二信号用端子電極7は、一対の主面2aにそれぞれ配置されている電極部分7aと、一対の第一側面2cにそれぞれ配置されている電極部分7bと、を有している。接地用端子電極9は、一対の主面2aにそれぞれ配置されている電極部分9aと、一対の第一側面2cにそれぞれ配置されている電極部分9bと、を有している。
次に、図23を参照して、第一及び第二信号用端子電極5,7並びに接地用端子電極9の電極部分5a,7a,9aの厚みについて説明する。
電極部分9aの第一電極層21の厚みT9S1は、電極部分5a,7aの各第一電極層21の厚みT5S1,T7S1よりも小さい。電極部分5aの第二電極層23の厚みT5P1と、電極部分7aの第二電極層23の厚みT7P1と、電極部分9aの第二電極層23の厚みT9P1とは、同等である。電極部分5aの第三電極層25の厚みT5P2と、電極部分7aの第三電極層25の厚みT7P2と、電極部分9aの第三電極層25の厚みT9P2とは、同等である。したがって、電極部分5aのめっき層の厚み(T5P1+T5P2)と、電極部分7aのめっき層の厚み(T7P1+T7P2)と、電極部分9aのめっき層の厚み(T9P1+T9P2)とは、同等である。
電極部分9aの厚み(T9S1+T9P1+T9P2)は、各電極部分5a,7aの厚み(T5S1+T5P1+T5P2,T7S1+T7P1+T7P2)よりも小さい。本変形例でも、電極部分9aの厚み(T9S1+T9P1+T9P2)は、各電極部分5a,7aの厚み(T5S1+T5P1+T5P2,T7S1+T7P1+T7P2)の90%以下である。厚みT5S1,T7S1は、たとえば10μmである。厚みT9S1は、たとえば7μmである。厚みT5P1,T7P1,T9P1は、たとえば3.5μmである。厚みT5P2,T7P2,T9P2は、たとえば10μmである。
次に、図20、図21、図24、及び図25を参照して、第一及び第二信号用端子電極5,7並びに接地用端子電極9の第一電極層21の面積について説明する。
電極部分5a,5bの第一電極層21の第三方向D3の長さL15と、電極部分7a,7bの第一電極層21の第三方向D3の長さL17とは、同等である。電極部分9a,9bの第一電極層21の第三方向D3の長さL19は、長さL15と長さL17との合計値と同等である。すなわち、本変形例では、長さL19は、各長さL15,L17の2倍である。
電極部分5aの第一電極層21の第二方向D2の長さL25と、電極部分7aの第一電極層21の第二方向D2の長さL27とは同等である。厳密には、電極部分9aの第一電極層21の第二方向D2の長さL29は、厚みT9S1が厚みT5S1,T7S1よりも小さい分、長さL25,L27に比べて小さい。しかしながら、長さL25,L27と長さL29との差は、長さL25,L27,L29に比べて極めて小さいため、各端子電極5,7,9の第一電極層21の面積を算出する際には、長さL29は長さL25,L27で近似してもよい。
電極部分5aの第一電極層21の第一方向D1の長さL35と、電極部分7aの第一電極層21の第一方向D1の長さL37とは同等である。厳密には、電極部分9aの第一電極層21の第一方向D1の長さL39は、厚みT9S1が厚みT5S1,T7S1よりも小さい分、長さL35,L37に比べて小さい。しかしながら、長さL35,L37と長さL39との差は、長さL35,L37,L39に比べて極めて小さいため、各端子電極5,7,9の第一電極層21の面積を算出する際には、長さL39は長さL35,L37で近似してもよい。
第一信号用端子電極5の第一電極層21の面積と、第二信号用端子電極7の第一電極層21の面積とは、同等である。接地用端子電極9の第一電極層21の面積は、第一信号用端子電極5の第一電極層21の面積と第二信号用端子電極7の第一電極層21の面積との合計値と同等である。すなわち、本変形例では、接地用端子電極9の第一電極層21の面積は、第一及び第二信号用端子電極5,7の第一電極層21の各面積の2倍である。
本変形例においても、積層貫通コンデンサC3の低背化が図られ、基板への内蔵に適した積層貫通コンデンサを実現することができる。また、積層貫通コンデンサC3は、素体2の一方の主面2a側、素体2の他方の主面2a側、又は、素体2の両主面2a側において、基板に形成された配線と電気的に接続可能となり、基板への内蔵が容易である。
本変形例でも、電極部分9aの厚み(T9S1+T9P1+T9P2)が、各電極部分5a,7aの厚み(T5S1+T5P1+T5P2,T7S1+T7P1+T7P2)よりも小さいので、樹脂が積層貫通コンデンサC3の周囲に充填される際に、接地用端子電極9の周囲に樹脂が回り込み易い。したがって、積層貫通コンデンサC3の周囲に樹脂が充填される際に、接地用端子電極9の周囲での空隙の発生が抑制され、積層貫通コンデンサC3の基板への内蔵を適切に行うことができる。
本変形例では、第一信号用端子電極5の第一電極層21の面積と第二信号用端子電極7の第一電極層21の面積との合計値が、接地用端子電極9の第一電極層21の面積と同等であることにより、電極部分5a,7a,9aの第一電極層21上に形成される各めっき層(第二及び第三電極層23,25)の厚み(T5P1+T5P2,T7P1+T7P2,T9P1+T9P2)は、同等である。電極部分9aの第一電極層21の厚みは、電極部分5a,7aの各第一電極層21の厚みより小さい。
これらにより、電極部分9aの厚み(T9S1+T9P1+T9P2)は、各電極部分5a,7aの厚み(T5S1+T5P1+T5P2,T7S1+T7P1+T7P2)よりも小さくなる。すなわち、各端子電極5,7,9の面積、及び、各第一電極層21の厚みを上述した関係に設定することにより、電極部分9aの厚みを、各電極部分5a,7aの厚みよりも容易に小さくできる。
本変形例では、第一信号用端子電極5の第一電極層21の面積と第二信号用端子電極7の第一電極層21の面積との合計値が、接地用端子電極9の第一電極層21の面積と同等であるので、第一信号用端子電極5の面積と第二信号用端子電極7の面積との合計値が、接地用端子電極9の面積と同等となる。
以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
第一及び第二信号用端子電極5,7並びに接地用端子電極9は、一対の電極部分5a,7a,9aを有している必要はない。電極部分5a,7a,9aは、一対の主面2aのうちのいずれ一方の主面2aに配置されていればよい。
信号用内部電極11及び接地用内部電極13の形状は、上述した実施形態及び変形例における形状に限られない。たとえば、信号用内部電極11及び接地用内部電極13は、図26に示されるように、他方の第一側面2cに露出していなくてもよい。すなわち、信号用内部電極11は、主電極部11aと、一方の第一側面2cに露出する一対の接続部11b,11cと、を有している。接地用内部電極13は、主電極部13aと、一方の第一側面2cに露出する一つの接続部13bと、を有している。この場合、第一及び第二信号用端子電極5,7並びに接地用端子電極9は、他方の第一側面2cには、電極部分を備えていなくてもよい。
図13では、積層貫通コンデンサC1が基板31に埋め込まれて実装されているが、積層貫通コンデンサC2,C3が基板31に埋め込まれて実装されていてもよい。
2…素体、2a…主面、2c…第一側面、2e,2f…第二側面、5…第一信号用端子電極、5a〜5c…電極部分、7…第二信号用端子電極、7a〜7c…電極部分、9…接地用端子電極、9a,9b…電極部分、11…信号用内部電極、11a…主電極部、11b〜11e…接続部、13…接地用内部電極、13a…主電極部、13b,13c…接続部、21…第一電極層、23…第二電極層、25…第三電極層、C1,C2,C3…積層貫通コンデンサ、D1…第一方向、D2…第二方向、D3…第三方向。

Claims (11)

  1. 直方体形状を呈しており、第一方向で互いに対向している一対の主面と、前記一対の主面を連結するように前記第一方向に延びていると共に前記第一方向と直交する第二方向で互いに対向している一対の第一側面と、前記一対の主面を連結するように前記第一方向に延びていると共に前記第一及び第二方向に直交する第三方向で互いに対向している一対の第二側面と、を有している素体と、
    前記第一方向で互いに対向するように前記素体内に交互に配置された、それぞれ複数の信号用内部電極及び接地用内部電極と、
    前記素体に配置され、前記複数の信号用内部電極と接続される第一及び第二信号用端子電極と、
    前記素体に配置され、前記複数の接地用内部電極と接続される接地用端子電極と、を備え、
    前記素体の前記第一方向の長さは、前記素体の前記第二方向の長さ及び前記素体の前記第三方向の長さよりも小さく、
    前記接地用端子電極は、前記第三方向に見て、前記第一信号用端子電極と前記第二信号用端子電極との間に位置し、
    前記第一及び第二信号用端子電極並びに前記接地用端子電極は、一方の前記主面に配置されている電極部分をそれぞれ有し、
    前記接地用端子電極の前記電極部分の厚みは、前記第一及び第二信号用端子電極の前記電極部分の厚みよりも小さい、積層貫通コンデンサ。
  2. 前記接地用端子電極の前記電極部分の厚みは、前記第一及び第二信号用端子電極の前記電極部分の厚みの90%以下である、請求項1に記載の積層貫通コンデンサ。
  3. 前記第一及び第二信号用端子電極並びに前記接地用端子電極は、前記素体に形成されている焼付導体層と、前記焼付導体層に形成されているめっき層と、からなり、
    前記接地用端子電極の前記電極部分の前記焼付導体層の厚みは、前記第一及び第二信号用端子電極の前記電極部分の前記焼付導体層の厚み以下であり、
    前記接地用端子電極の前記焼付導体層の面積は、前記第一信号用端子電極の前記焼付導体層の面積と前記第二信号用端子電極の前記焼付導体層の面積との合計値よりも小さい、請求項1又は2に記載の積層貫通コンデンサ。
  4. 前記第一及び第二信号用端子電極並びに前記接地用端子電極は、前記素体に形成されている焼付導体層と、前記焼付導体層に形成されているめっき層と、からなり、
    前記接地用端子電極の前記電極部分の前記焼付導体層の厚みは、前記第一及び第二信号用端子電極の前記電極部分の前記焼付導体層の厚みより小さく、
    前記接地用端子電極の前記焼付導体層の面積は、前記第一信号用端子電極の前記焼付導体層の面積と前記第二信号用端子電極の前記焼付導体層の面積との合計値と同等である、請求項1又は2に記載の積層貫通コンデンサ。
  5. 前記焼付導体層は、Cu又はNiを含み、
    前記めっき層は、前記焼付導体層に形成されていると共にNi又はSnを含んでいる第一めっき層と、前記第一めっき層に形成されていると共にCu又はAuを含んでいる第二めっき層と、からなる、請求項4又は5に記載の積層貫通コンデンサ。
  6. 前記第一及び第二信号用端子電極並びに前記接地用端子電極は、一方の前記第一側面に配置されている電極部分を更にそれぞれ有し、
    前記複数の信号用内部電極は、前記一方の第一側面に露出していると共に前記第一及び第二信号用端子電極における前記一方の第一側面に配置されている前記電極部分にそれぞれ接続される一対の接続部を有し、
    前記複数の接地用内部電極は、前記一方の第一側面に露出していると共に前記接地用端子電極における前記一方の第一側面に配置されている前記電極部分に接続される接続部を有している、請求項1〜5のいずれか一項に記載の積層貫通コンデンサ。
  7. 前記第一及び第二信号用端子電極並びに前記接地用端子電極は、他方の前記主面に配置されている電極部分を更にそれぞれ有している、請求項1〜6のいずれか一項に記載の積層貫通コンデンサ。
  8. 前記第一及び第二信号用端子電極並びに前記接地用端子電極は、前記一対の第一側面に配置されている電極部分と、他方の前記主面に配置されている電極部分と、を更にそれぞれ有し、
    前記一方の主面に配置されている前記電極部分と、各前記第一側面に配置されている前記電極部分とは、前記一方の主面と各前記第一側面との間の稜線部において接続され、前記他方の主面に配置されている前記電極部分と、各前記第一側面に配置されている前記電極部分とは、前記他方の主面と各前記第一側面との間の稜線部において接続され、
    前記複数の信号用内部電極は、前記一対の第一側面に露出していると共に前記第一信号用端子電極における前記一対の第一側面に配置されている前記電極部分にそれぞれ接続される一対の接続部と、前記一対の第一側面に露出していると共に前記第二信号用端子電極における前記一対の第一側面に配置されている前記電極部分にそれぞれ接続される一対の接続部と、を有し、
    前記複数の接地用内部電極は、前記一対の第一側面に露出していると共に前記接地用端子電極における前記一対の第一側面に配置されている前記電極部分に接続される接続部を有している、請求項1〜5のいずれか一項に記載の積層貫通コンデンサ。
  9. 前記第一及び第二信号用端子電極は、前記素体の前記第三方向での端部に配置されていると共に、前記第二側面に配置される電極部分を有していない、請求項1〜8のいずれか一項に記載の積層貫通コンデンサ。
  10. 前記接地用端子電極の面積は、前記第一信号用端子電極の面積と前記第二信号用端子電極の面積との合計値よりも小さい、請求項1又は2に記載の積層貫通コンデンサ。
  11. 前記接地用端子電極の面積は、前記第一信号用端子電極の面積と前記第二信号用端子電極の面積との合計値と同等である、請求項1又は2に記載の積層貫通コンデンサ。
JP2015025073A 2015-02-12 2015-02-12 積層貫通コンデンサ Active JP6540069B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015025073A JP6540069B2 (ja) 2015-02-12 2015-02-12 積層貫通コンデンサ
CN201610082822.8A CN105895371B (zh) 2015-02-12 2016-02-05 层叠贯通电容器
US15/018,027 US9748042B2 (en) 2015-02-12 2016-02-08 Multilayer feedthrough capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015025073A JP6540069B2 (ja) 2015-02-12 2015-02-12 積層貫通コンデンサ

Publications (2)

Publication Number Publication Date
JP2016149426A true JP2016149426A (ja) 2016-08-18
JP6540069B2 JP6540069B2 (ja) 2019-07-10

Family

ID=56621432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015025073A Active JP6540069B2 (ja) 2015-02-12 2015-02-12 積層貫通コンデンサ

Country Status (3)

Country Link
US (1) US9748042B2 (ja)
JP (1) JP6540069B2 (ja)
CN (1) CN105895371B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046229A (ja) * 2016-09-16 2018-03-22 Tdk株式会社 電子部品
JP2018163934A (ja) * 2017-03-24 2018-10-18 Tdk株式会社 貫通コンデンサ
JP2018170355A (ja) * 2017-03-29 2018-11-01 Tdk株式会社 貫通コンデンサ
JP2019083252A (ja) * 2017-10-30 2019-05-30 Tdk株式会社 電子部品

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017216332A (ja) * 2016-05-31 2017-12-07 株式会社村田製作所 セラミックコンデンサ
JP2017216331A (ja) * 2016-05-31 2017-12-07 株式会社村田製作所 セラミックコンデンサ
JP2017216330A (ja) * 2016-05-31 2017-12-07 株式会社村田製作所 セラミックコンデンサ
JP7289677B2 (ja) * 2019-03-13 2023-06-12 太陽誘電株式会社 多端子コンデンサ、多端子コンデンサの製造方法、ならびに、多端子コンデンサ実装回路基板

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56141139A (en) * 1980-04-07 1981-11-04 Toshiba Corp Electrode support insulator
JPS6048230U (ja) * 1983-09-11 1985-04-04 株式会社村田製作所 積層コンデンサ
JPH0397279A (ja) * 1989-09-09 1991-04-23 Murata Mfg Co Ltd 電子部品の基板及びその基板を備えた電子部品の製造方法
JP2003077775A (ja) * 2001-09-05 2003-03-14 Murata Mfg Co Ltd チップ状電子部品の製造方法およびチップ状電子部品
JP2008192788A (ja) * 2007-02-05 2008-08-21 Matsushita Electric Ind Co Ltd 電子部品
JP2010097994A (ja) * 2008-10-14 2010-04-30 Tdk Corp 積層貫通コンデンサの製造方法
JP2012077349A (ja) * 2010-10-01 2012-04-19 Murata Mfg Co Ltd チップ部品のめっき形成方法
WO2013005483A1 (ja) * 2011-07-07 2013-01-10 株式会社村田製作所 電子部品及びその製造方法
WO2013132966A1 (ja) * 2012-03-05 2013-09-12 株式会社村田製作所 電子部品および電子部品と接合対象物との接合構造体の形成方法
JP2014103327A (ja) * 2012-11-21 2014-06-05 Tdk Corp 積層コンデンサ
JP2014220377A (ja) * 2013-05-08 2014-11-20 Tdk株式会社 積層貫通コンデンサ
JP2016127262A (ja) * 2014-12-26 2016-07-11 太陽誘電株式会社 貫通型積層セラミックコンデンサ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0373422U (ja) 1989-11-22 1991-07-24
JP2909947B2 (ja) * 1993-01-28 1999-06-23 株式会社村田製作所 チップ型電子部品
JP2002237429A (ja) * 2000-12-08 2002-08-23 Murata Mfg Co Ltd 積層型貫通コンデンサおよび積層型貫通コンデンサアレイ
JP3812377B2 (ja) * 2001-07-10 2006-08-23 株式会社村田製作所 貫通型三端子電子部品
TWI270195B (en) * 2003-07-30 2007-01-01 Innochips Technology Complex laminated chip element
DE102005022142B4 (de) * 2005-05-12 2011-12-15 Epcos Ag Verfahren zur Herstellung eines elektrischen Durchführungsbauelementes
JP4225507B2 (ja) * 2005-06-13 2009-02-18 Tdk株式会社 積層コンデンサ
JP4433010B2 (ja) * 2007-08-02 2010-03-17 Tdk株式会社 貫通コンデンサ及び貫通コンデンサの製造方法
JP4492690B2 (ja) * 2007-12-07 2010-06-30 Tdk株式会社 貫通コンデンサの実装構造
JP2012156315A (ja) * 2011-01-26 2012-08-16 Murata Mfg Co Ltd 積層セラミック電子部品
JP5234135B2 (ja) * 2011-04-04 2013-07-10 Tdk株式会社 貫通型積層コンデンサ
JP6273672B2 (ja) * 2013-01-30 2018-02-07 Tdk株式会社 積層貫通コンデンサ
KR102122932B1 (ko) * 2013-08-08 2020-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
US9786434B2 (en) * 2013-10-22 2017-10-10 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and printed circuit board having the same
JP2015111654A (ja) * 2013-10-28 2015-06-18 株式会社村田製作所 積層電子部品の製造方法及び積層電子部品

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56141139A (en) * 1980-04-07 1981-11-04 Toshiba Corp Electrode support insulator
JPS6048230U (ja) * 1983-09-11 1985-04-04 株式会社村田製作所 積層コンデンサ
JPH0397279A (ja) * 1989-09-09 1991-04-23 Murata Mfg Co Ltd 電子部品の基板及びその基板を備えた電子部品の製造方法
JP2003077775A (ja) * 2001-09-05 2003-03-14 Murata Mfg Co Ltd チップ状電子部品の製造方法およびチップ状電子部品
JP2008192788A (ja) * 2007-02-05 2008-08-21 Matsushita Electric Ind Co Ltd 電子部品
JP2010097994A (ja) * 2008-10-14 2010-04-30 Tdk Corp 積層貫通コンデンサの製造方法
JP2012077349A (ja) * 2010-10-01 2012-04-19 Murata Mfg Co Ltd チップ部品のめっき形成方法
WO2013005483A1 (ja) * 2011-07-07 2013-01-10 株式会社村田製作所 電子部品及びその製造方法
WO2013132966A1 (ja) * 2012-03-05 2013-09-12 株式会社村田製作所 電子部品および電子部品と接合対象物との接合構造体の形成方法
JP2014103327A (ja) * 2012-11-21 2014-06-05 Tdk Corp 積層コンデンサ
JP2014220377A (ja) * 2013-05-08 2014-11-20 Tdk株式会社 積層貫通コンデンサ
JP2016127262A (ja) * 2014-12-26 2016-07-11 太陽誘電株式会社 貫通型積層セラミックコンデンサ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
富樫 正明: "低ESL型積層セラミックコンデンサ", [ONLINE], JPN6018051783, 19 July 2011 (2011-07-19), JP, pages 6, ISSN: 0003950799 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046229A (ja) * 2016-09-16 2018-03-22 Tdk株式会社 電子部品
JP2018163934A (ja) * 2017-03-24 2018-10-18 Tdk株式会社 貫通コンデンサ
JP2018170355A (ja) * 2017-03-29 2018-11-01 Tdk株式会社 貫通コンデンサ
JP2019083252A (ja) * 2017-10-30 2019-05-30 Tdk株式会社 電子部品

Also Published As

Publication number Publication date
JP6540069B2 (ja) 2019-07-10
US20160240319A1 (en) 2016-08-18
CN105895371A (zh) 2016-08-24
US9748042B2 (en) 2017-08-29
CN105895371B (zh) 2018-05-22

Similar Documents

Publication Publication Date Title
JP6540069B2 (ja) 積層貫通コンデンサ
JP4354475B2 (ja) 積層コンデンサ
JP6107080B2 (ja) 積層コンデンサ
US10026554B2 (en) Multilayer capacitor with (1) an element body having internal electrodes and (2) opposing terminal electrodes
US9972437B2 (en) Multilayer capacitor with terminal electrode including sintered conductor layer
US8395881B2 (en) Multilayer feedthrough capacitor and mounted structure of multilayer feedthrough capacitor
JP2017216288A (ja) 積層コイル部品
JP2016181663A (ja) 積層コンデンサ
JP6142650B2 (ja) 積層貫通コンデンサ
JP2016076582A (ja) セラミック電子部品
JP6136507B2 (ja) 積層コンデンサアレイ
US10008329B2 (en) Multilayer capacitor having first internal electrodes and second internal electrodes alternately disposed
JP6201477B2 (ja) 積層コンデンサ
JP2016149425A (ja) 積層貫通コンデンサ
JP6497127B2 (ja) 積層コンデンサ
JP2011134780A (ja) 積層コンデンサ
JP6115276B2 (ja) 積層コンデンサ
JP6503758B2 (ja) 積層コンデンサ
JP6476954B2 (ja) 積層貫通コンデンサ
JP6142651B2 (ja) 積層コンデンサ
JP5929524B2 (ja) 積層コンデンサ
JP5131264B2 (ja) 積層コンデンサ
JP6142652B2 (ja) 積層コンデンサ
JP5857871B2 (ja) 積層コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190401

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190527

R150 Certificate of patent or registration of utility model

Ref document number: 6540069

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150