CN105895371A - 层叠贯通电容器 - Google Patents

层叠贯通电容器 Download PDF

Info

Publication number
CN105895371A
CN105895371A CN201610082822.8A CN201610082822A CN105895371A CN 105895371 A CN105895371 A CN 105895371A CN 201610082822 A CN201610082822 A CN 201610082822A CN 105895371 A CN105895371 A CN 105895371A
Authority
CN
China
Prior art keywords
electrode
terminal electrode
electrode part
signal terminal
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610082822.8A
Other languages
English (en)
Other versions
CN105895371B (zh
Inventor
尾上通
田村健寿
杉山智纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN105895371A publication Critical patent/CN105895371A/zh
Application granted granted Critical
Publication of CN105895371B publication Critical patent/CN105895371B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

本发明所涉及的层叠贯通电容器的素体的特征为：具有：在第一方向上互相相对的一对主面、在与第一方向相垂直的第二方向上互相相对的一对第一侧面、在垂直于第一以及第二方向的第三方向上互相相对的一对第二侧面。素体的第一方向的长度小于素体的第二方向的长度以及素体的第三方向的长度。接地用端子电极在第三方向上来看是位于第一信号用端子电极与第二信号用端子电极之间。第一以及第二信号用端子电极和接地用端子电极分别具有被配置于一个主面的电极部分。接地用端子电极的电极部分的厚度小于第一信号用端子电极的电极部分的厚度并且小于第二信号用端子电极的电极部分的厚度。

Description

层叠贯通电容器
技术领域
本发明涉及层叠贯通电容器。
背景技术
众所周知有具备呈现长方体形状的素体、多个信号用内部电极、多个接地用内部电极、第一以及第二信号用端子电极、接地用端子电极的层叠贯通电容器(例如，参照日本实开平03-073422号公报)。多个信号用内部电极和多个接地用内部电极以互相进行相对的形式被交替配置于素体内。第一以及第二信号用端子电极被配置于素体并且与多个信号用内部电极相连接。接地用端子电极被配置于素体并且与多个接地用内部电极相连接。
发明内容
关于信息终端设备等电子设备，其小型化以及薄型化正日新月异地发展着。伴随于此，被搭载于电子设备的基板或被搭载于基板的电子元件正不断朝着小型化以及高密度安装化方向发展。为了谋求到电子设备的更小型化而不断开发着电子元件内藏基板。关于电子元件内藏基板，随着电子元件被埋入到基板的内部而电子元件被安装于基板。被形成于基板的配线被埋入的电子元件确实有必要被电连接。然而，在日本实开平03-073422号公报所记载的层叠贯通电容器中，并没有考虑有关对基板的埋入(对基板的内藏)以及与被形成于基板的配线的电连接。
本发明的一个形态就是借鉴了以上所述的没有考虑到的技术问题而做出的不懈努力之结果，其目的在于提供一种能够适当地内藏于基板的层叠贯通电容器。
本发明的一个形态所涉及的层叠贯通电容器具备：呈现长方体形状的素体、多个信号用内部电极、多个接地用内部电极、第一信号用端子电极、第二信号用端子电极、接地用端子电极。素体具有在第一方向上互相相对的一对主面、在与第一方向相垂直的第二方向上互相相对的一对第一侧面、在垂直于第一以及第二方向的第三方向上互相相对的一对第二侧面。多个信号用内部电极和多个接地用内部电极以在第一方向上互相相对的形式被交替配置于素体内。第一以及第二信号用端子电极被配置于素体并且与多个信号用内部电极相连接。接地用端子电极被配置于素体并且与多个接地用内部电极相连接。素体的第一方向的长度小于素体的第二方向的长度并且小于素体的第三方向的长度。接地用端子电极在第三方向上看是位于第一信号用端子电极与第二信号用端子电极之间。第一以及第二信号用端子电极和接地用端子电极分别具有被配置于一个主面的电极部分。接地用端子电极的电极部分的厚度小于第一信号用端子电极的电极部分的厚度并且小于第二信号用端子电极的电极部分的厚度。
在以上所述的一个形态所涉及的层叠贯通电容器中，素体的第一方向的长度小于素体的第二方向的长度并且小于素体的第三方向的长度。为此，就能够谋求到层叠贯通电容器的薄型化并且能够实现对基板的作适当内藏的层叠贯通电容器。第一以及第二信号用端子电极和接地用端子电极具有被配置于素体的一个主面上的电极部分。以上所述的一个形态所涉及的层叠贯通电容器能够在素体的一个主面侧与被形成于基板的配线相电连接。因此，以上所述一个形态所涉及的层叠贯通电容器能够容易内藏于基板。
在层叠贯通电容器被安装到基板的时候，树脂被充填于层叠贯通电容器的周围。接地用端子电极在第三方向上位于第一信号用端子电极与第二信号用端子电极之间。在接地用端子电极的上述电极部分的厚度与第一信号用端子电极的上述电极部分的厚度相同等并且与第二信号用端子电极的上述电极部分的厚度相同等的情况下，接地用端子电极的上述电极部分平行于素体的一个主面并位于包含第一以及第二信号用端子电极的上述电极部分表面的假想平面。在此情况下，因为树脂流入到接地用端子电极周围的空间没有被充分形成，所以在树脂被充填于层叠贯通电容器周围的时候树脂难以绕裹于接地用端子电极的周围。树脂没有被充分充填于接地用端子电极的周围，因而会有产生空隙的情况。该结果恐怕不能够恰当地实行层叠贯通电容器的对基板的内藏。
在以上所述的一个形态所涉及的层叠贯通电容器中，因为接地用端子电极的上述电极部分的厚度小于第一信号用端子电极的上述电极部分的厚度并且小于第二信号用端子电极的上述电极部分的厚度，所以接地用端子电极的上述电极部分从上述假想平面分离。因为在接地用端子电极的周围形成了树脂流入的空间，所以在树脂被充填于层叠贯通电容器周围的时候树脂容易绕裹接地用端子电极的周围。在树脂被充填于层叠贯通电容器的周围的时候抑制了在接地用端子电极周围的空隙的发生。该结果使得上述一个形态所涉及的层叠贯通电容器能够恰当地内藏于基板。
接地用端子电极的电极部分的厚度也可以是第一以及第二信号用端子电极的电极部分的厚度的90％以下。在此情况下，因为树脂更进一步容易绕裹到接地用端子电极的周围，所以能够切实地抑制在接地用端子电极周围的空隙的发生。
第一以及第二信号用端子电极和接地用端子电极也可以具有被形成于素体的烧结导体层、被形成于烧结导体层的镀层。在此情况下，接地用端子电极的电极部分的烧结体层的厚度为第一信号用端子电极的电极部分的烧结导体层的厚度以下，并且也可以是第二信号用端子电极的电极部分的烧结导体层的厚度以下。接地用端子电极的烧结导体层的面积也可以小于第一信号用端子电极的烧结导体层的面积和第二信号用端子电极的烧结导体层的面积的合计值。
电子元件的镀层一般是滚镀(barrel plating)的方法而被形成于烧结导体层上。关于滚镀的方法是利用了具有导电性的介质。通过介质接触于烧结导体层从而电流流到烧结导体层，并且镀层被形成于烧结导体层上。
本发明人发现烧结导体层的面积与被形成于烧结导体层上的镀层的厚度有关。烧结导体层的面积为较大的情况与烧结导体层的面积为较小的情况相比较，相对来说烧结导体层面积大的一方其介质的接触概率高。为此，被形成于具有大面积的烧结导体层的镀层厚度大于被形成于具有小面积的烧结导体层的镀层厚度。如果各个烧结导体层的面积是同等的话则被形成于各个烧结导体层的镀层厚度为同等。
第一信号用端子电极和第二信号用端子电极通过信号用内部电极被电连接。在接地用端子电极的烧结导体层的面积小于第一信号用端子电极的烧结导体层的面积和第二信号用端子电极的烧结导体层的面积的合计值的情况下，在接地用端子电极的电极部分的烧结导体层上被形成的镀层的厚度小于在第一以及第二信号用端子电极的电极部分的烧结导体层上被形成的各个镀层的厚度。
因此，在接地用端子电极的电极部分的烧结导体层的厚度为第一信号用端子电极的电极部分的烧结导体层的厚度以下并且是第二信号用端子电极的电极部分的烧结导体层的厚度以下的情况下，接地用端子电极的上述电极部分的厚度小于第一信号用端子电极的电极部分的厚度并且小于第二信号用端子电极的电极部分的厚度。在各个端子电极的面积以及各个烧结导体层的厚度被设定成以上所述关系的情况下，接地用端子电极的上述电极部分的厚度容易变成小于第一以及第二信号用端子电极的各个电极部分的厚度。
也可以接地用端子电极的电极部分的烧结导体层的厚度小于第一信号用端子电极的电极部分的烧结导体层的厚度并且小于第二信号用端子电极的电极部分的烧结导体层的厚度。接地用端子电极的烧结导体层的面积也可以与第一信号用端子电极的烧结导体层的面积和第二信号用端子电极的电极部分的烧结导体层的面积的合计值相同等。
在第一信号用端子电极的烧结导体层的面积和第二信号用端子电极的烧结导体层的面积的合计值与接地用端子电极的烧结导体层的面积相同等的情况下，在第一信号用端子电极的电极部分的烧结导体层上被形成的镀层的厚度、在第二信号用端子电极的电极部分的烧结导体层上被形成的镀层的厚度、以及在接地用端子电极的电极部分的烧结导体层上被形成的镀层的厚度为同等。
因此，在接地用端子电极的电极部分的烧结导体层的厚度小于第一信号用端子电极的电极部分的烧结导体层的厚度并且小于第二信号用端子电极的电极部分的各个烧结导体层的厚度的情况下，接地用端子电极的上述电极部分的厚度小于第一信号用端子电极的上述电极部分的厚度并且小于第二信号用端子电极的上述电极部分的厚度。在各个端子电极的面积以及各个烧结导体层的厚度被设定成以上所述的关系的情况下，接地用端子电极的电极部分的厚度容易变得小于第一以及第二信号用端子电极的各个电极部分的厚度。
烧结导体层也可以含有Cu或者Ni。镀层也可以具有被形成于烧结导体层的第一镀层和被形成于第一镀层的第二镀层。在此情况下，第一镀层含有Ni或者Sn，第二镀层含有Cu或者Au。在这一例子中，因为信号用内部电极与第一以及第二信号用端子电极的烧结导体层相连接，所以信号用内部电极与第一以及第二信号用端子电极切实地进行接触。因为接地用内部电极与接地用端子电极的烧结导体层相连接，所以接地用内部电极与接地用端子电极切实地进行接触。因为第二镀层含有Cu或者Au，所以能够进一步确保与被形成于基板的配线、第一以及第二信号用端子电极、以及接地用端子电极的连接性。第一镀层在形成第二镀层的时候能够抑制烧结导体层由于镀液而受到损坏。为此，能够抑制层叠贯通电容器的绝缘电阻发生劣化。
第一以及第二信号用端子电极和接地用端子电极也可以分别具有被配置于一个第一侧面的电极部分。多个信号用内部电极也可以具有分别被连接于在第一以及第二信号用端子电极上的被配置于一个第一侧面上的电极部分的一对连接部。多个接地用内部电极也可以具有被连接于在接地用端子电极上的被配置于一个第一侧面上的电极部分的连接部。在此情况下，任一个连接部都露出于一个第一侧面。在第一以及第二信号用端子电极和接地用端子电极具有被配置于相同的第一侧面的电极部分的情况下，第一以及第二信号用端子电极和接地用端子电极是以互相接近的状态被配置的。由此，因为层叠贯通电容器中的电流路径变短，所以能够谋求到ESL(等效串联电感)的降低。
第一以及第二信号用端子电极和接地用端子电极也可以分别具有被配置于另一个主面的电极部分。在此情况下，层叠贯通电容器在素体的另一个主面侧也与被形成于基板的配线相电连接是可能的。
第一以及第二信号用端子电极和接地用端子电极也可以分别具有被配置于一对第一侧面的电极部分、被配置于另一个主面的电极部分。被配置于一个主面的电极部分和被配置于各个第一侧面的电极部分也可以在一个主面与各个第一侧面之间的棱线部上被连接。被配置于另一个主面的电极部分和被配置于各个第一侧面的电极部分也可以在另一个主面与各个第一侧面之间的棱线部上被连接。多个信号用内部电极具有分别被连接于在第一信号用端子电极上的被配置于一对第一侧面的电极部分的一对连接部、分别被连接于在第二信号用端子电极上的被配置于一对第一侧面的电极部分的一对连接部，多个接地用内部电极也可以具有被连接于在接地用端子电极上的被配置于一对第一侧面的电极部分的连接部。在此情况下，各个连接部露出于所对应的第一侧面。本例示的层叠贯通电容器中，在一对第一侧面侧形成电流路径。从一对第一侧面侧形成电流路径的层叠贯通电容器，与只从一个第一侧面侧形成电流路径的层叠贯通电容器相比较相对来说电流路径较多。因此，就本例示的层叠贯通电容器而言随着能够谋求到ESL的降低而能够谋求到ESR(等效串联电阻)的降低。
第一以及第二信号用端子电极也可以被配置于素体的在第三方向上的端部。在此情况下，第一以及第二信号用端子电极也可以不具有被配置于第二侧面的电极部分。第一以及第二信号用端子电极不具有被配置于一对第二侧面的电极部分的情况与具有被配置于一对第二侧面的电极部分的情况相比较，相对来说能够较大地设定被配置于主面的电极部分的面积。为此，就能够提高第一以及第二信号用端子电极与被形成于基板的配线的连接性。
接地用端子电极的面积也可以小于第一信号用端子电极的面积和第二信号用端子电极的面积的合计值。
接地用端子电极的面积也可以与第一信号用端子电极的面积和第二信号用端子电极的面积的合计值相同等。
以下的详细说明以及附图将会使本发明能被更充分完整地理解。但下述说明及附图是只是用来举例说明本发明，但不能认为本发明仅被限定于此。
以下的详细说明将会更清楚的显示本发明的更进一步的应用可能性。但是，用于描述本发明的优选实施方式的详细说明和具体实施例只是用来举例说明，对于本领域技术人员而言，通过这些详细描述将会明白本发明的宗旨和范围中还包括各种不同的变化和变形。
附图说明
图1是表示一个实施方式所涉及的层叠贯通电容器的立体图。
图2是表示本实施方式所涉及的层叠贯通电容器的平面图。
图3是表示本实施方式所涉及的层叠贯通电容器的侧面图。
图4是为了说明沿着图2中的IV-IV线的截面结构的示意图。
图5是为了说明沿着图2中的V-V线的截面结构的示意图。
图6是为了说明沿着图2中的VI-VI线的截面结构的示意图。
图7是为了说明沿着图2中的VII-VII线的截面结构的示意图。
图8A是表示信号用内部电极的平面图，图8B是表示接地用内部电极的平面图。
图9是表示第三电极层的立体图。
图10A是为了说明第一信号用端子电极的电极部分的截面结构的示意图，图10B为了说明第二信号用端子电极的电极部分的截面结构的示意图，图10C为了说明接地用端子电极的电极部分的截面结构的示意图。
图11是形成有第一电极层的素体的平面图。
第12是形成有第一电极层的素体的侧面图。
图13是为了说明本实施方式所涉及的层叠贯通电容器的安装结构的示意图。
图14是表示本实施方式的变形例所涉及的层叠贯通电容器的立体图。
图15是本变形例所涉及的层叠贯通电容器的平面图。
图16是本变形例所涉及的层叠贯通电容器的侧面图。
图17是为了说明沿着图15中的XVII-XVII线的截面结构的示意图。
图18是表示信号用内部电极的平面图。
图19是表示本实施方式的其他的变形例所涉及的层叠贯通电容器的立体图。
图20是本变形例所涉及的层叠贯通电容器的平面图。
图21是本变形例所涉及的层叠贯通电容器的侧面图。
图22是为了说明沿着图20中的XXII-XXII线的截面结构的示意图。
图23A是为了说明第一信号用端子电极的电极部分的截面结构的示意图，图23B是为了说明第二信号用端子电极的电极部分的截面结构的示意图，图23C是为了说明接地用端子电极的电极部分的截面结构的示意图。
图24是形成有第一电极层的素体的平面图。
图25是形成有第一电极层的素体的侧面图。
图26A是表示信号用内部电极的变形例的平面图，图26B是表示接地用内部电极的变形例的平面图。
具体实施方式
以下是参照附图并就本发明的实施方式进行详细说明。还有，在说明过程中将相同符号标注于相同要素或者具有相同功能的要素并省略重复的说明。
参照图1～图7并就本实施方式所涉及的层叠贯通电容器C1的结构作如下说明。图1是表示本实施方式所涉及的层叠贯通电容器的立体图。图2是表示本实施方式所涉及的层叠贯通电容器的平面图。图3是表示本实施方式所涉及的层叠贯通电容器的侧面图。图4是为了说明沿着图2中的IV-IV线的截面结构的示意图。图5是为了说明沿着图2中的V-V线的截面结构的示意图。图6是为了说明沿着图2中的VI-VI线的截面结构的示意图。图7是为了说明沿着图2中的VII-VII线的截面结构的示意图。
层叠贯通电容器C1如图1～图7所示具备长方体形状的素体2、被配置于素体2的外表面的第一以及第二信号用端子电极5,7和接地用端子电极9。第一以及第二信号用端子电极5,7和接地用端子电极9分别是分开的。长方体形状包括角部以及棱线部被倒角的长方体形状、角部以及棱线部被圆形化的长方体形状。
素体2具有作为其外表面的互相进行相对的大致长方形状的一对主面2a、互相进行相对的一对第一侧面2c、互相进行相对的一对第二侧面2e,2f。一对主面2a进行相对的方向为第一方向D1，一对第一侧面2c进行相对的方向为第二方向D2，一对第二侧面2e,2f进行相对的方向为第三方向D3。在本实施方式中，第一方向D1为素体2的高度方向。第二方向D2为素体2的宽度方向，并与第一方向D1相垂直。第三方向D3为素体2的长边方向，并与第一方向D1和第二方向D2相垂直。
素体2的第一方向D1的长度小于素体2的第三方向D3的长度，并且小于素体2的第二方向D2的长度。素体2的第三方向D3的长度大于素体2的第二方向D2的长度。素体2的第三方向D3的长度例如是0.4～1.6mm。素体2的第二方向D2的长度例如是0.2～0.8mm。素体2的第一方向D1的长度例如是0.1～0.35mm。层叠贯通电容器C1为超薄型的层叠贯通电容器。素体2的第三方向D3的长度也可以与素体2的第二方向D2的长度相同等。
同等并不一定是意味着其数值相一致。在预先设定的范围内的细微差别或者制造误差等包含于数值，即使是在该情况下也可以当作为数值为同等。例如，在多个数值包含于该多个数值平均值的±5％的范围内的情况下，该多个数值也可以被规定为同等。
一对第一侧面2c以连结一对主面2a之间的形式在第一方向D1上进行延伸。一对第一侧面2c也在第三方向D3(一对主面2a的长边方向)上进行延伸。一对第二侧面2e,2f以连结一对主面2a之间的形式在第一方向D1上进行延伸。一对第二侧面2e,2f也在第二方向D2(一对主面2a的短边方向)上进行延伸。
素体2是通过在一对主面2a进行相对的方向(第一方向D1)上层叠多层电介质层来构成的。在素体2上，层叠多层电介质层的方向与第一方向D1相一致。各个电介质层例如是由含有电介质材料[BaTiO3类、Ba(Ti,Zr)O3类、或者(Ba,Ca)TiO3类等电介质陶瓷]的陶瓷坯料薄片的烧结体来构成的。在实际的素体2中，各个电介质层以各个电介质层之间的边界不能够被目视确认的程度被一体化。
层叠贯通电容器C1如图4～图7所示具备多个信号用内部电极11、多个接地用内部电极13。信号用内部电极11以及接地用内部电极13含有作为层叠型的电器元件的内部电极被通常使用的导电性材料(例如Ni或者Cu等)。信号用内部电极11以及接地用内部电极13是作为含有上述导电性材料的导电性膏体的烧结体来构成的。
信号用内部电极11和接地用内部电极13在素体2的高度方向上被配置于不同的位置(层)。信号用内部电极11和接地用内部电极13以在素体2内在第一方向D1上具有间隔并进行相对的形式被交替配置。
各个信号用内部电极11如图8A所示包含主电极部11a、多个连接部11b,11c,11d,11e。各个连接部11b,11c从主电极部11a的一边(一个长边)进行延伸，并露出于一个第一侧面2c。各个连接部11d,11e从主电极部11a的一边(另一个长边)进行延伸，并露出于另一个第一侧面2c。信号用内部电极11露出于一对第一侧面2c，但不露出于一对主面2a以及一对第二侧面2e,2f。主电极部11a和各个连接部11b,11c,11d,11e被一体形成。
主电极部11a随着第三方向D3为长边方向而呈现第二方向D2为短边方向的矩形状。在各个信号用内部电极11的主电极部11a上，第三方向D3的长边大于第二方向D2的长边。
连接部11b从主电极部11a的一个第一侧面2c侧的端部上的靠近第二侧面2e的位置延伸到一个第一侧面2c。连接部11b的端部露出于一个第一侧面2c。连接部11b以露出于一个第一侧面2c的端部被连接于第一信号用端子电极5。连接部11c从主电极部11a的一个第一侧面2c侧的端部上的靠近第二侧面2f的位置延伸到一个第一侧面2c。连接部11c的端部露出于一个第一侧面2c。连接部11c以露出于一个第一侧面2c的端部被连接于第二信号用端子电极7。
连接部11d从主电极部11a的另一个第一侧面2c侧的端部上的靠近第二侧面2e的位置延伸到另一个第一侧面2c。连接部11d的端部露出于另一个第一侧面2c。连接部11d以露出于另一个第一侧面2c的端部被连接于第一信号用端子电极5。连接部11e从主电极部11a的另一个第一侧面2c侧的端部上的靠近第二侧面2f的位置延伸到另一个第一侧面2c。连接部11e的端部露出于另一个第一侧面2c。连接部11e以露出于另一个第一侧面2c的端部被连接于第二信号用端子电极7。
各个连接部11b,11c,11d,11e的第三方向D3的长度小于主电极部11a的第三方向D3的长度。各个连接部11b,11c,11d,11e的第三方向D3的长度为同等。连接部11b和连接部11c在第三方向D3上处于分开来的位置。连接部11d和连接部11e在第三方向D3上处于分开的位置。连接部11b和连接部11d在第二方向D2上处于分开的位置。连接部11c和连接部11e在第二方向D2上处于分开的位置。
各个接地用内部电极13如图8B所示包含主电极部13a和多个连接部13b,13c。主电极部13a在第一方向D1上通过素体2的一部分(电介质层)与主电极部11a相对。连接部13b从主电极部13a的一边(一个长边)进行延伸，并露出于一个第一侧面2c。连接部13c从主电极部13a的一边(另一个长边)进行延伸，并露出于另一个第一侧面2c。接地用内部电极13露出于一对第一侧面2c，但不露出于一对主面2a以及一对第二侧面2e,2f。主电极部13a和各个连接部13b,13c被一体形成。
主电极部13a呈现第三方向D3为长边方向且第二方向D2为短边方向的矩形状。在各个接地用内部电极13的主电极部13a上，第三方向D3的长度大于第二方向D2的长度。在本实施方式中，主电极部11a的第三方向D3的长度和主电极部13a的第三方向D3的长度为同等，主电极部11a的第二方向D2的长度和主电极部13a的第二方向D2的长度为同等。
连接部13b从主电极部13a的一个第一侧面2c侧的端部上的在第三方向D3上的中央部分的位置延伸到一个第一侧面2c。连接部13c从主电极部13a的另一个第一侧面2c侧的端部上的在第三方向D3上的中央部分的位置延伸到另一个第一侧面2c。连接部13b的端部露出于一个第一侧面2c。连接部13b以露出于一个第一侧面2c的端部被连接于接地用端子电极9。连接部13c的端部露出于另一个第一侧面2c。连接部13c以露出于另一个第一侧面2c的端部被连接于接地用端子电极9。
各个连接部13b,13c的第三方向D3的长度小于主电极部13a的第三方向D3的长度。各个连接部13b,13c的第三方向D3的长度为同等。连接部13b和连接部13c在第二方向D2上处于分开的位置。在本实施方式中，各个连接部11b,11c,11d,11e的第三方向D3的长度和各个连接部13b,13c的第三方向D3的长度为同等。
第一信号用端子电极5具有分别被配置于一对主面2a的电极部分5a、分别被配置于一对第一侧面2c的电极部分5b。电极部分5a和电极部分5b在素体2的棱线部上被连接，并且互相被电连接。被配置于一个主面2a的电极部分5a和被配置于一对第一侧面2c的各个电极部分5b在一个主面2a与各个第一侧面2c之间的棱线部上被连接。被配置于另一个主面2a的电极部分5a和被配置一对第一侧面2c的各个电极部分5b在另一个主面2a与各个第一侧面2c之间的棱线部上被连接。第一信号用端子电极5被形成于一对主面2a以及一对第一侧面2c的四面。
电极部分5a在平面视图中呈大致矩形状。电极部分5a在各个主面2a上以第三方向D3来看比中央区域更位于靠近第二侧面2e的区域。电极部分5a位于各个主面2a的第二侧面2e侧。电极部分5a是以延伸主面2a上的靠近一个第一侧面2c的端部与靠近另一个第一侧面2c的端部之间的形式进行形成的。电极部分5a的第二方向D2的长度与素体2的第二方向D2的长度相同等。
电极部分5b在各个第一侧面2c上以第三方向D3来看比中央区域更位于靠近第二侧面2e的区域。电极部分5b位于各个第一侧面2c的第二侧面2e侧。电极部分5b在平面视图中呈大致矩形状。电极部分5b是以覆盖所有露出于各个连接部11b，11d的第一侧面2c的部分的形式被配置的。各个连接部11b,11d被直接连接于第一信号用端子电极5。各个连接部11b,11d连接主电极部11a和电极部分5b。各个信号用内部电极11被电连接于第一信号用端子电极5。电极部分5a的第三方向D3的长度和电极部分5b的第三方向D3的长度为同等。
第二信号用端子电极7具有分别被配置于一对主面2a的电极部分7a、分别被配置于一对第一侧面2c的电极部分7b。电极部分7a和电极部分7b在素体2的棱线部上被连接，并且被互相电连接。被配置于一个主面2a的电极部分7a与被配置于一对第一侧面2c的各个电极部分7b在一个主面2a与各个第一侧面2c之间的棱线部上被连接。被配置于另一个主面2a的电极部分7a与被配置于一对第一侧面2c的各个电极部分7b在另一个主面2a与各个第一侧面2c之间的棱线部上被连接。第二信号用端子电极7被形成于一对主面2a以及一对第一侧面2c的四面。
电极部分7a在平面视图中呈大致矩形状。电极部分7a在各个主面2a上以第三方向D3来看比中央区域更位于靠近第二侧面2f的区域。电极部分7a位于各个主面2a的第二侧面2f侧。电极部分7a是以延伸主面2a上的靠近一个第一侧面2c的端部与靠近另一个第一侧面2c的端部之间的形式形成的。电极部分7a的第二方向D2的长度与素体2的第二方向D2的长度相同等。
电极部分7b在各个第一侧面2c上以第三方向D3来看比中央区域更位于靠近第二侧面2f的区域。电极部分7b位于各个第一侧面2c的第二侧面2f侧。电极部分7b在平面视图中呈大致矩形状。电极部分7b是以覆盖所有露出于各个连接部11c，11e的第一侧面2c的部分的形式被配置的。各个连接部11c,11e被直接连接于第二信号用端子电极7。各个连接部11c,11e连接主电极部11a和电极部分7b。各个信号用内部电极11被电连接于第二信号用端子电极7。电极部分7a的第三方向D3的长度和电极部分7b的第三方向D3的长度为同等。在本实施方式中，电极部分5a,5b的第三方向D3的长度和电极部分7a,7b的第三方向D3的长度为同等。
接地用端子电极9具有分别被配置于一对主面2a的电极部分9a、分别被配置于一对第一侧面2c的电极部分9b。电极部分9a和电极部分9b在素体2的棱线部上被连接，并且被互相电连接。被配置于一个主面2a的电极部分9a与被配置于一对第一侧面2c的各个电极部分9b在一个主面2a与各个第一侧面2c之间的棱线部上被连接。被配置于另一个主面2a的电极部分9a与被配置于一对第一侧面2c的各个电极部分9b在另一个主面2a与各个第一侧面2c之间的棱线部上被连接。接地用端子电极9被形成于一对主面2a以及一对第一侧面2c的四面。
电极部分9a在平面视图中呈大致矩形状。电极部分9a在各个主面2a上位于在第三方向D3上的中央区域。电极部分9a是以延伸主面2a上的靠近一个第一侧面2c的端部与靠近另一个第一侧面2c的端部之间的形式进行形成的。电极部分9a的第二方向D2的长度与素体2的第二方向D2的长度相同等。
电极部分9b在各个第一侧面2c上位于在第三方向D3上的中央区域。电极部分9b在平面视图中呈大致矩形状。电极部分9b是以覆盖所有露出于各个连接部13b，13c的第一侧面2c的部分的形式被配置的。各个连接部13b,13c被直接连接于接地用端子电极9。各个连接部13b,13c连接主电极部13a和电极部分9b。各个接地用内部电极13被电连接于接地用端子电极9。电极部分9a的第三方向D3的长度和电极部分9b的第三方向D3的长度为同等。
接地用端子电极9在第三方向D3上来看是位于第一信号用端子电极5与第二信号用端子电极7之间。第一信号用端子电极5被配置于素体2的在第三方向D3上的一个端部。第二信号用端子电极7被配置于素体2的在第三方向D3上的另一个端部。
第一信号用端子电极5的电极部分5a和第二信号用端子电极7的电极部分7a以及接地用端子电极9的电极部分9a在第三方向D3上分开。电极部分5a,7a,9a在主面2a上以从第二侧面2e朝着第二侧面2f的方向并按电极部分5a、电极部分9a以及电极部分7a的顺序被配置。电极部分5a,7a,9a在主面2a上以第三方向D3进行排列。
第一信号用端子电极5的电极部分5b和第二信号用端子电极7的电极部分7b以及接地用端子电极9的电极部分9b在第三方向D3上分开。电极部分5c,7b,9b在第一侧面2c上以从第二侧面2e朝着第二侧面2f的方向并按电极部分5b、电极部分9b以及电极部分7b的顺序被配置。电极部分5b,7b,9b在第一侧面2c上以第三方向D3进行排列。
在素体2的一对第二侧面2e,2f上配置端子电极5,7,9。即，第一以及第二信号用端子电极5,7不具有被配置于第二侧面2e,2f的电极部分。为此，素体2的一对第二侧面2e,2f露出。
第一以及第二信号用端子电极5,7和接地用端子电极9分别具有第一电极层21、第二电极层23以及第三电极层25。各个电极部分5a,5b和各个电极部分7a,7b以及各个电极部分9a,9b分别具有各个第一电极层21、第二电极层23以及第三电极层25。第三电极层25构成了第一以及第二信号用端子电极5,7和接地用端子电极9的最外层。在本实施方式中，第一以及第二信号用端子电极5,7和接地用端子电极9是由第一电极层21、第二电极层23以及第三电极层25构成。
第一电极层21是通过将导电性膏体赋予素体2的表面并进行烧结来形成的。第一电极层21为烧结导体层(烧结金属层)。在本实施方式中，第一电极层21为由Cu构成的烧结导体层。第一电极层21也可以是含有Ni的烧结导体层。第一电极层21含有Cu或者Ni。对于导电性膏体来说是例如在由Cu或者Ni构成的粉末中混合玻璃成分、有机胶粘剂以及有机溶剂。第一电极层21的厚度例如为最大20μm。
第二电极层23由电镀法而被形成于第一电极层21上。在本实施方式中，第二电极层23是由镀Ni而被形成于第一电极层21上的Ni镀层。第二电极层23也可以是Sn镀层。第二电极层23含有Ni或者Sn。第二电极层23的厚度例如为1～5μm。
第三电极层25由电镀法而被形成于第二电极层23上。在本实施方式中，第三电极层25是由镀Cu而被形成于第二电极层23上的Cu镀层。第二电极层23也可以是Au镀层。第三电极层25含有Cu或者Au。第三电极层25的厚度例如为1～15μm。
在Cu镀层的第三电极层25的表面上如图9也表示的那样也可以形成多个突起25a。在此情况下，各个突起25a由Cu构成。各个突起25a的直径为10～30μm，各个突起25a的高度为1～10μm。
接着，参照图10A、图10B以及图10C并就第一以及第二信号用端子电极5,7和接地用端子电极9的各个电极部分5a,7a,9a的厚度作如下说明。
电极部分9a的第一电极层21的厚度T9s1为电极部分5a的第一电极层21的厚度T5s1以下，并且是电极部分7a的第一电极层21的厚度T7s1以下。在本实施方式中，厚度T5s1和厚度T7s1以及厚度T9s1为同等。
电极部分5a的第二电极层23的厚度T5p1和电极部分7a的第二电极层23的厚度T7p1为同等。电极部分9a的第二电极层23的厚度T9p1小于厚度T5p1，并且小于厚度T7p1。电极部分5a的第三电极层25的厚度T5p2和电极部分7a的第三电极层25的厚度T7p2为同等。电极部分9a的第三电极层25的厚T9p2小于厚度T5p2，并且小于厚度T7p2。电极部分9a的镀层的厚度(T9p1+T9p2)小于电极部分5a的镀层的厚度(T5p1+T5p2)，并且小于电极部分7a的镀层的厚度(T7p1+T7p2)。
电极部分9a的厚度(T9s1+T9p1+T9p2)小于电极部分5a的厚度(T5s1+T5p1+T5p2)，并且小于电极部分7a的厚度(T7s1+T7p1+T7p2)。在本实施方式中，电极部分9a的厚度(T9s1+T9p1+T9p2)为电极部分5a的厚度(T5s1+T5p1+T5p2)的90％以下，并且是电极部分7a的厚度(T7s1+T7p1+T7p2)的90％以下。各个厚度T5s1,T7s1,T9s1例如为10μm。各个厚度T5p1,T7p1例如为4μm。厚度T9p1例如为3μm。各个厚度T5p2,T7p2例如为10μm。厚度T9p2例如为7.5μm。
接着，参照图2、图3、图11以及图12并就第一以及第二信号用端子电极5,7和接地用端子电极9的第一电极层21的面积作如下说明。
各个电极部分5a,5b的第一电极层21的第三方向D3的长度L15、各个电极部分7a,7b的第一电极层21的第三方向D3的长度L17、各个电极部分9a,9b的第一电极层21的第三方向D3的长度L19为同等。长度L19小于长度L15和长度L17的合计值。电极部分5a的第一电极层21的第二方向D2的长度L2、电极部分7a的第一电极层21的第二方向D2的长度L2、电极部分9a的第一电极层21的第二方向D2的长度L2为同等。电极部分5b的第一电极层21的第一方向D1的长度L3、电极部分7b的第一电极层21的第一方向D1的长度L3、电极部分9b的第一电极层21的第一方向D1的长度L3为同等。
第一信号用端子电极5的第一电极层21的面积为一对电极部分5a,5b各自的第一电极层21的面积的总和。第一信号用端子电极5的第一电极层21的面积大致可以用“2×L15×(L2+L3)”来进行表示。
第二信号用端子电极7的第一电极层21的面积为一对电极部分7a,7b各自的第一电极层21的面积的总和。第二信号用端子电极7的第一电极层21的面积大致可以用“2×L17×(L2+L3)”来进行表示。
接地用端子电极9的第一电极层21的面积为一对电极部分9a,9b各自的第一电极层21的面积的总和。接地用端子电极9的第一电极层21的面积大致可以用“2×L19×(L2+L3)”来进行表示。
在本实施方式中，第一信号用端子电极5的第一电极层21的面积、第二信号用端子电极7的第一电极层21的面积、接地用端子电极9的第一电极层21的面积为同等。
如以上所述在本实施方式中，素体2的第一方向D1的长度小于素体2的第二方向D2的长度，并且小于素体2的第三方向D3的长度。为此，就能够谋求到层叠贯通电容器C1的薄型化，并且能够实现合适地内藏于基板的层叠贯通电容器C1。第一以及第二信号用端子电极5,7和接地用端子电极9具有被配置于一对主面2a的电极部分5a,7a,9a。层叠贯通电容器C1能够在素体2的一个主面2a侧以及素体2的另一个主面2a侧或者在素体2的两主面2a侧与被形成于基板的配线相电连接。因此，层叠贯通电容器C1能够容易地内藏于基板。
在层叠贯通电容器C1被安装到基板的时候，树脂被充填于层叠贯通电容器C1的周围。接地用端子电极9在第三方向D3上位于第一信号用端子电极5与第二信号用端子电极7之间。在接地用端子电极9的电极部分9a的厚度与第一信号用端子电极5的电极部分5a的厚度相同等并且与第二信号用端子电极7的电极部分7a的厚度相同等的情况下，电极部分9a平行于素体2的主面2a并位于包含电极部分5a,7a表面的假想平面VP。在此情况下，因为树脂流入到接地用端子电极9周围的空间没有被充分形成，所以在树脂被充填于层叠贯通电容器C1周围的时候树脂难以绕裹于接地用端子电极9的周围。树脂没有被充分充填于接地用端子电极9的周围，因而会有产生空隙的情况。该结果恐怕不能够恰当地实行层叠贯通电容器C1的对基板的内藏。
在本实施方式中，因为电极部分9a的厚度小于电极部分5a,7a的厚度，所以电极部分9a从假想平面VP分开。因为在接地用端子电极9的周围形成有树脂进行流入的空间，所以在树脂被充填于层叠贯通电容器C1的周围的时候树脂容易绕裹于接地用端子电极9的周围。在树脂被充填于层叠贯通电容器C1的周围的时候，能够抑制在接地用端子电极9周围产生空隙。该结果就能够恰当地实行层叠贯通电容器C1的对基板的内藏。
电极部分9a的厚度为各个电极部分5a,7a的厚度的90％以下。由此，因为树脂更进一步容易绕裹于接地用端子电极9的周围，所以能够切实地抑制在接地用端子电极9周围产生空隙。电极部分9a的厚度也可以是各个电极部分5a,7a的厚度的80％以上。在电极部分9a的厚度为未满各个电极部分5a,7a的厚度的80％的情况下，接地用端子电极9与中继导体的连接面积小于第一以及第二信号用端子电极5,7与中继导体的连接面积，并且会有接地用端子电极9与中继导体的连接可靠性降低的担忧。
电子元件的镀层一般是由滚镀的方法而被形成于烧结导体层上。在滚镀的方法中是使用具有导电性的介质(media)。通过介质接触于烧结导体层，从而电流流到烧结导体层并且在烧结导体层上形成镀层。
烧结导体层的第一电极层21的面积为较大的情况与第一电极层21的面积为较小的情况相比较，相对来说介质的接触概率较高。为此，被形成于具有大面积的第一电极层21的镀层厚度大于被形成于具有小面积的第一电极层21的镀层(第二以及第三电极层23,25)厚度。如果各个第一电极层21的面积为同等的话则被形成于各个第一电极层21的镀层厚度为同等。
第一信号用端子电极5和第二信号用端子电极7通过信号用内部电极11被电连接。因为接地用端子电极9的第一电极层21的面积小于第一信号用端子电极5的第一电极层21的面积和第二信号用端子电极7的第一电极层21的面积的合计值，所以在电极部分9a的第一电极层21上被形成的镀层(第二以及第三电极层23,25)的厚度小于在电极部分5a,7a的第一电极层21上被形成的各个镀层(第二以及第三电极层23,25)的厚度。电极部分9a的第一电极层21的厚度T9s1为电极部分5a,7a的各第一电极层21的厚度T5s1,T7s1以下。
由此，电极部分9a的厚度(T9s1+T9p1+T9p2)小于电极部分5a的厚度(T5s1+T5p1+T5p2)，并且小于电极部分7a的厚度(T7s1+T7p1+T7p2)。通过各个端子电极5,7,9的面积以及各个第一电极层21的厚度被设定成以上所述的关系，从而就能够容易地将电极部分9a的厚度减小到小于各个电极部分5a,7a的厚度。
镀层被形成于第一电极层21上。在接地用端子电极9的第一电极层21的面积小于第一信号用端子电极5的第一电极层21的面积和第二信号用端子电极7的第一电极层21的面积的合计值的情况下，接地用端子电极9的镀层的面积也基本上小于第一信号用端子电极5的镀层的面积和第二信号用端子电极7的镀层的面积的合计值。为此。在接地用端子电极9的第一电极层21的面积小于第一信号用端子电极5的第一电极层21的面积与第二信号用端子电极7的第一电极层21的面积的合计值的情况下，接地用端子电极9的面积小于第一信号用端子电极5的面积与第二信号用端子电极7的面积的合计值。
在将镀层(例如第二电极层23)形成于基底层(例如第一电极层21)的情况下，恐怕会发生不仅仅是在基底层的表面上还会在素体2的表面上形成镀层的现象(所谓“镀层生长”)。在本实施方式(包括后面所述的变形例)中，位于素体2表面上的镀层不加进端子电极(镀层)的面积。
在本实施方式中，第一以及第二信号用端子电极5,7和接地用端子电极9分别具有第一电极层21、第二电极层23以及第三电极层25。因为信号用内部电极11以及接地用内部电极13与烧结导体层的第一电极层21相连接，所以信号用内部电极11以及接地用内部电极13确实与第一电极层21相接触。因为第三电极层25含有Cu或者Au，所以能够更加确保被形成于基板的配线与第一以及第二信号用端子电极5,7和接地用端子电极9的连接性。第二电极层23在第三电极层25被形成的过程中能够抑制第一电极层21受到损坏的情况的发生。为此，就能够抑制层叠贯通电容器C1的绝缘电阻发生劣化的情况的发生。
层叠贯通电容器C1如后文所述通过在被配置于基板的容纳部之后将树脂充填到收容部而被内藏于极板。在突起25a被形成于Cu镀层的第三电极层25的表面的情况下，由突起25a在第三电极层25的表面形成凹凸。关于突起25a被形成于第三电极层25的结构，与没有形成突起25a的结构相比较相对来说第三电极层25的表面积较大，并且第三电极层25与树脂的咬合由上述凹凸而会变得较好。因此，在层叠贯通电容器C1被内藏于基板的时候能够提高第三电极层25与树脂的紧密附着性。
接地用端子电极9在第三方向D3上来看是位于第一信号用端子电极5与第二信号用端子电极7之间。第一以及第二信号用端子电极5,7和接地用端子电极9分别具有被配置于第一侧面2c的电极部分5b,7b,9b。各个信号用内部电极11具有被连接于电极部分5b的连接部11b,11d、被连接于电极部分7b的连接部11c,11e。连接部11b,11c,11d,11e露出于所对应的第一侧面2c。各个接地用内部电极13具有被连接于电极部分9b的连接部13b,13c。连接部13b,13c露出于所对应的第一侧面2c。因为第一以及第二信号用端子电极5,7和接地用端子电极9具有被配置于相同第一侧面2c的电极部分5b,7b,9b，所以第一以及第二信号用端子电极5,7和接地用端子电极9是以互相接近的状态进行配置。为此，层叠贯通电容器C1上的电流路径变短，并且能够谋求到ESL的降低。
电极部分5a,7a,9a和电极部分5b,7b,9b在素体2的棱线部上被连接。在层叠贯通电容器C1上，从一对第一侧面2c侧形成电流路径。从一对第一侧面2c侧形成电流路径的层叠贯通电容器C1与只从一个第一侧面2c侧形成电流路径的层叠贯通电容器相比较相对来说电流路径多，能够谋求到ESL的降低并能够谋求到ESR的降低。
第一以及第二信号用端子电极5,7被配置于在素体2的第三方向D3上的端部，第一以及第二信号用端子电极5,7没有被配置于第二侧面2e,2f的电极部分。第一以及第二信号用端子电极5,7没有被配置于第二侧面2e,2f的电极部分的情况与具有被配置于第二侧面2e,2f的电极部分的情况相比较相对来说能够较大地设定电极部分5a,5b,7a,7b的面积。为此，能够提高第一以及第二信号用端子电极5,7与被形成于基板的配线的连接性。
层叠贯通电容器C1如图13所示是被埋入到基板31中来进行安装的。即，层叠贯通电容器C1被内藏于基板31中。图13是为了说明本实施方式所涉及的层叠贯通电容器的安装结构的示意图。
基板31是通过层叠多层绝缘层33来构成的。绝缘层33是由陶瓷或者树脂等绝缘性材料构成，并由粘结等而被互相一体化。
层叠贯通电容器C1被配置于在基板31中形成的容纳部31a。层叠贯通电容器C1由被充填于容纳部31a的树脂34而被固定于基板31。层叠贯通电容器C1被埋入到基板31内。层叠贯通电容器C1通过被配置于基板31表面的电极35～37和中继导体45～47而被电连接。
第一信号用端子电极5的电极部分5a与中继导体45相连接。第一信号用端子电极5通过中继导体45而与电极35相电连接。第二信号用端子电极7的电极部分7a与中继导体46相连接。第二信号用端子电极7通过中继导体46而与电极36相电连接。接地用端子电极9的电极部分9a与中继导体47相连接。接地用端子电极9通过中继导体47而与电极37相电连接。
中继导体45～47是通过使导电性金属(例如Cu等)生长于被形成于基板31的中继孔内来进行形成的。导电性金属的生长例如是由无电解电镀来实现的。中继孔是以从基板31的表面侧到达层叠贯通电容器C1的第一以及第二信号用端子电极5,7和接地用端子电极9的各个电极部分5a,7a,9a的形式被形成的。中继孔例如是由激光加工来形成的。
在层叠贯通电容器C1中，电极部分5a,7a,9a具有作为镀层的第三电极层25。因此，能够切实连接被形成于中继孔的中继导体45～47和电极部分5a,7a,9a。在中继导体45～47是由电镀来形成的情况下，中继导体45～47和电极部分5a,7a,9a能够更进一步被切实连接。
接着，参照图14～图17来说明本实施方式的变形例所涉及的层叠贯通电容器C2的结构。图14是表示本变形例所涉及的层叠贯通电容器的立体图。图15是本变形例所涉及的层叠贯通电容器的平面图。图16是本变形例所涉及的层叠贯通电容器的侧面图。图17是为了说明沿着图15中的XVII-XVII线的截面结构的示意图。包含接地用端子电极9并且在平行于第二方向D2的截面上的结构与图7所表示的截面结构相同，因而省略图示。
层叠贯通电容器C2如图14～图17所示具备素体2、第一以及第二信号用端子电极5,7和接地用端子电极9、多个信号用内部电极11、多个接地用内部电极13。
各个信号用内部电极11如图18所示包含主电极部11a、连接部11b、连接部11c。连接部11b从主电极部11a的一边(一个短边)进行延伸，并露出于第二侧面2e。连接部11c从主电极部11a的一边(另一个短边)进行延伸，并露出于第二侧面2f。信号用内部电极11露出于一对第二侧面2e,2f，但不露出于一对主面2a以及一对第一侧面2c。主电极部11a和各个连接部11b,11c被一体形成。
连接部11b从主电极部11a的第二侧面2e侧的端部延伸到第二侧面2e。连接部11b的宽度与主电极部11a的宽度相同等。连接部11b的端部露出于第二侧面2e。连接部11b在露出于第二侧面2e的端部被连接于第一信号用端子电极5。连接部11c从主电极部11a的第二侧面2f侧的端部延伸到第二侧面2f。连接部11c的宽度与主电极部11a的宽度相同等。连接部11c的端部露出于第二侧面2f。连接部11c在露出于第二侧面2f的端部被连接于第二信号用端子电极7。
接地用内部电极13如图8B所示包含主电极部13a、连接部13b、连接部13c。
第一信号用端子电极5具有分别被配置于一对主面2a的电极部分5a、分别被配置于一对第一侧面2c的电极部分5b、被配置于第二侧面2e的电极部分5c。电极部分5c和电极部分5a,5b在素体2的棱线部上被连接，并且被互相电连接。电极部分5a和电极部分5c在主面2a与第二侧面2e之间的棱线部上被连接。电极部分5b和电极部分5c在第一侧面2c与第二侧面2e之间的棱线部上被连接。第一信号用端子电极5被形成于一对主面2a、一对第一侧面2c以及第二侧面2e的五个面上。
电极部分5c是以覆盖所有露出于各个连接部11b的第二侧面2e的部分的形式被配置的。连接部11b被直接连接于第一信号用端子电极5。电极部分5c是以覆盖第二侧面2e全体的形式进行形成的。
第二信号用端子电极7具有分别被配置于一对主面2a的电极部分7a、分别被配置于一对第一侧面2c的电极部分7b、被配置于第二侧面2f的电极部分7c。电极部分7c和电极部分7a,7b在素体2的棱线部上被连接，并且被互相电连接。电极部分7a和电极部分7c在主面2a与第二侧面2f之间的棱线部上被连接。电极部分7b和电极部分7c在第一侧面2c与第二侧面2f之间的棱线部上被连接。第二信号用端子电极7被形成于一对主面2a、一对第一侧面2c以及第二侧面2f的五个面上。
电极部分7c是以覆盖所有露出于各个连接部11c的第二侧面2f的部分的形式被配置的。连接部11c被直接连接于第二信号用端子电极7。电极部分7c是以覆盖第二侧面2f全体的形式进行形成的。
电极部分5a,5c,7a,7c的第一电极层21的第二方向D2的各个长度为同等。电极部分5b,5c,7b,7c的第一电极层21的第一方向D1的各个长度也为同等。
第一信号用端子电极5的第一电极层21的面积为一对电极部分5a,5b的第一电极层21的面积与电极部分5c的第一电极层21的面积的合计值。第二信号用端子电极7的第一电极层21的面积为一对电极部分7a,7b的第一电极层21的面积与电极部分7c的第一电极层21的面积的合计值。在本变形例中，第一信号用端子电极5的第一电极层21的面积和第二信号用端子电极7的第一电极层21的面积也为同等。接地用端子电极9的第一电极层21的面积也可以小于第一信号用端子电极5的第一电极层21的面积与第二信号用端子电极7的第一电极层21的面积的合计值。
在本变形例中，层叠贯通电容器C2的薄型化也能够被谋求到，并且能够实现对基板的适合于内藏的层叠贯通电容器。层叠贯通电容器C2能够在素体2的一个主面2a侧和素体2的另一个主面2a侧、或者在素体2的两主面2a侧与被形成于基板的配线相电连接。因此，层叠贯通电容器C2能够容易地内藏于基板。
在本变形例中也因为电极部分9a的厚度小于各个电极部分5a,7a的厚度，所以在树脂被充填于层叠贯通电容器C2的周围的时候树脂能够容易绕裹于接地用端子电极9的周围。在树脂被充填于层叠贯通电容器C2的周围的时候能够抑制在接地用端子电极9的周围产生空隙。该结果是能够恰当地实行层叠贯通电容器C2的对基板的内藏。
接着，参照图19～图22来说明本实施方式的其他的变形例所涉及的层叠贯通电容器C3的结构。图19是表示本变形例所涉及的层叠贯通电容器的立体图。图20是本变形例所涉及的层叠贯通电容器的平面图。图21是本变形例所涉及的层叠贯通电容器的侧面图。图22是为了说明沿着图20中的XXII-XXII线的截面结构的示意图。包含第一信号用端子电极5并且在平行于第二方向D2的截面上的结构与图5所表示的截面结构相同，因而省略图示。包含第二信号用端子电极7并且在平行于第二方向D2的截面上的结构与图6所表示的截面结构相同，因而省略图示。包含接地用端子电极9的截面结构与图7所表示的截面结构相同，因而省略图示。
层叠贯通电容器C3如图19～图22所示具备素体2、第一以及第二信号用端子电极5,7和接地用端子电极9、多个信号用内部电极11、多个接地用内部电极13。
第一信号用端子电极5具有分别被配置于一对主面2a的电极部分5a、分别被配置于一对第一侧面2c的电极部分5b。第二信号用端子电极7具有分别被配置于一对主面2a的电极部分7a、分别被配置于一对第一侧面2c的电极部分7b。接地用端子电极9具有分别被配置于一对主面2a的电极部分9a、分别被配置于一对第一侧面2c的电极部分9b。
接着，参照图23A、图23B以及图23C并就第一以及第二信号用端子电极5,7和接地用端子电极9的电极部分5a,7a,9a的厚度作如下说明。
电极部分9a的第一电极层21的厚度T9s1小于电极部分5a的第一电极层21的厚度T5s1，并且小于电极部分7a的第一电极层21的T7s1。电极部分5a的第二电极层23的厚度T5p1、电极部分7a的第二电极层23的厚度T7p1、电极部分9a的第二电极层23的厚度T9p1为同等。电极部分5a的第三电极层25的厚度T5p2、电极部分7a的第三电极层25的厚度T7p2、电极部分9a的第三电极层25的厚度T9p2为同等。电极部分5a的镀层的厚度(T5p1+T5p2)、电极部分7a的镀层的厚度(T7p1+T7p2)、电极部分9a的镀层的厚度(T9p1+T9p2)为同等。
电极部分9a的厚度(T9s1+T9p1+T9p2)小于电极部分5a的厚度(T5s1+T5p1+T5p2)，并且小于电极部分7a的厚度(T7s1+T7p1+T7p2)。在本变形例中也是电极部分9a的厚度(T9s1+T9p1+T9p2)为电极部分5a的厚度(T5s1+T5p1+T5p2)的90％以下，并且是电极部分7a的厚度(T7s1+T7p1+T7p2)的90％以下。各个厚度T5s1,T7s1例如为10μm。厚度T9s1例如为7μm。各个厚度T5p1,T7p1,T9p1例如为3.5μm。各个厚度T5p2,T7p2,T9p2例如为10μm。
接着，参照图20、图21、图24以及图25并就第一以及第二信号用端子电极5,7和接地用端子电极9的第一电极层21的面积作如下说明。
各个电极部分5a,5b的第一电极层21的第三方向D3的长度L15、各个电极部分7a,7b的第一电极层21的第三方向D3的长度L17为同等。各个电极部分9a,9b的第一电极层21的第三方向D3的长度L19与长度L15与长度L17的合计值相同等。在本变形例中，长度L19为各个长度L15,L17的2倍。
电极部分5a的第一电极层21的第二方向D2的长度L25和电极部分7a的第一电极层21的第二方向D2的长度L27为同等。严密地来说电极部分9a的第一电极层21的厚度T9s1比各个厚度T5s1,T7s1小，与此相应其第二方向D2的长度L29也比各个长度L25,L27小。然而，因为各个长度L25,L27与长度L29之差与各个长度L25,L27,L29相比较为极小，所以在计算各个端子电极5,7,9的第一电极层21的面积的时候长度L29也可以看作为近似于各个长度L25,L27。
电极部分5a的第一电极层21的第一方向D1的长度L35和电极部分7a的第一电极层21的第一方向D1的长度L37为同等。严密地来说电极部分9a的第一电极层21的厚度T9s1比各个厚度T5s1,T7s1小，与此相应其第一方向D1的长度L39也比各个长度L35,L37小。然而，因为各个长度L35,L37与长度L39之差与各个长度L35,L37,L39相比较为极小，所以在计算各个端子电极5,7,9的第一电极层21的面积的时候长度L39也可以看作为近似于各个长度L35,L37。
第一信号用端子电极5的第一电极层21的面积和第二信号用端子电极7的第一电极层21的面积为同等。接地用端子电极9的第一电极层21的面积与第一信号用端子电极5的第一电极层21的面积和第二信号用端子电极7的第一电极层21的面积的合计值相同等。在本变形例中，接地用端子电极9的第一电极层21的面积为第一信号用端子电极5的第一电极层21的面积的2倍，并且是第二信号用端子电极7的第一电极层21的面积的2倍。
在本变形例中也能够谋求到层叠贯通电容器C3的薄型化，并且能够实现适合内藏于基板的层叠贯通电容器。层叠贯通电容器C3能够在素体2的一个主面2a侧和素体2的另一个主面2a侧、或者在素体2的两主面2a侧与被形成于基板的配线相电连接的。因此，层叠贯通电容器C3能够容易地内藏于基板。
即使是在本变形例中，也因为电极部分9a的厚度(T9s1+T9p1+T9p2)也小于电极部分5a的厚度(T5s1+T5p1+T5p2)并且小于电极部分7a的厚度(T7s1+T7p1+T7p2)，所以树脂在被充填于层叠贯通电容器C3的周围的时候容易绕裹于接地用端子电极9的周围。在树脂被充填于层叠贯通电容器C3的周围的时候抑制了在接地用端子电极9的周围产生空隙。该结果就能够恰当地实行层叠贯通电容器C3的向基板的内藏。
在本变形例中，第一信号用端子电极5的第一电极层21的面积和第二信号用端子电极7的第一电极层21的面积的合计值与接地用端子电极9的第一电极层21的面积相同等。在电极部分5a,7a,9a的第一电极层21上被形成的各个镀层(第二以及第三电极层23,25)的厚度(T5p1+T5p2,T7p1+T7p2,T9p1+T9p2)为同等。电极部分9a的第一电极层21的厚度小于电极部分5a,7a的各个第一电极层21的厚度。
由此，电极部分9a的厚度(T9s1+T9p1+T9p2)小于电极部分5a的厚度(T5s1+T5p1+T5p2)，并且小于电极部分7a的厚度(T7s1+T7p1+T7p2)。通过各个端子电极5,7,9的面积以及各个第一电极层21的厚度被设定为以上所述的关系，从而就能够容易地将电极部分9a的厚度做到小于各个电极部分5a,7a的厚度。
在本变形例中，因为第一信号用端子电极5的第一电极层21的面积和第二信号用端子电极7的第一电极层21的面积的合计值与接地用端子电极9的第一电极层21的面积相同等，所以第一信号用端子电极5的面积和第二信号用端子电极7的面积的合计值与接地用端子电极9的面积相同等。
以上已就本发明的实施方式作了说明，但是本发明并不一定就限定于以上所述的实施方式，只要是在不脱离其要旨的范围内则各种各样的变更都是可能的。
第一以及第二信号用端子电极5,7和接地用端子电极9没有必要具有一对电极部分5a,7a,9a。电极部分5a,7a,9a如果是被配置于一对主面2a当中任意一个主面2a的话即可。
信号用内部电极11以及接地用端子电极13的形状并不限定于以上所述的实施方式以及变形例中的形状。例如，信号用内部电极11以及接地用内部电极13如图26A以及图26B所示也可以不露出于另一个第一侧面2c。在此情况下，信号用内部电极11具有主电极部11a、露出于一个第一侧面2c的一对连接部11b,11c。接地用内部电极13具有主电极部13a、露出于一个第一侧面2c的一个连接部13b。第一以及第二信号用端子电极5,7和接地用端子电极9也可以不将电极部分配备于另一个第一侧面2c。
在图13中，层叠贯通电容器C1是被埋入到基板31中来进行安装的，但是也可以层叠贯通电容器C2,C3被埋入到基板31中来进行安装。

Claims (11)

1.一种层叠贯通电容器，其特征在于：
具备：
素体，具有在第一方向上互相相对的一对主面、在与所述第一方向相垂直的第二方向上互相相对的一对第一侧面、在垂直于所述第一以及第二方向的第三方向上互相相对的一对第二侧面，并呈现长方体形状；
多个信号用内部电极以及多个接地用端子电极，以在所述第一方向上互相相对的形式被交替配置于所述素体内；
第一以及第二信号用端子电极，被配置于所述素体并且与所述多个信号用内部电极相连接；
接地用端子电极，被配置于所述素体并且与所述多个接地用内部电极相连接；
所述素体的所述第一方向的长度小于所述素体的所述第二方向的长度并且小于所述素体的所述第三方向的长度，
所述接地用端子电极在所述第三方向上看位于所述第一信号用端子电极与所述第二信号用端子电极之间，
所述第一以及第二信号用端子电极和所述接地用端子电极分别具有被配置于一个所述主面的电极部分，
所述接地用端子电极的所述电极部分的厚度小于所述第一信号用端子电极的所述电极部分的厚度并且小于所述第二信号用端子电极的所述电极部分的厚度。
2.如权利要求1所述的层叠贯通电容器，其特征在于：
所述接地用端子电极的所述电极部分的厚度为所述第一信号用端子电极的所述电极部分的厚度的90％以下，并且是所述第二信号用端子电极的所述电极部分的厚度的90％以下。
3.如权利要求1或者2所述的层叠贯通电容器，其特征在于：
所述第一以及第二信号用端子电极和所述接地用端子电极具有形成于所述素体的烧结导体层、形成于所述烧结导体层的镀层，
所述接地用端子电极的所述电极部分的所述烧结体层的厚度为所述第一信号用端子电极的所述电极部分的所述烧结导体层的厚度以下，并且为所述第二信号用端子电极的所述电极部分的所述烧结导体层的厚度以下，
所述接地用端子电极的所述烧结导体层的面积小于所述第一信号用端子电极的所述烧结导体层的面积和所述第二信号用端子电极的所述烧结导体层的面积的合计值。
4.如权利要求1或者2所述的层叠贯通电容器，其特征在于：
所述第一以及第二信号用端子电极和所述接地用端子电极具有形成于所述素体的烧结导体层、形成于所述烧结导体层的镀层，
所述接地用端子电极的所述电极部分的所述烧结体层的厚度小于所述第一信号用端子电极的所述电极部分的所述烧结导体层的厚度并且小于所述第二信号用端子电极的所述电极部分的所述烧结导体层的厚度，
所述接地用端子电极的所述烧结导体层的面积与所述第一信号用端子电极的所述烧结导体层的面积和所述第二信号用端子电极的所述烧结导体层的面积的合计值相同等。
5.如权利要求4或者5所述的层叠贯通电容器，其特征在于：
所述烧结导体层含有Cu或者Ni,
所述镀层具有形成于所述烧结导体层的第一镀层、形成于所述第一镀层的第二镀层，
所述第一镀层含有Ni或者Sn，
所述第二镀层含有Cu或者Au。
6.如权利要求1～5中任意一项所述的层叠贯通电容器，其特征在于：
所述第一以及第二信号用端子电极和所述接地用端子电极进一步分别具有被配置于一个所述第一侧面的电极部分，
所述多个信号用内部电极具有分别连接于在所述第一以及第二信号用端子电极中的被配置于所述一个第一侧面上的所述电极部分的一对连接部，
所述多个接地用内部电极具有连接于在所述接地用端子电极中的配置于所述一个第一侧面上的所述电极部分的连接部，
所述多个信号用内部电极所具有的各个所述连接部和所述多个接地用内部电极所具有的各个所述连接部露出于所述一个第一侧面。
7.如权利要求1～6中任意一项所述的层叠贯通电容器，其特征在于：
所述第一以及第二信号用端子电极和所述接地用端子电极进一步分别具有配置于另一个所述主面的电极部分。
8.如权利要求1～5中任意一项所述的层叠贯通电容器，其特征在于：
所述第一以及第二信号用端子电极和所述接地用端子电极进一步分别具有配置于所述一对第一侧面的电极部分、配置于另一个所述主面的电极部分，
配置于所述一个主面的所述电极部分和配置于各个所述第一侧面的所述电极部分在所述一个主面与各个所述第一侧面之间的棱线部上被连接，
配置于所述另一个主面的所述电极部分和配置于各个所述第一侧面的所述电极部分在所述另一个主面与各个所述第一侧面之间的棱线部上被连接，
所述多个信号用内部电极具有分别连接于在所述第一信号用端子电极中的配置于所述一对第一侧面的所述电极部分的一对连接部、分别连接于在所述第二信号用端子电极中的配置于所述一对第一侧面的所述电极部分的一对连接部，
所述多个接地用内部电极具有连接于在所述接地用端子电极中的配置于所述一对第一侧面的所述电极部分的连接部，
所述多个信号用内部电极所具有的各个所述连接部和所述多个接地用内部电极所具有的各个所述连接部露出于所述一对第一侧面。
9.如权利要求1～8中任意一项所述的层叠贯通电容器，其特征在于：
所述第一以及第二信号用端子电极被配置于所述素体的在所述第三方向上的端部，且不具有被配置于所述第二侧面的电极部分。
10.如权利要求1或者2所述的层叠贯通电容器，其特征在于：
所述接地用端子电极的面积小于所述第一信号用端子电极的面积和所述第二信号用端子电极的面积的合计值。
11.如权利要求1或者2所述的层叠贯通电容器，其特征在于：
所述接地用端子电极的面积，与所述第一信号用端子电极的面积和所述第二信号用端子电极的面积的合计值相同等。
CN201610082822.8A 2015-02-12 2016-02-05 层叠贯通电容器 Active CN105895371B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-025073 2015-02-12
JP2015025073A JP6540069B2 (ja) 2015-02-12 2015-02-12 積層貫通コンデンサ

Publications (2)

Publication Number Publication Date
CN105895371A true CN105895371A (zh) 2016-08-24
CN105895371B CN105895371B (zh) 2018-05-22

Family

ID=56621432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610082822.8A Active CN105895371B (zh) 2015-02-12 2016-02-05 层叠贯通电容器

Country Status (3)

Country Link
US (1) US9748042B2 (zh)
JP (1) JP6540069B2 (zh)
CN (1) CN105895371B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017216330A (ja) * 2016-05-31 2017-12-07 株式会社村田製作所 セラミックコンデンサ
JP2017216332A (ja) * 2016-05-31 2017-12-07 株式会社村田製作所 セラミックコンデンサ
JP2017216331A (ja) * 2016-05-31 2017-12-07 株式会社村田製作所 セラミックコンデンサ
JP6890940B2 (ja) * 2016-09-16 2021-06-18 Tdk株式会社 電子部品
JP6828547B2 (ja) * 2017-03-24 2021-02-10 Tdk株式会社 貫通コンデンサ
JP6841121B2 (ja) * 2017-03-29 2021-03-10 Tdk株式会社 貫通コンデンサ
JP6933090B2 (ja) * 2017-10-30 2021-09-08 Tdk株式会社 電子部品
JP7289677B2 (ja) * 2019-03-13 2023-06-12 太陽誘電株式会社 多端子コンデンサ、多端子コンデンサの製造方法、ならびに、多端子コンデンサ実装回路基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224340A (ja) * 1993-01-28 1994-08-12 Murata Mfg Co Ltd チップ型電子部品
JP2002237429A (ja) * 2000-12-08 2002-08-23 Murata Mfg Co Ltd 積層型貫通コンデンサおよび積層型貫通コンデンサアレイ
CN101359533A (zh) * 2007-08-02 2009-02-04 Tdk株式会社 贯通电容器及贯通电容器的制造方法
CN102623176A (zh) * 2011-01-26 2012-08-01 株式会社村田制作所 层叠陶瓷电子部件
JP2014146754A (ja) * 2013-01-30 2014-08-14 Tdk Corp 積層貫通コンデンサ
CN104347268A (zh) * 2013-08-08 2015-02-11 三星电机株式会社 多层陶瓷电容器和具有安装在其上的多层陶瓷电容器的板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56141139A (en) * 1980-04-07 1981-11-04 Toshiba Corp Electrode support insulator
JPS6048230U (ja) * 1983-09-11 1985-04-04 株式会社村田製作所 積層コンデンサ
JPH0397279A (ja) * 1989-09-09 1991-04-23 Murata Mfg Co Ltd 電子部品の基板及びその基板を備えた電子部品の製造方法
JPH0373422U (zh) 1989-11-22 1991-07-24
JP3812377B2 (ja) * 2001-07-10 2006-08-23 株式会社村田製作所 貫通型三端子電子部品
JP3903757B2 (ja) * 2001-09-05 2007-04-11 株式会社村田製作所 チップ状電子部品の製造方法およびチップ状電子部品
TWI270195B (en) * 2003-07-30 2007-01-01 Innochips Technology Complex laminated chip element
DE102005022142B4 (de) * 2005-05-12 2011-12-15 Epcos Ag Verfahren zur Herstellung eines elektrischen Durchführungsbauelementes
JP4225507B2 (ja) * 2005-06-13 2009-02-18 Ｔｄｋ株式会社 積層コンデンサ
JP2008192788A (ja) * 2007-02-05 2008-08-21 Matsushita Electric Ind Co Ltd 電子部品
JP4492690B2 (ja) * 2007-12-07 2010-06-30 Ｔｄｋ株式会社 貫通コンデンサの実装構造
JP4725629B2 (ja) * 2008-10-14 2011-07-13 Ｔｄｋ株式会社 積層貫通コンデンサの製造方法
JP2012077349A (ja) * 2010-10-01 2012-04-19 Murata Mfg Co Ltd チップ部品のめっき形成方法
JP5234135B2 (ja) * 2011-04-04 2013-07-10 Ｔｄｋ株式会社 貫通型積層コンデンサ
WO2013005483A1 (ja) * 2011-07-07 2013-01-10 株式会社村田製作所 電子部品及びその製造方法
KR101645625B1 (ko) * 2012-03-05 2016-08-05 가부시키가이샤 무라타 세이사쿠쇼 전자 부품, 전자 부품과 접합 대상물의 접합 구조체의 형성방법
JP6107080B2 (ja) * 2012-11-21 2017-04-05 Tdk株式会社 積層コンデンサ
JP6142650B2 (ja) * 2013-05-08 2017-06-07 Tdk株式会社 積層貫通コンデンサ
US9786434B2 (en) * 2013-10-22 2017-10-10 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and printed circuit board having the same
JP2015111654A (ja) * 2013-10-28 2015-06-18 株式会社村田製作所 積層電子部品の製造方法及び積層電子部品
JP2016127262A (ja) * 2014-12-26 2016-07-11 太陽誘電株式会社 貫通型積層セラミックコンデンサ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224340A (ja) * 1993-01-28 1994-08-12 Murata Mfg Co Ltd チップ型電子部品
JP2002237429A (ja) * 2000-12-08 2002-08-23 Murata Mfg Co Ltd 積層型貫通コンデンサおよび積層型貫通コンデンサアレイ
CN101359533A (zh) * 2007-08-02 2009-02-04 Tdk株式会社 贯通电容器及贯通电容器的制造方法
CN102623176A (zh) * 2011-01-26 2012-08-01 株式会社村田制作所 层叠陶瓷电子部件
JP2014146754A (ja) * 2013-01-30 2014-08-14 Tdk Corp 積層貫通コンデンサ
CN104347268A (zh) * 2013-08-08 2015-02-11 三星电机株式会社 多层陶瓷电容器和具有安装在其上的多层陶瓷电容器的板

Also Published As

Publication number Publication date
US9748042B2 (en) 2017-08-29
CN105895371B (zh) 2018-05-22
JP2016149426A (ja) 2016-08-18
JP6540069B2 (ja) 2019-07-10
US20160240319A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
CN105895371A (zh) 层叠贯通电容器
CN103839676B (zh) 层叠电容器
CN1540692B (zh) 镀覆接线端
US8665053B2 (en) Laminated ceramic electronic component and manufacturing method therefor
JP4636180B2 (ja) 積層型セラミック電子部品
CN102810382B (zh) 片式线圈元件
US8633636B2 (en) Laminated ceramic electronic component and manufacturing method thereof
CN105895369B (zh) 层叠电容器
CN107039180A (zh) 电子部件
JP2013021298A (ja) 積層セラミック電子部品
KR20120058128A (ko) 적층 세라믹 캐패시터
KR20120122590A (ko) 칩형 코일 부품
US10299383B2 (en) Composite electronic component and resistance element
CN105895372B (zh) 层叠电容器
JP2008004923A (ja) 積層セラミックコンデンサ
JP2013026323A (ja) 積層セラミック電子部品
US20190051463A1 (en) Composite electronic component and resistance element
US20170011857A1 (en) Composite electronic component and resistance element
JP5223148B2 (ja) 電気コンポーネント、ならびに電気コンポーネントの外側接触部
CN105826072B (zh) 层叠电容器
JP6136507B2 (ja) 積層コンデンサアレイ
JP2014220377A (ja) 積層貫通コンデンサ
JP6115276B2 (ja) 積層コンデンサ
JP2007123505A (ja) 積層コンデンサ
CN109714014B (zh) 电子部件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant