CN102810382B - 片式线圈元件 - Google Patents

片式线圈元件 Download PDF

Info

Publication number
CN102810382B
CN102810382B CN201210140644.1A CN201210140644A CN102810382B CN 102810382 B CN102810382 B CN 102810382B CN 201210140644 A CN201210140644 A CN 201210140644A CN 102810382 B CN102810382 B CN 102810382B
Authority
CN
China
Prior art keywords
channel conductor
chip
conductor
coil component
type coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210140644.1A
Other languages
English (en)
Other versions
CN102810382A (zh
Inventor
郑东晋
具珍浒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN102810382A publication Critical patent/CN102810382A/zh
Application granted granted Critical
Publication of CN102810382B publication Critical patent/CN102810382B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • H01F2017/002Details of via holes for interconnecting the layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0066Printed inductances with a magnetic layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明提供一种片式线圈元件,该片式线圈元件包括:主体,该主体由多个磁性层层叠而形成;外部端子,该外部端子形成在所述主体的表面上,该表面在所述主体的外表面中设置为安装面;线圈部,该线圈部包括在所述磁性层的层叠方向上具有螺旋结构的导电图案,该导电图案分别形成在所述磁性层上;以及引出部,该引出部在所述磁性层的所述层叠方向上形成,并且将所述线圈部的端部和所述外部端子电连接,其中,所述引出部分别包括通道导体和通道垫,该通道导体通过穿透所述磁性层而形成,所述通道垫覆盖所述通道导体,同时形成在相邻的磁性层中的通道导体的中心线彼此偏离。

Description

片式线圈元件
相关申请的交叉引用
本申请要求于2011年5月31日递交到韩国知识产权局的申请号为10-2011-0052281的韩国专利申请的优先权,该申请的公开内容通过引用结合于此。
技术领域
本发明涉及一种片式线圈元件,更具体地,涉及一种具有良好可靠性的片式线圈元件。
背景技术
最近,随着电子元件的小型化、薄型化和轻量化的趋势,对于层叠式电子元件的需求迅速增加。
层叠式电感器包括由多个磁性层层叠而形成的主体、形成在主体的外表面上的外部端子、形成在主体内的线圈部等。
当层叠式电感器安装在基片上时,考虑到容易的表面安装性等,外部端子可以形成在底面上。
在这种情况下,通道导体(via conductor)沿直线设置,以允许在线圈部和外部端子之间形成电连接。
通道导体通过将导电浆料填充在通道孔中然后烧结而形成。
通常,用于形成通道导体的导电浆料具有设置在此处的孔隙(pore)。这些孔隙在烧结的过程中消除,然后是导电金属粉末的硬化过程,因此,通道导体会收缩。
当通道导体沿直线设置时,由于通道导体的烧结收缩,通道导体之间的电连接会断开。
此外,即使通道导体整个偏离直线,通道导体之间的电连接可能会断开。
发明内容
本发明的一方面提供一种具有良好可靠性的片式线圈元件。
根据本发明的一方面,提供一种片式线圈元件,该片式线圈元件包括:主体,该主体由多个磁性层层叠而形成;外部端子,该外部端子形成在所述主体的表面上,该表面在所述主体的外表面中设置为安装面;线圈部,该线圈部包括在所述磁性层的层叠方向上具有螺旋结构的导电图案,该导电图案分别形成在所述磁性层上;以及引出部,该引出部在所述磁性层的所述层叠方向上形成,并且将所述线圈部的端部和所述外部端子电连接,其中,所述引出部分别包括通道导体和通道垫,该通道导体通过穿透所述磁性层而形成,所述通道垫覆盖所述通道导体,同时形成在相邻的磁性层中的通道导体的中心线彼此偏离。
形成在所述相邻的磁性层中的所述通道导体的中心线之间的距离可以是50μm或者更大,并且所述通道导体之间的间隔距离可以是50μm或者更小。
所述通道导体可以设置为Z字形图案。
所述通道垫可以为矩形或者圆形,并且所述通道垫的长度或者直径可以大于由所述通道导体的长度或者直径的值的两倍加50μm而获得的值,但是小于所述片式线圈元件的长度的一半。
所述通道导体可以具有从所述线圈部的一端朝向所述外部端子变细的截锥形状。
所述通道导体可以设置为具有螺旋结构。
所述通道导体可以包括作为所述螺旋结构的单圈的四个通道导体。
所述通道垫可以具有矩形的形状,并且所述通道垫的宽度可以大于由所述通道导体的长度或者直径的值的两倍加50μm而获得的值,但是小于所述片式线圈元件的长度的一半。
所述通道垫可以具有圆形的形状,并且所述通道垫的直径可以大于由所述通道导体的长度或者直径的值的2.5倍加71μm而获得的值,但是小于所述片式线圈元件的长度的一半。
附图说明
本发明的上述和其它方面、特征和优点将通过下面结合附图的详细描述而更加清楚地理解,其中:
图1是根据本发明的实施方式的片式线圈元件的立体图;
图2是沿图1的线A-A’的横截面视图;以及
图3和图4是沿线A-A’而获得的图2的投影部B的投影视图(图3中的(a)和图4中的(a))以及沿磁性层的层叠方向的投影视图(图3中的(b)、图3中的(c)、图4中的(b)、图4中的(c))。
具体实施方式
现在,本发明的实施方式将参考附图进行详细描述。
但是,本发明可以通过很多不同的形式实现并且不应该构成为此处所述的具体实施方式所限制的形式。本发明提供的具体实施方式使得本领域技术人员能够更完整地理解本发明。
在附图中,出于清楚的目的,部件的形状和尺寸可以夸大,相同的附图标记用于表示相同或相似的部件。
片式线圈元件是包括线圈部的电子元件。具有在此类片式线圈元件中仅作为电感器的层叠式电感器。线圈部可以形成为元件的一部分,其它元件(例如电容器)可以形成为元件的另一部分。
在本发明中层叠式电感器将作为示例,但是本发明不限于此。
图1是根据本发明的一种实施方式的片式线圈元件的立体图;以及图2是沿图1的线A-A’的横截面视图。
结合图1和图2,根据本发明的实施方式的片式线圈元件1可以包括主体10,该主体10由多个磁性层40层叠而形成;外部端子20、20’,该外部端子20、20’形成在主体的表面上,该表面在主体10的外表面中设置为安装面;线圈部50,该线圈部50包括在磁性层40的层叠方向上具有螺旋结构的导电图案30,导电图案30形成在各自的磁性层40上;以及引出部31、31’,该引出部31、31’在磁性层40的层叠方向上形成,并且将线圈部50的端部和外部端子20、20’电连接,其中引出部31、31’分别包括通道导体100至103和通道垫(via pad)110,该通道导体100至103分别贯穿磁性层40,通道垫110分别覆盖通道导体100至103,同时形成在相邻的磁性层中的通道导体的中心线彼此偏离。
主体10可以由多个磁性层40层叠而形成。
磁性浆料通过将磁性粉(例如镍-锌-铜铁氧体等)与溶剂(例如乙醇等)一起混合,在其中加入粘结剂(例如聚乙烯醇等)、塑化剂(plasticizer)等,然后通过球磨法等混合并且分散来制备而成。磁性浆料可以通过刮匀涂装法(doctor blade method)等印刷在例如聚对苯二甲酸乙二醇酯(PET)等的薄膜上,以形成磁性层。
多个磁性层40可以层叠以形成主体10。
外部端子20、20’可以形成在主体10的表面上,该表面在主体10的外表面中设置为安装面。
当外部端子20、20’均形成在安装面上时,甚至可以不通过附属结构来实现表面安装。
外部端子20、20’可以包括作为主要成分的导电金属(例如铜等)和作为次要成分的玻璃质(glass frit)等。
外部端子20、20’可以通过浸入法(dipping method)形成,锡镀层可以大致形成在各个外部端子20、20’上。
通过分别形成在磁性层40上的导电图案30,线圈部50可以在磁性层40的层叠方向上具有螺旋结构。
导电图案30可以通过利用导电浆料形成,导电浆料通过将导电金属(例如镍等)、分散剂(dispersant)、塑化剂等混合在溶剂中,并且实施球研磨等来制备。
导电图案30可以通过丝网印刷法(screen printing method)等分别形成在磁性层40上。
导电图案30可以形成为具有各种形状,导电图案30可以通过通道导体(未图示)连接。
通道导体(未图示)可以通过将导电浆料填充在通道孔中形成,通道孔通过刺穿磁性层40而形成。
通过该连接,线圈部50可以大致形成为在磁性层40的层叠方向上具有螺旋结构。
这样,线圈部50具有螺旋结构,因此电子元件可以起到电感器的作用。
引出部31、31’分别可以包括分别贯穿磁性层40的通道导体和分别覆盖通道导体的通道垫。形成在相邻的磁性层中的通道导体的中心线可以不对齐。
此处,通道导体的中心线是指在沿磁性层的层叠方向的投影图中沿磁性层40的层叠方向穿过通道导体的重心延伸的虚拟线。
在分别形成在相邻的磁性层中的通道导体的中心线对齐的情况下,会发生电路断开。
在烧结时,在通道导体中会发生少量的收缩,尽管这种收缩依赖于在形成通道导体时使用的导电浆料的组分。
在通道导体设置为通道导体的中心线对齐的情况下,考虑到所有的层叠的通道导体,即使在各个通道导体的收缩量很小的情况下,各个通道导体的烧结收缩会彼此结合以产生协同效应。
当层叠的通道导体的烧结收缩量达到临界点时,在某些层叠的通道导体中电连接会断开。其被称作“通道遗漏(via omission)”。
但是,在分别形成在相邻的磁性层中的通道导体的中心线彼此偏离的情况下,在其中一个层叠的通道导体中会发生烧结收缩,但是对其它通道导体的影响较小。
换句话说,烧结收缩会发生在每个通道导体中,但是对于在所有的通道导体中不会引起与烧结收缩相关的协同效应,因此不会发生通道遗漏现象。
形成在相邻的磁性层中的通道导体的中心线彼此偏离的事实可以具有下面的含义。
首先,形成在不相邻的磁性层中的通道导体的中心线可以对齐。
例如,在第一至第三磁性层彼此邻接的情况下,形成在第一磁性层中的通道导体的中心线与形成在第二磁性层中的通道导体的中心线不对齐,但是形成在第一磁性层中的通道导体的中心线与形成在第三磁性层中的通道导体的中心线可以对齐。
与通道导体沿磁性层的层叠方向设置为Z字形图案的情况相对应的示例将在下面参考图3进行说明。
其次,只有形成在相邻的磁性层中的通道导体的中心线彼此偏离,当沿磁性层的层叠方向投影时,上下相邻的形成在磁性层中的通道导体才可以彼此部分重叠。
形成在相邻的磁性层中的通道导体的中心线之间的距离可以为50μm或者更大,通道导体之间的间隔距离可以是50μm或者更小。
当形成在相邻的磁性层中的通道导体的中心线之间的距离为50μm或者更小时,由于通道导体之间的重叠区域较宽,导致在烧结时通道导体的收缩,进而导致通道导体之间的电路连接会断开。
当形成在相邻的磁性层中的通道导体之间的间隔距离为50μm或者更大时,通道垫的面积会过度增加,由通道导体和通道垫形成的导电通道延长,因此会导致电阻过度增加。
此处,间隔距离是指通道导体之间的最短距离,当形成在相邻的磁性层中的通道导体沿磁性层的层叠方向投影时,该通道导体不会彼此重叠并且彼此分离。
引出部31、31’可以电连接于线圈部50的端部和外部端子20、20’。
电流从外部流到一个外部端子并且电流从另一个外部端子流到外部。
参考图3和图4说明引出部31、31’。
为了方便,形成在相邻的磁性层中的通道导体彼此间隔的情况将作为示例在图3中说明,但是本发明不限于此。
图3中的(a)是沿线A-A’投影图2的B部分获得的投影视图(a)。
为了方便,将描述一个引出部31的B部分,但是另一个引出部31’的B’部分与此相同,它们之间的区别仅在于引出部31’比引出部31长。
图3中的(b)和图3中的(c)是沿磁性层的层叠方向的投影视图。图3中的(b)显示矩形的通道垫,图3中的(c)显示圆形的通道垫。
结合图3中的(a),通道导体100至103可以彼此间隔形成Z字形图案。即,引出部31可以由重复层叠的通道导体单元形成,两个通道导体100和101是单个的单元。但是,形成在不相邻的磁性层中的通道导体100和102的中心线可以对齐。
如此,形成在相邻的磁性层中的通道导体100和101的中心线不对齐,从而防止在烧结时发生通道导体收缩,从而防止由于烧结收缩造成的电路断开。
在形成在相邻的磁性层中的通道导体100和101的中心线对齐的情况下,由于在烧结过程中通道导体收缩,通道导体之间会发生电路断开。但是,本实施方式会避免该缺陷。
通道导体100至103可以分别具有从线圈部50的一端朝向外部端子20变细的截锥形状。
当通道导体100至103分别具有截锥形状时,每个通道导体100至103和磁性层40之间的接触面积会增加,因此通道导体100至103和磁性层40之间的结合强度会很好。
每个截锥形状的通道导体100至103的上表面可以从线圈部朝向外部端子20设置。
在这种情况下,截锥形状的通道导体100的上表面可以与形成在相邻的下磁性层中的截锥形状的通道导体101的下表面相分离。
在截锥形状中,大直径表面被称作下表面,小直径表面被称作上表面。
通道垫110可以分别覆盖形成在相邻的磁性层中的通道导体100和101。
通道垫110可以扩大到覆盖形成在相邻的磁性层中的通道导体100和101,因此通过通道垫110产生有效的电连接,从而即使在由于通道导体的设置变化而导致形成在相邻的磁性层中的通道导体100和101之间不会发生直接的电连接的情况下,防止电路断开。
通道垫110可以形成为方形或者圆形。
通道垫110可以形成为多边形、椭圆形等。
通道垫110的长度(或直径)足够覆盖通道导体100至103,通道垫的形状不做具体限制。
图3中的(b)显示通道垫110为方形的情况。
通道垫110的长度(c)可以大于由通道导体的直径b的值的两倍加50μm而获得的值,但是小于片式线圈元件的长度的一半。
通道垫的长度(c)可以如下确定。
即,当形成在相邻的磁性层中的通道导体100和101的中心线之间的距离是50μm或者更大时,通道导体之间的间隔距离是50μm或者更小,与通道导体之间的间隔距离是50μm的情况相比,通道垫需要更大。
当通道导体之间的间隔距离是50μm时,通道垫的最大长度可以是由通道导体的直径(b)的值的两倍加50μm而获得的值。
因此,通道垫的长度可以大于由通道导体的直径(b)的值的两倍加50μm而获得的值。
但是,在形成在相邻的磁性层中的通道导体100和101不设置为Z字形图案的情况下,通道垫的宽度(c’)不需要大于通道导体的直径(b)的值的两倍,但是只要大于通道导体的直径(b)就足够。
在通道垫的长度大于片式线圈元件的长度的一半的情况下,形成在引出部31中的通道垫可以与形成在引出部31’中的通道垫接触。因此,通道垫的长度需要小于片式线圈元件的长度的一半。
图3中的(c)显示通道垫110为圆形的情况。
通道垫的直径(c)可以大于由通道导体的直径(b)的值的两倍加50μm而获得的值,但是小于片式线圈元件的长度的一半。
通道垫的直径(c)的数值范围与如上所述的相同。
在通道垫110为椭圆形的情况下,通道垫110的直径可以适当调整,使得通道垫110覆盖通道导体100至103。
在本实施方式中,通道导体100至103可以设置为具有螺旋结构。
下面,通道导体的螺旋结构将参考图4进行说明。
为了方便,下面将对形成在相邻的磁性层中的通道导体彼此间隔的情况作为示例进行说明,但是本发明不限于此。
图4中的(a)是沿线A-A’投影图2的B部分获得的投影视图(a)。
为了方便,将对一个引出部31的B部分进行描述,但是另一个引出部31’的B’部分与此相同,它们之间的区别在于引出部31’比引出部31长。
图4中的(b)和图4中的(c)是沿磁性层的层叠方向的投影视图。图4中的(b)显示方形的通道垫,图4中的(c)显示圆形的通道垫。
结合图4中的(a),四个通道导体100至103可以设置为具有螺旋结构。
即,四个通道导体100至103可以是单个的单元,以构成螺旋结构的单个循环(turn)。
第一通道导体100可以连接于线圈部50的端子。
第二通道导体101可以形成在第一通道导体100的相邻的下磁性层中。第二通道导体101可以与第一通道导体100相分离,从而不与第一通道导体100重叠。第一通道导体100和第二通道导体101之间的电连接可以通过通道垫110保持。
第三通道导体102可以形成在第二通道导体101的相邻的下磁性层中,并且可以与沿宽度方向连接第一通道导体100和第二通道导体101的虚拟延长线相分离。第二通道导体101和第三通道导体102之间的电连接可以通过通道垫110保持。
第四通道导体103可以形成在第三通道导体102的相邻的下磁性层中,并且可以与沿长度方向连接第二通道导体101和第三通道导体102的虚拟延长线相分离。第三通道导体102和第四通道导体103之间的电连接可以通过通道垫110保持。
螺旋结构的单圈可以从第一通道导体100到达第四通道导体103。
当沿磁性层的层叠方向观察时,第一至第四通道导体可以设置为方形。
引出部可以通过层叠螺旋结构的单圈而形成。
第一通道导体100至第四通道导体103彼此间隔设置,但是他们之间的电连接通过通道垫110保持。
为了保持第一通道导体100至第四通道导体103之间的电连接,通道垫的长度(或直径)足够大以覆盖通道导体的结构。
图4中的(b)显示通道垫为矩形的情况。
通道垫的宽度(c)可以大于由通道导体的直径(b)的值的两倍加50μm而获得的值,但是小于片式线圈元件的长度的一半。
通道垫的宽度(c)大于由通道导体的直径(b)的值的两倍加50μm而获得的值,这种限制是由于形成在相邻的磁性层中的通道导体的中心线之间的距离是50μm或者更大并且通道导体之间的间隔距离是50μm或者更小的事实。
更详细的说明与如上所述的相同。
在通道垫的长度大于片式线圈元件的长度的一半的情况下,形成在引出部31中的通道垫可以与形成在引出部31’中的通道垫接触。
在通道垫110为多边形而不是矩形的情况下,通道垫110的长度可以适当调整,使得通道垫110覆盖通道导体100至103。
图4中的(c)显示通道垫为圆形的情况。
通道垫的直径可以大于由通道导体的直径(b)的值的2.5倍加71μm而获得的值,而小于片式线圈元件的长度的一半。
通道垫的直径可以大于由通道导体的直径的值的2.5倍加71μm而获得的值。
这是由于形成在相邻的磁性层中的通道导体的中心线之间的距离是50μm或者更大,并且通道导体之间的间隔距离是50μm或者更小的事实。
即,即使在通道导体设置为具有最大间隔距离的情况下,通道垫需要覆盖通道导体。因此,考虑在通道导体的结构中的最大间隔距离而决定通道垫的直径。
在四个通道导体以间距50μm彼此间隔的情况下,他们之间的间隔距离可以最大化。
用于覆盖所有通道导体的通道垫的直径可以为由通道导体的直径(b)的值的2.414倍加70.7μm而获得的值。
为了充分包括上述直径值,通道垫的直径可以设置为由通道导体的直径的值的2.5倍加71μm而获得的值。
在通道垫110为椭圆形的情况下,通道垫110的直径可以适当调整,使得通道垫110覆盖通道导体100至103。
关于通道导体之间的距离和通道导体的截锥形状的详细说明与如上所述的相同。
在本实施方式中,四个通道导体100至103形成为单个单元并且具有螺旋结构。但是,本发明不限于此。三个通道导体、五个通道导体、六个通道导体等可以形成为单个单元并且具有螺旋结构,使得通道导体不重叠。
例如,当六个通道导体形成为具有螺旋结构的单个单元时,通道导体可以相互之间呈60°角度而形成在相邻的磁性层中。
下面描述片式线圈元件的制造方法。
每个磁性层40可以通过使用具有高导磁性(permeability)的镍-锌-铜基铁氧体(nickel-zinc-copper based ferrite)粉末形成。
具体地,磁性浆料可以通过将铁氧体粉末与溶剂一起混合,在其中加入粘结剂、塑化剂、分散剂等,通过球磨混合合成的浆料(resultant slurry),然后进行塑性变形并且减小压力来制备。
磁性电路基板(magnetic green sheet)可以通过将磁性浆料形成为使用刮匀涂装法等然后干燥的片材制造。
通道导体100至103通过使用激光在磁性电路基板中提供通道孔,然后以包括银、钯、铜、金、镍或者它们的合金作为主要成分的导电浆料填充通道孔而形成。
通道垫110可以通过使用如通道导体100至103中的导电浆料形成。
导电图案30可以通过使用镍导电浆料以丝网印刷法分别形成在磁性电路基板上。
纯磁性层(pure magnetic layer)、具有通道导体和通道垫的磁性层、具有导电图案和通道导体的磁性层等可以通过接下来的挤压、切割和烧结工序层叠。
外部端子20、20’可以通过使用包含铜作为主要成分的导电浆料,以浸渍法等形成在主体10的外表面上。
在外部端子20、20’上可以形成镀层,主要可以使用锡镀层。
如上所述,根据本发明的实施方式,能够通过使用通道导体和通道垫连接线圈部和外部端子而获得具有良好可靠性的片式线圈元件。
当结合示例性的实施方式显示和说明本发明时,在不脱离附属权利要求限定的本发明的精神和范围的情况下,可以做出修改和变形对于本领域技术人员来说是显而易见的。

Claims (7)

1.一种片式线圈元件,该片式线圈元件包括:
主体,该主体由多个磁性层层叠而形成;
外部端子,该外部端子形成在所述主体的表面上,该表面在所述主体的外表面中设置为安装面;
线圈部,该线圈部包括在所述磁性层的层叠方向上具有螺旋结构的导电图案,该导电图案分别形成在所述磁性层上;以及
引出部,该引出部在所述磁性层的所述层叠方向上形成,并且将所述线圈部的端部和所述外部端子电连接,
其中,所述引出部分别包括通道导体和通道垫,该通道导体通过穿透所述磁性层而形成,所述通道垫覆盖所述通道导体,同时形成在相邻的磁性层中的通道导体的中心线彼此偏离;
其中,形成在所述相邻的磁性层中的所述通道导体的中心线之间的距离是50μm或者更大,并且所述通道导体之间的间隔距离是50μm或者更小,
所述通道导体具有从所述线圈部的一端朝向所述外部端子变细的截锥形状。
2.根据权利要求1所述的片式线圈元件,其中,所述通道导体设置为Z字形图案。
3.根据权利要求2所述的片式线圈元件,其中,所述通道垫为矩形或者圆形,并且
所述通道垫的长度或者直径大于由所述通道导体的长度或者直径的值的两倍加50μm而获得的值,但是小于所述片式线圈元件的长度的一半。
4.根据权利要求1所述的片式线圈元件,其中,所述通道导体设置为具有螺旋结构。
5.根据权利要求4所述的片式线圈元件,其中,所述通道导体包括作为所述螺旋结构的单圈的四个通道导体。
6.根据权利要求5所述的片式线圈元件,其中,所述通道垫具有矩形的形状,并且
所述通道垫的宽度大于由所述通道导体的长度或者直径的值的两倍加50μm而获得的值,但是小于所述片式线圈元件的长度的一半。
7.根据权利要求5所述的片式线圈元件,其中,所述通道垫具有圆形的形状,并且
所述通道垫的直径大于由所述通道导体的长度或者直径的值的2.5倍加71μm而获得的值,但是小于所述片式线圈元件的长度的一半。
CN201210140644.1A 2011-05-31 2012-05-08 片式线圈元件 Expired - Fee Related CN102810382B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110052281A KR101218985B1 (ko) 2011-05-31 2011-05-31 칩형 코일 부품
KR10-2011-0052281 2011-05-31

Publications (2)

Publication Number Publication Date
CN102810382A CN102810382A (zh) 2012-12-05
CN102810382B true CN102810382B (zh) 2015-05-13

Family

ID=47234068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210140644.1A Expired - Fee Related CN102810382B (zh) 2011-05-31 2012-05-08 片式线圈元件

Country Status (4)

Country Link
US (1) US20120306607A1 (zh)
JP (2) JP2012253332A (zh)
KR (1) KR101218985B1 (zh)
CN (1) CN102810382B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101642643B1 (ko) 2015-01-27 2016-07-29 삼성전기주식회사 코일 부품 및 이의 제조 방법
KR101883046B1 (ko) * 2016-04-15 2018-08-24 삼성전기주식회사 코일 전자 부품
KR101872593B1 (ko) * 2016-08-01 2018-06-28 삼성전기주식회사 코일 전자부품
KR102381266B1 (ko) * 2017-03-30 2022-03-30 삼성전기주식회사 인쇄회로기판
KR102450597B1 (ko) 2017-09-29 2022-10-07 삼성전기주식회사 코일 부품 및 그의 제조방법
CN109887707B (zh) * 2017-11-27 2022-04-12 株式会社村田制作所 层叠型线圈部件
US20200286660A1 (en) * 2019-03-04 2020-09-10 Intel Corporation On-package vertical inductors and transformers for compact 5g modules
JP7439430B2 (ja) * 2019-09-25 2024-02-28 Tdk株式会社 コイル部品及びその製造方法
JP7243569B2 (ja) 2019-10-25 2023-03-22 株式会社村田製作所 インダクタ部品およびインダクタ部品内蔵基板
CN112366076B (zh) * 2020-11-10 2022-10-11 合肥京思威电子科技有限公司 一种电感器及其制造方法
KR20220084660A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 코일 부품
KR20240012131A (ko) 2022-07-20 2024-01-29 삼성전기주식회사 코일 부품

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101331564A (zh) * 2005-12-23 2008-12-24 株式会社村田制作所 层叠线圈器件及其制造方法
CN101783229A (zh) * 2009-01-19 2010-07-21 株式会社村田制作所 层叠线圈元器件及其制造方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256996A (ja) * 1988-08-22 1990-02-26 Nippon Telegr & Teleph Corp <Ntt> 多層配線板
JPH0631174U (ja) * 1992-09-25 1994-04-22 沖電気工業株式会社 厚膜セラミック多層基板のvia構造
JP3438859B2 (ja) * 1996-11-21 2003-08-18 ティーディーケイ株式会社 積層型電子部品とその製造方法
US6542352B1 (en) * 1997-12-09 2003-04-01 Daniel Devoe Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias
JP3500319B2 (ja) * 1998-01-08 2004-02-23 太陽誘電株式会社 電子部品
MY122218A (en) * 1998-02-02 2006-03-31 Taiyo Yuden Kk Multilayer electronic component and manufacturing method therefor
JPH11297531A (ja) * 1998-04-07 1999-10-29 Taiyo Yuden Co Ltd 積層電子部品
JPH11265823A (ja) * 1998-03-17 1999-09-28 Tokin Corp 積層型インダクタ及びその製造方法
JPH11329845A (ja) * 1998-05-19 1999-11-30 Tdk Corp 電子部品及びその製造方法
JP3204249B2 (ja) * 1999-06-04 2001-09-04 株式会社村田製作所 積層型インダクタ
JP3562568B2 (ja) * 1999-07-16 2004-09-08 日本電気株式会社 多層配線基板
JP2001274021A (ja) * 2000-03-24 2001-10-05 Murata Mfg Co Ltd コイル部品
JP2001284811A (ja) * 2000-03-29 2001-10-12 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2001284127A (ja) * 2000-03-29 2001-10-12 Tdk Corp 積層インダクタ
JP2001323245A (ja) * 2000-05-15 2001-11-22 Murata Mfg Co Ltd 接着剤樹脂組成物、接着剤樹脂組成物の製造方法、およびチップ型コイル部品
JP3942395B2 (ja) * 2001-10-01 2007-07-11 コーア株式会社 積層チップ部品
JP2003272921A (ja) * 2002-03-13 2003-09-26 Koa Corp 積層チップ部品及びその製造方法
TWI276301B (en) * 2002-04-12 2007-03-11 Walsin Technology Corp Small common-mode filter
JP2004087596A (ja) * 2002-08-23 2004-03-18 Murata Mfg Co Ltd 積層電子部品
KR100818266B1 (ko) * 2002-09-13 2008-03-31 삼성전자주식회사 고주파 집적회로에 사용되는 인덕터
GB2406720B (en) * 2003-09-30 2006-09-13 Agere Systems Inc An inductor formed in an integrated circuit
JP4211591B2 (ja) * 2003-12-05 2009-01-21 株式会社村田製作所 積層型電子部品の製造方法および積層型電子部品
EP1708209A4 (en) * 2004-01-23 2014-11-12 Murata Manufacturing Co PASTILLE INDUCTANCE AND PROCESS FOR PRODUCING SAID INDUCTANCE
US7262680B2 (en) * 2004-02-27 2007-08-28 Illinois Institute Of Technology Compact inductor with stacked via magnetic cores for integrated circuits
JP2006041241A (ja) * 2004-07-28 2006-02-09 Kyocera Corp セラミック配線基板
JP4581744B2 (ja) * 2005-02-28 2010-11-17 Tdk株式会社 セラミック素子
US7211533B2 (en) * 2005-04-28 2007-05-01 Murata Manufacturing Co., Ltd. Oxide porcelain composition, ceramic multilayer substrate, and ceramic electronic component
JP2006324462A (ja) * 2005-05-19 2006-11-30 Matsushita Electric Ind Co Ltd チップ部品
JP2007134568A (ja) * 2005-11-11 2007-05-31 Murata Mfg Co Ltd 積層コイル部品及びその製造方法
JP2007134555A (ja) * 2005-11-11 2007-05-31 Matsushita Electric Ind Co Ltd 電子部品及びその製造方法
DE102006000935B4 (de) * 2006-01-05 2016-03-10 Epcos Ag Monolithisches keramisches Bauelement und Verfahren zur Herstellung
JP2007214341A (ja) * 2006-02-09 2007-08-23 Taiyo Yuden Co Ltd 積層インダクタ
JP5373397B2 (ja) * 2006-08-01 2013-12-18 ルネサスエレクトロニクス株式会社 インダクタ素子及びその製造方法並びにインダクタ素子を搭載した半導体装置
JP4567647B2 (ja) * 2006-10-04 2010-10-20 日本特殊陶業株式会社 多層樹脂配線基板
US7538653B2 (en) * 2007-03-30 2009-05-26 Intel Corporation Grounding of magnetic cores
JP4930228B2 (ja) * 2007-07-06 2012-05-16 株式会社村田製作所 積層電子部品
JP5252486B2 (ja) * 2008-05-14 2013-07-31 学校法人慶應義塾 インダクタ素子、集積回路装置、及び、三次元実装回路装置
JP5176995B2 (ja) * 2008-05-14 2013-04-03 凸版印刷株式会社 半導体パッケージ用多層基板の製造方法
JP2010034175A (ja) * 2008-07-28 2010-02-12 Murata Mfg Co Ltd 電子部品及びその製造方法
US8089331B2 (en) * 2009-05-12 2012-01-03 Raytheon Company Planar magnetic structure
US9793199B2 (en) * 2009-12-18 2017-10-17 Ati Technologies Ulc Circuit board with via trace connection and method of making the same
CN102360718B (zh) * 2010-05-24 2014-05-21 三星电机株式会社 多层式电感器
US8723048B2 (en) * 2010-11-09 2014-05-13 Broadcom Corporation Three-dimensional coiling via structure for impedance tuning of impedance discontinuity
US20120281377A1 (en) * 2011-05-06 2012-11-08 Naveen Kini Vias for mitigating pad delamination

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101331564A (zh) * 2005-12-23 2008-12-24 株式会社村田制作所 层叠线圈器件及其制造方法
CN101783229A (zh) * 2009-01-19 2010-07-21 株式会社村田制作所 层叠线圈元器件及其制造方法

Also Published As

Publication number Publication date
US20120306607A1 (en) 2012-12-06
CN102810382A (zh) 2012-12-05
JP2015019108A (ja) 2015-01-29
KR20120133570A (ko) 2012-12-11
KR101218985B1 (ko) 2013-01-04
JP2012253332A (ja) 2012-12-20

Similar Documents

Publication Publication Date Title
CN102810382B (zh) 片式线圈元件
CN103325567B (zh) 多层陶瓷电子元件及其制备方法
KR20130077400A (ko) 박막형 코일 부품 및 그 제조 방법
CN106062902B (zh) 模块
KR20140118213A (ko) 적층 세라믹 커패시터, 그 제조방법 및 전자부품이 실장된 회로기판
KR20170087665A (ko) 적층 세라믹 커패시터 및 그 실장 기판
CN108806950A (zh) 线圈部件
CN104979069A (zh) 芯片线圈部件和用于安装该芯片线圈部件的板
CN102760551A (zh) 片式线圈元件
US20150145627A1 (en) Coil component and method of manufacturing the same
CN105895371A (zh) 层叠贯通电容器
JP5078340B2 (ja) コイル内蔵基板
JP6458903B2 (ja) 受動素子アレイおよびプリント配線板
JP5429376B2 (ja) 積層型セラミック電子部品およびその製造方法
JP2016025301A (ja) コンデンサ素子およびその製造方法
JP2020061410A (ja) 積層型電子部品
KR20090030335A (ko) 트랜스포머 및 액정 폴리머(lcp) 물질을 사용한 관련 제조 방법
US20170125155A1 (en) Multilayer coil component
JP2020061409A (ja) 積層型電子部品
CN105826072B (zh) 层叠电容器
KR101477426B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP4475965B2 (ja) コイル内蔵ガラスセラミック基板
JP4429051B2 (ja) コイル内蔵ガラスセラミック基板
JP2012204475A (ja) 積層電子部品
JPH10189342A (ja) コモンモードチョークコイルおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150513

Termination date: 20200508

CF01 Termination of patent right due to non-payment of annual fee