WO2013005483A1 - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
WO2013005483A1
WO2013005483A1 PCT/JP2012/062921 JP2012062921W WO2013005483A1 WO 2013005483 A1 WO2013005483 A1 WO 2013005483A1 JP 2012062921 W JP2012062921 W JP 2012062921W WO 2013005483 A1 WO2013005483 A1 WO 2013005483A1
Authority
WO
WIPO (PCT)
Prior art keywords
base electrode
electrode
plating
electronic component
layer
Prior art date
Application number
PCT/JP2012/062921
Other languages
English (en)
French (fr)
Inventor
創乙 佐々木
俊 友廣
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2013005483A1 publication Critical patent/WO2013005483A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter

Definitions

  • the present invention relates to an electronic component and a method for manufacturing the same, and more specifically to a rectangular parallelepiped chip-type electronic component and a method for manufacturing the same.
  • FIG. 9 is an external perspective view of the multilayer LC component 500 described in Patent Document 1.
  • FIG. 9 is an external perspective view of the multilayer LC component 500 described in Patent Document 1.
  • the stacked LC component 500 includes an element 502, input / output electrodes 504a and 504b, and a ground electrode 504c.
  • the element 502 is configured by laminating a plurality of dielectric layers, and incorporates a coil and a capacitor.
  • the vertical surfaces of the element 502 are referred to as the upper surface and the lower surface, the lateral surfaces on both sides are referred to as end surfaces, and the lateral surfaces on both sides are referred to as side surfaces.
  • the input / output electrodes 504a and 504b are provided so as to cover the end surface of the element 502, and are also folded from the end surface to the upper surface, the lower surface, and the side surface.
  • the ground electrode 504 c is provided on the lower surface of the element 502.
  • the laminated LC component 500 configured as described above is mounted such that the lower surface of the element 502 faces the circuit board.
  • the multilayer LC component 500 has a problem that a mounting failure may occur when mounted on a circuit board, as will be described below. More specifically, in the input / output electrodes 504a and 504b, a conductive paste mainly composed of silver is applied to the element 502 by means such as dipping to form a base electrode, and plating is performed on the base electrode. It is formed by. On the other hand, the ground electrode 504c is formed by forming a base electrode by printing a conductive paste on an unstacked dielectric layer, and plating the base electrode. The plating of the input / output electrodes 504a and 504b and the plating of the ground electrode 504c are performed in the same process.
  • the areas of the input / output electrodes 504a and 504b are larger than the area of the ground electrode 504c. Therefore, when the base electrode is plated, the thickness of the plating electrode formed on the base electrode of the input / output electrodes 504a and 504b is larger than the thickness of the plating electrode formed on the base electrode of the ground electrode 504c. growing. Specifically, an object to be plated and a conductive medium are put into a container having a power supply terminal, the container is immersed in a plating solution containing plating metal ions, and the container is energized while stirring the plating film. The electrolytic plating method to be formed is used.
  • the multilayer LC component 500 when the multilayer LC component 500 is mounted on the circuit board, the ground electrode 504c may not come into contact with the land of the circuit board. That is, the multilayer LC component 500 has a problem that a mounting failure may occur when mounted on a circuit board.
  • an object of the present invention is to provide an electronic component and a method for manufacturing the same that can suppress the occurrence of mounting defects when mounted on a circuit board.
  • An electronic component is provided across a mounting surface, a rectangular parallelepiped main body having a first end surface adjacent to the mounting surface, and the first end surface and the mounting surface.
  • a first external electrode including a first base electrode and a first plating electrode provided on the first base electrode; and provided on the mounting surface.
  • a second external electrode including a second base electrode and a second plating electrode provided on the second base electrode.
  • the area of the second base electrode is smaller than the area of the first base electrode, and the thickness of the mounting surface of the second base electrode is larger than the thickness of the mounting surface of the first base electrode. It is characterized by this.
  • the electronic component manufacturing method includes a first step of forming the printed layer by printing a conductive material on an insulator layer constituting the main body, A second step of laminating an insulator layer to form the main body, a third step of plating the printed layer to form the plating layer, and applying a conductive material to the main body. A fourth step of forming the first base electrode, and plating is performed on the first base electrode and the second base electrode to form the first plating electrode and the second plating electrode. And a fifth step.
  • the first step of forming the second base electrode by printing a conductive material on the insulator layer constituting the main body. And a second step of laminating the insulator layers to form the main body, and applying a conductive material to the main body, whereby the first has a thickness smaller than the thickness of the second base electrode.
  • FIG. 1 is an external perspective view of an electronic component according to a first embodiment. It is a disassembled perspective view of the laminated body of the electronic component of FIG.
  • FIG. 2 is a cross-sectional structural view taken along line AA of the electronic component in FIG. It is process sectional drawing at the time of manufacture of an electronic component.
  • FIG. 6 is a cross-sectional structure view taken along the line AA of the electronic component according to the second embodiment. It is process sectional drawing at the time of manufacture of an electronic component.
  • It is an external appearance perspective view of the electronic component which concerns on other embodiment.
  • 2 is an external perspective view of a multilayer LC component described in Patent Document 1.
  • FIG. 1 is an external perspective view of an electronic component according to a first embodiment. It is a disassembled perspective view of the laminated body of the electronic component of FIG.
  • FIG. 2 is a cross-sectional structural view taken along line AA of the electronic component in FIG.
  • FIG. 1 is an external perspective view of an electronic component 10 according to the first embodiment.
  • FIG. 2 is an exploded perspective view of the laminate 12 of the electronic component 10 of FIG.
  • FIG. 3 is a sectional structural view taken along the line AA of the electronic component 10 of FIG.
  • the stacking direction of the electronic components 10 is defined as the z-axis direction.
  • the direction in which the long side of the electronic component 10 extends is defined as the x-axis direction
  • the direction in which the short side of the electronic component 10 extends is defined in the y-axis direction. It is defined as
  • the electronic component 10 includes a laminated body 12, external electrodes 14 (14 a, 14 b, 14 c), lead conductors 22 (22 a to 22 c) and 24 (24 a to 24 c), direction identification marks 30. , Coils L1 and L2, a capacitor C, and via-hole conductors V5, V6, V13, and V14.
  • the multilayer body (main body) 12 is configured by laminating a plurality of dielectric layers 16 (16a to 16l) so that they are arranged in this order from the positive direction side to the negative direction side in the z-axis direction. It has a rectangular parallelepiped shape. Therefore, the laminated body 12 has a lower surface S1, an upper surface S2, end surfaces S3 and S4, and side surfaces S5 and S6.
  • the lower surface S1 is a surface on the negative side in the z-axis direction of the multilayer body 12, and is a mounting surface that faces the circuit board when the electronic component 10 is mounted on the circuit board.
  • the upper surface S2 is a surface on the positive direction side in the z-axis direction of the stacked body 12.
  • the end surfaces S3 and S4 are surfaces on the negative direction side and the positive direction side in the x-axis direction of the stacked body 12, respectively.
  • the side surfaces S5 and S6 are surfaces on the positive and negative directions side of the laminate 12 in the y-axis direction, respectively.
  • the laminated body 12 includes coils L1 and L2, which will be described later, a capacitor C, and via-hole conductors V5, V6, V13, and V14.
  • the dielectric layer (insulator layer) 16 has a rectangular shape, and is formed of, for example, a ceramic dielectric material such as barium titanate or a ceramic magnetic material such as ferrite.
  • a ceramic dielectric material such as barium titanate
  • a ceramic magnetic material such as ferrite.
  • the surface on the positive direction side in the z-axis direction of the dielectric layer 16 is referred to as a front surface
  • the surface on the negative direction side in the z-axis direction of the dielectric layer 16 is referred to as a back surface.
  • the coil L1 includes coil conductors 18 (18a to 18e) and via-hole conductors V1 to V4. When viewed in plan from the positive direction side in the z-axis direction, the coil L1 rotates counterclockwise and extends in the z-axis direction. It has a spiral shape that proceeds from the positive direction side to the negative direction side.
  • the coil conductors 18a to 18e are provided on the back surfaces of the dielectric layers 16b to 16f, and have a shape in which a part of a quadrangular annular shape is cut out.
  • the upstream end of the coil conductor 18 in the counterclockwise direction is referred to as an upstream end
  • the downstream end of the coil conductor 18 in the counterclockwise direction is referred to as a downstream end.
  • the upstream end of the coil conductor 18a is drawn to the short side of the dielectric layer 16b on the negative side in the x-axis direction.
  • the via-hole conductors V1 to V4 respectively penetrate the dielectric layers 16c to 16f in the z-axis direction.
  • the via-hole conductor V1 connects the downstream end of the coil conductor 18a and the upstream end of the coil conductor 18b.
  • the via-hole conductor V2 connects the downstream end of the coil conductor 18b and the upstream end of the coil conductor 18c.
  • the via-hole conductor V3 connects the downstream end of the coil conductor 18c and the upstream end of the coil conductor 18d.
  • the via-hole conductor V4 connects the downstream end of the coil conductor 18d and the upstream end of the coil conductor 18e.
  • the coil L2 includes coil conductors 20 (20a to 20e) and via-hole conductors V9 to V12.
  • the coil L2 rotates in the clockwise direction and rotates in the z-axis direction. It has a spiral shape that proceeds from the direction side to the negative direction side.
  • the coil conductors 20a to 20e are provided on the back surfaces of the dielectric layers 16b to 16f, and have a shape in which a part of a quadrangular annular shape is cut out.
  • the upstream end of the coil conductor 20 in the clockwise direction is referred to as an upstream end
  • the downstream end of the coil conductor 20 in the clockwise direction is referred to as a downstream end.
  • the upstream end of the coil conductor 20a is drawn to the short side of the dielectric layer 16b on the positive direction side in the x-axis direction.
  • the via-hole conductors V9 to V12 respectively penetrate the dielectric layers 16c to 16f in the z-axis direction.
  • the via-hole conductor V9 connects the downstream end of the coil conductor 20a and the upstream end of the coil conductor 20b.
  • the via-hole conductor V10 connects the downstream end of the coil conductor 20b and the upstream end of the coil conductor 20c.
  • the via-hole conductor V11 connects the downstream end of the coil conductor 20c and the upstream end of the coil conductor 20d.
  • the via-hole conductor V12 connects the downstream end of the coil conductor 20d and the upstream end of the coil conductor 20e.
  • the capacitor C is composed of a capacitor conductor 26 (26a, 26b) and a ground conductor 28 (28a, 28b).
  • the capacitor conductors 26a and 26b are provided on the back surfaces of the dielectric layers 16h and 16j, respectively, and have a rectangular shape.
  • the ground conductors 28a and 28b are provided on the back surfaces of the dielectric layers 16i and 16k, and have a T shape.
  • the ground conductors 28a and 28b are led out to the long side on the positive direction side in the y-axis direction and the long side on the negative direction side of the dielectric layers 16i and 16k, respectively, and the capacitor conductor 26a is interposed through the dielectric layer 16. , 26b. As a result, a capacitance is formed between the capacitor conductor 26 and the ground conductor 28.
  • the lead conductors 22a to 22c are rectangular conductors provided so as to be in contact with the long sides on the positive side in the y-axis direction of the dielectric layers 16g, 16h, and 16j.
  • the lead conductors 24a to 24c are rectangular conductors provided so as to be in contact with the long sides on the negative side in the y-axis direction of the dielectric layers 16g, 16h, and 16j.
  • the via-hole conductors V5 and V6 respectively penetrate the dielectric layers 16g and 16h in the z-axis direction, and are connected to each other to constitute one via-hole conductor.
  • the end of the via-hole conductor V5 on the positive side in the z-axis direction is connected to the downstream end of the coil conductor 18e.
  • the end of the via-hole conductor V6 on the negative side in the z-axis direction is connected to the capacitor conductor 26a.
  • the via-hole conductors V7 and V8 respectively penetrate the dielectric layers 16i and 16j in the z-axis direction and are connected to each other to constitute one via-hole conductor.
  • the end of the via-hole conductor V7 on the positive side in the z-axis direction is connected to the capacitor conductor 26a.
  • the end of the via-hole conductor V8 on the negative direction side in the z-axis direction is connected to the capacitor conductor 26b.
  • the via-hole conductors V13 and V14 respectively penetrate the dielectric layers 16g and 16h in the z-axis direction, and are connected to each other to constitute one via-hole conductor.
  • the end of the via-hole conductor V13 on the positive side in the z-axis direction is connected to the downstream end of the coil conductor 20e.
  • the end of the via-hole conductor V14 on the negative direction side in the z-axis direction is connected to the capacitor conductor 26a.
  • the external electrode 14a is provided across the end surface S3 and the lower surface S1, the upper surface S2, and the side surfaces S5 and S6 adjacent to the end surface S3. More specifically, the external electrode 14a covers the entire end surface S3 and is folded back to the lower surface S1, the upper surface S2, and the side surfaces S5 and S6. Thereby, the external electrode 14a is connected to the upstream end of the coil conductor 18a. As shown in FIG. 3, the external electrode 14a includes a base electrode 32a and a plating electrode 34a.
  • the base electrode 32a is, for example, a coating layer 40a formed by coating a conductive paste containing Ag.
  • the coating layer 40a has a conductive paste on the end surface S3, the lower surface S1, the upper surface S2, and the side surfaces S5 and S6 by immersing the end surface S3 of the laminate 12 in the conductive paste. To form.
  • the plating electrode 34a is provided on the base electrode 32a, and is composed of plating layers 42a, 44a, and 46a.
  • the plating layer 42a covers the entire surface of the base electrode 32a, and is made of, for example, Cu.
  • the plating layer 44a covers the entire surface of the plating layer 42a and is made of, for example, Ni.
  • the plating layer 46a covers the entire surface of the plating layer 44a, and is formed of, for example, Sn.
  • the external electrode 14b is provided across the end surface S4 and the lower surface S1, the upper surface S2, and the side surfaces S5 and S6 adjacent to the end surface S4. More specifically, the external electrode 14b covers the entire end surface S4 and is folded back to the lower surface S1, the upper surface S2, and the side surfaces S5 and S6. Thereby, the external electrode 14b is connected to the upstream end of the coil conductor 20a. As shown in FIG. 3, the external electrode 14b includes a base electrode 32b and a plating electrode 34b.
  • the base electrode 32b is, for example, a coating layer 40b formed by coating a conductive paste containing Ag.
  • the coating layer 40b has a conductive paste on the end surface S4, the lower surface S1, the upper surface S2, and the side surfaces S5 and S6 by immersing the end surface S4 of the laminate 12 in the conductive paste, as will be described later. To form.
  • the plating electrode 34b is provided on the base electrode 32b, and is composed of plating layers 42b, 44b, and 46b.
  • the plating layer 42b covers the entire surface of the base electrode 32b, and is formed of, for example, Cu.
  • the plating layer 44b covers the entire surface of the plating layer 42b and is made of, for example, Ni.
  • the plating layer 46b covers the entire surface of the plating layer 44b, and is formed of, for example, Sn.
  • the external electrode 14c is provided across the lower surface S1 and the side surfaces S5 and S6. More specifically, the external electrode 14c connects the long sides on both sides in the y-axis direction of the lower surface S1 and is folded back to the side surfaces S5 and S6. Thus, the external electrode 14c is connected to the ground conductors 28a and 28b and the lead conductors 22a to 22c and 24a to 24c. As shown in FIG. 3, the external electrode 14c includes a base electrode 32c and a plating electrode 34c.
  • the base electrode 32c is, for example, a printed layer 40c formed by printing a conductive paste containing Ag.
  • the printed layer 40c is formed by printing, for example, a conductive paste containing Ag on the back surface of the dielectric layer 16l. Therefore, the printing layer 40c is provided only on the lower surface S1 of the stacked body 12, and is not provided on the side surfaces S5 and S6. Therefore, the area of the printing layer 40c (base electrode 32c) is smaller than the area of the coating layers 40a and 40b (base electrodes 32a and 32b).
  • the thickness T2 of the printing layer 40c (the base electrode 32c) is larger than the thickness T1 of the mounting surface of the coating layers 40a and 40b (the base electrodes 32a and 32b).
  • the thickness of the printing layer 40c is larger than the thickness of the coil conductor 18, the capacitor conductor 26, and the like.
  • the plating electrode 34c is provided on the base electrode 32c, and is composed of plating layers 42c, 44c, and 46c.
  • the plating layer 42c covers the entire surface of the base electrode 32c, and is formed of, for example, Cu.
  • the plating layer 44c covers the entire surface of the plating layer 42c, and is formed of, for example, Ni.
  • the plating layer 46c covers the entire surface of the plating layer 44c, and is formed of, for example, Sn.
  • the thickness T4 of the plating layer 42c is smaller than the thickness T3 of the plating layers 42a and 42b, as shown in FIG. Further, as shown in FIG. 3, the thickness T6 of the plating layer 44c is smaller than the thickness T5 of the plating layers 44a and 44b. Further, as shown in FIG. 3, the thickness T8 of the plating layer 46c is smaller than the thickness T7 of the plating layers 46a and 46b.
  • the direction identification mark 30 is a circular conductor layer provided on the upper surface S ⁇ b> 2 of the multilayer body 12.
  • the coils L1 and L2 are connected in series between the external electrodes 14a and 14b, and the capacitor C is connected between the coils L1 and L2 and the external electrode 14c.
  • T-type noise filter is configured.
  • FIG. 4 is a process cross-sectional view when the electronic component 10 is manufactured.
  • a ceramic green sheet to be the dielectric layer 16 is prepared.
  • via-hole conductors V1 to V14 are formed on each ceramic green sheet to be the dielectric layer 16.
  • a via hole is formed by irradiating a ceramic green sheet with a laser beam.
  • the via hole is filled with a paste made of a conductive material such as Ag, Pd, Cu, Au, or an alloy thereof by a method such as printing and coating to form the via hole conductors V1 to V14.
  • a paste made of a conductive material is printed on the ceramic green sheets to be the dielectric layers 16a to 16l by screen printing, so that the coil conductors 18 and 20, the lead conductors 22 and 24, the capacitor conductor 26, The ground conductor 28, the direction identification mark 30, and the printing layer 40c are formed.
  • the screen printing method is performed so that the thickness of the printing layer 40c is larger than the thicknesses of the coil conductors 18 and 20, the lead conductors 22 and 24, the capacitor conductor 26, the ground conductor 28, and coating layers 40a and 40b described later.
  • the paste made of a conductive material is obtained by adding varnish and a solvent to Ag, for example.
  • the coil conductors 18 and 20, the lead conductors 22 and 24, the capacitor conductor 26, the ground conductor 28, and the printed layer 40c are formed and a paste made of a conductive material (for example, Ag or Ag-Pt) is applied to the via hole.
  • a paste made of a conductive material for example, Ag or Ag-Pt
  • the step of filling may be performed in the same step.
  • ceramic green sheets to be the dielectric layer 16 are laminated to form an unfired mother laminate. Specifically, the ceramic green sheet to be the dielectric layer 16l is arranged so that the main surface on which the printing layer 40c is formed faces the negative direction side in the z-axis direction. Next, the ceramic green sheet to be the dielectric layer 16k is laminated on the ceramic green sheet to be the dielectric layer 16l so that the main surface on which the ground conductor 28b is formed faces the negative side in the z-axis direction. Temporarily crimp.
  • the ceramic green sheets to be the dielectric layers 16j, 16i, 16h, 16g, 16f, 16e, 16d, 16c, and 16b are also one by one in this order in the same manner as the ceramic green sheets to be the dielectric layers 16k. Lamination and temporary pressure bonding. Finally, the ceramic green sheet to be the dielectric layer 16a is placed on the ceramic green sheet to be the dielectric layer 16b so that the main surface on which the direction identification mark 30 is formed faces the positive direction side in the z-axis direction. Lamination and temporary pressure bonding. Then, this press-bonding is performed on the unfired mother laminate by an isostatic press. The conditions of the hydrostatic press are a pressure of 100 MPa and a temperature of 45 ° C.
  • the mother laminate is cut into individual laminates 12.
  • the unsintered laminated body 12 shown to Fig.4 (a) is obtained.
  • the unfired laminate 12 is subjected to binder removal processing and firing.
  • the binder removal treatment is performed, for example, in a low oxygen atmosphere at 850 ° C. for 2 hours. Firing is performed at 900 ° C. to 930 ° C. for 2.5 hours, for example.
  • the surface of the laminate 12 is subjected to barrel polishing to chamfer.
  • a conductive paste made of a conductive material containing Ag as a main component is applied to the end faces S3 and S4 of the laminate 12, thereby applying the coating layers 40a and 40b (underlayers). Electrodes 32a, 32b) are formed. The thickness of the coating layers 40a and 40b is smaller than the thickness of the printing layer 40c. Then, the coating layers 40a and 40b are baked at a temperature of about 800 ° C. for 1 hour.
  • plating is performed on the base electrodes 32a to 32c to form plated electrodes 34a to 34c.
  • Cu plating is performed on the coating layers 40a and 40b (the base electrodes 32a and 32b) and the printing layer 40c (the base electrode 32c) to form the plating layers 42a to 42c.
  • the plating layer 42c is formed so as to cover the portions where the lead conductors 22 and 24 and the ground conductor 28 are drawn.
  • the area of the coating layers 40a and 40b is larger than the area of the printing layer 40c. Therefore, the thickness of the plating layers 42a and 42b is larger than the thickness of the plating layer 42c.
  • an object to be plated and a conductive medium are put into a container having a power supply terminal, the container is immersed in a plating solution containing plating metal ions, and the plating film is formed by energizing the container while stirring.
  • the electrolytic plating method to be formed is used, and the larger the electrode area, the higher the probability of contact with the conductive media. Therefore, the thickness of the plating layers 42a and 42b is larger than the thickness of the plating layer 42c.
  • the surface on the negative direction side in the z-axis direction of the plating layers 42a and 42b is more positive in the z-axis direction than the surface on the negative direction side in the z-axis direction of the plating layer 42c. Located on the side.
  • Ni plating is performed on the plating layers 42a, 42b, and 42c to form plating layers 44a to 44c.
  • the areas of the plating layers 42a and 42b are larger than the area of the plating layer 42c. Therefore, the thickness of the plating layers 44a and 44b is larger than the thickness of the plating layer 44c.
  • the negative-side surface in the z-axis direction of the plating layers 44a and 44b is more positive in the z-axis direction than the negative-side surface in the z-axis direction of the plating layer 44c. Located on the side.
  • the electronic component 10 and the manufacturing method thereof as described above it is possible to suppress the occurrence of mounting defects when mounted on a circuit board. More specifically, in the multilayer LC component 500 described in Patent Document 1, the area of the input / output electrodes 504a and 504b is larger than the area of the ground electrode 504c, as shown in FIG. Therefore, when the base electrode is plated, the thickness of the plating electrode formed on the base electrode of the input / output electrodes 504a and 504b is larger than the thickness of the plating electrode formed on the base electrode of the ground electrode 504c. growing. Therefore, the thickness of the input / output electrodes 504a and 504b is larger than the thickness of the ground electrode 504c.
  • the ground electrode 504c may not come into contact with the land of the circuit board. That is, the multilayer LC component 500 has a problem that a mounting failure may occur when mounted on a circuit board.
  • the area of the base electrode 32c is smaller than the areas of the base electrodes 32a and 32b, and the thickness of the base electrode 32c is larger than the thickness of the base electrodes 32a and 32b.
  • the plating electrodes 34a to 34c are formed on the base electrodes 32a to 32c by plating, the plating electrodes 34a and 34b are formed to be thicker than the plating electrode 34c, thereby reducing the thickness of the external electrodes 14a and 14b.
  • the thickness of the external electrode 14c approaches.
  • the electronic component 10 is mounted on the circuit board, the external electrode 14c comes into contact with the land of the circuit board with certainty. That is, the electronic component 10 and the manufacturing method thereof can suppress the occurrence of mounting defects when mounted on the circuit board.
  • FIG. 1 is used as an external perspective view of the electronic component 10a according to the second embodiment.
  • FIG. 5 is a sectional structural view taken along the line AA of the electronic component 10a according to the second embodiment.
  • the difference between the electronic component 10 and the electronic component 10 a is the configuration of the external electrode 14. Therefore, in the following, the description will be focused on the configuration of the external electrode 14. Since the internal structure of the electronic component 10a is the same as the internal structure of the electronic component 10, description thereof is omitted.
  • the external electrode 14a is provided across the end surface S3 and the lower surface S1, the upper surface S2, and the side surfaces S5 and S6 adjacent to the end surface S3. More specifically, the external electrode 14a covers the entire end surface S3 and is folded back to the lower surface S1, the upper surface S2, and the side surfaces S5 and S6. Thereby, the external electrode 14a is connected to the upstream end of the coil conductor 18a. As shown in FIG. 5, the external electrode 14a includes a base electrode 32a and a plating electrode 34a.
  • the base electrode 32a is, for example, a coating layer 40a formed by coating a conductive paste containing Ag.
  • the coating layer 40a has a conductive paste on the end surface S3, the lower surface S1, the upper surface S2, and the side surfaces S5 and S6 by immersing the end surface S3 of the laminate 12 in the conductive paste. To form.
  • the plating electrode 34a is provided on the base electrode 32a, and is composed of plating layers 44a and 46a.
  • the plating layer 44a covers the entire surface of the base electrode 32a, and is formed of, for example, Ni.
  • the plating layer 46a covers the entire surface of the plating layer 44a, and is formed of, for example, Sn.
  • the external electrode 14b is provided across the end surface S4 and the lower surface S1, the upper surface S2, and the side surfaces S5 and S6 adjacent to the end surface S4. More specifically, the external electrode 14b covers the entire end surface S4 and is folded back to the lower surface S1, the upper surface S2, and the side surfaces S5 and S6. Thereby, the external electrode 14b is connected to the upstream end of the coil conductor 20a. As shown in FIG. 5, the external electrode 14b includes a base electrode 32b and a plating electrode 34b.
  • the base electrode 32b is, for example, a coating layer 40b formed by coating a conductive paste containing Ag.
  • the coating layer 40b has a conductive paste on the end surface S4, the lower surface S1, the upper surface S2, and the side surfaces S5 and S6 by immersing the end surface S4 of the laminate 12 in the conductive paste, as will be described later. To form.
  • the plating electrode 34b is provided on the base electrode 32b, and is composed of plating layers 44b and 46b.
  • the plating layer 44b covers the entire surface of the base electrode 32b and is made of, for example, Ni.
  • the plating layer 46b covers the entire surface of the plating layer 44b, and is formed of, for example, Sn.
  • the external electrode 14c is provided across the lower surface S1 and the side surfaces S5 and S6. More specifically, the external electrode 14c connects the long sides on both sides in the y-axis direction of the lower surface S1 and is folded back to the side surfaces S5 and S6. Thus, the external electrode 14c is connected to the ground conductors 28a and 28b and the lead conductors 22a to 22c and 24a to 24c. As shown in FIG. 5, the external electrode 14c includes a base electrode 32c and a plating electrode 34c.
  • the base electrode 32c is composed of a printing layer 40c and a plating layer 42c.
  • the printed layer 40c is formed by printing a conductive paste containing Ag.
  • the printed layer 40c is formed by printing, for example, a conductive paste containing Ag on the back surface of the dielectric layer 16l. Therefore, the printing layer 40c is provided only on the lower surface S1 of the stacked body 12, and is not provided on the side surfaces S5 and S6.
  • the thickness of the printed layer 40c is equal to or less than the thickness of the coating layers 40a and 40b.
  • the plating layer 42c is formed on the printing layer 40c. More specifically, the plating layer 42c covers the entire surface of the printing layer 40c, and is formed of Cu, for example.
  • the base electrodes 32a and 32b are made of one layer, while the base electrode 32c is made of two layers. Thereby, the thickness T2 of the base electrode 32c is larger than the thickness T1 on the mounting surface of the base electrodes 32a and 32b, as shown in FIG.
  • the plating electrode 34c is provided on the base electrode 32c, and is composed of plating layers 44c and 46c.
  • the plating layer 44c covers the entire surface of the base electrode 32c, and is formed of, for example, Ni.
  • the plating layer 46c covers the entire surface of the plating layer 44c, and is formed of, for example, Sn.
  • the thickness T6 of the plating layer 44c is smaller than the thickness T5 of the plating layers 44a and 44b as shown in FIG. Further, as shown in FIG. 5, the thickness T8 of the plating layer 46c is smaller than the thickness T7 of the plating layers 46a and 46b.
  • FIG. 6 is a process cross-sectional view at the time of manufacturing the electronic component 10a.
  • the first embodiment is applied. Since these steps are the same, description thereof is omitted. Through these steps, the laminate 12 shown in FIG. 6A is obtained.
  • the plated layer 42c is formed by performing Cu plating on the printed layer 40c.
  • the plating layer 42c is formed so as to cover the portions where the lead conductors 22 and 24 and the ground conductor 28 are drawn.
  • the application layers 40a and 40b are applied. (Base electrodes 32a and 32b) are formed.
  • the thickness of the coating layers 40a and 40b is equal to or greater than the thickness of the printing layer 40c. Then, the coating layers 40a and 40b are baked at a temperature of about 800 ° C. for 1 hour.
  • plating is performed on the base electrodes 32a to 32c to form plated electrodes 34a to 34c.
  • Ni plating is performed on the coating layers 40a and 40b and the plating layer 42c to form plating layers 44a to 44c.
  • the area of the coating layers 40a and 40b is larger than the area of the plating layer 42c. Therefore, the thickness of the plating layers 44a and 44b is larger than the thickness of the plating layer 44c.
  • the negative-side surface in the z-axis direction of the plating layers 44a and 44b is more positive in the z-axis direction than the negative-side surface in the z-axis direction of the plating layer 44c. Located on the side.
  • Sn plating is performed on the plating layers 44a, 44b and 44c to form plating layers 46a to 46c.
  • the areas of the plating layers 44a and 44b are larger than the area of the plating layer 44c. Therefore, the thickness of the plating layers 46a and 46b is larger than the thickness of the plating layer 46c.
  • the negative-side surface in the z-axis direction of the plating layers 46 a and 46 b is at the same position as the negative-side surface in the z-axis direction of the plating layer 46 c in the z-axis direction.
  • the base electrodes 32a and 32b have a single-layer structure, and the base electrode 32c has a two-layer structure, whereby the base electrode 32a has a thickness T2 as shown in FIG. 32b is larger than the thickness T1 on the mounting surface. Therefore, in the electronic component 10a, it is not necessary to form the printed layer 40c of the base electrode 32c thicker than usual. That is, the conditions of the screen printing method when forming the printed layer 40 c may be the same as the conditions of the screen printing method when forming the coil conductors 18 and 20, the lead conductors 22 and 24, the capacitor conductor 26, and the ground conductor 28.
  • the electronic component and the manufacturing method thereof according to the present invention are not limited to the electronic component 10 and 10a and the manufacturing method thereof according to the above embodiment, and can be changed within the scope of the gist thereof.
  • an external electrode may be applied, and the laminate and the external electrode may be fired simultaneously.
  • FIG. 7 and 8 are external perspective views of electronic components 10b and 10c according to other embodiments.
  • the external electrode 14c may be divided into two as shown in FIG. Moreover, the external electrode 14c may surround the periphery of the laminated body 12, as shown in FIG.
  • the present invention is useful for an electronic component and a method for manufacturing the same, and is particularly excellent in that it can suppress the occurrence of mounting defects when mounted on a circuit board.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

　回路基板への実装時に実装不良が発生することを抑制できる電子部品及びその製造方法を提供することである。　積層体（１２）は、実装面（Ｓ１）、並びに、該実装面（Ｓ１）に隣接している端面（Ｓ３）を有する。外部電極（１４ａ）は、端面（Ｓ３）及び実装面（Ｓ１）に跨って設けられ、下地電極（３２ａ）及び下地電極（３２ａ）上に設けられているめっき電極（３４ａ）を含んでいる。外部電極（１４ｃ）は、実装面（Ｓ１）に設けられ、下地電極（３２ｃ）及び該下地電極（３２ｃ）上に設けられているめっき電極（３４ｃ）を含んでいる。下地電極（３２ｃ）の面積は、下地電極（３２ａ）の面積よりも小さく、下地電極（３２ｃ）の厚み（Ｔ２）は、下地電極（３２ａ）の実装面における厚み（Ｔ１）よりも大きい。

Description

電子部品及びその製造方法
　本発明は、電子部品及びその製造方法に関し、より特定的には、直方体状のチップ型電子部品及びその製造方法に関する。
　従来の電子部品としては、例えば、特許文献１に記載の積層型ＬＣ部品が知られている。図９は、特許文献１に記載の積層型ＬＣ部品５００の外観斜視図である。
　積層型ＬＣ部品５００は、図９に示すように、素子５０２、入出力電極５０４ａ，５０４ｂ及びグランド電極５０４ｃにより構成されている。素子５０２は、複数の誘電体層が積層されて構成されており、コイル及びコンデンサを内蔵している。以下では、図９において、素子５０２の上下方向の面を上面及び下面と呼び、左右方向の両側の面を端面と呼び、前後方向の両側の面を側面と呼ぶ。
　入出力電極５０４ａ，５０４ｂは、素子５０２の端面を覆うように設けられており、端面から上面、下面及び側面にも折り返されている。グランド電極５０４ｃは、素子５０２の下面に設けられている。以上のように構成された積層型ＬＣ部品５００は、素子５０２の下面が回路基板に対向するように実装される。
　ところで、積層型ＬＣ部品５００は、以下に説明するように、回路基板への実装の際に実装不良が発生するおそれがあるという問題を有している。より詳細には、入出力電極５０４ａ，５０４ｂは、銀を主成分とする導体ペーストが素子５０２にディッピング等の手段で塗布されて下地電極が形成され、該下地電極上にめっきが施されることにより形成される。一方、グランド電極５０４ｃは、積層されていない状態の誘電体層に導電性ペーストが印刷されることで下地電極が形成され、該下地電極上にめっきが施されることにより形成される。そして、入出力電極５０４ａ，５０４ｂのめっきとグランド電極５０４ｃのめっきとは同じ工程において施される。
　ここで、図９に示すように、入出力電極５０４ａ，５０４ｂの面積は、グランド電極５０４ｃの面積よりも大きい。そのため、下地電極にめっきが施される際に、入出力電極５０４ａ，５０４ｂの下地電極上に形成されるめっき電極の厚みは、グランド電極５０４ｃの下地電極上に形成されるめっき電極の厚みよりも大きくなる。具体的には、給電端子を備える容器中に被めっき物および導電性メディアを投入し、該容器をめっき金属イオンを含むめっき液に浸漬し、前記容器を攪拌しながら通電することによりめっき膜を形成する電解めっき方法を用いている。そのため、電極面積の大きい方が導電性メディアに接触確率が高くなり、めっきが成長し易い。よって、入出力電極５０４ａ，５０４ｂの厚みは、グランド電極５０４ｃの厚みよりも大きくなる。その結果、積層型ＬＣ部品５００が回路基板に実装される際に、グランド電極５０４ｃが回路基板のランドに接触しなくなるおそれがある。すなわち、積層型ＬＣ部品５００は、回路基板への実装の際に実装不良が発生するおそれがあるという問題を有している。
特開２００５－８６６７６号公報
　そこで、本発明の目的は、回路基板への実装時に実装不良が発生することを抑制できる電子部品及びその製造方法を提供することである。
　本発明の一形態に係る電子部品は、実装面、並びに、該実装面に隣接している第１の端面を有する直方体状の本体と、前記第１の端面及び前記実装面に跨って設けられている第１の外部電極であって、第１の下地電極及び該第１の下地電極上に設けられている第１のめっき電極を含んでいる第１の外部電極と、前記実装面に設けられている第２の外部電極であって、第２の下地電極及び該第２の下地電極上に設けられている第２のめっき電極を含んでいる第２の外部電極と、を備えており、前記第２の下地電極の面積は、前記第１の下地電極の面積よりも小さく、前記第２の下地電極の実装面における厚みは、前記第１の下地電極の実装面における厚みよりも大きいこと、を特徴とする。
　本発明の第１の形態に係る電子部品の製造方法は、前記本体を構成している絶縁体層に対して導電性材料を印刷することによって前記印刷層を形成する第１の工程と、前記絶縁体層を積層して前記本体を形成する第２の工程と、前記印刷層上にめっきを施して前記めっき層を形成する第３の工程と、前記本体に導電性材料を塗布することによって前記第１の下地電極を形成する第４の工程と、前記第１の下地電極上及び前記第２の下地電極上にめっきを施して前記第１のめっき電極及び前記第２のめっき電極を形成する第５の工程と、を備えていること、を特徴とする。
　本発明の第２の形態に係る電子部品の製造方法は、前記本体を構成している絶縁体層に対して導電性材料を印刷することによって前記第２の下地電極を形成する第１の工程と、前記絶縁体層を積層して前記本体を形成する第２の工程と、前記本体に導電性材料を塗布することによって、前記第２の下地電極の厚みよりも小さな厚みを有する前記第１の下地電極を形成する第３の工程と、前記第１の下地電極上及び前記第２の下地電極上にめっきを施して前記第１のめっき電極及び前記第２のめっき電極を形成する第４の工程と、を備えていること、を特徴とする。
　本発明によれば、回路基板への実装時に実装不良が発生することを抑制できる。
第１の実施形態に係る電子部品の外観斜視図である。 図１の電子部品の積層体の分解斜視図である。 図１の電子部品のＡ－Ａにおける断面構造図である。 電子部品の製造時の工程断面図である。 第２の実施形態に係る電子部品のＡ－Ａにおける断面構造図である。 電子部品の製造時の工程断面図である。 その他の実施形態に係る電子部品の外観斜視図である。 その他の実施形態に係る電子部品の外観斜視図である。 特許文献１に記載の積層型ＬＣ部品の外観斜視図である。
　以下に、本発明の実施形態に係る電子部品及びその製造方法について説明する。
（第１の実施形態）
（電子部品の構成）
　以下に、第１の実施形態に係る電子部品の構成について図面を参照しながら説明する。図１は、第１の実施形態に係る電子部品１０の外観斜視図である。図２は、図１の電子部品１０の積層体１２の分解斜視図である。図３は、図１の電子部品１０のＡ－Ａにおける断面構造図である。以下では、電子部品１０の積層方向をｚ軸方向と定義する。また、ｚ軸方向から平面視したときに、電子部品１０の長辺が延在している方向をｘ軸方向と定義し、電子部品１０の短辺が延在している方向をｙ軸方向と定義する。
　電子部品１０は、図１及び図２に示すように、積層体１２、外部電極１４（１４ａ，１４ｂ，１４ｃ）、引き出し導体２２（２２ａ～２２ｃ），２４（２４ａ～２４ｃ）、方向識別マーク３０、コイルＬ１，Ｌ２、コンデンサＣ及びビアホール導体Ｖ５，Ｖ６，Ｖ１３，Ｖ１４を備えている。
　積層体（本体）１２は、図２に示すように、複数の誘電体層１６（１６ａ～１６ｌ）がｚ軸方向の正方向側から負方向側へとこの順に並ぶように積層されて構成されており、直方体状をなしている。よって、積層体１２は、下面Ｓ１、上面Ｓ２、端面Ｓ３，Ｓ４及び側面Ｓ５，Ｓ６を有している。下面Ｓ１は、積層体１２のｚ軸方向の負方向側の面であり、電子部品１０の回路基板への実装の際に該回路基板と対向する実装面である。上面Ｓ２は、積層体１２のｚ軸方向の正方向側の面である。端面Ｓ３，Ｓ４はそれぞれ、積層体１２のｘ軸方向の負方向側及び正方向側の面である。側面Ｓ５，Ｓ６はそれぞれ、積層体１２のｙ軸方向の正方向側及び負方向側の面である。また、積層体１２は、後述するコイルＬ１，Ｌ２、コンデンサＣ及びビアホール導体Ｖ５，Ｖ６，Ｖ１３，Ｖ１４を内蔵している。
　誘電体層（絶縁体層）１６は、図２に示すように、長方形状をなしており、例えば、チタン酸バリウムなどのセラミック誘電体材料やフェライトなどのセラミック磁性体材料により形成されている。以下では、誘電体層１６のｚ軸方向の正方向側の面を表面と称し、誘電体層１６のｚ軸方向の負方向側の面を裏面と称す。
　コイルＬ１は、コイル導体１８（１８ａ～１８ｅ）及びビアホール導体Ｖ１～Ｖ４により構成されており、ｚ軸方向の正方向側から平面視したときに、反時計回りに旋回しながら、ｚ軸方向の正方向側から負方向側へと進行する螺旋状をなしている。コイル導体１８ａ～１８ｅは、誘電体層１６ｂ～１６ｆの裏面上に設けられており、四角形の環状の一部が切り欠かれた形状をなしている。以下では、コイル導体１８の反時計回り方向の上流側の端部を上流端と呼び、コイル導体１８の反時計回り方向の下流側の端部を下流端と呼ぶ。コイル導体１８ａの上流端は、誘電体層１６ｂのｘ軸方向の負方向側の短辺に引き出されている。
　ビアホール導体Ｖ１～Ｖ４はそれぞれ、誘電体層１６ｃ～１６ｆをｚ軸方向に貫通している。ビアホール導体Ｖ１は、コイル導体１８ａの下流端とコイル導体１８ｂの上流端とを接続している。ビアホール導体Ｖ２は、コイル導体１８ｂの下流端とコイル導体１８ｃの上流端とを接続している。ビアホール導体Ｖ３は、コイル導体１８ｃの下流端とコイル導体１８ｄの上流端とを接続している。ビアホール導体Ｖ４は、コイル導体１８ｄの下流端とコイル導体１８ｅの上流端とを接続している。
　コイルＬ２は、コイル導体２０（２０ａ～２０ｅ）及びビアホール導体Ｖ９～Ｖ１２により構成されており、ｚ軸方向の正方向側から平面視したときに、時計回りに旋回しながら、ｚ軸方向の正方向側から負方向側へと進行する螺旋状をなしている。コイル導体２０ａ～２０ｅは、誘電体層１６ｂ～１６ｆの裏面上に設けられており、四角形の環状の一部が切り欠かれた形状をなしている。以下では、コイル導体２０の時計回り方向の上流側の端部を上流端と呼び、コイル導体２０の時計回り方向の下流側の端部を下流端と呼ぶ。コイル導体２０ａの上流端は、誘電体層１６ｂのｘ軸方向の正方向側の短辺に引き出されている。
　ビアホール導体Ｖ９～Ｖ１２はそれぞれ、誘電体層１６ｃ～１６ｆをｚ軸方向に貫通している。ビアホール導体Ｖ９は、コイル導体２０ａの下流端とコイル導体２０ｂの上流端とを接続している。ビアホール導体Ｖ１０は、コイル導体２０ｂの下流端とコイル導体２０ｃの上流端とを接続している。ビアホール導体Ｖ１１は、コイル導体２０ｃの下流端とコイル導体２０ｄの上流端とを接続している。ビアホール導体Ｖ１２は、コイル導体２０ｄの下流端とコイル導体２０ｅの上流端とを接続している。
　コンデンサＣは、図２に示すように、コンデンサ導体２６（２６ａ，２６ｂ）及びグランド導体２８（２８ａ，２８ｂ）により構成されている。コンデンサ導体２６ａ，２６ｂはそれぞれ、誘電体層１６ｈ，１６ｊの裏面上に設けられており、長方形状をなしている。グランド導体２８ａ，２８ｂは、誘電体層１６ｉ，１６ｋの裏面上に設けられており、Ｔ字型をなしている。グランド導体２８ａ，２８ｂはそれぞれ、誘電体層１６ｉ，１６ｋのｙ軸方向の正方向側の長辺及び負方向側の長辺に引き出されていると共に、誘電体層１６を介して、コンデンサ導体２６ａ，２６ｂに対向している。これにより、コンデンサ導体２６とグランド導体２８との間には容量が形成されている。
　また、引き出し導体２２ａ～２２ｃはそれぞれ、誘電体層１６ｇ，１６ｈ，１６ｊのｙ軸方向の正方向側の長辺に接するように設けられている長方形状の導体である。引き出し導体２４ａ～２４ｃはそれぞれ、誘電体層１６ｇ，１６ｈ，１６ｊのｙ軸方向の負方向側の長辺に接するように設けられている長方形状の導体である。
　ビアホール導体Ｖ５，Ｖ６はそれぞれ、誘電体層１６ｇ，１６ｈをｚ軸方向に貫通しており、互いに接続されることにより一本のビアホール導体を構成している。ビアホール導体Ｖ５のｚ軸方向の正方向側の端部は、コイル導体１８ｅの下流端に接続されている。ビアホール導体Ｖ６のｚ軸方向の負方向側の端部は、コンデンサ導体２６ａに接続されている。
　ビアホール導体Ｖ７、Ｖ８はそれぞれ、誘電体層１６ｉ，１６ｊをｚ軸方向に貫通しており、互いに接続されることにより一本のビアホール導体を構成している。ビアホール導体Ｖ７のｚ軸方向の正方向側の端部は、コンデンサ導体２６ａに接続されている。ビアホール導体Ｖ８のｚ軸方向の負方向側の端部は、コンデンサ導体２６ｂに接続されている。
　ビアホール導体Ｖ１３，Ｖ１４はそれぞれ、誘電体層１６ｇ，１６ｈをｚ軸方向に貫通しており、互いに接続されることにより一本のビアホール導体を構成している。ビアホール導体Ｖ１３のｚ軸方向の正方向側の端部は、コイル導体２０ｅの下流端に接続されている。ビアホール導体Ｖ１４のｚ軸方向の負方向側の端部は、コンデンサ導体２６ａに接続されている。
　外部電極１４ａは、端面Ｓ３、並びに、該端面Ｓ３に隣接している下面Ｓ１、上面Ｓ２及び側面Ｓ５，Ｓ６に跨って設けられている。より詳細には、外部電極１４ａは、端面Ｓ３の全体を覆っていると共に、下面Ｓ１、上面Ｓ２及び側面Ｓ５，Ｓ６に折り返されている。これにより、外部電極１４ａは、コイル導体１８ａの上流端に接続されている。外部電極１４ａは、図３に示すように、下地電極３２ａ及びめっき電極３４ａを含んでいる。
　下地電極３２ａは、例えば、Ａｇを含有する導電性ペーストが塗布されて形成されている塗布層４０ａである。具体的には、塗布層４０ａは、後述するように、導電性ペースト内に積層体１２の端面Ｓ３が浸されることによって、端面Ｓ３、下面Ｓ１、上面Ｓ２及び側面Ｓ５，Ｓ６に導電性ペーストが付着して形成される。
　めっき電極３４ａは、下地電極３２ａ上に設けられており、めっき層４２ａ，４４ａ，４６ａにより構成されている。めっき層４２ａは、下地電極３２ａの全面を覆っており、例えば、Ｃｕにより形成されている。めっき層４４ａは、めっき層４２ａの全面を覆っており、例えば、Ｎｉにより形成されている。めっき層４６ａは、めっき層４４ａの全面を覆っており、例えば、Ｓｎにより形成されている。
　外部電極１４ｂは、端面Ｓ４、並びに、該端面Ｓ４に隣接している下面Ｓ１、上面Ｓ２及び側面Ｓ５，Ｓ６に跨って設けられている。より詳細には、外部電極１４ｂは、端面Ｓ４の全体を覆っていると共に、下面Ｓ１、上面Ｓ２及び側面Ｓ５，Ｓ６に折り返されている。これにより、外部電極１４ｂは、コイル導体２０ａの上流端に接続されている。外部電極１４ｂは、図３に示すように、下地電極３２ｂ及びめっき電極３４ｂを含んでいる。
　下地電極３２ｂは、例えば、Ａｇを含有する導電性ペーストが塗布されて形成されている塗布層４０ｂである。具体的には、塗布層４０ｂは、後述するように、導電性ペースト内に積層体１２の端面Ｓ４が浸されることによって、端面Ｓ４、下面Ｓ１、上面Ｓ２及び側面Ｓ５，Ｓ６に導電性ペーストが付着して形成される。
　めっき電極３４ｂは、下地電極３２ｂ上に設けられており、めっき層４２ｂ，４４ｂ，４６ｂにより構成されている。めっき層４２ｂは、下地電極３２ｂの全面を覆っており、例えば、Ｃｕにより形成されている。めっき層４４ｂは、めっき層４２ｂの全面を覆っており、例えば、Ｎｉにより形成されている。めっき層４６ｂは、めっき層４４ｂの全面を覆っており、例えば、Ｓｎにより形成されている。
　外部電極１４ｃは、下面Ｓ１及び側面Ｓ５，Ｓ６に跨って設けられている。より詳細には、外部電極１４ｃは、下面Ｓ１のｙ軸方向の両側の長辺間をつないでいると共に、側面Ｓ５，Ｓ６に折り返されている。これにより、外部電極１４ｃは、グランド導体２８ａ，２８ｂ及び引き出し導体２２ａ～２２ｃ，２４ａ～２４ｃに接続されている。外部電極１４ｃは、図３に示すように、下地電極３２ｃ及びめっき電極３４ｃを含んでいる。
　下地電極３２ｃは、例えば、Ａｇを含有する導電性ペーストが印刷されて形成されている印刷層４０ｃである。具体的には、印刷層４０ｃは、図２に示すように、誘電体層１６ｌの裏面に例えば、Ａｇを含有する導電性ペーストが印刷されることにより形成されている。よって、印刷層４０ｃは、積層体１２の下面Ｓ１のみに設けられており、側面Ｓ５，Ｓ６には設けられていない。したがって、印刷層４０ｃ（下地電極３２ｃ）の面積は、塗布層４０ａ，４０ｂ（下地電極３２ａ，３２ｂ）の面積よりも小さい。
　また、印刷層４０ｃ（下地電極３２ｃ）の厚みＴ２は、図３に示すように、塗布層４０ａ，４０ｂ（下地電極３２ａ，３２ｂ）の実装面の厚みＴ１よりも大きい。そして、印刷層４０ｃの厚みは、コイル導体１８やコンデンサ導体２６等の厚みよりも大きい。
　めっき電極３４ｃは、下地電極３２ｃ上に設けられており、めっき層４２ｃ，４４ｃ，４６ｃにより構成されている。めっき層４２ｃは、下地電極３２ｃの全面を覆っており、例えば、Ｃｕにより形成されている。めっき層４４ｃは、めっき層４２ｃの全面を覆っており、例えば、Ｎｉにより形成されている。めっき層４６ｃは、めっき層４４ｃの全面を覆っており、例えば、Ｓｎにより形成されている。
　また、めっき層４２ｃの厚みＴ４は、図３に示すように、めっき層４２ａ，４２ｂの厚みＴ３よりも小さい。また、めっき層４４ｃの厚みＴ６は、図３に示すように、めっき層４４ａ，４４ｂの厚みＴ５よりも小さい。また、めっき層４６ｃの厚みＴ８は、図３に示すように、めっき層４６ａ，４６ｂの厚みＴ７よりも小さい。
　方向識別マーク３０は、積層体１２の上面Ｓ２に設けられている円形の導体層である。
　以上のように構成された電子部品１０は、外部電極１４ａ，１４ｂ間にコイルＬ１，Ｌ２が直列に接続され、かつ、コイルＬ１，Ｌ２の間と外部電極１４ｃとの間にコンデンサＣが接続されたＴ型ノイズフィルタを構成している。
（電子部品の製造方法）
　以下に、第１の実施形態に係る電子部品１０の製造方法について図面を参照しながら説明する。図４は、電子部品１０の製造時の工程断面図である。
　まず、誘電体層１６となるべきセラミックグリーンシートを準備する。次に、誘電体層１６となるべきセラミックグリーンシートのそれぞれに、図２に示すように、ビアホール導体Ｖ１～Ｖ１４を形成する。具体的には、セラミックグリーンシートにレーザビームを照射してビアホールを形成する。更に、ビアホールに対して、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性材料からなるペーストを印刷塗布などの方法により充填して、ビアホール導体Ｖ１～Ｖ１４を形成する。
　次に、誘電体層１６ａ～１６ｌとなるべきセラミックグリーンシート上に、導電性材料からなるペーストをスクリーン印刷法で印刷することにより、コイル導体１８，２０、引き出し導体２２，２４、コンデンサ導体２６、グランド導体２８、方向識別マーク３０及び印刷層４０ｃを形成する。この際、印刷層４０ｃの厚みがコイル導体１８，２０、引き出し導体２２，２４、コンデンサ導体２６、グランド導体２８、及び、後述する塗布層４０ａ，４０ｂの厚みよりも大きくなるように、スクリーン印刷法の条件を設定する。導電性材料からなるペーストは、例えば、Ａｇに、ワニス及び溶剤が加えられたものである。
　なお、コイル導体１８，２０、引き出し導体２２，２４、コンデンサ導体２６、グランド導体２８及び印刷層４０ｃを形成する工程とビアホールに対して導電性材料（例えば、Ａｇ又はＡｇ－Ｐｔ）からなるペーストを充填する工程とは、同じ工程において行われてもよい。
　次に、誘電体層１６となるべきセラミックグリーンシートを積層して未焼成のマザー積層体を形成する。具体的には、誘電体層１６ｌとなるべきセラミックグリーンシートを印刷層４０ｃが形成された主面がｚ軸方向の負方向側を向くように配置する。次に、誘電体層１６ｋとなるべきセラミックグリーンシートをグランド導体２８ｂが形成された主面がｚ軸方向の負方向側を向くように、誘電体層１６ｌとなるべきセラミックグリーンシート上に積層及び仮圧着する。この後、誘電体層１６ｊ，１６ｉ，１６ｈ，１６ｇ，１６ｆ，１６ｅ，１６ｄ，１６ｃ，１６ｂとなるべきセラミックグリーンシートについても、誘電体層１６ｋとなるべきセラミックグリーンシートと同様にこの順に一枚ずつ積層及び仮圧着する。最後に、誘電体層１６ａとなるべきセラミックグリーンシートを、方向識別マーク３０が形成された主面がｚ軸方向の正方向側を向くように、誘電体層１６ｂとなるべきセラミックグリーンシート上に積層及び仮圧着する。この後、未焼成のマザー積層体に対して、静水圧プレスにて本圧着を施す。静水圧プレスの条件は、１００ＭＰａの圧力及び４５℃の温度である。
　次に、マザー積層体を個別の積層体１２にカットする。これにより、図４（ａ）に示す未焼成の積層体１２を得る。更に、未焼成の積層体１２に、脱バインダー処理及び焼成を施す。脱バインダー処理は、例えば、低酸素雰囲気中において８５０℃で２時間の条件で行う。焼成は、例えば、９００℃～９３０℃で２．５時間の条件で行う。この後、積層体１２の表面に、バレル研磨処理を施して、面取りを行う。
　次に、図４（ｂ）に示すように、Ａｇを主成分とする導電性材料からなる導電性ペーストを、積層体１２の端面Ｓ３，Ｓ４に塗布することによって、塗布層４０ａ，４０ｂ（下地電極３２ａ，３２ｂ）を形成する。塗布層４０ａ，４０ｂの厚みは、印刷層４０ｃの厚みよりも小さい。そして、塗布層４０ａ，４０ｂを約８００℃の温度で１時間の条件で焼き付ける。
　次に、下地電極３２ａ～３２ｃ上にめっきを施してめっき電極３４ａ～３４ｃを形成する。具体的には、図４（ｃ）に示すように、塗布層４０ａ，４０ｂ（下地電極３２ａ，３２ｂ）及び印刷層４０ｃ（下地電極３２ｃ）上にＣｕめっきを施して、めっき層４２ａ～４２ｃを形成する。なお、積層体１２において、側面Ｓ５，Ｓ６には、引き出し導体２２，２４及びグランド導体２８が引き出されている。そのため、引き出し導体２２，２４及びグランド導体２８が引き出された部分を覆うように、めっき層４２ｃが形成される。
　なお、塗布層４０ａ，４０ｂの面積は、印刷層４０ｃの面積よりも大きい。そのため、めっき層４２ａ，４２ｂの厚みは、めっき層４２ｃの厚みよりも大きくなる。具体的には、給電端子を備える容器中に被めっき物および導電性メディアを投入し、前記容器をめっき金属イオンを含むめっき液に浸漬し、前記容器を攪拌しながら通電することによりめっき膜を形成する電解めっき方法を用いており、電極面積の大きい方が導電性メディアに接触確率が高い。よって、めっき層４２ａ，４２ｂの厚みは、めっき層４２ｃの厚みよりも大きくなる。但し、図４（ｃ）の状態では、めっき層４２ａ，４２ｂのｚ軸方向の負方向側の面は、めっき層４２ｃのｚ軸方向の負方向側の面よりも、ｚ軸方向の正方向側に位置している。
　更に、図４（ｄ）に示すように、めっき層４２ａ，４２ｂ，４２ｃ上にＮｉめっきを施して、めっき層４４ａ～４４ｃを形成する。なお、めっき層４２ａ，４２ｂの面積は、めっき層４２ｃの面積よりも大きい。そのため、めっき層４４ａ，４４ｂの厚みは、めっき層４４ｃの厚みよりも大きくなる。但し、図４（ｄ）の状態では、めっき層４４ａ，４４ｂのｚ軸方向の負方向側の面は、めっき層４４ｃのｚ軸方向の負方向側の面よりも、ｚ軸方向の正方向側に位置している。
　更に、図３に示すように、めっき層４４ａ，４４ｂ，４４ｃ上にＳｎめっきを施して、めっき層４６ａ～４６ｃを形成する。なお、めっき層４４ａ，４４ｂの面積は、めっき層４４ｃの面積よりも大きい。そのため、めっき層４６ａ，４６ｂの厚みは、めっき層４６ｃの厚みよりも大きくなる。そして、図３の状態では、めっき層４６ａ，４６ｂのｚ軸方向の負方向側の面は、めっき層４６ｃのｚ軸方向の負方向側の面とｚ軸方向において同じ位置となっている。以上の工程により、電子部品１０が完成する。
（効果）
　以上のような電子部品１０及びその製造方法によれば、回路基板への実装時に実装不良が発生することを抑制できる。より詳細には、特許文献１に記載の積層型ＬＣ部品５００では、図９に示すように、入出力電極５０４ａ，５０４ｂの面積は、グランド電極５０４ｃの面積よりも大きい。そのため、下地電極にめっきが施される際に、入出力電極５０４ａ，５０４ｂの下地電極上に形成されるめっき電極の厚みは、グランド電極５０４ｃの下地電極上に形成されるめっき電極の厚みよりも大きくなる。よって、入出力電極５０４ａ，５０４ｂの厚みは、グランド電極５０４ｃの厚みよりも大きくなる。その結果、積層型ＬＣ部品５００が回路基板に実装される際に、グランド電極５０４ｃが回路基板のランドに接触しなくなるおそれがある。すなわち、積層型ＬＣ部品５００は、回路基板への実装の際に実装不良が発生するおそれがあるという問題を有している。
　これに対して、電子部品１０及びその製造方法では、下地電極３２ｃの面積は、下地電極３２ａ，３２ｂの面積よりも小さく、かつ、下地電極３２ｃの厚みは下地電極３２ａ，３２ｂの厚みよりも大きい。これにより、めっきにより下地電極３２ａ～３２ｃ上にめっき電極３４ａ～３４ｃが形成される際に、めっき電極３４ａ，３４ｂがめっき電極３４ｃよりも厚く形成されることで、外部電極１４ａ，１４ｂの厚みと外部電極１４ｃの厚みとが近づくようになる。その結果、電子部品１０が回路基板に実装される際に、外部電極１４ｃが回路基板のランドにより確実に接触するようになる。すなわち、電子部品１０及びその製造方法は、回路基板への実装の際に実装不良が発生することを抑制できる。
（第２の実施形態）
（電子部品の構成）
　以下に、第２の実施形態に係る電子部品の構成について図面を参照しながら説明する。第２の実施形態に係る電子部品１０ａの外観斜視図については、図１を援用する。図５は、第２の実施形態に係る電子部品１０ａのＡ－Ａにおける断面構造図である。
　電子部品１０と電子部品１０ａとの相違点は、外部電極１４の構成である。よって、以下では、外部電極１４の構成を中心に説明を行う。電子部品１０ａの内部構造は、電子部品１０の内部構造と同じであるので説明を省略する。
　外部電極１４ａは、端面Ｓ３、並びに、該端面Ｓ３に隣接している下面Ｓ１、上面Ｓ２及び側面Ｓ５，Ｓ６に跨って設けられている。より詳細には、外部電極１４ａは、端面Ｓ３の全体を覆っていると共に、下面Ｓ１、上面Ｓ２及び側面Ｓ５，Ｓ６に折り返されている。これにより、外部電極１４ａは、コイル導体１８ａの上流端に接続されている。外部電極１４ａは、図５に示すように、下地電極３２ａ及びめっき電極３４ａを含んでいる。
　下地電極３２ａは、例えば、Ａｇを含有する導電性ペーストが塗布されて形成されている塗布層４０ａである。具体的には、塗布層４０ａは、後述するように、導電性ペースト内に積層体１２の端面Ｓ３が浸されることによって、端面Ｓ３、下面Ｓ１、上面Ｓ２及び側面Ｓ５，Ｓ６に導電性ペーストが付着して形成される。
　めっき電極３４ａは、下地電極３２ａ上に設けられており、めっき層４４ａ，４６ａにより構成されている。めっき層４４ａは、下地電極３２ａの全面を覆っており、例えば、Ｎｉにより形成されている。めっき層４６ａは、めっき層４４ａの全面を覆っており、例えば、Ｓｎにより形成されている。
　外部電極１４ｂは、端面Ｓ４、並びに、該端面Ｓ４に隣接している下面Ｓ１、上面Ｓ２及び側面Ｓ５，Ｓ６に跨って設けられている。より詳細には、外部電極１４ｂは、端面Ｓ４の全体を覆っていると共に、下面Ｓ１、上面Ｓ２及び側面Ｓ５，Ｓ６に折り返されている。これにより、外部電極１４ｂは、コイル導体２０ａの上流端に接続されている。外部電極１４ｂは、図５に示すように、下地電極３２ｂ及びめっき電極３４ｂを含んでいる。
　下地電極３２ｂは、例えば、Ａｇを含有する導電性ペーストが塗布されて形成されている塗布層４０ｂである。具体的には、塗布層４０ｂは、後述するように、導電性ペースト内に積層体１２の端面Ｓ４が浸されることによって、端面Ｓ４、下面Ｓ１、上面Ｓ２及び側面Ｓ５，Ｓ６に導電性ペーストが付着して形成される。
　めっき電極３４ｂは、下地電極３２ｂ上に設けられており、めっき層４４ｂ，４６ｂにより構成されている。めっき層４４ｂは、下地電極３２ｂの全面を覆っており、例えば、Ｎｉにより形成されている。めっき層４６ｂは、めっき層４４ｂの全面を覆っており、例えば、Ｓｎにより形成されている。
　外部電極１４ｃは、下面Ｓ１及び側面Ｓ５，Ｓ６に跨って設けられている。より詳細には、外部電極１４ｃは、下面Ｓ１のｙ軸方向の両側の長辺間をつないでいると共に、側面Ｓ５，Ｓ６に折り返されている。これにより、外部電極１４ｃは、グランド導体２８ａ，２８ｂ及び引き出し導体２２ａ～２２ｃ，２４ａ～２４ｃに接続されている。外部電極１４ｃは、図５に示すように、下地電極３２ｃ及びめっき電極３４ｃを含んでいる。
　下地電極３２ｃは、印刷層４０ｃ及びめっき層４２ｃにより構成されている。印刷層４０ｃは、例えば、Ａｇを含有する導電性ペーストが印刷されて形成されている。具体的には、印刷層４０ｃは、図２に示すように、誘電体層１６ｌの裏面に例えば、Ａｇを含有する導電性ペーストが印刷されることにより形成されている。よって、印刷層４０ｃは、積層体１２の下面Ｓ１のみに設けられており、側面Ｓ５，Ｓ６には設けられていない。また、電子部品１０ａでは、印刷層４０ｃの厚みは、塗布層４０ａ，４０ｂの厚み以下である。
　めっき層４２ｃは、印刷層４０ｃ上に形成されている。より詳細には、めっき層４２ｃは、印刷層４０ｃの全面を覆っており、例えば、Ｃｕにより形成されている。このように、下地電極３２ａ，３２ｂは、１層からなるのに対して、下地電極３２ｃは、２層からなる。これにより、下地電極３２ｃの厚みＴ２は、図５に示すように、下地電極３２ａ，３２ｂの実装面における厚みＴ１よりも大きい。
　めっき電極３４ｃは、下地電極３２ｃ上に設けられており、めっき層４４ｃ，４６ｃにより構成されている。めっき層４４ｃは、下地電極３２ｃの全面を覆っており、例えば、Ｎｉにより形成されている。めっき層４６ｃは、めっき層４４ｃの全面を覆っており、例えば、Ｓｎにより形成されている。
　また、めっき層４４ｃの厚みＴ６は、図５に示すように、めっき層４４ａ，４４ｂの厚みＴ５よりも小さい。また、めっき層４６ｃの厚みＴ８は、図５に示すように、めっき層４６ａ，４６ｂの厚みＴ７よりも小さい。
（電子部品の製造方法）
　以下に、第２の実施形態に係る電子部品１０ａの製造方法について図面を参照しながら説明する。図６は、電子部品１０ａの製造時の工程断面図である。
　第２の実施形態に係る誘電体層１６となるべきセラミックグリーンシートを準備する工程から、積層体１２の表面に、バレル研磨処理を施して、面取りを行う工程までは、第１の実施形態に係るこれらの工程と同じであるので、説明を省略する。これらの工程により、図６（ａ）に示す積層体１２を得る。
　次に、図６（ｂ）に示すように、印刷層４０ｃ上にＣｕめっきを施して、めっき層４２ｃを形成する。なお、積層体１２において、側面Ｓ５，Ｓ６には、引き出し導体２２，２４及びグランド導体２８が引き出されている。そのため、引き出し導体２２，２４及びグランド導体２８が引き出された部分を覆うように、めっき層４２ｃが形成される。
　次に、図６（ｃ）に示すように、例えば、Ａｇを主成分とする導電性材料からなる導電性ペーストを、積層体１２の端面Ｓ３，Ｓ４に塗布することによって、塗布層４０ａ，４０ｂ（下地電極３２ａ，３２ｂ）を形成する。塗布層４０ａ，４０ｂの厚みは、印刷層４０ｃの厚み以上である。そして、塗布層４０ａ，４０ｂを約８００℃の温度で１時間の条件で焼き付ける。
　次に、下地電極３２ａ～３２ｃ上にめっきを施してめっき電極３４ａ～３４ｃを形成する。具体的には、図６（ｄ）に示すように、塗布層４０ａ，４０ｂ及びめっき層４２ｃ上にＮｉめっきを施して、めっき層４４ａ～４４ｃを形成する。なお、塗布層４０ａ，４０ｂの面積は、めっき層４２ｃの面積よりも大きい。そのため、めっき層４４ａ，４４ｂの厚みは、めっき層４４ｃの厚みよりも大きくなる。但し、図６（ｄ）の状態では、めっき層４４ａ，４４ｂのｚ軸方向の負方向側の面は、めっき層４４ｃのｚ軸方向の負方向側の面よりも、ｚ軸方向の正方向側に位置している。
　更に、図５に示すように、めっき層４４ａ，４４ｂ，４４ｃ上にＳｎめっきを施して、めっき層４６ａ～４６ｃを形成する。なお、めっき層４４ａ，４４ｂの面積は、めっき層４４ｃの面積よりも大きい。そのため、めっき層４６ａ，４６ｂの厚みは、めっき層４６ｃの厚みよりも大きくなる。そして、図５の状態では、めっき層４６ａ，４６ｂのｚ軸方向の負方向側の面は、めっき層４６ｃのｚ軸方向の負方向側の面とｚ軸方向において同じ位置となっている。以上の工程により、電子部品１０ａが完成する。
（効果）
　以上のような電子部品１０ａ及びその製造方法によれば、電子部品１０と同様に、回路基板への実装時に実装不良が発生することを抑制できる。
　また、電子部品１０ａでは、下地電極３２ａ，３２ｂが１層構造とされ、下地電極３２ｃが２層構造とされることにより、下地電極３２ｃの厚みＴ２が、図５に示すように、下地電極３２ａ，３２ｂの実装面における厚みＴ１よりも大きくされている。そのため、電子部品１０ａでは、下地電極３２ｃの印刷層４０ｃを通常よりも厚く形成する必要がない。すなわち、印刷層４０ｃの形成時のスクリーン印刷法の条件は、コイル導体１８，２０、引き出し導体２２，２４、コンデンサ導体２６及びグランド導体２８の形成時のスクリーン印刷法の条件と同じでよい。
（その他の実施形態）
　本発明に係る電子部品及びその製造方法は、前記実施形態に係る電子部品１０，１０ａ及びその製造方法に限らず、その要旨の範囲内において変更可能である。例えば、第１の実施形態でマザー積層体をカット後外部電極を塗布し、積層体と外部電極を同時に焼成しても構わない。
　図７及び図８は、その他の実施形態に係る電子部品１０ｂ，１０ｃの外観斜視図である。
　外部電極１４ｃは、図７に示すように、２つに分割されていてもよい。また、外部電極１４ｃは、図８に示すように、積層体１２の周囲を囲んでいてもよい。
　この出願は、２０１１年７月７日に出願された日本国出願２０１１－１５０８３４号に基づく優先権を主張するものであり、その全体の開示内容が本明細書に参照により組み込まれる。
　以上のように、本発明は、電子部品及びその製造方法に有用であり、特に、回路基板への実装時に実装不良が発生することを抑制できる点で優れている。
Ｓ１　下面
Ｓ２　上面
Ｓ３，Ｓ４　端面
Ｓ５，Ｓ６　側面
１０，１０ａ～１０ｃ　電子部品
１２　積層体
１４ａ～１４ｃ　外部電極
１６ａ～１６ｌ　誘電体層
３２ａ～３２ｃ　下地電極
３４ａ～３４ｃ　めっき電極
４０ａ，４０ｂ　塗布層
４０ｃ　印刷層
４２ａ～４２ｃ，４４ａ～４４ｃ，４６ａ～４６ｃ　めっき層

Claims (8)

  1. 　実装面、並びに、該実装面に隣接している第１の端面を有する直方体状の本体と、
    　前記第１の端面及び前記実装面に跨って設けられている第１の外部電極であって、第１の下地電極及び該第１の下地電極上に設けられている第１のめっき電極を含んでいる第１の外部電極と、
    　前記実装面に設けられている第２の外部電極であって、第２の下地電極及び該第２の下地電極上に設けられている第２のめっき電極を含んでいる第２の外部電極と、
    　を備えており、
    　前記第２の下地電極の面積は、前記第１の下地電極の面積よりも小さく、
    　前記第２の下地電極の実装面における厚みは、前記第１の下地電極の実装面における厚みよりも大きいこと、
    　を特徴とする電子部品。
  2. 　前記第１の下地電極は、導電性材料が塗布されて形成されており、
    　前記第２の下地電極は、導電性材料が印刷されて形成された印刷層、及び、該印刷層上に形成されためっき層により構成されていること、
    　を特徴とする請求項１に記載の電子部品。
  3. 　前記第１の下地電極は、導電性材料が塗布されて形成されており、
    　前記第２の下地電極は、導電性材料が印刷されて形成されていること、
    　を特徴とする請求項１に記載の電子部品。
  4. 　前記本体は前記第１の端面に対向している第２の端面を更に有しており、
    　前記電子部品は、
    　前記第２の端面及び前記実装面に跨って設けられている第３の外部電極であって、第３の下地電極及び該第３の下地電極上に設けられている第３のめっき電極を含んでいる第３の外部電極を、
    　更に備えており、
    　前記第３の下地電極の面積は、前記第２の下地電極の面積よりも大きいこと、
    　前記第３の下地電極の厚みは、前記第２の下地電極の厚みよりも小さいこと、
    　を特徴とする請求項１に記載の電子部品。
  5. 　請求項２に記載の電子部品の製造方法であって、
    　前記本体を構成している絶縁体層に対して導電性材料を印刷することによって前記印刷層を形成する第１の工程と、
    　前記絶縁体層を積層して前記本体を形成する第２の工程と、
    　前記印刷層上にめっきを施して前記めっき層を形成する第３の工程と、
    　前記本体に導電性材料を塗布することによって前記第１の下地電極を形成する第４の工程と、
    　前記第１の下地電極上及び前記第２の下地電極上にめっきを施して前記第１のめっき電極及び前記第２のめっき電極を形成する第５の工程と、
    　を備えていること、
    　を特徴とする電子部品の製造方法。
  6. 　前記第４の工程では、前記第１の端面を導電性材料中に浸すことによって、前記第１の下地電極を形成すること、
    　を特徴とする請求項５に記載の電子部品の製造方法。
  7. 　請求項３に記載の電子部品の製造方法であって、
    　前記本体を構成している絶縁体層に対して導電性材料を印刷することによって前記第２の下地電極を形成する第１の工程と、
    　前記絶縁体層を積層して前記本体を形成する第２の工程と、
    　前記本体に導電性材料を塗布することによって、前記第２の下地電極の厚みよりも小さな厚みを有する前記第１の下地電極を形成する第３の工程と、
    　前記第１の下地電極上及び前記第２の下地電極上にめっきを施して前記第１のめっき電極及び前記第２のめっき電極を形成する第４の工程と、
    　を備えていること、
    　を特徴とする電子部品の製造方法。
  8. 　前記第３の工程では、前記第１の端面を導電性材料中に浸すことによって、前記第１の下地電極を形成すること、
    　を特徴とする請求項７に記載の電子部品の製造方法。
PCT/JP2012/062921 2011-07-07 2012-05-21 電子部品及びその製造方法 WO2013005483A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011150834 2011-07-07
JP2011-150834 2011-07-07

Publications (1)

Publication Number Publication Date
WO2013005483A1 true WO2013005483A1 (ja) 2013-01-10

Family

ID=47436841

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/062921 WO2013005483A1 (ja) 2011-07-07 2012-05-21 電子部品及びその製造方法

Country Status (1)

Country Link
WO (1) WO2013005483A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016149424A (ja) * 2015-02-12 2016-08-18 Tdk株式会社 積層貫通コンデンサ
JP2016149425A (ja) * 2015-02-12 2016-08-18 Tdk株式会社 積層貫通コンデンサ
JP2016149426A (ja) * 2015-02-12 2016-08-18 Tdk株式会社 積層貫通コンデンサ
JP2018190915A (ja) * 2017-05-11 2018-11-29 太陽誘電株式会社 電子部品およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6270594A (ja) * 1985-09-20 1987-04-01 Fuji Xerox Co Ltd 選択メツキ法
JPH0397279A (ja) * 1989-09-09 1991-04-23 Murata Mfg Co Ltd 電子部品の基板及びその基板を備えた電子部品の製造方法
JPH1154652A (ja) * 1997-08-05 1999-02-26 Ngk Spark Plug Co Ltd リードレス配線板の製造方法
JP2001339242A (ja) * 2000-05-30 2001-12-07 Alps Electric Co Ltd 電子回路ユニット
JP2005086676A (ja) * 2003-09-10 2005-03-31 Tdk Corp 積層型ｌｃ部品およびその製造方法
JP2007081149A (ja) * 2005-09-14 2007-03-29 Tdk Corp 電子部品、及び、その製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6270594A (ja) * 1985-09-20 1987-04-01 Fuji Xerox Co Ltd 選択メツキ法
JPH0397279A (ja) * 1989-09-09 1991-04-23 Murata Mfg Co Ltd 電子部品の基板及びその基板を備えた電子部品の製造方法
JPH1154652A (ja) * 1997-08-05 1999-02-26 Ngk Spark Plug Co Ltd リードレス配線板の製造方法
JP2001339242A (ja) * 2000-05-30 2001-12-07 Alps Electric Co Ltd 電子回路ユニット
JP2005086676A (ja) * 2003-09-10 2005-03-31 Tdk Corp 積層型ｌｃ部品およびその製造方法
JP2007081149A (ja) * 2005-09-14 2007-03-29 Tdk Corp 電子部品、及び、その製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016149424A (ja) * 2015-02-12 2016-08-18 Tdk株式会社 積層貫通コンデンサ
JP2016149425A (ja) * 2015-02-12 2016-08-18 Tdk株式会社 積層貫通コンデンサ
JP2016149426A (ja) * 2015-02-12 2016-08-18 Tdk株式会社 積層貫通コンデンサ
JP2018190915A (ja) * 2017-05-11 2018-11-29 太陽誘電株式会社 電子部品およびその製造方法

Similar Documents

Publication Publication Date Title
US9251943B2 (en) Multilayer type inductor and method of manufacturing the same
US8174349B2 (en) Electronic component and manufacturing method of electronic component
US9129733B2 (en) Laminated inductor element and manufacturing method thereof
KR101463675B1 (ko) 전자 부품 및 그 제조 방법
JP5817752B2 (ja) 電子部品の製造方法
US8169288B2 (en) Electronic component and method for making the same
JP2008091400A (ja) 積層セラミックコンデンサ及びその製造方法
CN108288534B (zh) 电感部件
JP5807650B2 (ja) 積層コイル及びその製造方法
US11011292B2 (en) Electronic component
KR100370670B1 (ko) 인덕터 소자 및 그 제조방법
US10290415B2 (en) Electronic component and manufacturing method therefor
KR20150014390A (ko) 적층 코일
JP2017216330A (ja) セラミックコンデンサ
WO2012086397A1 (ja) 積層コイル部品
JP2012064683A (ja) 積層型コイル
WO2012002133A1 (ja) 積層型セラミック電子部品およびその製造方法
WO2013005483A1 (ja) 電子部品及びその製造方法
JP2010034272A (ja) 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法
JP2010027899A (ja) 積層セラミック電子部品およびその製造方法
US11456109B2 (en) Coil component
JP2005294486A (ja) 積層型電子部品
US6551426B2 (en) Manufacturing method for a laminated ceramic electronic component
JP2016201567A (ja) 積層コンデンサ及びその製造方法
JP2020119992A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12807468

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12807468

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP