JPS6270594A - 選択メツキ法 - Google Patents
選択メツキ法Info
- Publication number
- JPS6270594A JPS6270594A JP20806785A JP20806785A JPS6270594A JP S6270594 A JPS6270594 A JP S6270594A JP 20806785 A JP20806785 A JP 20806785A JP 20806785 A JP20806785 A JP 20806785A JP S6270594 A JPS6270594 A JP S6270594A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- plating
- substrate
- resist
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、選択メッキ法に係り、特にサーマルヘッド等
をはじめとするハイブリッドＩＣ等に用いられる複雑な
微細パターンの形成に際し膜厚を均一に形成することの
できる選択メッキ法に関する。
をはじめとするハイブリッドＩＣ等に用いられる複雑な
微細パターンの形成に際し膜厚を均一に形成することの
できる選択メッキ法に関する。
［従来技術およびその問題点］
半導体集積回路の配線導体としては、固有抵抗が小さく
耐環境性に優れていることから、金（Ａｕ）が使用され
ることが多い。この配線導体は、配線抵抗の低下、ある
いはボンディング等による素子の接続の信頼性向上のた
めには少なくとも、配線およびコンタクトパッド部の膜
厚を厚くする必要がある。一方、配線導体層の着膜後、
フォトリソ法等によりパターン形成を行なう場合、配線
導体の膜厚を厚くするとパターン形成時における精度低
下が起る上、材料費が高くなる等の欠点があった。
耐環境性に優れていることから、金（Ａｕ）が使用され
ることが多い。この配線導体は、配線抵抗の低下、ある
いはボンディング等による素子の接続の信頼性向上のた
めには少なくとも、配線およびコンタクトパッド部の膜
厚を厚くする必要がある。一方、配線導体層の着膜後、
フォトリソ法等によりパターン形成を行なう場合、配線
導体の膜厚を厚くするとパターン形成時における精度低
下が起る上、材料費が高くなる等の欠点があった。
そこで、通常は、第２図（ａ）に示す如く、蒸着法等に
よって着膜した薄い導体層をフォトリソ法により選択的
に除去し、薄い配線パターン１０１を形成した後、配線
抵抗の低減および素子の接続の信頼性向上のために選択
メッキ法により、第２図（ｂ）に示す如くメッキパター
ン１０２を形成するようにしている。
よって着膜した薄い導体層をフォトリソ法により選択的
に除去し、薄い配線パターン１０１を形成した後、配線
抵抗の低減および素子の接続の信頼性向上のために選択
メッキ法により、第２図（ｂ）に示す如くメッキパター
ン１０２を形成するようにしている。
しかしながら、フォトリソ法により形成したパターンに
忠実な選択メッキは、１〜２μｍ程度が限界であり、配
線抵抗の増加によりメッキ速度の低下が生じたり、下地
の薄い配線パターンのパターン面積の大小等によりメッ
キ膜厚のばらつきが大ぎくなる等の欠点があった。
忠実な選択メッキは、１〜２μｍ程度が限界であり、配
線抵抗の増加によりメッキ速度の低下が生じたり、下地
の薄い配線パターンのパターン面積の大小等によりメッ
キ膜厚のばらつきが大ぎくなる等の欠点があった。
本発明は、前記実情に鑑みてなされたもので、メッキ膜
厚のばらつきを生じることなく、均一な膜厚の配線導体
パターンを形成することを目的とする。
厚のばらつきを生じることなく、均一な膜厚の配線導体
パターンを形成することを目的とする。
［問題点を解決するための手段］
そこで、本発明では、メッキすべき領域を除いて基板表
面全体を第１の絶縁膜で被覆し、次いで基板表面全体に
金属薄膜を形成し、更に該第１の絶縁膜と同一のパター
ン形状を有する第２の絶縁膜を形成した後、選択メッキ
を行ない、最後に、前記第１の絶縁膜および第２の絶縁
膜を除去するようにしている。
面全体を第１の絶縁膜で被覆し、次いで基板表面全体に
金属薄膜を形成し、更に該第１の絶縁膜と同一のパター
ン形状を有する第２の絶縁膜を形成した後、選択メッキ
を行ない、最後に、前記第１の絶縁膜および第２の絶縁
膜を除去するようにしている。
［作用］
すなわち、この方法では、選択メッキを行なうに際して
、基板全体が金属薄膜によって同電位に保たれているた
め、形成すべきパターンの大きさの差が大きい場合にも
、膜厚にばらつきを生じることなく、均一な薄膜パター
ンを形成することができる。また、メッキ工程において
は、金属薄膜は全面を覆っているため配線抵抗の増大も
少なく、メッキ速度の低下を招くこともない。
、基板全体が金属薄膜によって同電位に保たれているた
め、形成すべきパターンの大きさの差が大きい場合にも
、膜厚にばらつきを生じることなく、均一な薄膜パター
ンを形成することができる。また、メッキ工程において
は、金属薄膜は全面を覆っているため配線抵抗の増大も
少なく、メッキ速度の低下を招くこともない。
そして、メッキ後、第１の絶縁膜および第２の絶縁膜を
除去するのみでにり、高精度の導体バタ〜ンを作業性良
く形成することができる。
除去するのみでにり、高精度の導体バタ〜ンを作業性良
く形成することができる。
［実施例］
以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
に説明する。
第１図（ａ）乃至（Ｑ）は、集積回路基板の形成に際し
、金の配線パターンを形成するための選択メッキ工程を
示す図である。
、金の配線パターンを形成するための選択メッキ工程を
示す図である。
まず、第１図（ａ）に示す如く、絶縁基板１上に、接着
層２ａとしてのニクロム（ＮｉＣｒ）層（膜厚５００Ａ
）、主導体層２ｂとしての金（Ａｕ）Ｉ（膜厚５０００
Ａ）を着膜する。
層２ａとしてのニクロム（ＮｉＣｒ）層（膜厚５００Ａ
）、主導体層２ｂとしての金（Ａｕ）Ｉ（膜厚５０００
Ａ）を着膜する。
次いで、第１図（ｂ）に示す如く、フォトリソエツチン
グ法により、該接着層２ａおよび主導体層２ｂをパター
ニングし、２層構造の薄膜パターン２を形成する。この
とき、接着層２ａのエツチング液としては塩酸系エツチ
ング液を、主導体層２ｂのエツチング液としてはヨウ素
系のエツチング液を使用するものとする。
グ法により、該接着層２ａおよび主導体層２ｂをパター
ニングし、２層構造の薄膜パターン２を形成する。この
とき、接着層２ａのエツチング液としては塩酸系エツチ
ング液を、主導体層２ｂのエツチング液としてはヨウ素
系のエツチング液を使用するものとする。
この後、膜厚的２．０μｍのレジストを塗布し、露光・
現像を行ない、第１図（Ｃ）に示す如く、コンタクトパ
ッド以外の領域すなわち非メツキ部を第１のレジストパ
ターン（絶縁膜）３で被覆する。
現像を行ない、第１図（Ｃ）に示す如く、コンタクトパ
ッド以外の領域すなわち非メツキ部を第１のレジストパ
ターン（絶縁膜）３で被覆する。
続いて、第１図（ｄ）に示す如く、基板表面全体に、蒸
着法によって金属薄膜として膜厚２０００ Ａのニッケ
ル（Ｎ１）薄膜４を着膜する。
着法によって金属薄膜として膜厚２０００ Ａのニッケ
ル（Ｎ１）薄膜４を着膜する。
更に、この上層に、膜厚２．０μｍのレジストを塗布し
、露光・現像を行ない、第１図（ｅ）に示す如く、第１
のレジストパターンと同一のパターン形状を有する第２
のレジストパターン（絶縁膜）５を形成する。
、露光・現像を行ない、第１図（ｅ）に示す如く、第１
のレジストパターンと同一のパターン形状を有する第２
のレジストパターン（絶縁膜）５を形成する。
この後、電解メッキ法により、第１図（ｆ）に示す如く
、第２のレジストパターン５間に露呈するニッケル薄膜
４上にメッキパターン６を膜厚４．０μｍとなるまで形
成する。
、第２のレジストパターン５間に露呈するニッケル薄膜
４上にメッキパターン６を膜厚４．０μｍとなるまで形
成する。
最後に、有機溶剤中に浸漬し、第１および第２のレジス
トパターン３．５を剥離除去することにより、第１図（
ｉに示す如く、フォトリソエツチング法によって形成さ
れた薄膜パターン２に忠実なメッキパターン６が形成さ
れる。
トパターン３．５を剥離除去することにより、第１図（
ｉに示す如く、フォトリソエツチング法によって形成さ
れた薄膜パターン２に忠実なメッキパターン６が形成さ
れる。
このようにして形成されたメッキパターンは、隣接パタ
ーンとの短絡もなくパターン精度が極めて良好である上
、膜厚のばらつきも±３％と極めて小さいものとなって
いる。
ーンとの短絡もなくパターン精度が極めて良好である上
、膜厚のばらつきも±３％と極めて小さいものとなって
いる。
メッキパターンのパターン精度と、メッキ膜厚のばらつ
きについて、従来の選択メッキ法によるものと本発明実
施例の選択メッキ法によるものとの比較データを下表に
示す。
きについて、従来の選択メッキ法によるものと本発明実
施例の選択メッキ法によるものとの比較データを下表に
示す。
表
なお、実施例では、配線パターンとしての薄膜パターン
のすべてにメッキ層を形成したが、薄膜パターンのうち
コンタクトパッドとなる領域のみを残して他を絶縁膜〈
レジストパターン）で被覆し、コンタクトパッドとなる
領域にのみメッキ層を形成する等、適宜変更可能である
。
のすべてにメッキ層を形成したが、薄膜パターンのうち
コンタクトパッドとなる領域のみを残して他を絶縁膜〈
レジストパターン）で被覆し、コンタクトパッドとなる
領域にのみメッキ層を形成する等、適宜変更可能である
。
また、薄膜パターン２あるいは金属薄膜、メッキ層の材
質については、実施例に限定されることなく、必要に応
じて適宜選択可能であることはいうまでもない。
質については、実施例に限定されることなく、必要に応
じて適宜選択可能であることはいうまでもない。
更に、第１および第２の絶縁膜についても、同様に実施
例に限定されるものではない。
例に限定されるものではない。
［効果］
以上説明してきたように、本発明によれば、非メッキ領
域を絶縁膜で被覆し、次いで基板表面全体に金属薄膜を
形成し、更にこの上層に、前記絶縁膜と同一のパターン
形状を有する絶縁膜を形成した後、選択メッキ法により
メッキパターンを形成し、両組縁膜を剥離除去するよう
にしているため、パターンに忠実で、膜厚のばらつきも
全面メッキと同程度に抑えることが可能となり、従って
、パターン精度が良好で、膜厚の厚い微細メッキパター
ンを形成することができる。
域を絶縁膜で被覆し、次いで基板表面全体に金属薄膜を
形成し、更にこの上層に、前記絶縁膜と同一のパターン
形状を有する絶縁膜を形成した後、選択メッキ法により
メッキパターンを形成し、両組縁膜を剥離除去するよう
にしているため、パターンに忠実で、膜厚のばらつきも
全面メッキと同程度に抑えることが可能となり、従って
、パターン精度が良好で、膜厚の厚い微細メッキパター
ンを形成することができる。
また、膜厚のばらつきの減少により材料費の低減をはか
ることも可能となる。
ることも可能となる。
第１図（ａ）乃至第１図（ｇ）は、本発明実施例の選択
メッキ工程を示す図、第２図（ａ）乃至（ｂ）は従来例
の選択メッキ方法を示す説明図である。 １０１・・・薄い配線パターン、 １０２・・・メッキパターン、１・・・絶縁基板、２・
・・薄膜パターン（２ａ・・・接着層、２ｂ・・・主導
体層）、３・・・第１のレジストパターン、４・・・ニ
ッケル薄膜、５・・・第２のレジストパターン、６・・
・メッキパターン。 第１図（ａ） 第１図（ｂ） 第１図（Ｃ） 第１図（ｄ） 第１図（ｅ） 第１図（ｆ） 第１図（９） 第２図（ＣＩ） 第２図（ｂ）
メッキ工程を示す図、第２図（ａ）乃至（ｂ）は従来例
の選択メッキ方法を示す説明図である。 １０１・・・薄い配線パターン、 １０２・・・メッキパターン、１・・・絶縁基板、２・
・・薄膜パターン（２ａ・・・接着層、２ｂ・・・主導
体層）、３・・・第１のレジストパターン、４・・・ニ
ッケル薄膜、５・・・第２のレジストパターン、６・・
・メッキパターン。 第１図（ａ） 第１図（ｂ） 第１図（Ｃ） 第１図（ｄ） 第１図（ｅ） 第１図（ｆ） 第１図（９） 第２図（ＣＩ） 第２図（ｂ）
Claims (2)
- （１）基板上の所望の領域にのみ選択的にメッキパター
ンを形成する選択メッキ法において、基板上のメッキす
べき領域を除いて基板表面全体を第１の絶縁膜で被覆す
る第１の絶縁膜形成工程と、 基板表面全体に金属薄膜を形成する金属薄膜形成工程と
、 前記第１の絶縁膜と同一のパターン形状を有する第２の
絶縁膜を形成する第２の絶縁膜形成工程と、 前記第２の絶縁膜から露呈する前記金属薄膜上に選択的
にメッキを行なう選択メッキ工程と、前記第１および第
２の絶縁膜を除去する除去工程とを含む選択メッキ法。 - （２）前記第１の絶縁膜および第２の絶縁膜はレジスト
パターンである特許請求の範囲第（１）項記載の選択メ
ッキ法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20806785A JPS6270594A (ja) | 1985-09-20 | 1985-09-20 | 選択メツキ法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20806785A JPS6270594A (ja) | 1985-09-20 | 1985-09-20 | 選択メツキ法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6270594A true JPS6270594A (ja) | 1987-04-01 |
Family
ID=16550095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20806785A Pending JPS6270594A (ja) | 1985-09-20 | 1985-09-20 | 選択メツキ法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6270594A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007211323A (ja) * | 2006-02-13 | 2007-08-23 | Tecnisco Ltd | ピン状部材の製造方法とピン状部材を備えた加工用工具。 |
| WO2013005483A1 (ja) * | 2011-07-07 | 2013-01-10 | 株式会社村田製作所 | 電子部品及びその製造方法 |
-
1985
- 1985-09-20 JP JP20806785A patent/JPS6270594A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007211323A (ja) * | 2006-02-13 | 2007-08-23 | Tecnisco Ltd | ピン状部材の製造方法とピン状部材を備えた加工用工具。 |
| WO2013005483A1 (ja) * | 2011-07-07 | 2013-01-10 | 株式会社村田製作所 | 電子部品及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5830533A (en) | Selective patterning of metallization on a dielectric substrate | |
| JPH07273118A (ja) | 配線、電極の形成方法 | |
| EP0361752B1 (en) | Selective solder formation on printed circuit boards | |
| US4451554A (en) | Method of forming thin-film pattern | |
| JPS61144093A (ja) | 再使用可能なマンドレルをそなえた絶縁基板上にパターン化された相互接続を形成する方法 | |
| JPH07120647B2 (ja) | 基板上に配線を形成する方法およびリフトオフ膜 | |
| JPS6270594A (ja) | 選択メツキ法 | |
| JPH0139236B2 (ja) | ||
| JPS6155797B2 (ja) | ||
| JP2000299339A (ja) | 半導体装置の製造方法 | |
| JPS5928990B2 (ja) | 半導体装置 | |
| JP3765565B2 (ja) | 電子回路基板 | |
| US3819432A (en) | Method of producing schottky contacts | |
| JP2000286536A (ja) | 可撓性回路基板の製造法 | |
| JPH05259615A (ja) | 回路導体の形成方法 | |
| JPH06342796A (ja) | 突起電極の形成方法 | |
| JPH05347212A (ja) | 薄膜電子部品及びその製造方法 | |
| JPS6156879B2 (ja) | ||
| JPH07120654B2 (ja) | 半導体装置の製造方法 | |
| JPS61216110A (ja) | 金属パタ−ン形成方法 | |
| JPH0284794A (ja) | パネル転写両面配線基板及びその製造方法 | |
| JPH0143476B2 (ja) | ||
| JPS6210039B2 (ja) | ||
| JPS62171194A (ja) | マトリクス配線板 | |
| JPH04256393A (ja) | 混成集積回路基板の製造方法 |