JPH0143476B2 - - Google Patents
Info
- Publication number
- JPH0143476B2 JPH0143476B2 JP55020165A JP2016580A JPH0143476B2 JP H0143476 B2 JPH0143476 B2 JP H0143476B2 JP 55020165 A JP55020165 A JP 55020165A JP 2016580 A JP2016580 A JP 2016580A JP H0143476 B2 JPH0143476 B2 JP H0143476B2
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- metal
- wiring pattern
- plating
- base metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007747 plating Methods 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 239000010953 base metal Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 239000010970 precious metal Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 229910000510 noble metal Inorganic materials 0.000 claims 1
- 238000000034 method Methods 0.000 description 11
- 239000010931 gold Substances 0.000 description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明はコンピユータ等電子機器に使用される
ICまたはLSI実装用基板のうち高密度配線パター
ン形成方法に関する。
ICまたはLSI実装用基板のうち高密度配線パター
ン形成方法に関する。
配線パターン上の一部に上層配線パターンとの
接続部分（ビイアフイル部分）を形成する従来の
１つの方法においては、スクリーン厚膜印刷によ
り、配線パターンを形成したあと配線パターンの
一部に予めビイアホールのあいている絶縁層が形
成されたあとでこのビイアホールに導体層が印刷
されてビイアフイルが形成されている。さらに、
他の従来の形成方法においては、選択部分メツキ
法により配線パターンを形成したあと、配線パタ
ーン以外のメツキ下地用金属および密着用金属を
エツチングしたあとで、さらに、配線パターン形
成と同じ方法により、ビイアフイル部分が形成さ
れている。このため、前者の方法においては、ス
クリーンによる厚膜印刷のため寸法は150μ（ミク
ロン）平方程度が限度であり微細化が困難であ
る。また、配線パターン形成とビイアフイル形成
とが別個の工程で形成されるため製造工数が多く
なるという欠点がある。
接続部分（ビイアフイル部分）を形成する従来の
１つの方法においては、スクリーン厚膜印刷によ
り、配線パターンを形成したあと配線パターンの
一部に予めビイアホールのあいている絶縁層が形
成されたあとでこのビイアホールに導体層が印刷
されてビイアフイルが形成されている。さらに、
他の従来の形成方法においては、選択部分メツキ
法により配線パターンを形成したあと、配線パタ
ーン以外のメツキ下地用金属および密着用金属を
エツチングしたあとで、さらに、配線パターン形
成と同じ方法により、ビイアフイル部分が形成さ
れている。このため、前者の方法においては、ス
クリーンによる厚膜印刷のため寸法は150μ（ミク
ロン）平方程度が限度であり微細化が困難であ
る。また、配線パターン形成とビイアフイル形成
とが別個の工程で形成されるため製造工数が多く
なるという欠点がある。
また、後者の方法においては、メツキ下地用金
属と密着用金属との形成およびエツチングが配線
パターンおよびビイアフイル部分についてそれぞ
れ２回実施されるため、配線パターンのサイドエ
ツチングによる密着劣化または２回実施のための
製造工数の増加というような欠点が生じる。
属と密着用金属との形成およびエツチングが配線
パターンおよびビイアフイル部分についてそれぞ
れ２回実施されるため、配線パターンのサイドエ
ツチングによる密着劣化または２回実施のための
製造工数の増加というような欠点が生じる。
本発明の目的は上述の欠点を除去した高密度配
線パターンの製造方法を提供することにある。
線パターンの製造方法を提供することにある。
本発明の製造方法は耐熱性絶縁基板の表面にス
パツタリングまたは蒸着により密着用金属および
メツキ下地用金属を重ねて形成する第１の工程
と、前記メツキ下地用金属の表面にフオトレジス
トを塗布し、露光および現像により該フオトレジ
ストの一部を除去する第２の工程と、 前記除去された部分に貴金属を選択メツキし配
線パターンを形成する第３の工程と、 前記フオトレジストを除去する第４の工程と、 前記下地用金属のうち選択メツキされた部分以
外をエツチングする第５の工程と、 前記選択メツキ部分および密着用金属の表面に
フオトレジストを塗布して露光および現像により
該フオトレジストの一部を除去する第６の工程
と、 前記除去された部分に貴金属を選択メツキし配
線パターンの一部分の膜厚を厚く形成する第７の
工程と、 この基板を高温焼成してフオトレジストを焼却
し同時に密着用金属を酸化する第８の工程とを含
むことを特徴とする。
パツタリングまたは蒸着により密着用金属および
メツキ下地用金属を重ねて形成する第１の工程
と、前記メツキ下地用金属の表面にフオトレジス
トを塗布し、露光および現像により該フオトレジ
ストの一部を除去する第２の工程と、 前記除去された部分に貴金属を選択メツキし配
線パターンを形成する第３の工程と、 前記フオトレジストを除去する第４の工程と、 前記下地用金属のうち選択メツキされた部分以
外をエツチングする第５の工程と、 前記選択メツキ部分および密着用金属の表面に
フオトレジストを塗布して露光および現像により
該フオトレジストの一部を除去する第６の工程
と、 前記除去された部分に貴金属を選択メツキし配
線パターンの一部分の膜厚を厚く形成する第７の
工程と、 この基板を高温焼成してフオトレジストを焼却
し同時に密着用金属を酸化する第８の工程とを含
むことを特徴とする。
次に本発明について図面を参照して詳細に説明
する。
する。
第１図から第８図は本発明の高密度配線パター
ンの製造のための工程断面図を示す。
ンの製造のための工程断面図を示す。
第１図に示すアルミナ（Al2O3）を主成分とす
る耐熱性絶縁基板１の表面に基板との密着性を持
たせるための密着用金属２およびメツキの付き回
りをよくするためのメツキ下地用金属３がスパツ
タリングまたは蒸着によりそれぞれ500Å（オン
グストローム）〜2000Åぐらいの膜厚に形成され
る。密着用金属２にはチタン（Ti）、ジルコニウ
ム（Zr）またはアルミニウム（Al）等、またメ
ツキ下地用金属３にはパラジウム（Pd）または
白金（Pt）等が適当に組合せて用いられる。さ
らに、これら２層の金属は選択メツキ工程の電極
としての役目も果たす。
る耐熱性絶縁基板１の表面に基板との密着性を持
たせるための密着用金属２およびメツキの付き回
りをよくするためのメツキ下地用金属３がスパツ
タリングまたは蒸着によりそれぞれ500Å（オン
グストローム）〜2000Åぐらいの膜厚に形成され
る。密着用金属２にはチタン（Ti）、ジルコニウ
ム（Zr）またはアルミニウム（Al）等、またメ
ツキ下地用金属３にはパラジウム（Pd）または
白金（Pt）等が適当に組合せて用いられる。さ
らに、これら２層の金属は選択メツキ工程の電極
としての役目も果たす。
第２図に示す工程では、第１図に示すメツキ下
地用金属３の表面全体にフオトレジスト４が塗布
され、露光および現像により予め設計された部分
のメツキ下地用金属３だけが露出させられる。
地用金属３の表面全体にフオトレジスト４が塗布
され、露光および現像により予め設計された部分
のメツキ下地用金属３だけが露出させられる。
第３図に示す工程では、第２図に示すフオトレ
ジスト４の除去された部分に選択メツキにより金
（Au）が５〜10μ（ミクロン）程度付着され、配線
パターン５が形成される。
ジスト４の除去された部分に選択メツキにより金
（Au）が５〜10μ（ミクロン）程度付着され、配線
パターン５が形成される。
第４図に示す工程では、第３図に示すフオトレ
ジスト４が溶剤等を用いて剥離される。
ジスト４が溶剤等を用いて剥離される。
第５図に示す工程では、メツキ下地用金属３の
うち配線パターン５以外の部分がエツチングされ
る。このとき金（Au）の配線パターン５がエツ
チングレジストの役目をする。以後の工程におい
てもう一度選択メツキ工程が実施されるが、この
メツキは配線パターン５の一部に施こすものであ
る。この結果、第５図の工程以後の工程では、こ
のメツキ下地用金属３は不用となる。さて、第３
〜５図で示す工程で形成された配線パターン５が
上層配線パターンと接続される場合は、その接続
部分（ビイアフイル）の形成が必要であり、本発
明はその接続部分（ビイアフイル）を形成せずに
配線パターン５と一体化し連続して形成できると
ころにメリツトがある。
うち配線パターン５以外の部分がエツチングされ
る。このとき金（Au）の配線パターン５がエツ
チングレジストの役目をする。以後の工程におい
てもう一度選択メツキ工程が実施されるが、この
メツキは配線パターン５の一部に施こすものであ
る。この結果、第５図の工程以後の工程では、こ
のメツキ下地用金属３は不用となる。さて、第３
〜５図で示す工程で形成された配線パターン５が
上層配線パターンと接続される場合は、その接続
部分（ビイアフイル）の形成が必要であり、本発
明はその接続部分（ビイアフイル）を形成せずに
配線パターン５と一体化し連続して形成できると
ころにメリツトがある。
第６図に示す工程では、第５図に示す密着性金
属２および配線パターン２が形成された表面全体
にフオトレジスト６が塗布され、露光および現像
により上層配線パターンとの接続部分のフオトレ
ジストのみが除去される。次に、この除去部分に
メツキが施される。前述したように、接続部分は
配線パターン５上の一部であるので金（Au）が
表面に露出されるため、メツキ下地用金属は不用
となり、また、配線パターン５形成時の密着用金
属２がそのまま電極として使用できる。
属２および配線パターン２が形成された表面全体
にフオトレジスト６が塗布され、露光および現像
により上層配線パターンとの接続部分のフオトレ
ジストのみが除去される。次に、この除去部分に
メツキが施される。前述したように、接続部分は
配線パターン５上の一部であるので金（Au）が
表面に露出されるため、メツキ下地用金属は不用
となり、また、配線パターン５形成時の密着用金
属２がそのまま電極として使用できる。
第７図に示す工程では、第６図に示す金（Au）
が露出した部分に金（Au）が選択メツキされ、
ビイアフイル部分７が形成される。
が露出した部分に金（Au）が選択メツキされ、
ビイアフイル部分７が形成される。
第８図に示す工程では、前図の基板が通常900
〜930℃で高温焼成され、フオトレジスト６が焼
却され、同時に密着用金属２が酸化物８にされ、
絶縁物にされる。この結果密着用金属のエツチン
グは全く不用となる。例えば、アルミニウム
（Al）の場合は酸化アルミ（Al2O3）となる。本
発明には、高密度でかつ製造工数を削減させるこ
とができるという効果がある。
〜930℃で高温焼成され、フオトレジスト６が焼
却され、同時に密着用金属２が酸化物８にされ、
絶縁物にされる。この結果密着用金属のエツチン
グは全く不用となる。例えば、アルミニウム
（Al）の場合は酸化アルミ（Al2O3）となる。本
発明には、高密度でかつ製造工数を削減させるこ
とができるという効果がある。
第１図から第８図は本発明の一実施例を示す図
である。 第１図から第８図において、１……耐熱性絶縁
基板、２……密着用金属、３……メツキ下地用金
属、４……フオトレジスト、５……配線パター
ン、６……フオトレジスト、７……ビイアフイ
ル、８……密着用金属の酸化物。
である。 第１図から第８図において、１……耐熱性絶縁
基板、２……密着用金属、３……メツキ下地用金
属、４……フオトレジスト、５……配線パター
ン、６……フオトレジスト、７……ビイアフイ
ル、８……密着用金属の酸化物。
Claims (1)
- 【特許請求の範囲】 １ 耐熱性絶縁基板の表面にスパツタリングまた
は蒸着により密着用金属およびメツキ下地用金属
を重ねて形成する第１の工程と、 前記メツキ下地用金属の表面にフオトレジスト
を塗布し露光および現像により該フオトレジスト
の一部を除去する第２の工程と、 前記除去された部分に貴金属を選択メツキし配
線パターンを形成する第３の工程と、 前記フオトレジストを除去する第４の工程と、 前記下地用金属のうち選択メツキされた部分以
外の部分をエツチングする第５の工程と、 前記選択メツキ部分および密着用金属の表面に
フオトレジストを塗布したあと露光現像により該
フオトレジストの一部を除去する第６の工程と、 前記除去された部分に貴金属を選択メツキし前
記配線パターンの一部分の膜厚を厚く形成する第
７の工程と、 この基板を高温焼成してフオトレジストを焼却
し同時に密着用金属を酸化する第８の工程とを含
んだことを特徴とする高密度配線パターンの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016580A JPS56116656A (en) | 1980-02-19 | 1980-02-19 | Manufacturing of high-density wiring pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016580A JPS56116656A (en) | 1980-02-19 | 1980-02-19 | Manufacturing of high-density wiring pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56116656A JPS56116656A (en) | 1981-09-12 |
| JPH0143476B2 true JPH0143476B2 (ja) | 1989-09-20 |
Family
ID=12019538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016580A Granted JPS56116656A (en) | 1980-02-19 | 1980-02-19 | Manufacturing of high-density wiring pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56116656A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4866008A (en) * | 1987-12-11 | 1989-09-12 | Texas Instruments Incorporated | Methods for forming self-aligned conductive pillars on interconnects |
| WO2011102316A1 (ja) | 2010-02-16 | 2011-08-25 | 浜松ホトニクス株式会社 | ガス濃度算出装置及びガス濃度計測モジュール |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3342927A (en) * | 1966-01-10 | 1967-09-19 | Gen Dynamics Corp | Weldable tab for printed circuits and method of fabrication |
-
1980
- 1980-02-19 JP JP2016580A patent/JPS56116656A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3342927A (en) * | 1966-01-10 | 1967-09-19 | Gen Dynamics Corp | Weldable tab for printed circuits and method of fabrication |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56116656A (en) | 1981-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0226392B2 (ja) | ||
| US4963512A (en) | Method for forming conductor layers and method for fabricating multilayer substrates | |
| JPH0139236B2 (ja) | ||
| JPH0143476B2 (ja) | ||
| JPS6155797B2 (ja) | ||
| JP2003298200A (ja) | 電子部品およびその製造方法 | |
| JP2703756B2 (ja) | 混成集積回路基板上に薄膜および厚膜抵抗を同時に形成する方法 | |
| JPH05145230A (ja) | ガラスセラミツク基板の配線パターン形成方法 | |
| JP2530008B2 (ja) | 配線基板の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPS6156879B2 (ja) | ||
| JPS6155799B2 (ja) | ||
| JPS6167989A (ja) | 多層配線基板の製造方法 | |
| JPS63120499A (ja) | 多層配線基板の製造方法 | |
| JP3141855B2 (ja) | 半導体装置の製造方法 | |
| JPH0648754B2 (ja) | 配線基板の製造方法 | |
| JPS6155796B2 (ja) | ||
| JPS5867043A (ja) | 半導体装置の装造方法 | |
| JPS62171194A (ja) | マトリクス配線板 | |
| JPS6270594A (ja) | 選択メツキ法 | |
| JP2500659B2 (ja) | 印刷配線板の製造方法 | |
| JPH0684908A (ja) | 半導体装置およびその製造方法 | |
| JP2521329B2 (ja) | 半導体装置の製造方法 | |
| JPS634360B2 (ja) | ||
| JP2755019B2 (ja) | 多層配線基板の製造方法 |