JP2003298200A - 電子部品およびその製造方法 - Google Patents
電子部品およびその製造方法Info
- Publication number
- JP2003298200A JP2003298200A JP2002098925A JP2002098925A JP2003298200A JP 2003298200 A JP2003298200 A JP 2003298200A JP 2002098925 A JP2002098925 A JP 2002098925A JP 2002098925 A JP2002098925 A JP 2002098925A JP 2003298200 A JP2003298200 A JP 2003298200A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- surface electrode
- electronic component
- base
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】小型化と微細な表面電極の形成とを両立させた
電子部品、およびその製造方法を提供する。 【解決手段】絶縁体基板１に貫通孔を形成する。この貫
通孔に焼成タイプの銀ペーストを充填して８００℃以上
で焼成し、スルーホール２を形成する。導電保護膜３
ａ、裏面電極４を、スルーホール２の端面を覆うよう
に、それぞれ絶縁体基板１の一方主面、他方主面に形成
する。そして、微細な表面電極７ａを、リフトオフ法を
用いて導電保護膜３ａを覆うように形成する。 【効果】小さいスルーホール導通抵抗が得られ、かつ微
細な表面電極を形成することができる。
電子部品、およびその製造方法を提供する。 【解決手段】絶縁体基板１に貫通孔を形成する。この貫
通孔に焼成タイプの銀ペーストを充填して８００℃以上
で焼成し、スルーホール２を形成する。導電保護膜３
ａ、裏面電極４を、スルーホール２の端面を覆うよう
に、それぞれ絶縁体基板１の一方主面、他方主面に形成
する。そして、微細な表面電極７ａを、リフトオフ法を
用いて導電保護膜３ａを覆うように形成する。 【効果】小さいスルーホール導通抵抗が得られ、かつ微
細な表面電極を形成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、導電材料が充填さ
れたスルーホールを有する電子部品、およびその製造方
法に関する。
れたスルーホールを有する電子部品、およびその製造方
法に関する。
【０００２】
【従来の技術】従来より、スルーホールは主に回路基板
もしくはＬＳＩに代表される電子部品の小型化の為に使
用されている。高周波用電子部品においてはスルーホー
ル導通抵抗が特性に大きな影響を与える。特にミリ波な
どに使われる高周波用電子部品では基板両面の電極間で
１０ｍΩが特性上の上限と考えられている。スルーホー
ル導通抵抗を小さくするため、次のような製造方法が特
開平６−２１６４７号公報に開示されている。
もしくはＬＳＩに代表される電子部品の小型化の為に使
用されている。高周波用電子部品においてはスルーホー
ル導通抵抗が特性に大きな影響を与える。特にミリ波な
どに使われる高周波用電子部品では基板両面の電極間で
１０ｍΩが特性上の上限と考えられている。スルーホー
ル導通抵抗を小さくするため、次のような製造方法が特
開平６−２１６４７号公報に開示されている。
【０００３】この製造方法は図４に示すように、両面に
導電層を有する絶縁体基板３１に貫通孔３１ａを形成す
る。そして、両面の導電層の所定部分をエッチング除去
することによって配線パターン３４、３５を形成する。
次いで、配線パターン３４、３５がこの貫通孔３１ａの
周辺で露出するようにレジストパターン３６を形成す
る。このレジストパターン３６をマスクとして、貫通孔
を含む貫通部に熱硬化性導電樹脂を充填して８０℃で硬
化させ、スルーホール３２を形成するという方法であ
る。
導電層を有する絶縁体基板３１に貫通孔３１ａを形成す
る。そして、両面の導電層の所定部分をエッチング除去
することによって配線パターン３４、３５を形成する。
次いで、配線パターン３４、３５がこの貫通孔３１ａの
周辺で露出するようにレジストパターン３６を形成す
る。このレジストパターン３６をマスクとして、貫通孔
を含む貫通部に熱硬化性導電樹脂を充填して８０℃で硬
化させ、スルーホール３２を形成するという方法であ
る。
【０００４】
【発明が解決しようとする課題】しかしながら、この方
法で得られるスルーホール導通抵抗は、スルーホールの
直径を０．７ｍｍと大きくして１０ｍΩ以下が得られる
程度であり、小型化には不充分であった。また、エッチ
ングを用いて表面電極（配線パターン）を形成している
ため、表面電極の微細化はまだ不充分であった。
法で得られるスルーホール導通抵抗は、スルーホールの
直径を０．７ｍｍと大きくして１０ｍΩ以下が得られる
程度であり、小型化には不充分であった。また、エッチ
ングを用いて表面電極（配線パターン）を形成している
ため、表面電極の微細化はまだ不充分であった。
【０００５】そこで、本発明者はスルーホール導通抵抗
をさらに下げるため、スルーホールの充填材として低抵
抗な導電材料である、焼成タイプの例えば銀ペーストを
使うことを考えた。また、微細な表面電極を形成するた
めに、リフトオフ法を用いることを考えた。充填材とし
て焼成タイプの導電材料を使う場合においては、スルー
ホール形成時に８００℃以上で焼成を行なう必要があ
る。このため、まず絶縁体基板にスルーホールを形成
し、その後、絶縁体基板に微細な表面電極を形成すると
いう２ステップの製造工程を踏む必要がある。このと
き、次のような問題が生じる。微細な表面電極を形成す
るためにリフトオフ法を用いるとスルーホールの端面を
直にレジストが覆うようになるため、現像後洗浄をして
もスルーホールの端面に絶縁物のレジストが一部残って
しまう。これは、充填材に含まれていた樹脂や溶剤など
が焼成によって除去され、スルーホールがポーラス（多
孔質）となるため、レジストがスルーホールに入り込ん
で取れにくくなるためである。これにより、スルーホー
ル導通抵抗が大きくなってしまう。このため小型化と微
細な表面電極の形成とを両立出来ないという問題があっ
た。
をさらに下げるため、スルーホールの充填材として低抵
抗な導電材料である、焼成タイプの例えば銀ペーストを
使うことを考えた。また、微細な表面電極を形成するた
めに、リフトオフ法を用いることを考えた。充填材とし
て焼成タイプの導電材料を使う場合においては、スルー
ホール形成時に８００℃以上で焼成を行なう必要があ
る。このため、まず絶縁体基板にスルーホールを形成
し、その後、絶縁体基板に微細な表面電極を形成すると
いう２ステップの製造工程を踏む必要がある。このと
き、次のような問題が生じる。微細な表面電極を形成す
るためにリフトオフ法を用いるとスルーホールの端面を
直にレジストが覆うようになるため、現像後洗浄をして
もスルーホールの端面に絶縁物のレジストが一部残って
しまう。これは、充填材に含まれていた樹脂や溶剤など
が焼成によって除去され、スルーホールがポーラス（多
孔質）となるため、レジストがスルーホールに入り込ん
で取れにくくなるためである。これにより、スルーホー
ル導通抵抗が大きくなってしまう。このため小型化と微
細な表面電極の形成とを両立出来ないという問題があっ
た。
【０００６】本発明は、上述の問題を鑑みてなされたも
のであり、この問題を解決し、小型化と微細な表面電極
の形成とを両立させた電子部品、およびその製造方法を
提供することを目的としている。
のであり、この問題を解決し、小型化と微細な表面電極
の形成とを両立させた電子部品、およびその製造方法を
提供することを目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するため
本発明の電子部品は、基体と、前記基体に形成され、焼
成タイプの導電材料が充填されたスルーホールと、前記
基体の一方主面に形成された、前記スルーホールの端面
を覆う導電保護膜と、前記基体の他方主面に形成され、
前記スルーホールに接続された裏面電極と、前記基体の
一方主面にリフトオフ法を用いて形成された、表面電極
と、からなることを特徴とする。
本発明の電子部品は、基体と、前記基体に形成され、焼
成タイプの導電材料が充填されたスルーホールと、前記
基体の一方主面に形成された、前記スルーホールの端面
を覆う導電保護膜と、前記基体の他方主面に形成され、
前記スルーホールに接続された裏面電極と、前記基体の
一方主面にリフトオフ法を用いて形成された、表面電極
と、からなることを特徴とする。
【０００８】また、前記表面電極が、前記導電保護膜を
覆うように形成されていることを特徴とする。
覆うように形成されていることを特徴とする。
【０００９】また、前記基体が、絶縁体基板、半導体基
板もしくは絶縁膜であることを特徴とする。
板もしくは絶縁膜であることを特徴とする。
【００１０】また、本発明の電子部品の製造方法は、基
体に貫通孔を形成し、当該貫通孔に導電材料を充填、焼
成することによってスルーホールを形成する、スルーホ
ール形成工程と、前記基体の一方主面に金属膜を成膜し
た後エッチングして、前記スルーホールの端面を覆うよ
うに導電保護膜を形成する、導電保護膜形成工程と、前
記基体の他方主面に、裏面電極を前記スルーホールに接
続して形成する、裏面電極形成工程と、前記基体の一方
主面に、リフトオフ法を用いて表面電極を形成する、表
面電極形成工程とを含むことを特徴とする。
体に貫通孔を形成し、当該貫通孔に導電材料を充填、焼
成することによってスルーホールを形成する、スルーホ
ール形成工程と、前記基体の一方主面に金属膜を成膜し
た後エッチングして、前記スルーホールの端面を覆うよ
うに導電保護膜を形成する、導電保護膜形成工程と、前
記基体の他方主面に、裏面電極を前記スルーホールに接
続して形成する、裏面電極形成工程と、前記基体の一方
主面に、リフトオフ法を用いて表面電極を形成する、表
面電極形成工程とを含むことを特徴とする。
【００１１】また、前記表面電極形成工程において、前
記表面電極を、前記導電保護膜を覆うように形成するこ
とを特徴とする。
記表面電極を、前記導電保護膜を覆うように形成するこ
とを特徴とする。
【００１２】これにより、小型化と微細な表面電極の形
成とを両立させた、電子部品を提供することができる。
成とを両立させた、電子部品を提供することができる。
【００１３】
【発明の実施の形態】［実施例、図１および図２］以
下、本発明の実施例である電子部品の構成を図１、その
特性を図２に基づいて説明する。
下、本発明の実施例である電子部品の構成を図１、その
特性を図２に基づいて説明する。
【００１４】図１に示すように、電子部品１０は、セラ
ミック基板などの絶縁体基板１に貫通孔１ａを形成し、
この貫通孔１ａに導電材料を充填してスルーホール２が
形成されている。スルーホール２の端面が絶縁体基板１
の一方主面で導電保護膜３ａに覆われ、他方主面で裏面
電極４に覆われている。そして、微細な表面電極７ａ
が、リフトオフ法を用いて導電保護膜３ａを覆うように
形成された構成となっている。
ミック基板などの絶縁体基板１に貫通孔１ａを形成し、
この貫通孔１ａに導電材料を充填してスルーホール２が
形成されている。スルーホール２の端面が絶縁体基板１
の一方主面で導電保護膜３ａに覆われ、他方主面で裏面
電極４に覆われている。そして、微細な表面電極７ａ
が、リフトオフ法を用いて導電保護膜３ａを覆うように
形成された構成となっている。
【００１５】ここで、導電保護膜３ａ、表面電極７ａお
よび裏面電極４の厚さは例えばそれぞれ５００ｎｍ、５
μｍ、１μｍであり、いずれもＴｉ層とＡｇ層の２層で
成膜されている。スルーホール２の充填材は焼成タイプ
の導電材料であり、例えば銀ペーストである。充填材は
焼成によって、充填材に含まれていた樹脂や溶剤などが
除去され、ポーラス（多孔質）となっている。また絶縁
体基板１の厚さは例えば０．７ｍｍ、スルーホール２の
直径は例えば２００μｍである。
よび裏面電極４の厚さは例えばそれぞれ５００ｎｍ、５
μｍ、１μｍであり、いずれもＴｉ層とＡｇ層の２層で
成膜されている。スルーホール２の充填材は焼成タイプ
の導電材料であり、例えば銀ペーストである。充填材は
焼成によって、充填材に含まれていた樹脂や溶剤などが
除去され、ポーラス（多孔質）となっている。また絶縁
体基板１の厚さは例えば０．７ｍｍ、スルーホール２の
直径は例えば２００μｍである。
【００１６】図２に、本発明の実施例におけるスルーホ
ール導通抵抗の度数分布を示す特性図を示す。図２には
また、比較例の特性も示している。比較例は導電保護膜
を形成せずに、充填されたスルーホールの端面に直接表
面電極をリフトオフ法によって形成した点が実施例と異
なる。なお、スルーホール導通抵抗は表面電極と裏面電
極間で測定した値であり、サンプルは各１００個であ
る。
ール導通抵抗の度数分布を示す特性図を示す。図２には
また、比較例の特性も示している。比較例は導電保護膜
を形成せずに、充填されたスルーホールの端面に直接表
面電極をリフトオフ法によって形成した点が実施例と異
なる。なお、スルーホール導通抵抗は表面電極と裏面電
極間で測定した値であり、サンプルは各１００個であ
る。
【００１７】図２より解るように、比較例の場合にはス
ルーホール導通抵抗が０〜１０（０以上、１０未満を表
わす。以下同様である。）ｍΩに６０％、１０〜１００
ｍΩに３０％、１００ｍ〜１Ωに４％、１Ω〜に５％の
サンプルが分布している。これに対して、本実施例の場
合にはスルーホール導通抵抗が０〜１０ｍΩにほとんど
のサンプルが分布しており、１０〜１００ｍΩに数個分
布している。１００ｍΩ以上には一つも分布していな
い。比較例は実施例と比べてスルーホール導通抵抗が高
く、しかも広範囲に分布していることがわかる。このよ
うにスルーホール導通抵抗に差が発生したのは、次の理
由のためである。比較例の場合にはスルーホールがポー
ラスとなっているため、レジスト塗布時のレジストがス
ルーホールに入り込んで取れにくくなり、露光および現
像後にもスルーホールの端面に絶縁物のレジストが一部
残ってしまったためである。これに対して、実施例の場
合にはポーラスとなっているスルーホールの端面を表面
が緻密な導電保護膜で覆っているため、絶縁物のレジス
トが付着しても容易に取り除くことができたためであ
る。
ルーホール導通抵抗が０〜１０（０以上、１０未満を表
わす。以下同様である。）ｍΩに６０％、１０〜１００
ｍΩに３０％、１００ｍ〜１Ωに４％、１Ω〜に５％の
サンプルが分布している。これに対して、本実施例の場
合にはスルーホール導通抵抗が０〜１０ｍΩにほとんど
のサンプルが分布しており、１０〜１００ｍΩに数個分
布している。１００ｍΩ以上には一つも分布していな
い。比較例は実施例と比べてスルーホール導通抵抗が高
く、しかも広範囲に分布していることがわかる。このよ
うにスルーホール導通抵抗に差が発生したのは、次の理
由のためである。比較例の場合にはスルーホールがポー
ラスとなっているため、レジスト塗布時のレジストがス
ルーホールに入り込んで取れにくくなり、露光および現
像後にもスルーホールの端面に絶縁物のレジストが一部
残ってしまったためである。これに対して、実施例の場
合にはポーラスとなっているスルーホールの端面を表面
が緻密な導電保護膜で覆っているため、絶縁物のレジス
トが付着しても容易に取り除くことができたためであ
る。
【００１８】本発明における実施例の構成をとれば、焼
成タイプの導電材料が充填されたスルーホールと導電保
護膜が設けられているため、小径のスルーホールでも小
さいスルーホール導通抵抗が得られる。この結果、小型
の電子部品を提供することができる。
成タイプの導電材料が充填されたスルーホールと導電保
護膜が設けられているため、小径のスルーホールでも小
さいスルーホール導通抵抗が得られる。この結果、小型
の電子部品を提供することができる。
【００１９】［上記実施例の製造方法、図３］以下、上
記実施例である電子部品の製造方法を、図３（ａ）ない
し（ｉ）の各製造工程を示す断面図に基づいて説明す
る。
記実施例である電子部品の製造方法を、図３（ａ）ない
し（ｉ）の各製造工程を示す断面図に基づいて説明す
る。
【００２０】まず、絶縁体基板１を用意し、この絶縁体
基板にレーザー加工などを行なって、直径が例えば２０
０μｍの貫通孔１ａを形成する。そして図３（ａ）に示
すように、貫通孔１ａに焼成タイプの例えば銀ペースト
を充填して８００℃以上で焼成し、スルーホール２を形
成する。
基板にレーザー加工などを行なって、直径が例えば２０
０μｍの貫通孔１ａを形成する。そして図３（ａ）に示
すように、貫通孔１ａに焼成タイプの例えば銀ペースト
を充填して８００℃以上で焼成し、スルーホール２を形
成する。
【００２１】スルーホール２を形成後、図３（ｂ）に示
すように、電子ビーム蒸着法によって、Ｔｉ層とＡｇ層
の２層からなる導電保護膜用金属膜３を絶縁体基板１の
一方主面に例えば５００ｎｍの厚さで成膜する。同様に
して、Ｔｉ層とＡｇ層の２層からなる裏面電極４を絶縁
体基板１の他方主面に例えば１μｍの厚さで成膜する。
すように、電子ビーム蒸着法によって、Ｔｉ層とＡｇ層
の２層からなる導電保護膜用金属膜３を絶縁体基板１の
一方主面に例えば５００ｎｍの厚さで成膜する。同様に
して、Ｔｉ層とＡｇ層の２層からなる裏面電極４を絶縁
体基板１の他方主面に例えば１μｍの厚さで成膜する。
【００２２】次に、図３（ｃ）に示すように、レジスト
５を導電保護膜用金属膜３上に塗布する。そして、図３
（ｄ）に示すように、フォトリソグラフィ法を用いて、
レジストをスルーホール２部分とその周辺部分を残して
除去し、残ったレジストをレジストマスク５ａとして機
能させる。
５を導電保護膜用金属膜３上に塗布する。そして、図３
（ｄ）に示すように、フォトリソグラフィ法を用いて、
レジストをスルーホール２部分とその周辺部分を残して
除去し、残ったレジストをレジストマスク５ａとして機
能させる。
【００２３】次に、このレジストマスク５ａをマスクと
して導電保護膜用金属膜をエッチング除去した後、レジ
ストマスクを除去することによって、図３（ｅ）に示す
ように、導電保護膜３ａをスルーホール２の端面を覆う
ように形成する。なお、導電保護膜３ａは、保護を確実
に行なうため、１００ｎｍ以上必要であり、加工性と配
線抵抗から２００〜５００ｎｍが望ましい。
して導電保護膜用金属膜をエッチング除去した後、レジ
ストマスクを除去することによって、図３（ｅ）に示す
ように、導電保護膜３ａをスルーホール２の端面を覆う
ように形成する。なお、導電保護膜３ａは、保護を確実
に行なうため、１００ｎｍ以上必要であり、加工性と配
線抵抗から２００〜５００ｎｍが望ましい。
【００２４】次に、リフトオフ法を用いて表面電極を形
成する。まず、図３（ｆ）に示すように、レジスト６を
絶縁体基板１の一方主面側全面に塗布する。次に、図３
（ｇ）に示すように、導電保護膜３ａ部分とその周辺部
分のレジストを除去して、レジスト６ａを残す。その
後、一方主面側全面に金属膜を成膜して、図３（ｈ）に
示すように、表面電極用金属膜７を形成する。これは、
電子ビーム蒸着法によって、Ｔｉ層とＡｇ層の２層から
なる金属膜を例えば５μｍの厚さで成膜して形成する。
成膜後、レジスト６ａの除去とともに表面電極となる部
分以外の金属膜を除去して、図３（ｉ）に示すように、
微細な表面電極７ａを形成する。
成する。まず、図３（ｆ）に示すように、レジスト６を
絶縁体基板１の一方主面側全面に塗布する。次に、図３
（ｇ）に示すように、導電保護膜３ａ部分とその周辺部
分のレジストを除去して、レジスト６ａを残す。その
後、一方主面側全面に金属膜を成膜して、図３（ｈ）に
示すように、表面電極用金属膜７を形成する。これは、
電子ビーム蒸着法によって、Ｔｉ層とＡｇ層の２層から
なる金属膜を例えば５μｍの厚さで成膜して形成する。
成膜後、レジスト６ａの除去とともに表面電極となる部
分以外の金属膜を除去して、図３（ｉ）に示すように、
微細な表面電極７ａを形成する。
【００２５】本発明における実施例の製造方法をとれ
ば、ポーラスとなっているスルーホールの端面を表面が
緻密な導電保護膜で覆うことによって、それ以降の工程
で絶縁物のレジストが付着しても容易に取り除くことが
できる。その結果、スルーホール導通抵抗が小さいスル
ーホールを形成することができる。さらに、表面電極の
形成にリフトオフ法を用いているため、微細な表面電極
を形成することができる。
ば、ポーラスとなっているスルーホールの端面を表面が
緻密な導電保護膜で覆うことによって、それ以降の工程
で絶縁物のレジストが付着しても容易に取り除くことが
できる。その結果、スルーホール導通抵抗が小さいスル
ーホールを形成することができる。さらに、表面電極の
形成にリフトオフ法を用いているため、微細な表面電極
を形成することができる。
【００２６】なお、本発明においては、基体はセラミッ
ク基板などの絶縁体基板に限定されるものではなく、シ
リコン基板などの半導体基板、もしくは窒化シリコンな
どの絶縁膜であってもよい。
ク基板などの絶縁体基板に限定されるものではなく、シ
リコン基板などの半導体基板、もしくは窒化シリコンな
どの絶縁膜であってもよい。
【００２７】また、実施例では、表面電極、裏面電極お
よび導電保護膜がＴｉ層とＡｇ層で構成された例を示し
たが、これに限定されるものではなく、Ａｕ層、Ａｌ
層，またはＣｕ層などでもよい。
よび導電保護膜がＴｉ層とＡｇ層で構成された例を示し
たが、これに限定されるものではなく、Ａｕ層、Ａｌ
層，またはＣｕ層などでもよい。
【００２８】さらに、成膜方法は、電子ビーム蒸着法に
限定されるものではなく、スパッタリング法など他の方
法を用いてもよい。
限定されるものではなく、スパッタリング法など他の方
法を用いてもよい。
【００２９】
【発明の効果】以上のように本発明によれば、焼成タイ
プの導電材料が充填されたスルーホールと導電保護膜を
設けているため、小さいスルーホール導通抵抗が得られ
る。また、表面電極の形成にリフトオフ法を用いている
ため、微細な表面電極を形成することができる。その結
果、小型化と微細な表面電極の形成とを両立させた電子
部品を提供することができる。
プの導電材料が充填されたスルーホールと導電保護膜を
設けているため、小さいスルーホール導通抵抗が得られ
る。また、表面電極の形成にリフトオフ法を用いている
ため、微細な表面電極を形成することができる。その結
果、小型化と微細な表面電極の形成とを両立させた電子
部品を提供することができる。
【図１】本発明の実施例である電子部品の構成を示す断
面図である。
面図である。
【図２】上記実施例のスルーホール導通抵抗の度数分布
を示す特性図である。
を示す特性図である。
【図３】上記実施例の各製造工程を示す断面図である。
【図４】従来の電子部品の製造工程の一工程を示す断面
図である。
図である。
１ ----- 絶縁体基板
２ ----- スルーホール
３ａ ----- 導電保護膜
４ ----- 裏面電極
７ａ ----- 表面電極
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5E317 AA24 BB04 BB14 CC25 CD36
GG11 GG14 GG20
5E339 AB05 AC01 AD03 BC01 BD02
BD07 BD13 BE13 EE10 GG10
5F033 HH08 HH11 HH13 HH14 HH18
JJ14 KK08 KK11 KK13 KK14
KK18 MM05 MM30 PP15 PP19
QQ08 QQ41
Claims (5)
- 【請求項１】 基体と、 前記基体に形成され、焼成タイプの導電材料が充填され
たスルーホールと、 前記基体の一方主面に形成された、前記スルーホールの
端面を覆う導電保護膜と、 前記基体の他方主面に形成され、前記スルーホールに接
続された裏面電極と、 前記基体の一方主面にリフトオフ法を用いて形成され
た、表面電極と、からなることを特徴とする電子部品。 - 【請求項２】 前記表面電極が、前記導電保護膜を覆う
ように形成されていることを特徴とする、請求項１に記
載の電子部品。 - 【請求項３】 前記基体が、絶縁体基板、半導体基板も
しくは絶縁膜であることを特徴とする、請求項１または
請求項２に記載の電子部品。 - 【請求項４】 基体に貫通孔を形成し、当該貫通孔に導
電材料を充填、焼成することによってスルーホールを形
成する、スルーホール形成工程と、 前記基体の一方主面に金属膜を成膜した後エッチングし
て、前記スルーホールの端面を覆うように導電保護膜を
形成する、導電保護膜形成工程と、 前記基体の他方主面に、裏面電極を前記スルーホールに
接続して形成する、裏面電極形成工程と、 前記基体の一方主面に、リフトオフ法を用いて表面電極
を形成する、表面電極形成工程とを含むことを特徴とす
る電子部品の製造方法。 - 【請求項５】 前記表面電極形成工程において、前記表
面電極を、前記導電保護膜を覆うように形成することを
特徴とする、請求項４に記載の電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002098925A JP4154913B2 (ja) | 2002-04-01 | 2002-04-01 | 電子部品およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002098925A JP4154913B2 (ja) | 2002-04-01 | 2002-04-01 | 電子部品およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003298200A true JP2003298200A (ja) | 2003-10-17 |
| JP4154913B2 JP4154913B2 (ja) | 2008-09-24 |
Family
ID=29388037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002098925A Expired - Fee Related JP4154913B2 (ja) | 2002-04-01 | 2002-04-01 | 電子部品およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4154913B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016039512A (ja) * | 2014-08-08 | 2016-03-22 | キヤノン株式会社 | 電極が貫通配線と繋がったデバイス、及びその製造方法 |
| CN107946274A (zh) * | 2017-11-23 | 2018-04-20 | 成都海威华芯科技有限公司 | 一种mmic芯片及其背面划片道制作工艺 |
| CN113809030A (zh) * | 2021-11-16 | 2021-12-17 | 深圳市时代速信科技有限公司 | 半导体器件和半导体器件的制备方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100507055C (zh) * | 2006-08-31 | 2009-07-01 | 宝山钢铁股份有限公司 | 屈服强度700MPa级耐大气腐蚀钢及其制造方法 |
| WO2017154422A1 (ja) | 2016-03-11 | 2017-09-14 | 日本碍子株式会社 | 接続基板 |
| KR20180121508A (ko) | 2016-03-11 | 2018-11-07 | 엔지케이 인슐레이터 엘티디 | 접속 기판의 제조 방법 |
| WO2017154593A1 (ja) | 2016-03-11 | 2017-09-14 | 日本碍子株式会社 | 接続基板 |
-
2002
- 2002-04-01 JP JP2002098925A patent/JP4154913B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016039512A (ja) * | 2014-08-08 | 2016-03-22 | キヤノン株式会社 | 電極が貫通配線と繋がったデバイス、及びその製造方法 |
| US10090780B2 (en) | 2014-08-08 | 2018-10-02 | Canon Kabushiki Kaisha | Device with electrode connected to through wire, and method for manufacturing the same |
| CN107946274A (zh) * | 2017-11-23 | 2018-04-20 | 成都海威华芯科技有限公司 | 一种mmic芯片及其背面划片道制作工艺 |
| CN113809030A (zh) * | 2021-11-16 | 2021-12-17 | 深圳市时代速信科技有限公司 | 半导体器件和半导体器件的制备方法 |
| CN113809030B (zh) * | 2021-11-16 | 2022-03-15 | 深圳市时代速信科技有限公司 | 半导体器件和半导体器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4154913B2 (ja) | 2008-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100500010B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2002534791A (ja) | 半導体装置の形成方法 | |
| US4925723A (en) | Microwave integrated circuit substrate including metal filled via holes and method of manufacture | |
| JPH10224014A (ja) | 電子回路上に金属スタンドオフを作成する方法 | |
| JP2982193B2 (ja) | 高周波コイルの製造方法 | |
| JP2003298200A (ja) | 電子部品およびその製造方法 | |
| JP4984855B2 (ja) | 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法 | |
| JP4687205B2 (ja) | 電子部品 | |
| JP4935828B2 (ja) | チップ素子およびその製造方法 | |
| JP3559468B2 (ja) | 薄膜配線基板の製造方法 | |
| JP5200727B2 (ja) | 弾性波装置の製造方法及び弾性波装置 | |
| JP2004103605A (ja) | 微細配線形成方法 | |
| JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000299202A (ja) | 厚膜回路基板及びその製造方法 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JPH11312943A (ja) | 弾性表面波装置の製造方法 | |
| JP2005129665A (ja) | 半導体装置およびその製造方法 | |
| JP2654655B2 (ja) | 抵抗器の製造方法 | |
| JP2681205B2 (ja) | 膜素子付プリント配線板 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JP2002261423A (ja) | 配線形成方法及びそれを用いて製造した電子部品 | |
| JP2004096011A (ja) | 微細配線形成方法 | |
| JPH06268376A (ja) | 多層回路基板の製造方法 | |
| JP2004179485A (ja) | プリント配線板の製造方法及びプリント配線板 | |
| JPS6156879B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080630 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |