CN113809030B - 半导体器件和半导体器件的制备方法 - Google Patents

半导体器件和半导体器件的制备方法 Download PDF

Info

Publication number
CN113809030B
CN113809030B CN202111351366.XA CN202111351366A CN113809030B CN 113809030 B CN113809030 B CN 113809030B CN 202111351366 A CN202111351366 A CN 202111351366A CN 113809030 B CN113809030 B CN 113809030B
Authority
CN
China
Prior art keywords
layer
hole
metal
electrically
back gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111351366.XA
Other languages
English (en)
Other versions
CN113809030A (zh
Inventor
杨天应
刘丽娟
吴文垚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Times Suxin Technology Co Ltd
Original Assignee
Shenzhen Times Suxin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Times Suxin Technology Co Ltd filed Critical Shenzhen Times Suxin Technology Co Ltd
Priority to CN202111351366.XA priority Critical patent/CN113809030B/zh
Publication of CN113809030A publication Critical patent/CN113809030A/zh
Application granted granted Critical
Publication of CN113809030B publication Critical patent/CN113809030B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的实施例提供了一种半导体器件和半导体器件的制备方法，涉及半导体技术领域，该半导体器件包括半导体晶圆、正面金属层和第一背金层，在通孔中填充设置有导电导热层，导电导热层至少延伸至通孔的孔口处，用于封堵住通孔的孔口，以阻挡焊料进入到通孔内，避免了在焊接过程中和后续使用过程中焊料侵蚀背部通孔侧壁金属和正面金属，进而避免了焊料侵蚀通孔侧壁背金导致通孔电阻增大的问题，也防止了焊料穿过通孔到达第一表面，提高了芯片的可靠性，同时由于导电导热层填充在通孔内，避免通孔处于中空状态，提高背部通孔的导电、导热能力。

Description

半导体器件和半导体器件的制备方法
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种半导体器件和半导体器件的制备方法。
背景技术
对于射频功率器件，通常使用背部通孔技术实现源极接地。背部通孔从芯片背面贯穿衬底和半导体层，直达芯片正面源极金属下方。通过在背部通孔底部、侧壁和衬底背面覆盖金属，实现将芯片正面源极金属与背面金属连接。芯片封装时，通过焊料（AuSn）将芯片背面金属与框架粘接在一起，实现芯片源极接地。
现有技术中，芯片背面通孔以及衬底背面仅仅覆盖有背金层，通孔内为中空结构，在实际焊接时，焊料金属会进入到通孔，并扩散穿过背金层到达芯片的正面，从而导致正面源极金属变形或损坏，进而导致器件失效。并且，由于焊料与背金层直接接触，使得焊料与背部金属互溶，且焊料电阻大于背部金属的电阻，这样会导致背部金属接地电阻升高。同时由于通孔在焊接时仍然保持至少部分中空状态，导致芯片使用时导电、导热性能较差。
发明内容
本发明的目的包括，例如，提供了一种半导体器件和半导体器件的制备方法，其能够阻挡焊料在焊接过程中和后续使用过程中侵蚀背部通孔侧壁金属和正面金属，同时提高背部通孔的导电、导热能力。
本发明的实施例可以这样实现：
第一方面，本发明提供一种半导体器件，包括：
半导体晶圆，所述半导体晶圆具有相对的第一表面和第二表面；
设置在所述半导体晶圆第一表面的正面金属层；
设置在所述半导体晶圆第二表面的第一背金层；
其中，所述半导体晶圆的第二表面设有贯通所述半导体晶圆至所述正面金属层的通孔，所述第一背金层还设置在所述通孔的侧壁并和所述正面金属层电连接，且所述通孔中填充设置有导电导热层，所述导电导热层至少延伸至所述通孔的孔口处，用于封堵所述通孔的孔口，以阻挡焊料进入所述通孔。
在可选的实施方式中，所述导电导热层为多孔金属结构，并由金属浆料烘烤固化后形成。
在可选的实施方式中，所述半导体器件还包括设置在所述第一背金层表面的第二背金层，所述第二背金层覆盖在所述导电导热层上。
在可选的实施方式中，所述导电导热层和所述第一背金层之间还设置有第一阻挡金属层，所述第一阻挡金属层用于避免所述导电导热层和所述第一背金层之间的互扩散。
在可选的实施方式中，所述第一背金层的表面还设置有第二阻挡金属层，所述第二阻挡金属层覆盖在所述导电导热层上，所述第二阻挡金属层用于阻挡所述导电导热层向外扩散。
在可选的实施方式中，所述导电导热层由所述通孔的孔口处向周围延伸，并覆盖在所述正面金属层的表面。
第二方面，本发明提供一种半导体器件的制备方法，包括：
在半导体晶圆的第一表面形成正面金属层；
在所述半导体晶圆的第二表面刻蚀形成贯通所述半导体晶圆至所述正面金属层的通孔；
在所述半导体晶圆的第二表面电镀形成第一背金层；
在所述通孔中形成导电导热层；
其中，所述第一背金层还形成于所述通孔的侧壁并和所述正面金属层电连接，所述导电导热层至少延伸至所述通孔的孔口处，用于封堵所述通孔的孔口，以阻挡焊料进入所述通孔。
在可选的实施方式中，在所述通孔中形成导电导热层的步骤，包括：
在所述通孔内填充金属浆料；
烘烤所述金属浆料，以形成所述导电导热层；
其中，所述金属浆料为有机溶剂与纳米金属颗粒的混合物，所述导电导热层为多孔金属结构。
在可选的实施方式中，在所述通孔中形成导电导热层的步骤之后，所述方法还包括：
在所述第一背金层的表面沉积形成覆盖在所述导电导热层上的第二背金层。
在可选的实施方式中，在所述通孔中形成导电导热层的步骤之前，所述方法还包括：
在位于通孔内的所述第一背金层的表面形成第一阻挡金属层。
在可选的实施方式中，在所述通孔中形成导电导热层的步骤之后，所述方法还包括：
在所述第一背金层的表面形成覆盖在所述导电导热层上的第二阻挡金属层。
本发明实施例的有益效果包括，例如：
本发明实施例提供的半导体器件及其制备方法，在半导体晶圆的第二表面设有贯通至正面金属层的通孔，第一背金层设置在第二表面和通孔的侧壁并和所述正面金属层连接，并且通孔中填充设置有导电导热层，导电导热层至少延伸至通孔的孔口处，用于封堵住通孔的孔口，以阻挡焊料进入到通孔内，避免了在焊接过程中和后续使用过程中侵蚀背部通孔侧壁金属和正面金属，进而避免了焊料侵蚀通孔侧壁背金导致通孔电阻增大的问题，也防止了焊料穿过通孔到达第一表面，提高了芯片的可靠性，同时由于导电导热层填充在通孔内，避免通孔处于中空状态，提高背部通孔的导电、导热能力。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的半导体器件的结构示意图；
图2为本发明第二实施例提供的半导体器件的结构示意图；
图3为本发明第三实施例提供的半导体器件的结构示意图；
图4为本发明第四实施例提供的半导体器件的结构示意图；
图5为本发明第五实施例提供的半导体器件的结构示意图；
图6为本发明第六实施例提供的半导体器件的结构示意图；
图7为本发明第七实施例提供的半导体器件的结构示意图；
图8为本发明第八实施例提供的半导体器件的结构示意图；
图9为本发明第一实施例提供的半导体器件的制备方法的步骤框图；
图10至图17为本发明第一实施例提供的半导体器件的制备方法的工艺流程图。
图标：100-半导体器件；110-半导体晶圆；111-通孔；113-衬底；115-半导体层；117-介质层；130-正面金属层；150-第一背金层；151-第一种子金属层；160-导电导热层；170-第二背金层；171-第二种子金属层；180-第一阻挡金属层；190-第二阻挡金属层；200-载片；210-粘接层；300-浆料层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的，现有技术中通常仅仅是在衬底背面和通孔侧壁上设置背金层，通过背金层与正面金属接合而实现导电，在芯片焊接或使用过程中，焊料会直接进入通孔，与侧壁和孔底的背金层直接接触，导致焊料与背金层互溶，甚至焊料穿过背金层到达芯片正面，导致正面金属受损，进而导致芯片失效，降低了芯片的可靠性。同时焊料与背金层互溶会导致背金层电阻升高，进而导致通孔电阻增大，降低了背金层的导电导热性能。同时，由于通孔为中空状态，即便焊料进入通孔也难以完全填满通孔，导致通孔处的导电导热性能较低。
为了解决上述问题，本发明提供了一种半导体器件和半导体器件的制备方法，其能够阻挡焊料在焊接过程中和后续使用过程中侵蚀背部通孔侧壁金属和正面金属，同时提高背部通孔的导电、导热能力。需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
参见图1，本实施例提供了一种半导体器件100，其能够阻挡焊料在焊接过程中和后续使用过程中侵蚀背部通孔111侧壁金属和正面金属，同时提高背部通孔111的导电、导热能力。
本实施例提供的半导体器件100，包括半导体晶圆110、正面金属层130和第一背金层150，半导体晶圆110具有相对的第一表面和第二表面，正面金属层130设置在半导体晶圆110的第一表面，且半导体晶圆110的第二表面设有贯通半导体晶圆110至正面金属层130的通孔111，第一背金层150设置在半导体晶圆110的第二表面，同时设置在通孔111的侧壁并和正面金属层130电连接，并且通孔111中填充设置有导电导热层160，导电导热层160至少延伸至通孔111的孔口处，用于封堵通孔111的孔口，以阻挡焊料进入通孔111。
在本实施例中，导电导热层160与通孔111的孔口周围的第一背金层150相平齐，即使得整个半导体晶圆110的表面保持平齐，在实际焊接时，焊料不会进入到通孔111内，从而避免了焊料直接与通孔111侧壁上的第一背金层150接触。同时导电导热层160填充在通孔111内，能够最大可能地避免焊料由通孔111扩散至正面金属层130，也避免了焊料扩散至半导体晶圆110的第一表面。同时，本实施例中导电导热层160采用了导电导热材料制成，例如银（Ag）或镍（Ni）等金属材料中的至少一种，优选为银（Ag）,其填充在通孔111内，在起到阻挡焊料作用的同时，还起到了导电、导热功能，增强了通孔111处的导电导热能力。
在本实施例中，导电导热层160为多孔金属结构，并由金属浆料烘烤固化后形成，且多孔金属结构的孔隙应当小于焊料的流动间隙，即避免了焊料沿着导电导热层160向着通孔111内扩散，避免了在焊接过程中和后续使用过程中侵蚀背部通孔111侧壁金属和正面金属，进而避免了焊料侵蚀通孔111侧壁背金导致通孔111电阻增大的问题，也防止了焊料穿过通孔111到达第一表面，提高了芯片的可靠性，同时由于导电导热层160填充在通孔111内，避免通孔111处于中空状态，提高背部通孔111的导电、导热能力。
需要说明的是，本实施例中金属浆料指的是由有机溶剂混合纳米粒径的金属颗粒形成，例如纳米银浆或者纳米镍浆，在实际制备导电导热层160时，首先在通孔111内填充金属浆料，然后利用烘烤的方法排除金属浆料中的有机溶剂，并使得金属颗粒团聚烧结成相互连接的多孔金属结构，从而形成了导电导热层160。具体地，金属浆料首先需要涂布在整个半导体晶圆110的表面，并将通孔111填满，然后可以将通孔111周围的金属浆料利用湿法清洗或干法刻蚀的方式去除，保留通孔111中的金属浆料，最后再通过烘烤排出金属浆料中的有机溶剂，使得金属浆料中的金属颗粒团聚烧结形成了相互连接的多孔金属结构状，在固化后形成了导电导热层160。
还需要说明的是，此处金属浆料中纳米金属颗粒和有机浆料的比例可以进行调节，使得在烘烤过程中金属浆料或多孔金属结构的热膨胀系数与衬底113之间的热膨胀系数不会相差太大，避免了热应力的局部集中而降低了器件的机械可靠性。并且，由于采用了导电导热材料，热量和电流可以至直接通过导电导热层160进行传递，有利于提高器件的导电导热性能，进而进一步提高了器件的性能和可靠性。
在本实施例中，半导体晶圆110包括衬底113和半导体层115，其中半导体层115生长在衬底113上，半导体圆片可以提前制备，在制备本实施例提供的半导体器件100时直接以带有半导体层115的衬底113为基材完成制程。其中，通孔111贯穿衬底113和半导体层115，正面金属层130设置在半导体层115的第一表面，并覆盖在通孔111的底部，通孔111能够直接贯通至正面金属层130，使得后续形成第一背金层150能够直接与正面金属层130电性接触。此外在半导体层115的表面还设置有介质层117，可以通过在半导体层115的表面完成介质和金属化工艺完成正面金属层130和介质层117的制备。
需要说明的是，本实施例中的半导体器件100指的是射频功率器件，射频功率器件可以直接焊接在外部基板上，以实现接地。此处正面金属层130可以是源极金属，源极金属通过背部的通孔技术实现源极接地，背部的通孔111从衬底113的表面贯穿衬底113和半导体层115，直达正面源极金属下方，同时在通孔111的侧壁、衬底113的表面以及正面金属层130的表面覆盖第一背金层150，实现了源极金属与第一背金层150的电性连接。在该射频功率器件封装时，可以将位于衬底113表面的第一背金层150、导电导热层160、焊料以及下部的基板框架堆叠在一起，在一定温度下实现粘接，进而实现源极金属的接地。当然，此处半导体器件100也可以是其他类型的器件或芯片，例如存储芯片或MEMS芯片等，但凡是需要通过金属化通孔111实现接地的结构均在本发明的保护范围之内。
在本实施例中，第一背金层150和半导体晶圆110之间还设置有第一种子金属层151。具体地，第一种子金属层151的材料可以是钛（Ti）、镍（Ni）、金（Au）、钨钛（TiW）或钒钛（TiV）中的至少一种，且第一种子金属层151通过在半导体晶圆110的表面溅射金属材料形成，即在衬底113的表面、通孔111的侧面以及底部表面溅射一层较薄的种子金属，方便后续电镀形成第一背金层150。
在本实施例中，正面金属层130的材料与常规的源极金属材料一致，可以是铜（Cu）或者金（Au）等，以保证其具有良好的导电性能。此外，第一背金层150的材料也可以是铜（Cu）或者金（Au），优选地，本实施例中第一背金层150采用金层作为导电材料。在实际制备时，可以在第一种子金属层151的表面使用Au脉冲电镀工艺完成金属化工艺，从而制备第一背金层150。
综上所述，本实施例提供了一种半导体器件100，通过在半导体晶圆110的第二表面设有贯通至正面金属层130的通孔111，并且通孔111中填充设置有导电导热层160，导电导热层160至少延伸至通孔111的孔口处，用于封堵住通孔111的孔口，以阻挡焊料进入到通孔111内，避免了在焊接过程中和后续使用过程中侵蚀背部通孔111侧壁金属和正面金属，进而避免了焊料侵蚀通孔111侧壁背金导致通孔111电阻增大的问题，也防止了焊料穿过通孔111到达第一表面，提高了芯片的可靠性，同时由于导电导热层160填充在通孔111内，避免通孔111处于中空状态，提高背部通孔111的导电、导热能力。
第二实施例
参见图2，本实施例提供了一种半导体器件100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
在本实施例中，半导体器件100包括半导体晶圆110、正面金属层130、第一背金层150和第二背金层170，正面金属层130设置在半导体晶圆110的第一表面，且半导体晶圆110的第二表面设有贯通至正面金属层130的通孔111，第一背金层150设置在半导体晶圆110的第二表面，同时设置在通孔111的侧壁并和正面金属层130连接，并且通孔111中填充设置有导电导热层160，导电导热层160至少延伸至通孔111的孔口处，用于封堵通孔111的孔口，以阻挡焊料进入通孔111。第二背金层170设置在第一背金层150表面，并覆盖在导电导热层160上。
在本实施例中，第二背金层170的材料可以是铜（Cu）或金（Au）等导电性能良好的金属材料，优选地，本实施例中第二背金层170采用金（Au）制成。在实际制备时，可以在整个半导体晶圆110的第二表面沉积形成第二背金层170，具体地，第二背金层170可以采用蒸镀处理形成，并同时覆盖在第一背金层150的表面和导电导热层160的表面。
本实施例通过在第一背金层150的表面和导电导热层160的表面增设第二背金层170，可以避免导电导热层160与外部直接接触，从而防止导电导热层160中的银颗粒等导电导热材料与空气接触而发生氧化，保证了导电导热层160的导电导热性能，提升了器件的可靠性。
第三实施例
参见图3，本实施例提供了一种半导体器件100，其基本结构和原理及产生的技术效果和第一实施例或第二实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例或第二实施例中相应内容。
本实施例提供的半导体器件100，包括半导体晶圆110、正面金属层130、第一背金层150和第二背金层170，正面金属层130设置在半导体晶圆110的第一表面，且半导体晶圆110的第二表面设有贯通至正面金属层130的通孔111，第一背金层150设置在半导体晶圆110的第二表面，同时设置在通孔111的侧壁并和正面金属层130电连接，并且通孔111中填充设置有导电导热层160，导电导热层160至少延伸至通孔111的孔口处，用于封堵通孔111的孔口，以阻挡焊料进入通孔111。第二背金层170设置在第一背金层150表面，并覆盖在导电导热层160上。
在本实施例中，第二背金层170和第一背金层150之间还设置有第二种子金属层171。具体地，第二种子金属层171可以是钛（Ti）、金（Au）中的至少一种，优选采用钛金（Ti/Au）组合。在形成第二背金层170之前，可以在整个半导体晶圆110的第二表面溅射形成一层种子金属，形成了第二种子金属层171，然后再在第二种子金属层171的表面电镀或蒸镀形成第二背金层170，其中第二种子金属层171能够控制焊料与第二背金层170之间的反应程度，使得第一背金层150能够尽可能地保持完整。
需要说明的是，此处第二种子金属层171覆盖在第一背金层150的表面和导电导热层160的表面，能够起到隔离第二背金层170和第一背金层150、第二背金层170和导电导热层160的作用，并且第二种子金属层171采用金属粘接性能较好的钛或钛金（Ti/Au）组合，能够提升第二背金层170与第一背金层150之间的粘接性。且第二种子金属层171相对较薄，也不会对整个器件的封装高度带来较大影响。并且，在本发明其他较佳的实施例中，第二种子金属层171的材料也可以是钛（Ti）、镍（Ni）、金（Au）、钛钨（TiW）或钛钒（TiV）中的至少一种，在此不作具体限定。
本实施例提供的半导体器件100，通过在第二背金层170和第一背金层150之间增设第二种子金属层171，能够控制焊料与第二背金层170的反应程度，避免焊料直接侵入到第一背金层150，使得第一背金层150能够尽可能地保持完整。
第四实施例
参见图4，本实施例提供了一种半导体器件100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
在本实施例中，半导体器件100包括半导体晶圆110、正面金属层130和第一背金层150，正面金属层130设置在半导体晶圆110的第一表面，且半导体晶圆110的第二表面设有贯通至正面金属层130的通孔111，第一背金层150设置在半导体晶圆110的第二表面，同时设置在通孔111的侧壁并和正面金属层130电连接，并且通孔111中填充设置有导电导热层160，导电导热层160至少延伸至通孔111的孔口处，用于封堵通孔111的孔口，以阻挡焊料进入通孔111。
在本实施例中，导电导热层160和第一背金层150之间还设置有第一阻挡金属层180，第一阻挡金属层180用于阻挡导电导热层160和第一背金层150之间的互扩散，即阻挡扩散原子。具体地，在形成第一背金层150后，在位于通孔111内的第一背金层150的表面形成第一阻挡金属层180，然后再向通孔111内涂布金属浆料以形成导电导热层160，使得第一阻挡金属层180能够阻挡在导电导热层160和第一背金层150之间。
需要说明的是，本实施例中导电导热层160受限于通孔111，并未超出通孔111的范围，故此处第一阻挡金属层180也并未超出通孔111的范围。
值得注意的是，本实施例中第一阻挡金属层180可以是镍（Ni）、钛（Ti）、铂（Pt）、钨（W）或者铬（Cr）中的至少一种，其能够起到阻挡作用，防止导电导热层160与第一背金层150直接接触而发生原子扩散现象，保证了导电导热层160的导电导热性能，同时也保证了第一背金层150的导电性。
本实施例提供的半导体器件100，通过在导电导热层160和第一背金层150之间设置第一阻挡金属层180，即在形成第一背金层150后，在通孔111的侧面以及底面设置一层阻挡金属，避免了导电导热层160中的导电导热材料在器件长期运行过程中与第一背金层150发生原子扩散现象，进而保证了导电导热层160和第一背金层150的性能不受影响，提升了器件的可靠性。
第五实施例
参见图5，本实施例提供了一种半导体器件100，其基本结构和原理及产生的技术效果和第一实施例或第四实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例或第四实施例中相应内容。
在本实施例中，半导体器件100包括半导体晶圆110、正面金属层130和第一背金层150，正面金属层130设置在半导体晶圆110的第一表面，且半导体晶圆110的第二表面设有贯通至正面金属层130的通孔111，第一背金层150设置在半导体晶圆110的第二表面，同时设置在通孔111的侧壁并和正面金属层130连接，并且通孔111中填充设置有导电导热层160，导电导热层160至少延伸至通孔111的孔口处，用于封堵通孔111的孔口，以阻挡焊料进入通孔111。同时，导电导热层160和第一背金层150之间还设置有第一阻挡金属层180，第一阻挡金属层180用于阻挡导电导热层160和第一背金层150之间的互扩散。
在本实施例中，第一背金层150的表面还设置有第二阻挡金属层190，第二阻挡金属层190覆盖在导电导热层160上，第二阻挡金属层190用于阻挡导电导热层160向外扩散。具体地，第二阻挡金属层190仅仅覆盖在通孔111的孔口周围，其能够将导电导热层160完全覆盖，以避免导电导热层160在器件长期运行过程中发生扩散、迁移等问题。
值得注意的是，本实施例中第二阻挡金属层190可以是镍（Ni）、钛（Ti）、铂（Pt）、钨（W）或者铬（Cr）中的至少一种，其能够起到阻挡作用，防止导电导热层160与外部焊料直接接触而发生原子扩散现象，保证了导电导热层160的导电导热性能。
需要说明的是，本实施例中第一阻挡金属层180和第二阻挡金属层190能够结合将导电导热层160包覆在内，从而实现了对导电导热层160的保护作用，保证导电导热层160的结构稳定性，并防止了导电导热层160在器件长期运行过程中发生扩散、迁移等问题。
第六实施例
参见图6，本实施例提供的一种半导体器件100，其基本结构和原理及产生的技术效果和第一实施例或第五实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例或第五实施例中相应内容。
在本实施例中，半导体器件100包括半导体晶圆110、正面金属层130和第一背金层150和第二背金层170，正面金属层130设置在半导体晶圆110的第一表面，且半导体晶圆110的第二表面设有贯通至正面金属层130的通孔111，第一背金层150设置在半导体晶圆110的第二表面，同时设置在通孔111的侧壁并和正面金属层130电连接，并且通孔111中填充设置有导电导热层160，导电导热层160至少延伸至通孔111的孔口处，用于封堵通孔111的孔口，以阻挡焊料进入通孔111。第二背金层170设置在第一背金层150表面，并覆盖在导电导热层160上。同时，导电导热层160和第一背金层150之间还设置有第一阻挡金属层180，第一阻挡金属层180用于阻挡导电导热层160和第一背金层150之间互扩散。此外，第一背金层150的表面还设置有第二阻挡金属层190，第二阻挡金属层190覆盖在导电导热层160上，第二阻挡金属层190用于阻挡导电导热层160向外扩散。
在本实施例中，第二背金层170和第一背金层150之间还设置有第二种子金属层171。具体地，第二种子金属层171可以是钛（Ti）、金（Au）中的至少一种，优选采用钛金（Ti/Au）组合。
本实施例提供的半导体器件100，通过增设第二种子金属层171，能够控制焊料与第二背金层170的反应程度，避免焊料直接侵入到第一背金层150，使得第一背金层150能够尽可能地保持完整。
第七实施例
参见图7，本实施例提供了一种半导体器件100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
本实施例提供的半导体器件100，包括半导体晶圆110、正面金属层130和第一背金层150，正面金属层130设置在半导体晶圆110的第一表面，且半导体晶圆110的第二表面设有贯通至正面金属层130的通孔111，第一背金层150设置在半导体晶圆110的第二表面，同时设置在通孔111的侧壁并和正面金属层130电连接，并且通孔111中填充设置有导电导热层160，导电导热层160至少延伸至通孔111的孔口处，用于封堵通孔111的孔口，以阻挡焊料进入通孔111。
在本实施例中，导电导热层160由通孔111的孔口处向周围延伸，并覆盖在第一背金层150的表面。具体地，在制备导电导热层160时，金属浆料首先需要涂布在整个半导体晶圆110的第二表面，将通孔111填满，然后再通过烘烤排出金属浆料中的有机溶剂，使得金属浆料中的金属颗粒团聚烧结形成了相互连接的多孔金属结构状，在固化后形成了导电导热层160。相比于第一实施例省去了去除孔口周围金属浆料的步骤，从而使得形成的导电导热层160能够覆盖在整个第一背金层150的表面，从而能够防止焊料对整个第一背金层150的侵蚀，保证了第一背金层150的完整性。
第八实施例
参见图8，本实施例提供了一种半导体器件100，其基本结构和原理及产生的技术效果和第一实施例或第七实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例或第七实施例中相应内容。
本实施例提供的半导体器件100，包括半导体晶圆110、正面金属层130和第一背金层150，正面金属层130设置在半导体晶圆110的第一表面，且半导体晶圆110的第二表面设有贯通至正面金属层130的通孔111，第一背金层150设置在半导体晶圆110的第二表面，同时设置在通孔111的侧壁并和正面金属层130电连接，并且通孔111中填充设置有导电导热层160，导电导热层160至少延伸至通孔111的孔口处，用于封堵通孔111的孔口，以阻挡焊料进入通孔111。具体地，导电导热层160由通孔111的孔口处向周围延伸，并覆盖在第一背金层150的表面。
在本实施例中，导电导热层160和第一背金层150之间还设置有第一阻挡金属层180，第一阻挡金属层180用于阻挡导电导热层160和第一背金层150之间的互扩散。
需要说明的是，此处由于导电导热层160扩散至第一背金层150的表面，故第一阻挡金属层180也由通孔111的孔口处向周围延伸，并覆盖在第一背金层150的表面。
本实施例提供的半导体器件100，通过增设第一阻挡金属层180，能够有效避免了导电导热层160中的导电导热材料在器件长期运行过程中与第一背金层150发生原子扩散现象，进而保证了导电导热层160和第一背金层150的性能不受影响，提升了器件的可靠性。
第九实施例
参见图9，本实施例中提供了一种半导体器件的制备方法，用于制备如第一实施例至第八实施例任一实施例所提供的半导体器件100，其中，本实施例中未提及的具体工艺，则可以参考常规的金属化通孔111的制程。
本实施例提供的半导体器件的制备方法，包括以下步骤：
S1：在半导体晶圆110的第一表面形成正面金属层130。
具体而言，提供一半导体晶圆110，该半导体晶圆110包括衬底113和生长在衬底113上的半导体层115，通过在半导体层115的表面完成介质和金属化工艺，形成正面金属层130和介质层117。
S2：在半导体晶圆110的第二表面刻蚀形成贯通至正面金属层130的通孔111。
具体而言，将完成第一表面工艺的半导体圆片，第一表面向下粘贴在载片200上，并在第二表面完成衬底113减薄工艺后，在衬底113的表面通过刻蚀形成贯通至正面金属层130的通孔111，其中通孔111的尺寸应小于正面金属层130的尺寸，以保证正面金属层130能够覆盖在通孔111的底部。
S3：在半导体晶圆110的第二表面电镀形成第一背金层150。
具体地，第一背金层150还形成于通孔111的侧壁并和正面金属层130电连接，在制备时，首先溅射一层种子金属以形成第一种子金属层151，然后在电镀形成第一背金层150，其中第一种子金属层151的材料可以是钛（Ti）、镍（Ni）、金（Au）、钛钨（TiW）或钛钒（TiV）中的至少一种，且第一种子金属层151通过在半导体晶圆110的第二表面溅射金属材料形成，即在衬底113的表面、通孔111的侧面以及底部表面溅射一层较薄的种子金属，方便后续电镀形成第一背金层150。第一背金层150的材料也可以是铜（Cu）或者金（Au），优选地，本实施例中第一背金层150采用金层作为导电材料。
S4：在通孔111中形成导电导热层160。
具体地，在形成第一背金层150后，在半导体圆晶圆110的第二表面涂布导电材料的金属浆料，金属浆料填充在通孔111内形成浆料层，然后利用烘烤的方法排除金属浆料中的有机溶剂，并使得金属颗粒团聚烧结成相互连接的多孔金属结构，从而形成了导电导热层160。导电导热层160至少延伸至通孔111的孔口处，用于封堵通孔111的孔口，以阻挡焊料进入通孔111。
其中，在实现步骤S4时，可以采取以下步骤：在通孔111内填充金属浆料，烘烤金属浆料，以形成导电导热层160，其中金属浆料为有机溶剂与纳米金属颗粒的混合物，导电导热层160为多孔金属结构。
在制备如第二实施例提供的半导体器件100时，在步骤S4之后，本实施例提供的方法还包括：在第一背金层150的表面沉积形成覆盖在导电导热层160上的第二背金层170。
在制备如第三实施例提供的半导体器件100时，在形成第二背金层170之前，可以在整个半导体晶圆110的第二表面溅射形成一层种子金属，形成了第二种子金属层171，然后再在第二种子金属层171的表面电镀或蒸镀形成第二背金层170，其中第二种子金属层171能够控制焊料与第二背金层170之间的反应程度，使得第一背金层150能够尽可能地保持完整。
在制备如第四实施例提供的半导体器件100时，在步骤S4之前，本实施例提供的方法还包括：在位于通孔111内的第一背金层150的表面形成第一阻挡金属层180。具体地，在形成第一背金层150后，在位于通孔111内的第一背金层150的表面形成第一阻挡金属层180，然后再向通孔111内涂布金属浆料以形成导电导热层160，使得第一阻挡金属层180能够阻挡在导电导热层160和第一背金层150之间。
在制备如第五实施例提供的半导体器件100时，在步骤S4之后，本实施例提供的方法还包括：在第一背金层150的表面形成覆盖在导电导热层160上的第二阻挡金属层190。具体地，第二阻挡金属层190仅仅覆盖在通孔111的孔口周围，其能够将导电导热层160完全覆盖，以避免导电导热层160在器件长期运行过程中发生扩散、迁移等问题。
在制备如第六实施例提供的半导体器件100时，在制备第二背金层170之前，还可以在第一背金层150的表面形成第二种子金属层171，再在第二种子金属层171的表面形成第二背金层170。
下面对第一实施例提供的半导体器件100在实际制备过程中的工艺过程进行详细介绍：
步骤1：结合参见图10，在半导体晶圆110的第一表面完成介质和金属化工艺，形成正面金属层130。
步骤2：结合参见图11，将完成第一表面工艺的半导体晶圆110，第一表面向下通过粘接剂形成的粘接层210粘贴在到载片200上，在第二表面完成衬底113减薄工艺。
步骤3：结合参见图12，在半导体晶圆110的第二表面利用刻蚀工艺，获得贯通至正面金属层130的背部通孔111。
步骤4：结合参见图13，在半导体晶圆110的第二表面溅射种子金属Ti/Ni/Au，并形成第一种子金属层151。
步骤5:结合参见图14，使用Au脉冲电镀工艺完成正常的背部金属化工艺，获得第一背金层150。
步骤6：结合参见图15，在半导体晶圆110的第二表面涂布导电导热材料的金属浆料，金属浆料涂覆后形成浆料层300，其中金属浆料为有机溶剂与纳米粒径的金属颗粒混合物，例如纳米Ag浆、纳米Ni浆，在背部通孔111内填充导电、导热的金属浆料。
步骤7：结合参见图16，使用湿法清洗或干法刻蚀的方法去除通孔111周围的第一背部金属表面的金属浆料，仅留下通孔111内的浆料层300。
步骤8：参见图17，通过烘烤排出金属浆料中的有机溶剂，并使金属颗粒团聚烧结成相互连接的多空金属结构，即导电导热材料，从而形成了导电导热层160。
步骤9：正常完成后续背部工艺。
当制备第二实施例提供的半导体器件100时，其方法与上述步骤1-步骤8相同，所不同的是，在步骤8之后，整个半导体晶圆110的第二表面沉积形成第二背金层170。
当制备如第三实施例提供的半导体器件100时，其方法与上述步骤1-步骤8相同，所不同的是，在步骤8之后，首先在整个半导体晶圆110的背第二表面形成第二种子金属层171，再在第二种子金属层171的表面沉积形成第二背金层170。
当制备如第四实施例提供的半导体器件100时，其方法与上述步骤1-步骤5相同，所不同的是，在步骤6之前，在通孔111内侧壁和底面的第一背金层150上设置一层第一阻挡金属层180，其余步骤与上述步骤一致。
当制备如第五实施例提供的半导体器件100时，其方法与上述步骤1-步骤5相同，所不同的是，在步骤6之前，在通孔111内侧壁和底面的第一背金层150上设置一层第一阻挡金属层180，其余步骤与上述步骤一致，同时，在步骤8之后，在孔口处导电导热层160的表面以及外围的第一背金层150的表面设置一层第二阻挡金属层190。
当制备如第六实施例提供的半导体器件100时，其方法与上述步骤1-步骤5相同，所不同的是，在步骤6之前，在通孔111内侧壁和底面的第一背金层150上设置一层第一阻挡金属层180，其余步骤与上述步骤一致，同时，在步骤8之后，在孔口处导电导热层160的表面以及外围的第一背金层150的表面设置一层第二阻挡金属层190。然后，整个半导体圆片的表面形成第二种子金属层171，再在第二种子金属层171的表面沉积形成第二背部金属层。
当制备如第七实施例提供的半导体器件100时，其方法与上述步骤1-步骤6相同，所不同的是，需要取消步骤7，使得导电导热层160由通孔111的孔口处向周围延伸，并覆盖在正面金属层130的表面。
当制备如第八实施例提供的半导体器件100时，其在制备第七实施例的步骤的期初上，在步骤6之前的导电导热层160与第一背金层150之间设置第一阻挡金属层180。
本实施例提供的半导体器件的制备方法，在半导体晶圆110的第二表面设有贯通至正面金属层130的通孔111，并且通孔111中填充设置有导电导热层160，导电导热层160至少延伸至通孔111的孔口处，用于封堵住通孔111的孔口，以阻挡焊料进入到通孔111内，避免了在焊接过程中和后续使用过程中侵蚀背部通孔111侧壁金属和正面金属，进而避免了焊料侵蚀通孔111侧壁背金导致通孔111电阻增大的问题，也防止了焊料穿过通孔111到达第一表面，提高了芯片的可靠性，同时由于导电导热层160填充在通孔111内，避免通孔111处于中空状态，提高背部通孔111的导电、导热能力。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (7)

1.一种半导体器件，其特征在于，包括：
半导体晶圆，所述半导体晶圆具有相对的第一表面和第二表面；
设置在所述半导体晶圆第一表面的正面金属层；
设置在所述半导体晶圆第二表面的第一背金层；
其中，所述半导体晶圆的第二表面设有贯通所述半导体晶圆至所述正面金属层的通孔，所述第一背金层还设置在所述通孔的侧壁并和所述正面金属层电连接，且所述通孔中填充设置有导电导热层，所述导电导热层至少延伸至所述通孔的孔口处，用于封堵所述通孔的孔口，以阻挡焊料进入所述通孔；
所述导电导热层和所述第一背金层之间还设置有第一阻挡金属层，所述第一阻挡金属层用于避免所述导电导热层和所述第一背金层之间的互扩散；
所述第一背金层的表面还设置有第二阻挡金属层，所述第二阻挡金属层覆盖在所述导电导热层上，所述第二阻挡金属层用于阻挡所述导电导热层向外扩散。
2.根据权利要求1所述的半导体器件，其特征在于，所述导电导热层为多孔金属结构，并由金属浆料烘烤固化后形成。
3.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括设置在所述第一背金层表面的第二背金层，所述第二背金层覆盖在所述导电导热层上。
4.根据权利要求1所述的半导体器件，其特征在于，所述导电导热层由所述通孔的孔口处向周围延伸，并覆盖在所述第一背金层的表面。
5.一种半导体器件的制备方法，其特征在于，包括：
在半导体晶圆的第一表面形成正面金属层；
在所述半导体晶圆的第二表面刻蚀形成贯通所述半导体晶圆至所述正面金属层的通孔；
在所述半导体晶圆的第二表面形成第一背金层；
在至少位于通孔内的所述第一背金层的表面形成第一阻挡金属层；
在所述通孔中形成导电导热层；
在所述第一背金层的表面形成覆盖在所述导电导热层上的第二阻挡金属层；
其中，所述第一背金层还形成于所述通孔的侧壁并和所述正面金属层电连接，所述导电导热层至少延伸至所述通孔的孔口处，用于封堵所述通孔的孔口，以阻挡焊料进入所述通孔。
6.根据权利要求5所述的半导体器件的制备方法，其特征在于，在所述通孔中形成导电导热层的步骤，包括：
在所述通孔内填充金属浆料；
烘烤所述金属浆料，以形成所述导电导热层；
其中，所述金属浆料为有机溶剂与纳米金属颗粒的混合物，所述导电导热层为多孔金属结构。
7.根据权利要求5所述的半导体器件的制备方法，其特征在于，在所述通孔中形成导电导热层的步骤之后，所述方法还包括：
在所述第一背金层的表面沉积形成覆盖在所述导电导热层上的第二背金层。
CN202111351366.XA 2021-11-16 2021-11-16 半导体器件和半导体器件的制备方法 Active CN113809030B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111351366.XA CN113809030B (zh) 2021-11-16 2021-11-16 半导体器件和半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111351366.XA CN113809030B (zh) 2021-11-16 2021-11-16 半导体器件和半导体器件的制备方法

Publications (2)

Publication Number Publication Date
CN113809030A CN113809030A (zh) 2021-12-17
CN113809030B true CN113809030B (zh) 2022-03-15

Family

ID=78898535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111351366.XA Active CN113809030B (zh) 2021-11-16 2021-11-16 半导体器件和半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN113809030B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117080087B (zh) * 2023-10-13 2024-02-13 季华实验室 一种扇出型板级封装方法及扇出型板级封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63202940A (ja) * 1987-02-18 1988-08-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003298200A (ja) * 2002-04-01 2003-10-17 Murata Mfg Co Ltd 電子部品およびその製造方法
CN206558490U (zh) * 2017-03-01 2017-10-13 华天科技（昆山）电子有限公司 覆盖金属层填充孔或槽的封装结构
CN211789028U (zh) * 2020-02-18 2020-10-27 厦门市三安集成电路有限公司 一种hemt器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60161651A (ja) * 1984-02-02 1985-08-23 Mitsubishi Electric Corp 半導体装置の製造方法
JP2005259845A (ja) * 2004-03-10 2005-09-22 Sharp Corp 導電性ペーストによるビア充填方法
JP5289830B2 (ja) * 2008-06-06 2013-09-11 ルネサスエレクトロニクス株式会社 半導体装置
JP2010003796A (ja) * 2008-06-19 2010-01-07 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2012243953A (ja) * 2011-05-19 2012-12-10 Panasonic Corp 半導体装置及びその製造方法並びに積層型半導体装置
JP6277693B2 (ja) * 2013-11-29 2018-02-14 三菱電機株式会社 半導体装置
CN109920757B (zh) * 2019-01-31 2020-08-25 厦门市三安集成电路有限公司 一种提高化合物半导体器件可靠性能的背段工艺

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63202940A (ja) * 1987-02-18 1988-08-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003298200A (ja) * 2002-04-01 2003-10-17 Murata Mfg Co Ltd 電子部品およびその製造方法
CN206558490U (zh) * 2017-03-01 2017-10-13 华天科技（昆山）电子有限公司 覆盖金属层填充孔或槽的封装结构
CN211789028U (zh) * 2020-02-18 2020-10-27 厦门市三安集成电路有限公司 一种hemt器件

Also Published As

Publication number Publication date
CN113809030A (zh) 2021-12-17

Similar Documents

Publication Publication Date Title
JP4383882B2 (ja) 素子の気密カプセル化方法
US6887787B2 (en) Method for fabricating semiconductor components with conductors having wire bondable metalization layers
EP3176818B1 (en) Wiring board, electronic device, and electronic module
CN100481425C (zh) 带有铝电极和金属化电极的半导体器件
JP5585080B2 (ja) 電極構造及びその製造方法、回路基板、半導体モジュール
JP2899540B2 (ja) フィルムキャリアおよびこれを用いた半導体装置
EP3200223B1 (en) Wiring board, electronic device and electronic module
KR20140017446A (ko) 열 압착 본딩용 본딩 패드, 본딩 패드 제조 방법, 및 소자
CN113809030B (zh) 半导体器件和半导体器件的制备方法
US8786091B2 (en) Semiconductor apparatus having a high-aspect penetrating electrode and manufacturing method thereof
US11227826B2 (en) Semiconductor device having chip stacked and molded
CN112865736B (zh) Saw滤波器芯片封装结构、其制备方法及电子设备
US20130162278A1 (en) Probe pin, probe card using the probe pin, and method of manufacturing the probe card
JP2023174895A (ja) 半導体素子および半導体装置
EP1826816B1 (en) Semiconductor device, electronic device and fabrication method of the same
JP6694059B2 (ja) パワーモジュール用基板およびパワーモジュール
US6692629B1 (en) Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer
CN113823613B (zh) 半导体器件和半导体器件的制备方法
JP2007514154A (ja) 温度測定デバイスおよびこのデバイスを製造する方法
CN113793838B (zh) 半导体器件及其制备方法
JPH11186423A (ja) ハーメチックシールカバーおよびその製造方法
JPH0810197Y2 (ja) 半導体素子収納用パッケージ
JPS61166144A (ja) ペレット取付基板の製造方法
JP2604621B2 (ja) 半導体素子収納用パッケージの製造方法
JP3898482B2 (ja) 配線基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant