JP3898482B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP3898482B2 JP3898482B2 JP2001310161A JP2001310161A JP3898482B2 JP 3898482 B2 JP3898482 B2 JP 3898482B2 JP 2001310161 A JP2001310161 A JP 2001310161A JP 2001310161 A JP2001310161 A JP 2001310161A JP 3898482 B2 JP3898482 B2 JP 3898482B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- plating layer
- layer
- boron
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を収容するための半導体素子収納用パッケージや混成集積回路基板等に用いられる配線基板に関するものである。
【０００２】
【従来の技術】
従来、半導体素子収納用パッケージや混成集積回路基板等に用いられる配線基板は、一般に、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体等の電気絶縁材料から成る絶縁基体と、該絶縁基体の表面および内部に被着されたタングステン、モリブデン、マンガン等の金属材料から成る配線層とにより形成されており、絶縁基体の表面に半導体素子や容量素子、抵抗器等の電子部品を搭載するとともに該電子部品の各電極を配線層に錫−鉛半田、錫−銀系半田等の低融点ロウ材を介して電気的に接続するようになっている。
【０００３】
かかる配線基板は、配線層の所定部位を外部電気回路基板の配線導体に錫−鉛半田、錫−銀系半田等の低融点ロウ材を介し接続することによって外部電気回路基板上に実装され、同時に配線基板に搭載されている電子部品の各電極も所定の外部電気回路に電気的に接続されることとなる。
【０００４】
また前記配線基板は、通常、配線層の露出表面に銅めっき層および金めっき層が順次被着されており、該銅めっき層によって配線層の電気抵抗を低く、かつ配線層に対する低融点ロウ材の接合を良好としており、また金めっき層によって配線層及び銅めっき層の酸化腐食を有効に防止している。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の配線基板においては、銅めっき層を形成している銅の結晶粒の平均粒径が一般に約１μｍであり、タングステン、モリブデン、マンガン等の金属材料から成る配線層表面の凹凸径（凹部：約１μｍ）に比べて大きい。そのため配線層表面に銅めっき層を被着させても銅めっき層は配線層表面の凹部内に十分入り込まずに配線層表面と銅めっき層との間に多数の空隙部が形成されてしまい、その結果、銅めっき層と配線層との密着強度が弱くなり、外力印加によって銅めっき層が配線層より容易に剥離したり、配線層表面と銅めっき層との間の空隙部に入り込んでいる気体が配線層に電子部品の電極を低融点ロウ材を介して接続する際の熱等によって大きく膨張し、銅めっき層にフクレ等が発生してしまうという欠点があった。
【０００６】
また、前記配線層に、電子部品の電極を低融点ロウ材を介して接合する際の熱等が作用すると、銅めっき層の銅が金めっき層の表面に移動拡散して銅の酸化物層を形成してしまい、配線層に対する低融点ロウ材の濡れ性が劣化したり、接触電気抵抗が著しく増大してしまったりするという問題もあった。
【０００７】
本発明は上記従来の欠点に鑑み案出されたもので、その目的は配線層と銅めっき層との間に剥離が発生したり銅めっき層にフクレ等が生じるのを有効に防止し、配線層に銅めっき層及び金めっき層を強固に被着させることによって配線層に電子部品の電極を低融点ロウ材を介して強固に取着接続することができる配線基板を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の配線基板は、絶縁基体に電子部品の電極が低融点ロウ材を介して接続される配線層を被着形成して成る配線基板であって、前記配線層のうち少なくとも電子部品の電極が低融点ロウ材を介して接合される領域の表面に、ホウ素の含有量が０．３重量％以上の銅−ホウ素めっき層と、銅めっき層と、パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層と、金めっき層とを順次被着させており、前記銅−ホウ素めっき層を形成する銅の結晶粒の平均粒径は、前記銅めっき層を形成する銅の結晶粒の平均粒径および前記配線層表面の凹凸よりも小さいことを特徴とするものである。
【０００９】
また本発明の配線基板は、前記銅−ホウ素めっき層の厚みが０．０３μｍ以上であることを特徴とするものである。
【００１０】
更に本発明は、前記銅−ホウ素めっき層を形成する銅の結晶粒の平均粒径が０．０２μｍ以下であることを特徴とするものである。
【００１１】
また更に本発明は、前記パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層のリン含有量が０．２重量％〜２重量％の範囲であることを特徴とするものである。
【００１２】
本発明の配線基板によれば、少なくとも電子部品の電極が低融点ロウ材を介して接続される配線層の表面に、ホウ素の含有量が０．３重量％以上で銅−ホウ素の結晶粒径が０．３μｍ未満と小さい銅−ホウ素めっき層を被着させており、銅−ホウ素めっき層を形成する銅の結晶粒の平均粒径は、銅めっき層を形成する銅の結晶粒の平均粒径および配線層表面の凹凸よりも小さいことから、配線層の表面に多数の凹凸があったとしても、この凹部内に銅−ホウ素の結晶が良好に入り込んで配線層と銅−ホウ素めっき層とが間に空隙部を形成することなく強固に被着し、また銅−ホウ素めっき層上に、各々の密着性が良好な銅めっき層と、パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層と、金めっき層とを順次被着させたことから、配線層に銅めっき層、合金層および金めっき層を強固に被着させることができるとともに前記銅めっき層によって配線層の電気抵抗を小さなものとなすことができ、更に金めっき層によって配線層の酸化腐食を有効に防止しつつ配線層に電子部品の電極を低融点ロウ材を介して確実、強固に電気的接続することができる。
【００１３】
また同時に、前記銅めっき層と金めっき層との間に形成したパラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層、特にリン成分の作用により銅めっき層の銅の金めっき層表面への拡散が極めて効果的に防止され、配線層に電子部品の電極を低融点ロウ材を介して接合する際の熱等が作用したとしても金めっき層表面に銅の酸化物層が形成されることはほとんどなく、これによって配線層に対する低融点ロウ材の接合性を良好なものに維持することができる。
【００１４】
【発明の実施の形態】
次に本発明を添付図面に基づいて詳細に説明する。
図１は、本発明の配線基板を半導体素子収納用パッケージに適用した場合の一実施例を示す断面図であり、１は絶縁基体、２は配線層である。この絶縁基体１と配線層２とで半導体素子３を搭載するための配線基板４が構成される。
【００１５】
前記絶縁基体１は、酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、ガラスセラミック焼結体等の電気絶縁材料から成り、その上面に半導体素子３を搭載する搭載部を有し、該搭載部表面に露出した配線層２に半導体素子３の電極が半田等の低融点ロウ材からなる接続部材５を介して接続される。
【００１６】
前記絶縁基体１は、例えば、酸化アルミニウム質焼結体から成る場合には、酸化アルミニウム、酸化珪素、酸化カルシウム、酸化マグネシウム等の原料粉末に適当な有機バインダー、溶剤を添加混合して泥漿状のセラミックスラリーとなすとともに該セラミックスラリーを従来周知のドクターブレード法やカレンダーロール法等のシート成形技術を採用してシート状のセラミックグリーンシート（セラミック生シート）を得、しかる後、前記セラミックグリーンシートに切断加工や打ち抜き加工等を施して適当な形状とするとともにこれを複数枚積層し、最後に前記積層されたセラミックグリーンシートを還元雰囲気中、約１６００℃の温度で焼成することによって製作される。
【００１７】
また前記絶縁基体１は、その上面の搭載部から下面にかけて多数の配線層２が被着形成されており、該配線層２の搭載部に露出した部位には半導体素子３の各電極が錫−鉛半田等の低融点ロウ材から成る接続部材５を介して電気的に接続され、また絶縁基体１の下面に導出された部位には外部電気回路基板の配線導体が半田等の低融点ロウ材を介して電気的に接続される。
【００１８】
前記配線層２は、接続される半導体素子３の電極を外部電気回路に接続する作用をなし、例えば、タングステンやモリブデン、モリブデン／マンガン、タングステン／銅、モリブデン／銅、タングステン／モリブデン／銅、等のタングステン、モリブデン、マンガンの少なくとも１種を主成分とする金属材料により形成されている。
【００１９】
前記配線層２は、タングステン等の金属粉末に適当な有機バインダーや溶剤を添加混合して得た金属ペーストを絶縁基体１となるセラミックグリーンシートに予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって、絶縁基体１の所定位置に被着形成される。
【００２０】
前記配線層２は、図２に示す如く、少なくとも半導体素子３の電極が低融点ロウ材から成る接続部材５を介して接続される領域に銅−ホウ素めっき層６、銅めっき層７、パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８、金めっき層９が順次被着されている。
【００２１】
前記銅−ホウ素めっき層６は、配線層２に銅めっき層７、パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８、金めっき層９を密着性良く被着させる下地金属層として作用する。
【００２２】
前記銅−ホウ素めっき層６は、例えば、配線層２の表面にパラジウム活性を施した後、この配線層２を、ジメチルアミンボラン等のホウ素系化合物を還元剤として用いたホウ素系無電解銅めっき液中に所定時間浸漬することによって配線層２の表面に所定厚みに被着される。この場合、前記銅−ホウ素めっき層６は被着時に共析して含有されるホウ素成分の作用により結晶粒の粒成長が効果的に抑制されて銅−ホウ素の結晶粒の平均粒径は、銅めっき層７を形成する銅の結晶粒の平均粒径および配線層２表面の凹凸よりも小さいもの、例えば、０．３μｍ以下の小さなものとなり、その結果、配線層２表面に多数の凹凸があったとしても、この凹部内に銅−ホウ素の結晶が良好に入り込んで配線層２と銅−ホウ素めっき層６とは間に空隙部を形成することなく強固に密着させることができる。
【００２３】
なお、前記銅−ホウ素めっき層６は、銅−ホウ素の結晶粒の平均粒径を０．３μｍ以下の小さなものとするにはホウ素の含有量を０．３重量％以上としておく必要があり、ホウ素の含有量を０．３重量％以上としておくことによって銅−ホウ素の結晶粒の粒径は０．３μｍ以下となり、配線層２の表面に凹凸を有するとしても凹部内に良好に入り込んで配線層２に強固に被着する。
【００２４】
また前記銅−ホウ素めっき層６は、銅−ホウ素の結晶粒の平均粒径を０．０２μｍ以下としておくと銅−ホウ素めっき層６を表面に凹凸を有する配線層２により一層強固に被着させることができる。従って、前記銅−ホウ素めっき層６は、銅−ホウ素の結晶粒の平均粒径を０．０２μｍ以下としておくことが好ましく、より好適には０．０１μｍ以下としておくのがよい。
【００２５】
前記銅−ホウ素めっき層６の平均粒径を０．０２μｍ以下とするには、銅−ホウ素めっき層６中のホウ素含有率を０．５重量％程度以上とすることによって行なわれ、電気伝導性等の特性を考慮すれば０．５重量％〜４重量％の範囲とすることが好ましい。
【００２６】
更に前記銅−ホウ素めっき層６は、その厚みが０．０３μｍ未満の薄いものとなると配線層２の表面全体を完全に覆うことが難しく、後述する銅めっき層７、パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８、および金めっき層９を配線層２に強固に被着させるのが困難となる傾向にある。従って、前記銅−ホウ素めっき層６は、その厚みを０．０３μｍ以上としておくことが好ましい。
【００２７】
また更に、前記銅−ホウ素めっき層６の表面には該銅−ホウ素めっき層６と後述するパラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８のいずれに対しても密着性が優れた銅めっき層７が被着形成されている。
【００２８】
前記銅めっき層７は、配線層２にパラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８を強固に被着させ、かつ配線層２に対し半田等の低融点ロウ材を強固に被着させるとともに配線層２の電気抵抗を下げる作用をなす。
【００２９】
前記銅めっき層７は、例えば、銅−ホウ素めっき層６を被着させた配線層２を、ホルマリンを還元剤として用いた無電解銅めっき液中に所定時間浸漬することによって銅−ホウ素めっき層６の表面に所定厚みに被着形成される。この場合、ホルマリンを還元剤として用いた無電解銅めっき液を用いると、このめっき液が自己触媒作用を有するため銅−ホウ素めっき層６の表面に活性処理を施すことなく、銅めっき層７を所定厚みに、かつ銅−ホウ素めっき層６に対し接合強度を大として被着させることが可能となる。
【００３０】
なお、前記銅めっき層７は、共析成分を含有しないホルマリン等を用いて形成され高純度であることから配線層２の半田等の低融点ロウ材に対する接合性が大きく改善されるとともに電気抵抗が極めて小さい値となり、配線層２を伝搬する電気信号等に減衰が発生するのを有効に防止することが可能となる。
【００３１】
また、前記銅めっき層７はその表面に、該銅めっき層７と、後述する金めっき層９のいずれに対しても密着性が優れた、パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８が被着形成されている。
【００３２】
前記パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８は、錫−鉛半田等の低融点ロウ材を介して半導体素子３の電極を配線層２に接続する際に作用する熱により銅めっき層７の銅が後述する金めっき層９の表面に移動拡散することを阻止する作用をなす。
【００３３】
前記パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８は、めっき法や蒸着法、イオンプレーティング法、スパッタリング法等の薄膜形成技術により形成することができ、例えばパラジウム−リンから成る場合であれば、塩化パラジウム等のパラジウム化合物と、次亜リン酸ナトリウム、亜リン酸ナトリウム等のリン系還元剤を主成分とする無電解パラジウム−リンめっき液中に配線層２の露出表面（銅めっき層７が被着）を所定時間浸漬することにより、所定厚みに被着形成することができる。
【００３４】
なお、前記銅めっき層７上にパラジウム−リン合金層８を被着形成した場合、含有するリン成分の作用により銅の移動拡散を極めて効果的に阻止することができ、例えば、後述する金めっき層９の厚みを０．０５μｍ未満と極めて薄いものとした場合や、錫−銀系半田等のいわゆる鉛フリー半田を用いて比較的高温でロウ付けした場合でも、銅めっき層７の銅が金めっき層９の表面に移動して酸化物層を作ることはなく、配線層２に対する低融点ロウ材の接合性や接触抵抗を良好に維持することができる
また、前記パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８のリン含有量が０．２重量％未満となると、錫−銀系半田等の比較的高温でロウ付けする低融点ロウ材を使用する場合、銅めっき層７の銅が金めっき層９に移動拡散するのを有効に阻止することが困難となる傾向にあり、また２重量％を超えると触媒不活性なリン成分が増大してめっき法による形成速度が遅くなり、量産性が低いものとなって実用性が損なわれてしまったり、内部応力が増大してクラック等を生じ易くなったりする傾向がある。従って、前記パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８は、リンの含有量を０．２重量％〜２重量％の範囲としておくことが好ましい。
【００３５】
更に、前記パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８は、その厚みが０．０５μｍ未満となると銅めっき層７の銅が金めっき層９の表面に移動拡散するのを阻止することが困難となり、３μｍを超えると形成時に発生して残留する内部応力が大きくなって銅めっき層７に対して強固に被着することが困難となるおそれがある。従って、前記パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８は、その厚みを０．０５μｍ〜３μｍの範囲とすることが好ましく、また後述する金めっき層９の厚みを０．０５μｍ未満と非常に薄いものとする場合には、銅めっき層７の酸化腐食を防ぐために０．３μｍ以上の厚みとすることが好ましい。
【００３６】
また更に、前記パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８の表面には金めっき層９が被着形成されている。
【００３７】
前記金めっき層９は、配線層２、銅−ホウ素めっき層６および銅めっき層７の酸化腐食を防止するとともに、配線層２に対する低融点ロウ材の接合性を良好なものとする作用をなす。
【００３８】
前記金めっき層９は、例えば、金化合物であるシアン化金カリウムおよび錯化剤であるエチレンジアミン四酢酸を主成分とする無電解金めっき液中に、前記パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８が被着されている配線層２を所定時間浸漬させることによって前記合金層８の表面に所定厚みに被着される。
【００３９】
更に前記金めっき層９は、その厚みが０．８μｍを超えて厚くすると、半導体素子３の電極を配線層２に半田等の低融点ロウ材からなる接続部材５を介して接続したとき、低融点ロウ材５の錫と金との間で脆い金属間化合物が生成され、半導体素子３の配線層２に対する接続の信頼性が大きく低下してしまう危険性がある。従って、前記金めっき層９は、その厚さを０．８μｍ以下としておくことが好ましい。
【００４０】
また一方、前記半導体素子３が搭載された絶縁基体１は、その上面に蓋体１０が樹脂、ガラス、ロウ材等からなる封止材を介して接合され、この蓋体１０と絶縁基体１とによって半導体素子３を内部に気密に封止するようになっている。
【００４１】
前記蓋体１０は酸化アルミニウム質焼結体やムライト質焼結体、窒化アルミニウム質焼結体等のセラミックス材料、あるいは鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属材料から成り、例えば、酸化アルミニウム質焼結体から成る場合には、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末を従来周知のプレス成形法を採用することによって椀状に成形するとともにこれを約１５００℃の温度で焼成することによって形成される。
【００４２】
かくして上述の本発明の配線基板を適用した半導体素子収納用パッケージによれば、絶縁基体１上面の搭載部表面に露出した配線層２に半導体素子３の電極を半田等の低融点ロウ材から成る接続部材５を介して電気的、機械的に接続し、しかる後、絶縁基体１の上面に蓋体１０を樹脂やガラス、ロウ材等から成る封止材を介して接合させ、絶縁基体１と蓋体１０とから成る容器内部に半導体素子３を気密に収容することによって最終製品としての半導体装置が完成する。
【００４３】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、本発明の配線基板を、半導体素子、容量素子、抵抗器等の電子部品を搭載する混成集積回路用の配線基板に適用してもよい。
【００４４】
【発明の効果】
本発明の配線基板によれば、少なくとも電子部品の電極が低融点ロウ材を介して接続される配線層の表面に、ホウ素の含有量が０．３重量％以上で銅−ホウ素の結晶粒径が０．３μｍ以下と小さい銅−ホウ素めっき層を被着させており、銅−ホウ素めっき層を形成する銅の結晶粒の平均粒径は、銅めっき層を形成する銅の結晶粒の平均粒径および配線層表面の凹凸よりも小さいことから、配線層の表面に多数の凹凸があったとしても、この凹部内に銅−ホウ素の結晶が良好に入り込んで配線層と銅−ホウ素めっき層とが間に空隙部を形成することなく強固に被着し、また銅−ホウ素めっき層上に、各々の密着性が良好な銅めっき層と、パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層と、金めっき層とを順次被着させたことから、配線層に銅めっき層および金めっき層を強固に被着させることができるとともに前記銅めっき層によって配線層の電気抵抗を小さなものとなすことができ、更に金めっき層によって配線層の酸化腐食を有効に防止しつつ配線層に電子部品の電極を低融点ロウ材を介して確実、強固に電気的接続することが可能となる。
【００４５】
また同時に、前記銅めっき層と金めっき層との間に形成したパラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層、特にリン成分の作用により銅めっき層の銅の金めっき層表面への拡散が極めて効果的に防止され、配線層に電子部品の電極を低融点ロウ材を介して接合する際の熱等が作用したとしても金めっき層表面に銅の酸化物層が形成されることはほとんどなく、これによって配線層に対する低融点ロウ材の接合性を良好なものに維持することができる。
【図面の簡単な説明】
【図１】本発明の配線基板を半導体素子収納用パッケージに適用した場合の一実施例を示す断面図である。
【図２】図１に示す配線基板の要部断面図である。
【符号の説明】
１・・・・絶縁基体
２・・・・配線層
３・・・・半導体素子
４・・・・配線基板
５・・・・接続部材
６・・・・銅−ホウ素めっき層
７・・・・銅めっき層
８・・・・パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層
９・・・・金めっき層
１０・・・蓋体
【発明の属する技術分野】
本発明は、半導体素子を収容するための半導体素子収納用パッケージや混成集積回路基板等に用いられる配線基板に関するものである。
【０００２】
【従来の技術】
従来、半導体素子収納用パッケージや混成集積回路基板等に用いられる配線基板は、一般に、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体等の電気絶縁材料から成る絶縁基体と、該絶縁基体の表面および内部に被着されたタングステン、モリブデン、マンガン等の金属材料から成る配線層とにより形成されており、絶縁基体の表面に半導体素子や容量素子、抵抗器等の電子部品を搭載するとともに該電子部品の各電極を配線層に錫−鉛半田、錫−銀系半田等の低融点ロウ材を介して電気的に接続するようになっている。
【０００３】
かかる配線基板は、配線層の所定部位を外部電気回路基板の配線導体に錫−鉛半田、錫−銀系半田等の低融点ロウ材を介し接続することによって外部電気回路基板上に実装され、同時に配線基板に搭載されている電子部品の各電極も所定の外部電気回路に電気的に接続されることとなる。
【０００４】
また前記配線基板は、通常、配線層の露出表面に銅めっき層および金めっき層が順次被着されており、該銅めっき層によって配線層の電気抵抗を低く、かつ配線層に対する低融点ロウ材の接合を良好としており、また金めっき層によって配線層及び銅めっき層の酸化腐食を有効に防止している。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の配線基板においては、銅めっき層を形成している銅の結晶粒の平均粒径が一般に約１μｍであり、タングステン、モリブデン、マンガン等の金属材料から成る配線層表面の凹凸径（凹部：約１μｍ）に比べて大きい。そのため配線層表面に銅めっき層を被着させても銅めっき層は配線層表面の凹部内に十分入り込まずに配線層表面と銅めっき層との間に多数の空隙部が形成されてしまい、その結果、銅めっき層と配線層との密着強度が弱くなり、外力印加によって銅めっき層が配線層より容易に剥離したり、配線層表面と銅めっき層との間の空隙部に入り込んでいる気体が配線層に電子部品の電極を低融点ロウ材を介して接続する際の熱等によって大きく膨張し、銅めっき層にフクレ等が発生してしまうという欠点があった。
【０００６】
また、前記配線層に、電子部品の電極を低融点ロウ材を介して接合する際の熱等が作用すると、銅めっき層の銅が金めっき層の表面に移動拡散して銅の酸化物層を形成してしまい、配線層に対する低融点ロウ材の濡れ性が劣化したり、接触電気抵抗が著しく増大してしまったりするという問題もあった。
【０００７】
本発明は上記従来の欠点に鑑み案出されたもので、その目的は配線層と銅めっき層との間に剥離が発生したり銅めっき層にフクレ等が生じるのを有効に防止し、配線層に銅めっき層及び金めっき層を強固に被着させることによって配線層に電子部品の電極を低融点ロウ材を介して強固に取着接続することができる配線基板を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の配線基板は、絶縁基体に電子部品の電極が低融点ロウ材を介して接続される配線層を被着形成して成る配線基板であって、前記配線層のうち少なくとも電子部品の電極が低融点ロウ材を介して接合される領域の表面に、ホウ素の含有量が０．３重量％以上の銅−ホウ素めっき層と、銅めっき層と、パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層と、金めっき層とを順次被着させており、前記銅−ホウ素めっき層を形成する銅の結晶粒の平均粒径は、前記銅めっき層を形成する銅の結晶粒の平均粒径および前記配線層表面の凹凸よりも小さいことを特徴とするものである。
【０００９】
また本発明の配線基板は、前記銅−ホウ素めっき層の厚みが０．０３μｍ以上であることを特徴とするものである。
【００１０】
更に本発明は、前記銅−ホウ素めっき層を形成する銅の結晶粒の平均粒径が０．０２μｍ以下であることを特徴とするものである。
【００１１】
また更に本発明は、前記パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層のリン含有量が０．２重量％〜２重量％の範囲であることを特徴とするものである。
【００１２】
本発明の配線基板によれば、少なくとも電子部品の電極が低融点ロウ材を介して接続される配線層の表面に、ホウ素の含有量が０．３重量％以上で銅−ホウ素の結晶粒径が０．３μｍ未満と小さい銅−ホウ素めっき層を被着させており、銅−ホウ素めっき層を形成する銅の結晶粒の平均粒径は、銅めっき層を形成する銅の結晶粒の平均粒径および配線層表面の凹凸よりも小さいことから、配線層の表面に多数の凹凸があったとしても、この凹部内に銅−ホウ素の結晶が良好に入り込んで配線層と銅−ホウ素めっき層とが間に空隙部を形成することなく強固に被着し、また銅−ホウ素めっき層上に、各々の密着性が良好な銅めっき層と、パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層と、金めっき層とを順次被着させたことから、配線層に銅めっき層、合金層および金めっき層を強固に被着させることができるとともに前記銅めっき層によって配線層の電気抵抗を小さなものとなすことができ、更に金めっき層によって配線層の酸化腐食を有効に防止しつつ配線層に電子部品の電極を低融点ロウ材を介して確実、強固に電気的接続することができる。
【００１３】
また同時に、前記銅めっき層と金めっき層との間に形成したパラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層、特にリン成分の作用により銅めっき層の銅の金めっき層表面への拡散が極めて効果的に防止され、配線層に電子部品の電極を低融点ロウ材を介して接合する際の熱等が作用したとしても金めっき層表面に銅の酸化物層が形成されることはほとんどなく、これによって配線層に対する低融点ロウ材の接合性を良好なものに維持することができる。
【００１４】
【発明の実施の形態】
次に本発明を添付図面に基づいて詳細に説明する。
図１は、本発明の配線基板を半導体素子収納用パッケージに適用した場合の一実施例を示す断面図であり、１は絶縁基体、２は配線層である。この絶縁基体１と配線層２とで半導体素子３を搭載するための配線基板４が構成される。
【００１５】
前記絶縁基体１は、酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、ガラスセラミック焼結体等の電気絶縁材料から成り、その上面に半導体素子３を搭載する搭載部を有し、該搭載部表面に露出した配線層２に半導体素子３の電極が半田等の低融点ロウ材からなる接続部材５を介して接続される。
【００１６】
前記絶縁基体１は、例えば、酸化アルミニウム質焼結体から成る場合には、酸化アルミニウム、酸化珪素、酸化カルシウム、酸化マグネシウム等の原料粉末に適当な有機バインダー、溶剤を添加混合して泥漿状のセラミックスラリーとなすとともに該セラミックスラリーを従来周知のドクターブレード法やカレンダーロール法等のシート成形技術を採用してシート状のセラミックグリーンシート（セラミック生シート）を得、しかる後、前記セラミックグリーンシートに切断加工や打ち抜き加工等を施して適当な形状とするとともにこれを複数枚積層し、最後に前記積層されたセラミックグリーンシートを還元雰囲気中、約１６００℃の温度で焼成することによって製作される。
【００１７】
また前記絶縁基体１は、その上面の搭載部から下面にかけて多数の配線層２が被着形成されており、該配線層２の搭載部に露出した部位には半導体素子３の各電極が錫−鉛半田等の低融点ロウ材から成る接続部材５を介して電気的に接続され、また絶縁基体１の下面に導出された部位には外部電気回路基板の配線導体が半田等の低融点ロウ材を介して電気的に接続される。
【００１８】
前記配線層２は、接続される半導体素子３の電極を外部電気回路に接続する作用をなし、例えば、タングステンやモリブデン、モリブデン／マンガン、タングステン／銅、モリブデン／銅、タングステン／モリブデン／銅、等のタングステン、モリブデン、マンガンの少なくとも１種を主成分とする金属材料により形成されている。
【００１９】
前記配線層２は、タングステン等の金属粉末に適当な有機バインダーや溶剤を添加混合して得た金属ペーストを絶縁基体１となるセラミックグリーンシートに予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって、絶縁基体１の所定位置に被着形成される。
【００２０】
前記配線層２は、図２に示す如く、少なくとも半導体素子３の電極が低融点ロウ材から成る接続部材５を介して接続される領域に銅−ホウ素めっき層６、銅めっき層７、パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８、金めっき層９が順次被着されている。
【００２１】
前記銅−ホウ素めっき層６は、配線層２に銅めっき層７、パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８、金めっき層９を密着性良く被着させる下地金属層として作用する。
【００２２】
前記銅−ホウ素めっき層６は、例えば、配線層２の表面にパラジウム活性を施した後、この配線層２を、ジメチルアミンボラン等のホウ素系化合物を還元剤として用いたホウ素系無電解銅めっき液中に所定時間浸漬することによって配線層２の表面に所定厚みに被着される。この場合、前記銅−ホウ素めっき層６は被着時に共析して含有されるホウ素成分の作用により結晶粒の粒成長が効果的に抑制されて銅−ホウ素の結晶粒の平均粒径は、銅めっき層７を形成する銅の結晶粒の平均粒径および配線層２表面の凹凸よりも小さいもの、例えば、０．３μｍ以下の小さなものとなり、その結果、配線層２表面に多数の凹凸があったとしても、この凹部内に銅−ホウ素の結晶が良好に入り込んで配線層２と銅−ホウ素めっき層６とは間に空隙部を形成することなく強固に密着させることができる。
【００２３】
なお、前記銅−ホウ素めっき層６は、銅−ホウ素の結晶粒の平均粒径を０．３μｍ以下の小さなものとするにはホウ素の含有量を０．３重量％以上としておく必要があり、ホウ素の含有量を０．３重量％以上としておくことによって銅−ホウ素の結晶粒の粒径は０．３μｍ以下となり、配線層２の表面に凹凸を有するとしても凹部内に良好に入り込んで配線層２に強固に被着する。
【００２４】
また前記銅−ホウ素めっき層６は、銅−ホウ素の結晶粒の平均粒径を０．０２μｍ以下としておくと銅−ホウ素めっき層６を表面に凹凸を有する配線層２により一層強固に被着させることができる。従って、前記銅−ホウ素めっき層６は、銅−ホウ素の結晶粒の平均粒径を０．０２μｍ以下としておくことが好ましく、より好適には０．０１μｍ以下としておくのがよい。
【００２５】
前記銅−ホウ素めっき層６の平均粒径を０．０２μｍ以下とするには、銅−ホウ素めっき層６中のホウ素含有率を０．５重量％程度以上とすることによって行なわれ、電気伝導性等の特性を考慮すれば０．５重量％〜４重量％の範囲とすることが好ましい。
【００２６】
更に前記銅−ホウ素めっき層６は、その厚みが０．０３μｍ未満の薄いものとなると配線層２の表面全体を完全に覆うことが難しく、後述する銅めっき層７、パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８、および金めっき層９を配線層２に強固に被着させるのが困難となる傾向にある。従って、前記銅−ホウ素めっき層６は、その厚みを０．０３μｍ以上としておくことが好ましい。
【００２７】
また更に、前記銅−ホウ素めっき層６の表面には該銅−ホウ素めっき層６と後述するパラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８のいずれに対しても密着性が優れた銅めっき層７が被着形成されている。
【００２８】
前記銅めっき層７は、配線層２にパラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８を強固に被着させ、かつ配線層２に対し半田等の低融点ロウ材を強固に被着させるとともに配線層２の電気抵抗を下げる作用をなす。
【００２９】
前記銅めっき層７は、例えば、銅−ホウ素めっき層６を被着させた配線層２を、ホルマリンを還元剤として用いた無電解銅めっき液中に所定時間浸漬することによって銅−ホウ素めっき層６の表面に所定厚みに被着形成される。この場合、ホルマリンを還元剤として用いた無電解銅めっき液を用いると、このめっき液が自己触媒作用を有するため銅−ホウ素めっき層６の表面に活性処理を施すことなく、銅めっき層７を所定厚みに、かつ銅−ホウ素めっき層６に対し接合強度を大として被着させることが可能となる。
【００３０】
なお、前記銅めっき層７は、共析成分を含有しないホルマリン等を用いて形成され高純度であることから配線層２の半田等の低融点ロウ材に対する接合性が大きく改善されるとともに電気抵抗が極めて小さい値となり、配線層２を伝搬する電気信号等に減衰が発生するのを有効に防止することが可能となる。
【００３１】
また、前記銅めっき層７はその表面に、該銅めっき層７と、後述する金めっき層９のいずれに対しても密着性が優れた、パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８が被着形成されている。
【００３２】
前記パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８は、錫−鉛半田等の低融点ロウ材を介して半導体素子３の電極を配線層２に接続する際に作用する熱により銅めっき層７の銅が後述する金めっき層９の表面に移動拡散することを阻止する作用をなす。
【００３３】
前記パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８は、めっき法や蒸着法、イオンプレーティング法、スパッタリング法等の薄膜形成技術により形成することができ、例えばパラジウム−リンから成る場合であれば、塩化パラジウム等のパラジウム化合物と、次亜リン酸ナトリウム、亜リン酸ナトリウム等のリン系還元剤を主成分とする無電解パラジウム−リンめっき液中に配線層２の露出表面（銅めっき層７が被着）を所定時間浸漬することにより、所定厚みに被着形成することができる。
【００３４】
なお、前記銅めっき層７上にパラジウム−リン合金層８を被着形成した場合、含有するリン成分の作用により銅の移動拡散を極めて効果的に阻止することができ、例えば、後述する金めっき層９の厚みを０．０５μｍ未満と極めて薄いものとした場合や、錫−銀系半田等のいわゆる鉛フリー半田を用いて比較的高温でロウ付けした場合でも、銅めっき層７の銅が金めっき層９の表面に移動して酸化物層を作ることはなく、配線層２に対する低融点ロウ材の接合性や接触抵抗を良好に維持することができる
また、前記パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８のリン含有量が０．２重量％未満となると、錫−銀系半田等の比較的高温でロウ付けする低融点ロウ材を使用する場合、銅めっき層７の銅が金めっき層９に移動拡散するのを有効に阻止することが困難となる傾向にあり、また２重量％を超えると触媒不活性なリン成分が増大してめっき法による形成速度が遅くなり、量産性が低いものとなって実用性が損なわれてしまったり、内部応力が増大してクラック等を生じ易くなったりする傾向がある。従って、前記パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８は、リンの含有量を０．２重量％〜２重量％の範囲としておくことが好ましい。
【００３５】
更に、前記パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８は、その厚みが０．０５μｍ未満となると銅めっき層７の銅が金めっき層９の表面に移動拡散するのを阻止することが困難となり、３μｍを超えると形成時に発生して残留する内部応力が大きくなって銅めっき層７に対して強固に被着することが困難となるおそれがある。従って、前記パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８は、その厚みを０．０５μｍ〜３μｍの範囲とすることが好ましく、また後述する金めっき層９の厚みを０．０５μｍ未満と非常に薄いものとする場合には、銅めっき層７の酸化腐食を防ぐために０．３μｍ以上の厚みとすることが好ましい。
【００３６】
また更に、前記パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８の表面には金めっき層９が被着形成されている。
【００３７】
前記金めっき層９は、配線層２、銅−ホウ素めっき層６および銅めっき層７の酸化腐食を防止するとともに、配線層２に対する低融点ロウ材の接合性を良好なものとする作用をなす。
【００３８】
前記金めっき層９は、例えば、金化合物であるシアン化金カリウムおよび錯化剤であるエチレンジアミン四酢酸を主成分とする無電解金めっき液中に、前記パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層８が被着されている配線層２を所定時間浸漬させることによって前記合金層８の表面に所定厚みに被着される。
【００３９】
更に前記金めっき層９は、その厚みが０．８μｍを超えて厚くすると、半導体素子３の電極を配線層２に半田等の低融点ロウ材からなる接続部材５を介して接続したとき、低融点ロウ材５の錫と金との間で脆い金属間化合物が生成され、半導体素子３の配線層２に対する接続の信頼性が大きく低下してしまう危険性がある。従って、前記金めっき層９は、その厚さを０．８μｍ以下としておくことが好ましい。
【００４０】
また一方、前記半導体素子３が搭載された絶縁基体１は、その上面に蓋体１０が樹脂、ガラス、ロウ材等からなる封止材を介して接合され、この蓋体１０と絶縁基体１とによって半導体素子３を内部に気密に封止するようになっている。
【００４１】
前記蓋体１０は酸化アルミニウム質焼結体やムライト質焼結体、窒化アルミニウム質焼結体等のセラミックス材料、あるいは鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属材料から成り、例えば、酸化アルミニウム質焼結体から成る場合には、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末を従来周知のプレス成形法を採用することによって椀状に成形するとともにこれを約１５００℃の温度で焼成することによって形成される。
【００４２】
かくして上述の本発明の配線基板を適用した半導体素子収納用パッケージによれば、絶縁基体１上面の搭載部表面に露出した配線層２に半導体素子３の電極を半田等の低融点ロウ材から成る接続部材５を介して電気的、機械的に接続し、しかる後、絶縁基体１の上面に蓋体１０を樹脂やガラス、ロウ材等から成る封止材を介して接合させ、絶縁基体１と蓋体１０とから成る容器内部に半導体素子３を気密に収容することによって最終製品としての半導体装置が完成する。
【００４３】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、本発明の配線基板を、半導体素子、容量素子、抵抗器等の電子部品を搭載する混成集積回路用の配線基板に適用してもよい。
【００４４】
【発明の効果】
本発明の配線基板によれば、少なくとも電子部品の電極が低融点ロウ材を介して接続される配線層の表面に、ホウ素の含有量が０．３重量％以上で銅−ホウ素の結晶粒径が０．３μｍ以下と小さい銅−ホウ素めっき層を被着させており、銅−ホウ素めっき層を形成する銅の結晶粒の平均粒径は、銅めっき層を形成する銅の結晶粒の平均粒径および配線層表面の凹凸よりも小さいことから、配線層の表面に多数の凹凸があったとしても、この凹部内に銅−ホウ素の結晶が良好に入り込んで配線層と銅−ホウ素めっき層とが間に空隙部を形成することなく強固に被着し、また銅−ホウ素めっき層上に、各々の密着性が良好な銅めっき層と、パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層と、金めっき層とを順次被着させたことから、配線層に銅めっき層および金めっき層を強固に被着させることができるとともに前記銅めっき層によって配線層の電気抵抗を小さなものとなすことができ、更に金めっき層によって配線層の酸化腐食を有効に防止しつつ配線層に電子部品の電極を低融点ロウ材を介して確実、強固に電気的接続することが可能となる。
【００４５】
また同時に、前記銅めっき層と金めっき層との間に形成したパラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層、特にリン成分の作用により銅めっき層の銅の金めっき層表面への拡散が極めて効果的に防止され、配線層に電子部品の電極を低融点ロウ材を介して接合する際の熱等が作用したとしても金めっき層表面に銅の酸化物層が形成されることはほとんどなく、これによって配線層に対する低融点ロウ材の接合性を良好なものに維持することができる。
【図面の簡単な説明】
【図１】本発明の配線基板を半導体素子収納用パッケージに適用した場合の一実施例を示す断面図である。
【図２】図１に示す配線基板の要部断面図である。
【符号の説明】
１・・・・絶縁基体
２・・・・配線層
３・・・・半導体素子
４・・・・配線基板
５・・・・接続部材
６・・・・銅−ホウ素めっき層
７・・・・銅めっき層
８・・・・パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層
９・・・・金めっき層
１０・・・蓋体
Claims (4)
- 絶縁基体に電子部品の電極が低融点ロウ材を介して接続される配線層を被着形成して成る配線基板であって、前記配線層のうち少なくとも電子部品の電極が低融点ロウ材を介して接合される領域の表面に、ホウ素の含有量が０．３重量％以上の銅−ホウ素めっき層と、銅めっき層と、パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層と、金めっき層とを順次被着させており、前記銅−ホウ素めっき層を形成する銅の結晶粒の平均粒径は、前記銅めっき層を形成する銅の結晶粒の平均粒径および前記配線層表面の凹凸よりも小さいことを特徴とする配線基板。
- 前記銅−ホウ素めっき層の厚みが０．０３μｍ以上であることを特徴とする請求項１に記載の配線基板。
- 前記銅−ホウ素めっき層を形成する銅の結晶粒の平均粒径が０．０２μｍ以下であることを特徴とする請求項１に記載の配線基板。
- 前記パラジウム、白金、ロジウム、ルテニウムの少なくとも１種とリンとの合金層のリン含有量が０．２重量％〜２重量％の範囲であることを特徴とする請求項1に記載の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001310161A JP3898482B2 (ja) | 2001-10-05 | 2001-10-05 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001310161A JP3898482B2 (ja) | 2001-10-05 | 2001-10-05 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003115655A JP2003115655A (ja) | 2003-04-18 |
| JP3898482B2 true JP3898482B2 (ja) | 2007-03-28 |
Family
ID=19129184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001310161A Expired - Fee Related JP3898482B2 (ja) | 2001-10-05 | 2001-10-05 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3898482B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4639964B2 (ja) * | 2005-05-31 | 2011-02-23 | 凸版印刷株式会社 | 配線基板の製造方法 |
| JP7135716B2 (ja) * | 2017-10-27 | 2022-09-13 | 三菱マテリアル株式会社 | 接合体、ヒートシンク付絶縁回路基板、及び、ヒートシンク |
-
2001
- 2001-10-05 JP JP2001310161A patent/JP3898482B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003115655A (ja) | 2003-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002111188A (ja) | 配線基板 | |
| JP3898482B2 (ja) | 配線基板 | |
| JP2002076189A (ja) | 配線基板 | |
| JP4683768B2 (ja) | 配線基板 | |
| JP2002057444A (ja) | 配線基板 | |
| JP3740407B2 (ja) | 配線基板 | |
| JP2003100952A (ja) | 配線基板 | |
| JP2001148561A (ja) | 配線基板の製造方法 | |
| JP3866164B2 (ja) | 配線基板 | |
| JP2001339141A (ja) | 配線基板 | |
| JP3771854B2 (ja) | 配線基板 | |
| JP3808357B2 (ja) | 配線基板 | |
| JP2001102733A (ja) | 電子部品の実装方法 | |
| JP2001339014A (ja) | 配線基板 | |
| JP2003069201A (ja) | 配線基板 | |
| JP2001339015A (ja) | 配線基板 | |
| JPH05267496A (ja) | セラミックス配線基板の製造方法 | |
| JP2003008190A (ja) | 配線基板 | |
| JP2001085807A (ja) | 配線基板 | |
| JP4191860B2 (ja) | セラミック回路基板 | |
| JP3464137B2 (ja) | 電子部品収納用パッケージ | |
| JP2000244087A (ja) | 配線基板 | |
| JP3854177B2 (ja) | 半導体素子搭載用配線基板およびその製造方法 | |
| JP2001308498A (ja) | 配線基板 | |
| JP3780505B2 (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061221 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140105 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |