JP2002076189A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2002076189A
JP2002076189A JP2000253699A JP2000253699A JP2002076189A JP 2002076189 A JP2002076189 A JP 2002076189A JP 2000253699 A JP2000253699 A JP 2000253699A JP 2000253699 A JP2000253699 A JP 2000253699A JP 2002076189 A JP2002076189 A JP 2002076189A
Authority
JP
Japan
Prior art keywords
plating layer
nickel plating
weight
nickel
gold plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000253699A
Other languages
English (en)
Inventor
Takuya Ouchi
卓也 大内
Atsuhiro Kobayashi
厚博 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000253699A priority Critical patent/JP2002076189A/ja
Publication of JP2002076189A publication Critical patent/JP2002076189A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16251Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】平面積の狭い接続パッド表面にニッケルメッキ
層と金メッキ層を均一厚みに被着させることができな
い。 【解決手段】絶縁基体1と、該絶縁基体1の表面および
/または内部に形成された配線導体2と、前記絶縁基体
2の表面に形成され、前記配線導体2に電気的に接続し
ている接続パッド3とから成る配線基板5であって、前
記接続パッド3は平面積が7.85×10-3mm2以下
であり、かつ表面に、ホウ素を0.05乃至3重量%、
硫黄を0.005乃至0.08重量%、鉛を0.008
乃至0.2重量%含有しているニッケルメッキ層7と、
金メッキ層8とが順次被着されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子収納用
パッケージや回路基板等に使用される配線基板に関する
ものである。
【0002】
【従来の技術】半導体素子収納用パッケージや電子部品
搭載用基板等の各種の回路基板に使用される配線基板
は、各種のセラミックス材料や有機絶縁樹脂材料あるい
は無機絶縁物粉末を有機絶縁樹脂で結合したもの等から
成る絶縁基体と、その絶縁基体の表面ならびに必要に応
じて内部に形成された、タングステンやモリブデン、モ
リブデン−マンガン、銅、銀、銀−パラジウム等の金属
粉末メタライズや銅、銀等の金属粉末の焼結体あるいは
銅の金属箔等から成る信号用、接地用、電源用等の配線
導体と、絶縁基体の表面に形成され配線導体と電気的に
接続された接続パッドとから構成されている。
【0003】そして、絶縁基体の表面に形成された接続
パッドには、耐食性や低融点ロウ材の濡れ性を高める目
的で、通常はニッケルメッキ層と金メッキ層とが順次被
着形成されている。
【0004】このようなメッキ層としては、ロウ材濡れ
性およびボンディング特性に優れ、無電解メッキ法によ
り接続パッドの表面に被着形成が可能なことから、ニッ
ケルメッキ層および金メッキ層が多用されている。特
に、ニッケルメッキ層の無電解メッキ法においてはホウ
素系の還元剤が用いられることが多く、そのためホウ素
系のニッケルメッキ層、いわゆるニッケル−ホウ素合金
メッキ層が広く用いられている。なお、前記ニッケルメ
ッキ層の表面には、一般に、金メッキ層が、置換型の無
電解メッキ法、すなわち、ニッケルを酸化溶出させると
ともに金を還元析出させる方法により被着形成され、ニ
ッケルメッキ層の耐食性、ロウ材接合特性を向上させて
いる。
【0005】しかしながら、従来の無電解メッキ法によ
るホウ素系のニッケルメッキ層は耐食性に劣り、その表
面が金メッキ層で被覆されている場合であっても、金メ
ッキ層中に発生するピンホールを通じて侵入する空気や
水分との接触によって表面が酸化して低融点ロウ材の濡
れ性が低下し、低融点ロウ材の接合強度が低下するとい
う問題点があった。
【0006】一方、ホウ素系の無電解ニッケルメッキ層
については、そのメッキ層中のホウ素含有量を多くする
ことにより耐食性を向上させることができることが知ら
れているが、メッキ層中のホウ素含有量を多くするとニ
ッケルメッキ層中のニッケルの結晶性が低下してしま
い、特に、ホウ素が3重量%を超えるとニッケルが非晶
質の状態となり、その結果、メッキ層の導電性が接続パ
ッドの表面被膜としては不適当な程度にまで低下してし
まうという問題があった。
【0007】そこで上記問題を解決するため、本出願人
は、先に、接続パッドの表面に0.05〜3重量%のホ
ウ素および0.005〜0.08重量%の硫黄を含有す
るニッケルメッキ層と金メッキ層とを順次被着させた配
線基板を提案した(特願平11−46620号)。
【0008】かかる配線基板によれば、ニッケルメッキ
層に0.05〜3重量%のホウ素と0.005〜0.0
8重量%の硫黄を含有させたことからニッケルメツキ層
の導電性を低下させることなく耐食性を向上させること
が可能となった。
【0009】
【発明が解決しようとする課題】しかしながら、上述の
配線基板は各接続パッド上に被着形成されるニッケルメ
ッキ層の導電性、耐食性については問題ないものの各接
続パッドの表面積が7.85×10-3mm2以下(直径
が100μm以下の円形状)となった場合、これらの接
続パッドが電気的に接続されている配線導体の面積、厚
み等の影響を受けて各接続パッド間に電位差が生じ、こ
の電位差に起因してニッケルメッキ層表面に金メッキ層
を均一厚みに形成することができず、その結果、接続パ
ッドに電子部品の電極を半田等の低融点ロウ材を介して
強固に接合させることが不可となり、配線基板への電子
部品の接続信頼性が大きく低下するという問題を誘発し
た。
【0010】本発明はかかる問題点に鑑み案出されたも
のであり、その目的は、平面積が7.85×10-3mm
2以下の接続パッドに、導電性が高く、耐食性に優れた
ニッケルメッキ層および耐食性、ロウ材濡れ性に優れた
金メッキ層を均一厚みに被着させることができ、これに
よって電子部品の電極と接続パッドを介しての配線導体
を確実、強固とし、電子部品を長期にわたって安定に作
動させることができる、小型、高密度の配線基板を提供
することにある。
【0011】
【課題を解決するための手段】本発明の配線基板は、絶
縁基体と、該絶縁基体の表面および/または内部に形成
された配線導体と、前記絶縁基体の表面に形成され、半
導体素子の電極が電気的接続手段を介して接続される接
続パッドとから成る配線基板であって、前記接続パッド
は平面積が7.85×10-3mm2以下であり、かつ表
面に、ホウ素を0.05乃至3重量%、硫黄を0.00
5乃至0.08重量%、鉛を0.008乃至0.2重量
%含有しているニッケルメッキ層と、金メッキ層とが順
次被着されていることを特徴とするものである。
【0012】本発明の配線基板によれば、平面積が7.
85×10-3mm2以下の接続パッド表面に、ホウ素を
0.05乃至3重量%、硫黄を0.005乃至0.08
重量%、鉛を0.008乃至0.2重量%含有している
ニッケルメッキ層と、金メッキ層とを順次被着させたこ
とからニッケルメッキ層の導電性を高く、耐食性に優れ
たものにするとともにニッケルメッキ層上に耐食性、ロ
ウ材濡れ性に優れた金メッキ層を均一厚みに被着させる
ことができ、その結果、接続パッドに電子部品の電極を
半田等の低融点ロウ材を介して確実、強固に接合させる
ことが可能となり、電子部品の配線導体への電気的接続
の信頼性を極めて高いものとなすことができる。
【0013】
【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。図1は、本発明の配線基板を半導体素
子を収容する半導体素子収納用パッケージに適用した場
合の一実施例を示し、1は絶縁基体、2は配線導体、3
は接続パッドである。この絶縁基体1と配線導体2と接
続パッド3とで半導体素子4を塔載するための配線基板
5が形成される。
【0014】前記絶縁基体1は、酸化アルミニウム質焼
結体、窒化アルミニウム質焼結体、ムライト質焼結体、
酸化珪素質焼結体、炭化珪素質焼結体、ガラスセラミッ
ク焼結体等の各種セラミックス材料、またはエポキシ樹
脂やポリイミド樹脂、フッ素樹脂、ガラス−エポキシ樹
脂等の有機絶縁樹脂材料、あるいは上記セラミックス材
料等の無機絶縁物粉末を上記有機絶縁樹脂で結合したも
ので形成されている。
【0015】前記絶縁基体1は、例えば、酸化アルミニ
ウム質焼結体から成る場合には、酸化アルミニウム、酸
化珪素、酸化カルシウム、酸化マグネシウム等の原料粉
末に適当な有機バインダー、溶剤を添加混合して泥漿状
のセラミックスラリーとなすとともに該セラミックスラ
リーを従来周知のドクターブレード法やカレンダーロー
ル法等のシート成形技術を採用しシート状となすことに
よってセラミックグリーンシート(セラミック生シー
ト)を得、しかる後、前記セラミックグリーンシートを
切断加工や打ち抜き加工により適当な形状とするととも
にこれを複数枚積層し、最後に前記積層されたセラミッ
クグリーンシートを還元雰囲気中、約1600℃の温度
で焼成することによって製作される。
【0016】また前記絶縁基体1は、その上面に多数個
の接続パッド3が形成されるとともに、上面から下面に
かけて信号用、接地用、電源用等の多数の配線導体2が
被着形成され、配線導体2と接続パッド3とは電気的に
接続されている。
【0017】そして接続パッド3に半導体素子4の各電
極を低融点ロウ材6を介して電気的に接続することによ
り、半導体素子4の各電極と配線導体2とが電気的に接
続される。
【0018】前記配線導体2および接続パッド3は、塔
載される半導体素子4の各電極を外部電気回路基板に接
続する作用をなし、例えば、タングステン、モリブデ
ン、マンガン等の高融点金属粉末から成り、タングステ
ン等の高融点金属粉末に適当な有機バインダーや溶剤を
添加混合して得た金属ペーストを絶縁基体1となるセラ
ミックグリーンシートに予め従来周知のスクリーン印刷
法により所定パターンに印刷塗布しておくことによって
絶縁基体1の上面から下面にかけて被着される。
【0019】なお、前記接続パッド3は、半導体素子の
下面に高密度で形成された半導体素子の電極と接続する
ため高密度で形成する必要があり、例えば、直径が0.
1mm以下の円形状等、その平面積が7.85×10-3
mm2以下の小さなものとして形成する必要があり、特
に直径が0.075mm以下の円形状等、4.42×1
-3mm2以下の平面積とすることが好ましい。
【0020】また、前記接続パッド3は図2に示すよう
に、その表面に、ニッケルメッキ層7及び金メッキ層8
が順次被着されている。
【0021】前記ニッケルメッキ層7は、低融点ロウ材
6を接続パッド3に強固に接続するための金属層として
作用するとともに、接続パッド3に金メッキ層8を密着
性良く被着させる下地金属層として作用する。
【0022】更に前記金メッキ層8は、ニッケルメッキ
層7の耐食性を向上させるとともに低融点ロウ材6の濡
れ性、接合特性を向上させる作用をなす。
【0023】なお、前記低融点ロウ材としては、一般
に、鉛−錫(鉛90重量%)系半田等の融点が250℃
〜300℃のいわゆる高温半田が使用されている。
【0024】本発明においては、前記ニッケルメッキ層
7にホウ素を0.05乃至3重量%、硫黄を0.005
乃至008重量%、鉛を0.008乃至0.2重量%含
有させておくことが重要である。
【0025】前記ニッケルメッキ層7にホウ素を0.0
5乃至3重量%、硫黄を0.005乃至008重量%、
鉛を0.008乃至0.2重量%含有させておくと、ホ
ウ素がニッケルメッキ層7の耐食性を、硫黄が導電性
を、鉛が金メッキ層8の析出形成の反応性を良好とし、
これによって接続パッド3表面に導電性が高く、耐食性
に優れたニッケルメッキ層7と、耐食性、ロウ材濡れ性
に優れた金メッキ層8とを均一厚みに被着させることが
でき、その結果、接続パッド3に半導体素子4の電極を
半田等の低融点ロウ材6を介して確実、強固に接合させ
ることが可能となり、半導体素子4の配線導体2への電
気的接続の信頼性を極めて高いものとなすことができ
る。
【0026】なお、前記ニッケルメッキ層7に含有され
るホウ素はその量が0.05重量%未満であるとニッケ
ルメッキ層7の耐食性が低下し、接続パッド3に半導体
素子4の各電極を強固に接合させることができず、また
3重量%を超えるとニッケルメッキ層7中のニッケルが
非晶質の状態となってニッケルメッキ層7の導電性が接
続ハッド3の表面被覆としては不適当な程度、具体的に
は20Ω・cm以下にまで低下してしまう。従って、前
記ニッケルメッキ層7に含有されるホウ素はその量が
0.05重量%乃至3重量%の範囲に特定される。
【0027】また前記ニッケルメッキ層7に含有される
硫黄はその量が0.005重量%未満であるとニッケル
メッキ層7に微細なクラックが発生して接続パッド3に
対する被着強度が低下するとともに導電性が低下してし
まい、また0.08重量%を超えるとニッケルメッキ層
7の耐食性が低下してしまう。従って、前記ニッケルメ
ッキ層7に含有される硫黄はその量が0.005重量%
乃至0.08重量%の範囲に特定される。
【0028】更に前記ニッケルメッキ層7に含有される
鉛はその量が0.008重量%未満であるとニッケルメ
ッキ層7表面に金メッキ層8を均一厚みに被着させるこ
とができず、また0.2重量%を超えるとニッケルメッ
キ層7の耐食性が低下してしまう。従って、前記ニッケ
ルメッキ層7に含有される鉛はその量が0.008重量
%乃至0.2重量%の範囲に特定される。
【0029】また更に前記ニッケルメッキ層7は、例え
ば、アンモニア分解ガス雰囲気中、約850℃〜870
℃の温度で約10〜30分程度熱処理を加えておくとニ
ッケルメッキ層7の表層部(表面から約300オングス
トロームの深さ)より金の析出を阻害するホウ素が揮散
除去され、これによってニッケルメッキ層7の表面に金
メッキ層8をより一層均一、かつ強固に被着させること
ができ、同時にニッケルメッキ層7に内在する応力が緩
和されてクラック等の不具合が生じ難くなるとともにニ
ッケルの結晶粒が粒成長して緻密化し、耐食性がさらに
向上する。従って、前記ニッケルメツキ層7は、一旦、
アンモニア分解ガス雰囲気中、約850℃〜870℃の
温度で約10〜30分程度熱処理を加えておくことが好
ましい。
【0030】前記ニッケルメッキ層7は、ホウ素系の無
電解ニッケルメッキ層として被着形成したり、硫酸ニッ
ケルを主成分とし、ジメチルアミンボラン等のホウ素化
合物を添加したメッキ液を用いて電解ニッケルメッキ層
として被着形成することができ、例えば、ニッケルメッ
キ層7を無電解ニッケルメッキ層として被着させる場合
であれば、メッキ液としては、ニッケル供給源である硫
酸ニッケルと、還元剤であるジメチルアミンボランとを
主成分とし、錯化剤として酢酸、マロン酸、コハク酸、
プロピオン酸またはこれらのナトリウム塩のうちいずれ
か2〜3種類と、pH調整剤として塩化アンモニウム
と、安定剤としてチオ二酢酸または酢酸鉛とを添加混合
して調整したメッキ液を用いる。このメッキ液中に絶縁
基体1の表面に接続パッド3が形成されて成る配線基板
5をpHが5〜7程度、液温が55℃〜65℃程度の条
件で所定時間浸漬することにより、接続パッド3の表面
に所定厚みに被着させることができる。
【0031】そして、ニッケルメッキ層7中のホウ素、
硫黄、及び鉛含有量を上記所定の範囲内に制御するに
は、例えば錯化剤を2〜3種類組み合わせたり、酢酸鉛
等の鉛化合物の濃度を調整してニッケルメッキ層7中の
鉛含有量を調整したり、pH、液温、撹拌スピード等の
メッキ条件を制御したりすることによって行なわれる。
【0032】なお、前記ニッケルメッキ層7中のホウ素
及び鉛の含有量は、ニッケルメッキ層7を硝酸に溶解し
て発行分光分析することにより測定すればよい。また硫
黄の含有量は、ニッケルメッキ層7を蛍光X線分析する
ことにより測定すればよい。
【0033】また、前記ニッケルメッキ層7は、その厚
みが4μm未満となると、接続パッド3に半導体素子4
の電極を低融点ロウ材6を介して強固に接続することが
困難となって電気的、機械的な接続の信頼性が低下する
傾向にあり、10μmを超えると、内部応力によりニッ
ケルメッキ層7の接続パッド3に対する被着強度が低下
する傾向にある。従って、前記ニッケルメッキ層7は、
その厚みを4μm〜10μmの範囲とすることが好まし
い。
【0034】更に前記金メッキ層8は、無電解金メッキ
層として、あるいは電解金メッキ層として被着形成する
ことができ、例えば、金メッキ層8を無電解法により形
成する場合であれば、通常は置換型の無電解金メッキ層
8a上に自己触媒型の無電解金メッキ層8bを析出させ
た2層構造の金メッキ層が用いられる。
【0035】置換型の無電解金メッキ層8aは、ニッケ
ルメッキ層7の表面に金メッキ層8を被着させるために
必要なものであり、ニッケルメッキ層7表面のニッケル
と置換型無電解金メッキ層8aを形成するためのメッキ
液中に含有される金とを化学的に置換させることにより
ニッケルメッキ層7の表面に無電解金めっき層8aが被
着される。
【0036】この置換型の無電解金メッキ層8aは、例
えば、金の供給源であるシアン化金カリウムと、錯化剤
としてのエチレンジアミン四酢酸(EDTA)、クエン
酸等と、pH調整剤等とから成る無電解メッキ液を用い
る。このメッキ液中に接続パッド3の表面にニッケルメ
ッキ層7が被着形成された配線基板をpHが4〜7程
度、液温が85〜95℃程度の条件で約30秒〜30分
程度浸漬することにより、接続パッド3の表面に被着さ
れたニッケルメッキ層7上に置換型の無電解金メッキ層
8aを被着させることができる。
【0037】前記置換型の無電解金メッキ層8aは、そ
の厚みが0.01μm未満では、ニッケルメッキ層7の
表面を均質に覆うことが困難となる傾向にあり、また
0.07μmを超えると、ニッケルメッキ層7が金との
置換反応により腐食されて、その結果、ニッケルメッキ
層7と低融点ロウ材6との濡れ性が低下してしまう傾向
にある。従って、置換型の無電解金メッキ層8aの厚み
は0.01〜0.07μmの範囲が好ましい。
【0038】また自己触媒型の無電解金メッキ層8b
は、ニッケルメッキ層7の表面に被着される金メッキ層
8を緻密かつ所定の厚みとする作用をなし、ニッケルメ
ッキ層7表面に被着された置換型の金メッキ層8a表面
の金を触媒としてこの金メッキ層8a上に自己触媒型の
無電解金メッキ層8bが緻密かつ所定の厚みに被着され
る。
【0039】この自己触媒型の無電解金メッキ層8b
は、例えば、金の供給源であるシアン化金カリウムと、
還元剤としての水酸化ナトリウム、ジメチルアミンボラ
ンと、錯化剤としてのシアン化カリウム等から成る無電
解メッキ液を用いる。このメッキ液中に接続パッド3の
表面のニッケルメッキ層7に置換型の無電解金メッキ層
8aが被着形成された配線基板をpHが12〜14程
度、液温が50〜60℃程度の条件で約60秒〜30分
程度浸漬することにより、置換型の無電解金メッキ層上
に自己触媒型の無電解金メッキ層8bを被着させること
ができる。
【0040】前記置換型の無電解金メッキ層8aおよび
自己触媒型の無電解金メッキ層8bの合計厚みは0.0
3μm未満であると金メッキ層8に多量のピンホールが
形成され、金メッキ層8によりニッケルメッキ層7の耐
食性を向上させることが困難となる傾向にある。他方、
1μmを超えると、接続パッド3を半導体素子4の電極
に半田等の低融点ロウ材6を介して接続する際に脆弱な
金−錫合金が多量に形成されてしまい、その結果、低融
点ロウ材6の接続パッド3に対する接合強度が極めて弱
いものとなってしまう。従って、ニッケルメッキ層7上
に被着される金メッキ層8の厚みは0.03〜1.0μ
mの範囲が好ましい。
【0041】かくして本発明の配線基板5によれば、絶
縁基体1上面に形成した接続パッド3に半導体素子4の
電極を低融点ロウ材6を介して電気的、機械的に接続
し、しかる後、絶縁基体1上面に金属やセラミックスか
ら成る蓋体9をガラスや樹脂、ロウ材等の封止材を介し
て接合させ、絶縁基体1と蓋体9とから成る容器内部に
半導体素子4を気密に収容することによって製品として
の半導体装置が完成する。
【0042】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、上述の実施例では本
発明の配線基板を半導体素子を収容する半導体素子収納
用パッケージに適用したが、混成集積回路基板等の他の
用途に適用してもよい。
【0043】
【発明の効果】本発明の配線基板によれば、平面積が
7.85×10-3mm2以下の接続パッド表面に、ホウ
素を0.05乃至3重量%、硫黄を0.005乃至0.
08重量%、鉛を0.008乃至0.2重量%含有して
いるニッケルメッキ層と、金メッキ層とを順次被着させ
たことからニッケルメッキ層の導電性を高く、耐食性に
優れたものにするとともにニッケルメッキ層上に耐食
性、ロウ材濡れ性に優れた金メッキ層を均一厚みに被着
させることができ、その結果、接続パッドに電子部品の
電極を半田等の低融点ロウ材を介して確実、強固に接合
させることが可能となり、電子部品の配線導体への電気
的接続の信頼性を極めて高いものとなすことができる。
【図面の簡単な説明】
【図1】本発明の配線基板の一実施例を示す断面図であ
る。
【図2】図1に示す配線基板の要部拡大図である。
【符号の説明】
1・・・・絶縁基体 2・・・・配線導体 3・・・・接続パッド 4・・・・半導体素子 5・・・・配線基板 6・・・・低融点ロウ材 7・・・・ニッケルメッキ層 8・・・・金メッキ層 8a・・・置換型の金メッキ層 8b・・・自己触媒型の金メッキ層 9・・・・蓋体
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K022 AA02 AA42 BA03 BA04 BA14 BA17 BA19 BA31 BA32 BA36 DA01 DA03 EA01 4K024 AA03 AA11 AA14 AA15 AB02 AB17 BA15 BB11 BB12 DB01 GA04 GA14 5E319 AA03 AB05 AC02 AC04 AC17 BB07 GG03

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】絶縁基体と、該絶縁基体の表面および/ま
    たは内部に形成された配線導体と、前記絶縁基体の表面
    に形成され、前記配線導体に電気的に接続している接続
    パッドとから成る配線基板であって、前記接続パッドは
    平面積が7.85×10-3mm2以下であり、かつ表面
    に、ホウ素を0.05乃至3重量%、硫黄を0.005
    乃至0.08重量%、鉛を0.008乃至0.2重量%
    含有しているニッケルメッキ層と、金メッキ層とが順次
    被着されていることを特徴とする配線基板。
JP2000253699A 2000-08-24 2000-08-24 配線基板 Pending JP2002076189A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000253699A JP2002076189A (ja) 2000-08-24 2000-08-24 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000253699A JP2002076189A (ja) 2000-08-24 2000-08-24 配線基板

Publications (1)

Publication Number Publication Date
JP2002076189A true JP2002076189A (ja) 2002-03-15

Family

ID=18742751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000253699A Pending JP2002076189A (ja) 2000-08-24 2000-08-24 配線基板

Country Status (1)

Country Link
JP (1) JP2002076189A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004131766A (ja) * 2002-10-09 2004-04-30 Fujitsu Ltd Niめっき膜の製造方法
JP2004281426A (ja) * 2002-11-22 2004-10-07 Kyocera Corp ガラスセラミック配線基板
US6872470B2 (en) * 2000-02-24 2005-03-29 Ibiden Co., Ltd. Nickel-gold plating exhibiting high resistance to corrosion
JP2006127999A (ja) * 2004-10-29 2006-05-18 Fdk Energy Co Ltd ニッケル光沢メッキを施した電池
JP2007142376A (ja) * 2005-10-20 2007-06-07 Hitachi Chem Co Ltd 半導体チップ搭載用基板、これを用いた半導体パッケージ
US8503160B2 (en) 2010-08-13 2013-08-06 Murata Manufacturing Co., Ltd. Laminate type ceramic electronic component and manufacturing method therefor
CN106531620A (zh) * 2015-09-15 2017-03-22 三菱电机株式会社 半导体装置的制造方法
JP2017512364A (ja) * 2014-02-18 2017-05-18 エプコス アクチエンゲゼルシャフトEpcos Ag 避雷器用の電極を製造する方法、電極、および避雷器
JP2020025134A (ja) * 2015-09-15 2020-02-13 三菱電機株式会社 半導体装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872470B2 (en) * 2000-02-24 2005-03-29 Ibiden Co., Ltd. Nickel-gold plating exhibiting high resistance to corrosion
JP2004131766A (ja) * 2002-10-09 2004-04-30 Fujitsu Ltd Niめっき膜の製造方法
JP2004281426A (ja) * 2002-11-22 2004-10-07 Kyocera Corp ガラスセラミック配線基板
JP2006127999A (ja) * 2004-10-29 2006-05-18 Fdk Energy Co Ltd ニッケル光沢メッキを施した電池
JP2007142376A (ja) * 2005-10-20 2007-06-07 Hitachi Chem Co Ltd 半導体チップ搭載用基板、これを用いた半導体パッケージ
US8503160B2 (en) 2010-08-13 2013-08-06 Murata Manufacturing Co., Ltd. Laminate type ceramic electronic component and manufacturing method therefor
JP2017512364A (ja) * 2014-02-18 2017-05-18 エプコス アクチエンゲゼルシャフトEpcos Ag 避雷器用の電極を製造する方法、電極、および避雷器
US10236094B2 (en) 2014-02-18 2019-03-19 Epcos Ag Method of manufacturing an electrode for a surge arrester, electrode and surge arrester
CN106531620A (zh) * 2015-09-15 2017-03-22 三菱电机株式会社 半导体装置的制造方法
JP2017059636A (ja) * 2015-09-15 2017-03-23 三菱電機株式会社 半導体装置の製造方法
CN106531620B (zh) * 2015-09-15 2019-09-27 三菱电机株式会社 半导体装置的制造方法
JP2020025134A (ja) * 2015-09-15 2020-02-13 三菱電機株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2002076189A (ja) 配線基板
US7011862B2 (en) Method for producing wiring substrate
JP2002111188A (ja) 配線基板
JP2002057444A (ja) 配線基板
JP2000244084A (ja) 配線基板
JP2002110838A (ja) 配線基板
JP4683768B2 (ja) 配線基板
JP3898482B2 (ja) 配線基板
JP3740407B2 (ja) 配線基板
JP3512617B2 (ja) 電子部品
JP3771854B2 (ja) 配線基板
JP2003105549A (ja) 配線基板およびその製造方法
JP2003100952A (ja) 配線基板
JP3854177B2 (ja) 半導体素子搭載用配線基板およびその製造方法
JP2003037355A (ja) 配線基板
JP2003008189A (ja) 配線基板
JP2004127953A (ja) 配線基板
JP2002076595A (ja) 配線基板
JP2001177222A (ja) 配線基板の製造方法
JP2001127390A (ja) 配線基板
JP2001308498A (ja) 配線基板
JP2003249744A (ja) 配線基板
JP2001085807A (ja) 配線基板
JP2003008188A (ja) 配線基板
JP2001339141A (ja) 配線基板