CN106531620A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN106531620A
CN106531620A CN201610827162.1A CN201610827162A CN106531620A CN 106531620 A CN106531620 A CN 106531620A CN 201610827162 A CN201610827162 A CN 201610827162A CN 106531620 A CN106531620 A CN 106531620A
Authority
CN
China
Prior art keywords
films
semiconductor device
manufacture method
main electrode
electroless
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610827162.1A
Other languages
English (en)
Other versions
CN106531620B (zh
Inventor
中田和成
寺崎芳明
砂本昌利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN106531620A publication Critical patent/CN106531620A/zh
Application granted granted Critical
Publication of CN106531620B publication Critical patent/CN106531620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1837—Multistep pretreatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating

Abstract

得到一种半导体装置的制造方法，该半导体装置的制造方法能够抑制晶片翘曲，削减制造成本，得到导电性高的Ni膜。在具有彼此相对的第1及第2主面的半导体衬底(1)的第1主面形成第1主电极(9)。在半导体衬底(1)的第2主面形成第2主电极(13)。进行表面活性化处理，该表面活性化处理是对第1及第2主电极(9、13)的表面进行活性化。进行表面清洁化处理，该表面清洁化处理是对第1及第2主电极(9、13)的表面进行清洁化。在表面活性化处理及表面清洁化处理之后，通过湿式成膜法而在第1及第2主电极(9、13)之上分别同时形成含有大于或等于2％的晶体性Ni的第1及第2Ni膜(14、15)。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的制造方法。
背景技术
例如IGBT(绝缘栅型双极晶体管)及MOSFET(MOS型场效应晶体管)等电力用半导体装置(功率器件)作为工业用电动机、汽车用电动机等的逆变器电路、大容量服务器的电源装置、以及不间断电源装置等的半导体开关而被广泛使用。
在正背(front and back)导通型的电力用半导体装置中，为了改善以导通特性等为代表的通电性能而将半导体衬底加工得较薄。近年来，为了成本方面、特性方面的改善，基于由FZ(Floating Zone)法而制作的晶片材料，使用薄型化至50μm左右的极薄晶片工艺来制造半导体装置。
另一方面，在将上述正背导通型的电力用半导体装置安装于电路基板等的情况下，通过将电力用半导体装置的背面侧焊接于电路基板之上，利用Al线等对表面侧进行导线键合，从而与电路基板电连接。近年来，由于电力用半导体装置的通电性能提高，因此逐渐变化为下述构造，即，通过对两个面进行焊接，从而使组装了电力用半导体装置的电力用半导体模块的通电性能、散热性能提高。因此，为了进行焊接，在形成于电力用半导体装置表面侧的电极层需要几μm(微米)水平的Ni(镍)膜。对于蒸镀或者溅射等真空成膜法，成膜速度慢，在生产性及制造成本方面仍存在问题。因此，作为能够实现高速成膜的湿式成膜法的镀敷受到瞩目。
但是，由于前述的晶片薄化和电极厚膜化的趋势，晶片工艺中的晶片翘曲成为问题。具体地说，如果在晶片操作(handling)中晶片端与非预期的场所接触，则发生晶片缺口或者开裂。由此，存在诸如制造成品率下降、导致制造成本上涨这样的问题。
为了防止上述那样的晶片的翘曲，提出了以下技术(例如参照专利文献1)。如果利用真空成膜法在半导体晶片的背面形成背面电极，则半导体晶片由于基于背面电极成膜时的温度差的应力而成为向表面侧凸出翘曲的状态。然后，对半导体晶片的背面进行等离子处理，去除附着于半导体晶片背面的附着物。然后，为了防止镀敷处理时的背面电极污染，并且抑制晶片的翘曲，沿半导体晶片的翘曲将剥离带粘贴于半导体晶片的背面。在粘贴了剥离带后，半导体晶片也维持向表面侧凸出翘曲的状态。然后，通过无电解镀敷处理，在半导体晶片的表面形成镀敷膜。然后，从半导体晶片将剥离带剥离。然后，从半导体晶片切割出半导体芯片。
专利文献1：日本特开2011－222898号公报
但是，在专利文献1所示的技术中，用于维持稳定的品质的成膜条件、带粘贴条件等制造条件难以管理。另外，为了保护背面电极，增加了带向晶片的粘贴和剥离工序，工艺数量增加。由此，必然地，晶片的操作次数也增加，由此引起的晶片破损的概率也增加。另外，如果在带剥离后的背面电极存在带材料的残渣等，则组装时的不合格率也增加。由于这些理由，存在难以降低制造成本这一问题。
发明内容
本发明就是为了解决上述课题而提出的，其目的在于得到一种半导体装置的制造方法，该半导体装置的制造方法能够抑制晶片翘曲，削减制造成本，得到导电性高的Ni膜。
本发明所涉及的半导体装置的制造方法的特征在于，具有下述工序，即：在具有彼此相对的第1及第2主面的半导体衬底的所述第1主面形成第1主电极；在所述半导体衬底的所述第2主面形成第2主电极；进行表面活性化处理，该表面活性化处理是对所述第1及第2主电极的表面进行活性化；进行表面清洁化处理，该表面清洁化处理是对所述第1及第2主电极的表面进行清洁化；以及在所述表面活性化处理及所述表面清洁化处理之后，通过湿式成膜法而在所述第1及第2主电极之上分别同时形成含有大于或等于2％的晶体性Ni的第1及第2Ni膜。
发明的效果
在本发明中，在表面电极和背面电极之上分别同时形成Ni膜。由此，能够抑制晶片翘曲，削减制造成本。另外，通过将Ni膜所含有的晶体性Ni的比例设为大于或等于2％，从而能够得到导电性高的Ni膜。
附图说明
图1是本发明的实施方式1所涉及的半导体装置的制造方法的流程图。
图2是表示本发明的实施方式1所涉及的半导体装置的制造工序的剖面图。
图3是表示本发明的实施方式1所涉及的半导体装置的制造工序的剖面图。
图4是表示本发明的实施方式1所涉及的半导体装置的制造工序的剖面图。
图5是表示本发明的实施方式1所涉及的半导体装置的制造工序的剖面图。
图6是表示本发明的实施方式1所涉及的半导体装置的制造工序的剖面图。
图7是本发明的实施方式1所涉及的镀敷前处理的流程图。
图8是表示Ni镀敷膜中的晶体性Ni的比例和Ni镀敷膜的电阻值之间的关系的图。
图9是将图8的横轴的一部分放大后的图。
图10是本发明的实施方式2所涉及的半导体装置的制造方法的流程图。
图11是表示本发明的实施方式2所涉及的半导体装置的制造工序的剖面图。
图12是表示将本发明的实施方式2所涉及的半导体装置焊接于电路基板之上后的状态的剖面图。
图13是表示图12的焊料接合界面的俯视图。
图14是表示本发明的实施方式2所涉及的半导体装置的Au镀敷膜的厚度和相对于半导体装置的面积的焊料空隙比例之间的关系的图。
图15是将图14的横轴的一部分放大后的图。
图16是本发明的实施方式3所涉及的半导体装置的制造方法的流程图。
图17是表示本发明的实施方式3所涉及的半导体装置的制造工序的剖面图。
标号的说明
1半导体衬底，9发射极电极(第1主电极)，10保护膜、13集电极电极(第2主电极)，14无电解Ni镀敷膜(第1Ni膜)，15无电解Ni镀敷膜(第2Ni膜)，16无电解Au镀敷膜(第1Au膜)，17无电解Au镀敷膜(第2Au膜)，21无电解Pd镀敷膜(第1Pd膜)，22无电解Pd镀敷膜(第2Pd膜)。
具体实施方式
参照附图，对本发明的实施方式所涉及的半导体装置的制造方法进行说明。对相同或者相对应的结构要素标注相同的标号，有时省略重复的说明。
实施方式1
图1是表示本发明的实施方式1所涉及的半导体装置的制造方法的流程图。图2～图6是表示本发明的实施方式1所涉及的半导体装置的制造工序的剖面图。在本实施方式中，作为正背导通型的半导体装置的一个例子而在沟槽型IGBT(绝缘栅型双极晶体管)的正反面形成焊接用电极。
首先，如图2所示，形成半导体衬底1的表面侧的构造(步骤S1)。具体地说，从n型半导体衬底1的表面侧(纸面的上方)注入磷或者砷等的离子，进行利用活化炉实现的热处理而形成n型电荷积累层2。同样地，注入硼或者二氟化硼(BF2)等而形成p型基极层3。同样地，注入磷或者砷等而在p型基极层3的一部分形成n型发射极层4。
然后，对半导体衬底1的表面侧进行照相制版及干式蚀刻，形成贯通n型发射极层4、p型基极层3及n型电荷积累层2的沟槽5。沟槽5形成为，相同的剖面形状在纸面进深方向连续。然后，通过热氧化等，沿沟槽5内壁形成例如100nm左右的栅极绝缘膜6。然后，在沟槽5内埋入多晶硅而形成沟槽栅极7。然后，通过CVD(化学气相生长：Chemical VaporDeposition)等而在沟槽栅极7之上形成层间绝缘膜8。为了获得与电极的接触，通过照相制版、干式蚀刻或者湿式蚀刻等而去除不需要的层间绝缘膜8。以上述方式，形成半导体衬底1的表面构造。
然后，如图3所示，在半导体衬底1的表面之上，通过真空蒸镀法或者溅射法等而形成例如5μm左右的发射极电极9(步骤S2)。发射极电极9与p型基极层3及n型发射极层4电连接。作为发射极电极9的材料，能够使用纯Al、AlSi合金、AlCu合金、或者AlSiCu合金。但是，发射极电极9的Al中的Si或者Cu的浓度小于或等于5wt％。另外，在发射极电极9的Al和半导体衬底1的Si或者SiC之间发生原子的相互扩散，有时发生诸如Al凸出至衬底侧这样的所谓Al尖峰(spike)的现象。因此，对于发射极电极9，也可以设为将Ti、Mo、W、V、Cr等金属膜作为阻挡金属而设置于半导体衬底1和Al合金之间的层叠构造。
另外，形成覆盖发射极电极9的周围的保护膜10。保护膜10是为了确保半导体装置表面的保护、与外部的绝缘距离而设置的。作为保护膜10的材料，能够使用SiO2(氧化硅膜)或者SiN(氮化硅膜)等无机物、或者聚酰亚胺等有机物。其厚度主要为1μm至10μm，为了确保与外部的绝缘，有时也设为50μm左右的厚度。
然后，如图4所示，通过利用磨具进行的机械加工以及含有氟酸或硝酸在内的湿式蚀刻而使半导体衬底1的背面薄化至适当的厚度(步骤S3)。然后，通过从半导体衬底1的背面侧(纸面的下方)进行的离子注入和热处理而依次形成n型缓冲层11及p型集电极层12(步骤S4)。此外，由于在半导体衬底1的表面形成的发射极电极9的熔点低，因此如果使用扩散炉加热至1000℃左右，则超过发射极电极9的熔点。因此，作为用于形成n型缓冲层11及p型集电极层12的热处理，也可以使用能够仅对背面侧高效地加热的激光退火。
然后，如图5所示，在半导体衬底1的背面形成集电极电极13(步骤S5)。集电极电极13与p型集电极层12电连接。作为集电极电极13的材料，能够使用纯Al、AlSi合金、AlCu合金、或者AlSiCu合金。
在这里，在发射极电极9及集电极电极13的表面形成有牢固的有机物残渣和氧化膜。因此，即使在进行了通常的脱脂和酸洗后进行镀敷，在上述电极的Al合金和镀敷金属之间也不会发生金属扩散，不能形成具有牢固的附着力的镀敷膜。因此，进行以下说明的镀敷前处理(步骤S6)。
图7是本发明的实施方式1所涉及的镀敷前处理的流程图。首先，作为表面活性化处理而进行例如利用了等离子的等离子清洗(步骤S6－1)。所谓等离子清洗，是指针对烧粘在Al合金之上的、利用通常的镀敷前处理不能去除的有机物残渣，利用等离子进行氧化分解或者叩起而对表面进行清洁的处理方法。
然后，进行下述脱脂处理，即，去除在Al合金的表面残留的轻度的有机物污染和氧化膜(步骤S6－2)。然后，进行下述酸清洁，即，对Al合金的表面进行中和，对表面进行蚀刻而使表面变粗糙，提高后续工序中的处理液的反应性，提高镀层的附着力(步骤S6－3)。
然后，进行下述第1锌酸盐处理，即，在发射极电极9及集电极电极13的Al合金的表面，一边去除Al的氧化膜，一边形成Zn(锌)的覆膜(步骤S6－4)。具体地说，如果将Al合金浸渍于作为离子而溶解有Zn的水溶液，则由于Zn与Al相比标准氧化还原电位高，因此Al溶解为离子，通过此时产生的电子，Zn离子在Al合金的表面接受电子，在Al合金的表面生成Zn的覆膜。此时，Al的氧化膜也被去除。
然后，进行下述锌酸盐剥离，即，将被Zn覆盖的Al合金浸渍于浓硝酸而使Zn溶解，并且在Al表面形成薄且均匀的Al氧化物覆膜(步骤S6－5)。然后，进行下述第2锌酸盐处理，即，再次将Al合金浸渍于Zn处理液，在Al合金的表面一边去除Al的氧化膜一边形成Zn(锌)的覆膜(步骤S6－6)。通过上述处理，Al合金变薄，并且变得平滑。次数越多，Al合金的表面变得越均匀，镀敷膜的品相也变得越好，但如果考虑到生产性，则优选2次，至多3次。
以上述方式进行镀敷前处理。与通常的镀敷前处理的不同点在于，在工序内包含等离子清洗、锌酸盐处理以及锌酸盐剥离。此外，在各工序之间确保充分的水洗时间，使前边的工序的处理液、残渣不被带入下一道工序。
然后，如图6所示，通过进行无电解镀Ni，从而在衬底表面的发射极电极9和衬底背面的集电极电极13之上分别同时形成无电解Ni镀敷膜14、15(步骤S7)。具体地说，如果将被Zn覆盖的发射极电极9及集电极电极13的Al合金浸渍于无电解Ni镀敷液，则最初，由于Zn与Ni相比标准氧化还原电位低，因此在Al合金之上析出Ni。然后，如果表面被Ni覆盖，则通过镀敷液中所含有的还原剂的作用而以自动催化方式析出Ni。但是，在该自动催化方式的析出时，由于还原剂的成分被吸收进镀敷膜，因此无电解Ni镀敷膜14、15成为合金，另外，如果还原剂的浓度高，则无电解Ni镀敷膜14、15成为非晶。通常，由于利用次磷酸作为还原剂，因此在无电解Ni镀敷膜14、15中含有P。在上述条件下，在发射极电极9之上形成5.0μm的无电解Ni镀敷膜14，在集电极电极13之上形成4.8μm的无电解Ni镀敷膜15。另外，无电解Ni镀敷膜14、15中的P浓度为5.5wt％，通过X线衍射而确认到晶体性Ni的存在。
图8是表示Ni镀敷膜中的晶体性Ni的比例和Ni镀敷膜的电阻值之间的关系的图。图9是将图8的横轴的一部分放大后的图。使用图6所示的沟槽IGBT，通过与未形成Ni镀敷膜的样品的比较而仅对Ni镀敷膜的电阻值进行了调查。其结果，通过将Ni镀敷膜所含有的晶体性Ni的比例设为大于或等于2％，从而确认到Ni镀敷膜的电阻值下降、导电性提高。另外，在该实验中，通过使无电解Ni镀敷膜所含有的P浓度变化，从而使无电解Ni镀敷膜所含有的晶体性Ni的比例变化。对于晶体性Ni的比例，还能够通过在形成无电解Ni镀敷膜后对形成有半导体装置的晶片整体利用热处理而进行加热，从而适当地进行调整。
如以上说明所述，在本实施方式中，在衬底表面的发射极电极9和衬底背面的集电极电极13之上分别同时形成无电解Ni镀敷膜14、15。由此，能够抑制形成镀敷膜时的晶片翘曲。另外，由于通过对两个面同时实施利用镀敷进行的湿式成膜，从而变得不需要带粘贴、带剥离工序，因此还能够降低晶片操作时的晶片破损概率。另外，还能够减少与带粘贴相伴的工艺数量，减少制造时的能耗量。由此，能够抑制晶片翘曲，削减制造成本。另外，通过使无电解Ni镀敷膜14、15所含有的晶体性Ni的比例大于或等于2％，从而能够得到导电性高的Ni膜。
另外，通过进行等离子清洗作为表面活性化处理，从而能够以非接触的方式对半导体衬底1的正反面同时进行表面活性化。另外，通过进行锌酸盐处理作为表面清洁化处理，从而能够均匀地形成无电解Ni镀敷膜14、15。并且，通过实施至少2次锌酸盐处理，从而能够使无电解Ni镀敷膜14、15的膜厚均匀。另外，通过使用无电解镀Ni，从而能够利用简单的设备结构来形成无电解Ni镀敷膜14、15。
另外，在形成无电解Ni镀敷膜14、15之前，在半导体衬底1的表面，利用保护膜10围绕发射极电极9的周围。由此，能够仅在组装所需要的部分形成无电解Ni镀敷膜14、15，能够抑制由焊料材料飞散于芯片周边所导致的特性变动。
另外，如果发射极电极9及集电极电极13为Al合金电极，则能够进行与半导体衬底1的可靠的连接。并且，优选上述电极具有阻挡金属、和在阻挡金属之上设置的Al合金电极。由此，即使在将上述电极与半导体衬底1接合而进行了热处理的情况下，也能够抑制由Al合金和Si的相互扩散所导致的铝尖峰，并且进行可靠的电连接。或者，上述电极也可以设为具有Al合金电极、和在Al合金电极之上设置的阻挡金属的结构。由此，能够抑制由锌酸盐处理所导致的Al的侵蚀。
实施方式2
图10是本发明的实施方式2所涉及的半导体装置的制造方法的流程图。图11是表示本发明的实施方式2所涉及的半导体装置的制造工序的剖面图。首先，与实施方式1同样地进行步骤S1～S7。然后，如图11所示，通过置换型的无电解镀Au而在无电解Ni镀敷膜14、15之上分别形成无电解Au镀敷膜16、17(步骤S8)。置换型的无电解镀Au是在无电解Ni镀敷膜14、15之上实施的，利用了如下作用，即，通过镀敷液中所含有的络合剂的作用而使Ni和Au进行置换。由于是置换型，因此如果Ni的表面被Au覆盖，则反应停止。因此，难以成膜得较厚，至多0.1μm，通常大多进行0.05μm左右的成膜。但是，在用于焊接的情况下，Au镀敷膜的厚度即使是上述值，也不会过小。
这样，在发射极电极9之上形成5.0μm的无电解Ni镀敷膜14、0.05μm的无电解Au镀敷膜16，在集电极电极13之上形成4.8μm的无电解Ni镀敷膜15、0.05μm的无电解Au镀敷膜17。另外，无电解Ni镀敷膜14、15中的P浓度为5.5wt％，通过X线衍射而确认到晶体性Ni的存在。
图12是表示将本发明的实施方式2所涉及的半导体装置焊接于电路基板之上的状态的剖面图。图13是表示图12的焊料接合界面的俯视图。在使用焊料19将半导体装置20焊接于电路基板18之上时，根据半导体装置20的背面侧的焊料浸润性(wettability)而产生焊料空隙21。
对此，在本实施方式中，由于通过在无电解Ni镀敷膜14、15之上分别形成无电解Au镀敷膜16、17，从而能够抑制无电解Ni镀敷膜14、15的氧化，因此能够防止在焊接时产生空隙。另外，通过使用无电解镀Au，从而能够利用简单的设备结构来形成无电解Au镀敷膜16、17。
图14是表示本发明的实施方式2所涉及的半导体装置的Au镀敷膜的厚度和相对于半导体装置的面积的焊料空隙比例之间的关系的图。图15是将图14的横轴的一部分放大后的图。根据图14及图15可知，通过将Au镀敷膜的厚度设为大于或等于10nm，从而能够大幅减少焊接后的焊料空隙比例。在该情况下，使用Sn－3.0％Ag－0.5％Cu作为焊料19的材料。通过在无电解Ni镀敷膜14、15之上形成无电解Au镀敷膜16、17，从而能够抑制Ni扩散至最表面而被氧化所导致的焊料浸润性下降。因此，能够将焊接时的焊料浸润性维持得较高，焊接作业变得容易，从而还能够期待诸如制造成本的削减、可靠性的提高这些效果。
此外，焊料材料不限定于上述Sn－Ag－Cu类，也可以是Sn－Cu类、Sn－Zn－Bi类、Sn－Bi－Cu类、Sn－Bi－Cu－Ni类、Sn－Sb类、Sn－Cu－Ni类、Sn－Ag－Cu－Ni类等。针对上述焊料材料，也能够通过本实施方式来降低空隙比例。
实施方式3
图16是本发明的实施方式3所涉及的半导体装置的制造方法的流程图。图17是表示本发明的实施方式3所涉及的半导体装置的制造工序的剖面图。首先，与实施方式1、2同样地进行步骤S1～S7。然后，如图17所示，通过无电解镀Pd而在无电解Ni镀敷膜14、15之上分别形成无电解Pd镀敷膜21、22、(步骤S9)。然后，通过无电解镀Au而在无电解Pd镀敷膜21、22之上分别形成无电解Au镀敷膜16、17(步骤S10)。
无电解Pd镀敷膜21、22覆盖无电解Ni镀敷膜14、15的表面，抑制Ni的氧化，并且能够防止无电解Au镀敷膜16、17的Au向无电解Ni镀敷膜14、15扩散。因此，由于能够将焊接时的浸润性维持得较高，因此能够防止在焊接时产生空隙。其结果，焊接作业变得容易，能够削减制造成本，提高可靠性。另外，通过使用无电解镀Pd，从而能够利用简单的设备结构来形成无电解Pd镀敷膜21、22。另外，能够得到与实施方式1、2相同的效果。
此外，半导体衬底1不限于由Si(硅)形成，也可以由与硅相比带隙较大的宽带隙半导体形成。宽带隙半导体例如是SiC(碳化硅)、氮化镓类材料、或者金刚石。由于由上述宽带隙半导体形成的半导体装置的耐电压性、容许电流密度高，因此能够小型化。通过使用该小型化后的半导体装置，从而组装了该半导体装置的半导体模块也能够小型化。另外，由于半导体装置的耐热性高，因此能够将散热器的散热鳍片小型化，能够对水冷部进行空冷化，因此能够将半导体模块进一步小型化。另外，由于半导体装置的电力损耗低且效率高，因此能够使半导体模块高效化。

Claims (14)

1.一种半导体装置的制造方法，其特征在于，具有下述工序，即：
在具有彼此相对的第1及第2主面的半导体衬底的所述第1主面形成第1主电极；
在所述半导体衬底的所述第2主面形成第2主电极；
进行表面活性化处理，该表面活性化处理是对所述第1及第2主电极的表面进行活性化；
进行表面清洁化处理，该表面清洁化处理是对所述第1及第2主电极的表面进行清洁化；以及
在所述表面活性化处理及所述表面清洁化处理之后，通过湿式成膜法而在所述第1及第2主电极之上分别同时形成含有大于或等于2％的晶体性Ni的第1及第2Ni膜。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，还具有下述工序，即：
通过湿式成膜法而在所述第1及第2Ni膜之上分别形成第1及第2Au膜。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，具有下述工序，即：
通过湿式成膜法而在所述第1及第2Ni膜之上分别形成第1及第2Pd膜；以及
通过湿式成膜法而在所述第1及第2Pd膜之上分别形成第1及第2Au膜。
4.根据权利要求1至3中任一项所述的半导体装置的制造方法，其特征在于，
作为所述表面活性化处理而进行等离子清洗。
5.根据权利要求1至3中任一项所述的半导体装置的制造方法，其特征在于，
作为所述表面清洁化处理而进行锌酸盐处理。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
实施至少2次所述锌酸盐处理。
7.根据权利要求1至3中任一项所述的半导体装置的制造方法，其特征在于，
用于形成所述第1及第2Ni膜的所述湿式成膜法是无电解镀Ni。
8.根据权利要求2或3所述的半导体装置的制造方法，其特征在于，
用于形成所述第1及第2Au膜的所述湿式成膜法是无电解镀Au。
9.根据权利要求3所述的半导体装置的制造方法，其特征在于，
用于形成所述第1及第2Pd膜的所述湿式成膜法是无电解镀Pd。
10.根据权利要求1至3中任一项所述的半导体装置的制造方法，其特征在于，还具有下述工序，即：
在形成所述第1及第2Ni膜之前，在所述半导体衬底的所述第1主面利用保护膜围绕所述第1主电极的周围。
11.根据权利要求1至3中任一项所述的半导体装置的制造方法，其特征在于，
所述第1及2主电极中的至少一方是Al合金电极。
12.根据权利要求1至3中任一项所述的半导体装置的制造方法，其特征在于，
所述第1及2主电极中的至少一方具有阻挡金属、和在所述阻挡金属之上设置的Al合金电极。
13.根据权利要求5所述的半导体装置的制造方法，其特征在于，
所述第1及2主电极中的至少一方具有Al合金电极、和在所述Al合金电极之上设置的阻挡金属。
14.根据权利要求1至3中任一项所述的半导体装置的制造方法，其特征在于，
所述半导体衬底是Si或者SiC。
CN201610827162.1A 2015-09-15 2016-09-14 半导体装置的制造方法 Active CN106531620B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-182083 2015-09-15
JP2015182083A JP2017059636A (ja) 2015-09-15 2015-09-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN106531620A true CN106531620A (zh) 2017-03-22
CN106531620B CN106531620B (zh) 2019-09-27

Family

ID=58160665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610827162.1A Active CN106531620B (zh) 2015-09-15 2016-09-14 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US9779951B2 (zh)
JP (1) JP2017059636A (zh)
CN (1) CN106531620B (zh)
DE (1) DE102016216521B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110249074A (zh) * 2017-02-15 2019-09-17 三菱电机株式会社 半导体元件及其制造方法
CN110867485A (zh) * 2018-08-28 2020-03-06 株式会社日立功率半导体 半导体装置和电源转换装置
CN111540682A (zh) * 2020-05-29 2020-08-14 上海华虹宏力半导体制造有限公司 Igbt器件的制造方法
CN111540681A (zh) * 2020-05-29 2020-08-14 上海华虹宏力半导体制造有限公司 应用于igbt芯片的金属化方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431001B (zh) * 2015-04-06 2020-07-17 三菱电机株式会社 半导体元件及其制造方法
WO2018047551A1 (ja) * 2016-09-09 2018-03-15 富士電機株式会社 半導体装置製造方法及び半導体装置
JP6884054B2 (ja) * 2017-07-11 2021-06-09 三菱電機株式会社 電力用半導体装置およびその製造方法
JP7005356B2 (ja) * 2018-01-19 2022-01-21 三菱電機株式会社 半導体装置の製造方法
CN113728441A (zh) * 2019-04-19 2021-11-30 罗姆股份有限公司 SiC半导体装置
IT202100001922A1 (it) * 2021-01-29 2022-07-29 St Microelectronics Srl Struttura di contatto dal retro perfezionata per un dispositivo a semiconduttore e relativo procedimento di fabbricazione
CN116888708A (zh) * 2021-03-02 2023-10-13 三菱电机株式会社 半导体元件、电力转换装置以及半导体元件的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076189A (ja) * 2000-08-24 2002-03-15 Kyocera Corp 配線基板
CN101465519A (zh) * 2007-12-20 2009-06-24 三菱电机株式会社 氮化物半导体装置及其制造方法
CN102339861A (zh) * 2010-07-16 2012-02-01 株式会社东芝 半导体装置
CN102412273A (zh) * 2010-09-17 2012-04-11 株式会社东芝 半导体装置及其制造方法
JP2013194291A (ja) * 2012-03-21 2013-09-30 Mitsubishi Electric Corp 半導体装置およびその半導体装置の製造方法
US8558226B2 (en) * 2011-06-01 2013-10-15 Mitsubishi Electric Corporation Thin film transistor substrate and manufacturing method for the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326395A (ja) 1996-06-06 1997-12-16 Matsushita Electric Ind Co Ltd 半導体装置の電極形成方法
US6028011A (en) * 1997-10-13 2000-02-22 Matsushita Electric Industrial Co., Ltd. Method of forming electric pad of semiconductor device and method of forming solder bump
US7279407B2 (en) * 2004-09-02 2007-10-09 Micron Technology, Inc. Selective nickel plating of aluminum, copper, and tungsten structures
TWI244150B (en) * 2004-12-09 2005-11-21 Siliconware Precision Industries Co Ltd Flash preventing substrate and fabrication method thereof
JP2006206985A (ja) * 2005-01-31 2006-08-10 C Uyemura & Co Ltd 無電解ニッケル−リンめっき皮膜及び無電解ニッケル−リンめっき浴
JP5280715B2 (ja) * 2008-03-18 2013-09-04 株式会社ジャパンディスプレイセントラル 配線形成方法
JP5483906B2 (ja) 2009-03-04 2014-05-07 三菱電機株式会社 半導体装置およびその製造方法
JP5707709B2 (ja) * 2009-03-23 2015-04-30 富士電機株式会社 半導体装置の製造方法
JP5452130B2 (ja) * 2009-08-20 2014-03-26 株式会社デンソー 半導体装置の製造方法
JP5545000B2 (ja) 2010-04-14 2014-07-09 富士電機株式会社 半導体装置の製造方法
EP2458030A1 (en) * 2010-11-30 2012-05-30 Alfa Laval Corporate AB Method of coating a part of a heat exchanger and heat exchanger
JP2015056532A (ja) 2013-09-12 2015-03-23 株式会社東芝 半導体装置及びその製造方法
WO2015084896A1 (en) * 2013-12-02 2015-06-11 Solexel, Inc. Passivated contacts for back contact back junction solar cells
JP6303673B2 (ja) 2014-03-20 2018-04-04 日立金属株式会社 金型表面への肉盛溶接方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076189A (ja) * 2000-08-24 2002-03-15 Kyocera Corp 配線基板
CN101465519A (zh) * 2007-12-20 2009-06-24 三菱电机株式会社 氮化物半导体装置及其制造方法
CN102339861A (zh) * 2010-07-16 2012-02-01 株式会社东芝 半导体装置
CN102412273A (zh) * 2010-09-17 2012-04-11 株式会社东芝 半导体装置及其制造方法
US8558226B2 (en) * 2011-06-01 2013-10-15 Mitsubishi Electric Corporation Thin film transistor substrate and manufacturing method for the same
JP2013194291A (ja) * 2012-03-21 2013-09-30 Mitsubishi Electric Corp 半導体装置およびその半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110249074A (zh) * 2017-02-15 2019-09-17 三菱电机株式会社 半导体元件及其制造方法
CN110249074B (zh) * 2017-02-15 2021-11-02 三菱电机株式会社 半导体元件及其制造方法
CN110867485A (zh) * 2018-08-28 2020-03-06 株式会社日立功率半导体 半导体装置和电源转换装置
CN110867485B (zh) * 2018-08-28 2023-09-26 株式会社日立功率半导体 半导体装置和电源转换装置
CN111540682A (zh) * 2020-05-29 2020-08-14 上海华虹宏力半导体制造有限公司 Igbt器件的制造方法
CN111540681A (zh) * 2020-05-29 2020-08-14 上海华虹宏力半导体制造有限公司 应用于igbt芯片的金属化方法

Also Published As

Publication number Publication date
US9779951B2 (en) 2017-10-03
US20170076948A1 (en) 2017-03-16
CN106531620B (zh) 2019-09-27
DE102016216521A1 (de) 2017-03-16
JP2017059636A (ja) 2017-03-23
DE102016216521B4 (de) 2020-07-09

Similar Documents

Publication Publication Date Title
CN106531620B (zh) 半导体装置的制造方法
JP5669780B2 (ja) 半導体装置の製造方法
EP1349202B1 (en) Semiconductor device and method of manufacturing the same
JP5415650B2 (ja) 炭化珪素半導体装置及びその製造方法
JP2007184571A (ja) 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
WO2014156791A1 (ja) 半導体装置および半導体装置の製造方法
TW201941430A (zh) 用於在氮化鎵材料中透過擴散而形成摻雜區的方法及系統
JP2017118060A (ja) 半導体装置および半導体装置の製造方法
JP2017135283A (ja) 半導体装置および半導体装置の製造方法
CN104335328A (zh) 碳化硅半导体装置的制造方法以及由该方法制造的碳化硅半导体装置
JP2011151350A (ja) 半導体装置の製造方法、及び半導体装置
CN104810283A (zh) 一种适用于压接式封装的igbt芯片制造方法
US8426972B2 (en) Semiconductor device and method for manufacturing the same
JP5681835B1 (ja) 炭化珪素半導体装置の製造方法
US20130299868A1 (en) Dry flux bonding device and method
JP6165313B2 (ja) 炭化珪素半導体装置の製造方法
JP7283053B2 (ja) 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
JP6918902B2 (ja) 半導体装置の製造方法
JP7170849B2 (ja) 半導体装置及びその製造方法
JP7386662B2 (ja) 半導体装置および電力変換装置
US11437505B2 (en) Semiconductor device and power conversion device
WO2009094570A2 (en) Plating through tunnel dielectrics for solar cell contact formation
JP5194767B2 (ja) 半導体装置の製造方法
JP2009010421A (ja) 半導体装置を回路基板に実装する方法
EP2894671B1 (en) Composite substrate and method for producing same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant