JP5669780B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5669780B2
JP5669780B2 JP2012063617A JP2012063617A JP5669780B2 JP 5669780 B2 JP5669780 B2 JP 5669780B2 JP 2012063617 A JP2012063617 A JP 2012063617A JP 2012063617 A JP2012063617 A JP 2012063617A JP 5669780 B2 JP5669780 B2 JP 5669780B2
Authority
JP
Japan
Prior art keywords
electroless
plating
electrode
plating layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012063617A
Other languages
English (en)
Other versions
JP2013194291A (ja
Inventor
砂本 昌利
昌利 砂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012063617A priority Critical patent/JP5669780B2/ja
Publication of JP2013194291A publication Critical patent/JP2013194291A/ja
Application granted granted Critical
Publication of JP5669780B2 publication Critical patent/JP5669780B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、半導体装置の製造方法に関するもので、特に電力用パワー半導体装置の1つであるIGBT(絶縁ゲート型バイポーラトランジスタ)等の表裏導通型の半導体装置の電極部に、はんだ付け性に優れた合金膜を備えた半導体装置の製造方法に係るものである。
表裏導通型の半導体装置、特にIGBTやDiodeといった電力変換用のパワー半導体装置を実装する場合、基板の上に裏面ははんだ付け、表面はAl合金電極上にワイヤボンディングをしていた。しかしながら、製造時間の短縮と材料費削減のため、金属電極を表面に直接はんだ付けをする実装構造に変化しつつある。そのため表面のAl合金電極上にNi/Auの膜が必要とされている。しかしながらはんだ付け時にNiがはんだと反応して減少してしまうので、数umレベルでのNiの厚膜化が要望されている。蒸着やスパッタといった真空成膜方式で数umレベルにNi厚膜化をしようとしても、高々1.0um程度しか成膜できず、真空成膜装置で厚膜化を図っても、製造コストが上昇する。そのため低コストで高速で厚膜が成膜できるメッキが注目されている。
また、前述した電力変換用のパワー半導体装置では、製造コストを削減し内部抵抗の低減による損失削減のため、ウエハの厚さが薄くなっており、130um以下のウエハが主流となりつつあり、近い将来には45um厚さのウエハ、チップも製造される様になる。薄ウエハに対して、真空成膜法によって100℃を超える高温でウエハに金属膜を付けると、温度変化とウエハと金属膜との線膨張率の差に基づく膜応力が発生し、その結果ウエハがそり、ハンドリングに障害を生じる。さらに、そりが原因でウエハがハンドリング中に予期せぬ場所に接触すると、ウエハが割れて歩留まりが低下し、製造コストの高騰を招くといった問題点がある。
上記ウエハのそりを防止するための技術として、半導体ウエハの裏面に、真空成膜法で裏面電極を形成する際、半導体ウエハは裏面電極によって、成膜時の温度差に基づく応力によって表面側に凸に反った状態となる。ついで、半導体ウエハの裏面をプラズマ処理し、半導体ウエハの裏面に付着する付着物を除去する。ついで、半導体ウエハの裏面に、半導体ウエハの反りに沿って剥離テープを貼り付ける。剥離テープの貼り付け後も、半導体ウエハは、表面側に凸に反った状態を維持する。ついで、無電解メッキ処理を行い、半導体ウエハの表面にメッキ膜を形成する。ついで、半導体ウエハから剥離テープを剥離する。その後、半導体ウエハから半導体チップを切り出し、この半導体チップを製造することが示されている(例えば、特許文献1)。
特開2011−222898号公報
しかしながら上記特許文献1に示された技術は、メッキ処理時に裏面汚染を防止することとウエハのそりを抑制するために、ウエハのそり方向を制御して膜応力も制御して剥離テープを貼付することが示されている。この様な技術では、安定した品質を維持するための製造条件の管理も難しいため、製造コストの低減は難しい。また、ウエハにテープを貼付しそれを剥離するためプロセス数を増加させているため、必然的にウエハのハンドリング回数も増加し、そのことに起因したウエハ破損の確率も増加する。そのため、歩留まり低下の懸念もあり、製造コストを低減するのは難しいという問題点がある。
この発明は上記のような課題を解決するためになされたものであって、IGBT等の表裏導通型の半導体装置において、表裏に設けられた通電用金属膜として、はんだのぬれ性に優れた合金膜をウエハのそりをさらに増長させることのない半導体装置の製造方法を提供することを目的としている。
第1の発明は、次のステップを備えた半導体装置の製造方法である。すなわち、
ステップ1.半導体基板の第1の主面に第1の主電極、および第2の主面に第2の主電極を形成するステップ。
ステップ2.第1の主電極および第2の主電極をプラズマクリーニングを行い、脱脂後酸洗いといった表面を清浄にするステップ。
ステップ3.第1の主電極および第2の主電極を第1のジンケート処理後に、このジンケートを剥離するステップ。
ステップ4.第1の主電極および第2の主電極を第2のジンケート処理を行うステップ。
ステップ5.第1の主電極および第2の主電極上に非晶質の無電解Niメッキを行うステップ。
ステップ6.非晶質の無電解Niメッキ上に無電解Auメッキを行うステップ。
第1の発明に係る半導体装置の製造方法は、上記のようなステップを備えているので、第1の主電極および第2の主電極上に同時に非晶質の無電解Niメッキに引き続き、無電解Auメッキを行うので、ウエハのさらなるそりの増長が抑制でき、かつ非晶質の無電解Niメッキ層を有しているので、温度や応力変化に伴う無電解Niメッキ層の結晶構造が変化したり、粒界ボイドが発生して皮膜が割れたりすることがなく、歩留まりの向上や、それに伴うエネルギー消費の削減、さらには、はんだ付け性の向上した半導体装置を製造できるという効果がある。
実施の形態1による半導体装置の断面構造を示す図である。 実施の形態1による半導体装置の断面構造を示す図である。 実施の形態2による半導体装置の断面構造を示す図である。 実施の形態3による半導体装置の断面構造を示す図である。 実施の形態4による半導体装置の断面構造を示す図である。 実施の形態5による半導体装置の断面構造を示す図である。 実施の形態6による半導体装置の断面構造を示す図である。 実施の形態7による半導体装置の断面構造を示す図である。 実施の形態8による半導体装置の断面構造を示す図である。 実施の形態9による半導体装置の断面構造を示す図である。 実施の形態10による半導体装置の断面構造を示す図である。
以下、この発明をより理解するため、本願発明のすべての実施の形態で採用しているメッキ処理やジンケート処理についての一般的な概略を説明する。
まず無電解Niメッキ、無電解Auメッキ、無電解Pdメッキ方法について説明する。なお、実施の形態は、全てウエハ状態で行うものとする。
(1)ウエハ上のAl合金電極に、一般的に知られた脱脂、酸洗いした後にメッキをしても、強固な付着力を有したメッキ層は形成できない。その理由は、ウエハ上のAl合金の表面には、強固な有機物残渣と酸化膜が形成されているためである。前記の残渣や酸化物が除去できずにメッキ膜が付着すると、Alとメッキ金属との間で金属拡散が生じないため満足な付着力が確保できず、容易に剥離し、はんだ付けなどの電極の表面処理には使えない。
(2)前述した結果より、ウエハ上でのAl合金電極へのメッキは、プラズマクリーニング、脱脂、酸洗い、第1ジンケート処理、ジンケート剥離、第2ジンケート処理、メッキの順番に実施する。なお、各工程の間には十分な水洗時間を確保し、前の工程の処理液や残渣が次工程に持ち込まれない様にする必要がある。一般的なメッキと異なる点は、プラズマクリーニング、ジンケート処理とジンケート剥離が工程内に付与されていることである。
(3)以下、各工程にそってその概略を説明する。最初にプラズマクリーニングについて説明する。プラズマクリーニングとはAl合金電極上に焼きついてしまった一般的なメッキ前処理で除去できない有機物残渣を、プラズマで酸化分解するか叩き出し表面を清浄にする処理方法である。続いて脱脂、酸洗いを行う。脱脂はAl合金表面に残留した軽度の有機物汚染や酸化膜を除去するために行う。続いて、Al表面を中和し、Alの表面をエッチングして面を荒らし、後工程での処理液の反応性を高め、メッキの付着力を向上させるための処置を行う。ついで、ジンケート処理というものを実施し、その後、メッキをすることで、強固な付着力を持ったメッキ膜を成膜する。
(4)次に、ジンケート処理について詳しく説明する。ジンケート処理とは、Al合金の表面にAlの酸化膜を除去しつつ亜鉛(以下Znと記す。)の皮膜を形成する処理である。具体的には、Znがイオンとして溶解した水溶液に、Al合金を浸漬すると、Znの方がAlよりも標準酸化還元電位が貴であるため、Alがイオンとして溶解しこの時生じた電子によってZnイオンがAl合金の表面で電子を受け取りAlの表面にZnの皮膜を作る。またこの時にAlの酸化膜も除去される。この後、Znで被覆されたAl合金を濃硝酸に浸漬しZnを溶解させると共に、Al表面に薄くて均一なAl酸化物皮膜を形成する。そして再度Al合金を、Zn処理液に浸漬してAl合金表面をZnで被覆しなおかつAlの酸化膜を除去する。この操作によって、Alの酸化膜層は薄くなると共に平滑になる。回数を増やすほどAlの表面は均一になり、メッキ膜の出来ばえも良くなるが、生産性を考慮すると2回多くても3回が一般的である。
(5)そして、無電解Niメッキを実施する。Znで被覆されたAl合金皮膜を無電解Niメッキ液に浸漬すると、最初は、Znの方がNiよりも標準酸化還元電位が卑であるため、Al合金上にNiが析出する。続いて表面がNiで覆われると、メッキ液中に含まれる還元剤の作用によって、自動触媒的にNiが析出する。ただし、この自動触媒的析出時には、還元剤の成分がメッキ膜に取り込まれるため、無電解Niメッキ皮膜は合金となり、また還元剤の濃度が高いと非晶となる。一般に還元剤として次亜りん酸が利用されているため、無電解NiメッキにはPが含まれている。
(6)さらに、無電解Auメッキを実施する。置換型の無電解Auメッキは、無電解Niメッキの上に施すものであり、メッキ液中に含まれる錯化剤の作用によってNiとAuが置換する作用を利用したものである。置換型であるためNiの表面がAuで被覆されてしまうと反応が停止するため、厚く成膜するのは難しく、多くても0.1um、一般的には0.05um程度の成膜をするものが多いが、はんだ付け用として利用する場合は、Auメッキの厚さは上述した値でも少なすぎるといったことはない。
(7)最後に、無電解Pdメッキについて説明する。無電解Pdメッキは、無電解Niメッキの上に付着させ、さらにその上に無電解Auメッキを施して利用するもので、Pdの優れたバリヤ性により、無電解Niメッキ皮膜が無電解Auメッキ皮膜を押しのけて這い上がり、それが酸化膜となってはんだ付け性等を低下させることを防止するため行うものである。無電解Pdメッキの膜厚は0.3um程度でバリヤ性が確保される。また、一般に無電解Niメッキと同様に、還元剤として次亜りん酸を利用しており、そのため無電解Pdメッキ膜も非晶となる例が多い。また置換型Auメッキは無電解Pdメッキ膜とその下にある無電解Niメッキ膜から電子を得てPd表面に置換析出する。
上記した一般的な概論を踏まえた上で、以下、各実施の形態毎に説明する。
実施の形態1.
図1は、実施の形態1によるウエハの一部分に存在する、例えばIGBT半導体装置の断面構造を示す図である。図1において、Si基板やSiC基板あるいはGaAs化合物系基板等のいずれかを用いた半導体基板1は、第1の主面1aと第2の主面1bが設けられ、図示省略した拡散層には、IGBT半導体装置のPNジャンクションやゲート電極等の半導体装置の動作を司る機能を備えている。半導体基板1の第1の主面1aには第1の主電極110であるAl合金電極2が設けられており、第2の主面1bには第2の主電極210を構成するバリヤメタル3、Ni電極4、Au電極5が設けられている。また前記Al合金電極3上には保護膜6が設けられている。尚、上記第1の主電極110、第2の主電極210は、それぞれ第1の主面1a、第2の主面1bの図示省略した拡散層を含むものとする。
Al合金電極2はこの前記拡散層との電気的導通を担う電極であり、一般に純AlやAlSi合金、AlCu合金、AlSiCu合金が利用されており、SiやCuの混合比率はAl膜中での重量比で5wt%以下である。バリヤメタル3は、外部からの素子動作を阻害する元素が浸入したりしない様にするもので、一般にTi、Mo、W、V、Cr、Al等の金属そのものやそれらの酸化物や窒化物が利用されている。Ni電極4は、バリヤメタル3と直接接合され、はんだ付け時にはんだと反応して合金層や金属間化合物を形成するものである。Au電極5は、半導体装置の特性を測定する時に接触抵抗の影響を除き、さらには、Niの酸化を防ぎはんだ付け性を向上させるために設けられている。保護膜6は、半導体装置表面の物理的な保護と絶縁距離を増加させるために設けられ、無機物ではSiO2、SiNが主として利用され、有機物ではポリイミドが利用されている。
次に、実施の形態1による半導体装置の製造方法を説明する。予め、図示省略した拡散層が設けられた半導体基板1の、第1の主面1aに第1の主電極110であるAl合金電極2を形成後、所望の厚さに半導体基板1を研削する。その後、第2の主面1bに第2の主電極210であるバリヤメタル3、Ni電極4、Au電極5を、例えば真空成膜法で設ける。
保護膜6は、無機物の場合はAl合金電極2の形成後、有機物の場合はNi電極4、Au電極5を形成後に成膜する。
本願発明の実施の形態1の特徴の1つは、第1の主電極110のAl合金電極2上および第2の主電極210上のAu電極5と、異なる離れた個所にある異種金属表面に同時にメッキを施すことにある。そのために前述したAl合金へのジンケート処理によるメッキ手法を利用する。まず、ウエハレベルでの第1の主電極110および第2の主電極210に対して、まず、プラズマクリーニング、脱脂、酸洗いといった表面を清浄にする処理、第1ジンケート処理、ジンケート剥離、第2ジンケート処理の順番に実施する。第2の主面1bにAuがついているので化学的に安定であるため、金属そのものが溶解することはない。またジンケート処理時にはAuの方がZnよりも標準酸化還元電位が貴であるため、Au上にはZnは析出しない。またジンケート剥離液は硝酸であるので、Auを溶解することはない。さらに、Auは無電解Niメッキの自己触媒析出の触媒点として作用するため、Au上にはNiが還元剤の作用によって自動触媒的に析出する。ただし、Auは空気中の汚染物質を多く引き寄せ、前処理液やメッキ液との間でのぬれ性が確保できなくなり、無電解Niメッキ液とのぬれが確保できず未反応とならない様、プラズマクリーニングや後に続く脱脂、酸洗いを施してぬれ性を確保する必要がある。
前記前処理後のウエハ全体を無電解Niメッキ液に浸漬すると、Al合金電極2およびAu電極5の表面に無電解Niメッキ層7が析出する。そして、無電解Niメッキ層7を付着させた後に、無電解Auメッキ層8を施すことで、メッキ用に特別な処置を施さなくとも、図1で示した半導体装置の第1の主面1a側、第2の主面1b側を同時に無電解Niメッキ層7と無電解Auメッキ層8をすることができる。
この実施の形態1のプラズマクリーニング条件と利用した薬液とその条件は以下の通りである。なお利用したウエハのサイズは8インチで、真空成膜によるNi電極4の膜厚は0.5um、Au電極5の膜厚は0.08umである。表1において、ステップ2から8の工程後には全て超純水による洗浄を実施した。
Figure 0005669780
上記条件で、第1の主電極110上の無電解Niメッキ層7を5.3um、無電解Auメッキ層8を0.04um、第2の主電極210上の無電解Niメッキ層7を4.8um、無電解Auメッキ層8を0.04um形成できた。また無電解Niメッキ層7の中のP濃度は6.2wt%であり、その膜は非晶であった。
以上から実施の形態1によれば、第1の主電極110と第2の主電極210を一括してメッキ処理することで、マスキングの必要なく、裏面汚染の対策が不要なため製造コストを削減でき、ウエハのさらなるそりも抑制できる。また無電解Niメッキ層7は非晶質であるので、温度や応力変化にしたがってメッキ膜の結晶構造が変化したり、粒界ボイドが発生して皮膜が割れたりせず信頼性が高くなる。Al以外のAuの表面にもジンケート法で無電解Niメッキ層7が形成でき、メッキをするために特別なメタル構成のウエハを作成する必要がなくなり、製造コスト削減につながる。尚、図2に示すように第1の主面1a上にバリヤメタル3を設けた第1の主電極110であってもこの実施の形態1は適用できる。
実施の形態2.
図3に実施の形態2における半導体装置の断面構造を示す。
図3において、この実施の形態2は前述した図1に示した無電解Niメッキ層7と無電解Auメッキ層8の間に無電解Pdメッキ層9を析出させたものである。すなわち実施の形態1に対して、無電解Niメッキ層7の上に無電解Pdメッキ層9を付着させたものである。したがって、その製造方法は実施の形態1の無電解Niメッキ層7の後に無電解Pdメッキ層9を付加したものである。
この実施の形態2に際してのプラズマクリーニング条件と利用した薬液とその条件は以下の通りであり、実施の形態1に対して無電解Pdメッキ層9の工程を付与したものとなっている。なお利用したウエハのサイズは8インチで、真空成膜によるNi電極4の膜厚は0.5um、Au電極5の膜厚は0.08umである。表2においてステップ2から9の工程後には全て超純水による洗浄を実施した。
Figure 0005669780
上記条件で、第1の主電極110上に無電解Niメッキ層7を5.1um、無電解Pdメッキ層9を0.11um、無電解Auメッキ層8を0.03um、第2の主電極210上には無電解Niメッキ層7を4.6um、無電解Pdメッキ層9を0.08um、無電解Auメッキ層8を0.03um形成できた。また無電解Niメッキ層7中のP濃度は6.2wt%であった。
以上から実施の形態2によれば、第1の主電極110と第2の主電極210を一括してメッキ処理することで、実施の形態1で示した効果に加えて、無電解Pdメッキ層9は、無電解Niメッキ層7の表面を覆い、Niの酸化を抑制し、AuのNiへの拡散を防止できるため、はんだ付け時のぬれ性を高く維持できる。従ってはんだ付け作業が容易となり、製造コストの削減や信頼性の向上といった効果も期待できる。
さらに実施の形態1に加えて、Al以外のAuの表面にもジンケート法でメッキ層が形成でき、メッキをするために特別なメタル構成のウエハを作成する必要がなくなり、製造コスト削減につながる。
実施の形態3.
図4に実施の形態3における半導体装置の断面構造を示す。
図4は、図1に示した半導体装置からAu電極5をなくし、無電解Niメッキ層7と無電解Auメッキ層8を設けたものである。
続いて無電解Niメッキ層7と無電解Auメッキ層8を析出させる方法について説明する。Ni電極4が露出した状態では、Niがメッキ前の前処理によって完全に消失し、バリヤメタル3が露出を防止した工程を組む必要がある。以下その内容について説明する。また、実施の形態1で示した内容と同じく、前述したウエハ上のAl合金へのジンケート処理によるメッキ手法を利用するが、ジンケート処理前の前処理工程を変更して、Ni電極4のエッチング量を削減する必要がある。
まず、実施の形態1と同様に、第1の主電極110、第2の主電極210を同時にプラズマクリーニング、脱脂、酸洗い、第1ジンケート処理、ジンケート剥離、第2ジンケート処理、メッキの順番に実施する。脱脂、酸洗いでNi電極4がエッチングされバリヤメタル3の露出を防止するため、プラズマクリーニングの条件を強め、表面の汚除去能力を上げる。続いて、脱脂、酸洗いでNiの溶解を抑えるため、脱脂については、低温で扱えてエッチング能力の低い界面活性剤を主体とした酸性脱脂液を、酸洗い液として、Niに対してのエッチング力が低い酸性フッ化アンモンを利用する。ジンケート処理はNiの方がZnよりも標準酸化還元電位が貴なため、ジンケート処理液によって、Niは溶解しない。続いて、Znを剥離する。Znの剥離は硝酸で行うためNi電極4は僅かにエッチングされる。しかしながら、後述する条件でのエッチング量は高々0.15um程度である。なお、Ni電極4のエッチングを抑制したい場合はpHの高いフッ酸、フッ化アンモニウム等を利用すればいい。
前記前処理後、全体を無電解Niメッキ液に浸漬させると、Niは無電解Niメッキの自己触媒析出の触媒点として作用するため、Al合金電極2およびNi電極4上には無電解Niメッキ層7が析出する。続いて、無電解Auメッキを施すと、無電解Niメッキ層7の表面に無電解Auメッキ層8が析出する。このようにメッキ用にウエハ側に特別な処置施さなくとも、第1の主電極110と第2の主電極210上にそれぞれ同時に無電解Niメッキ層7と無電解Auメッキ層8をすることができる。
この実施の形態3のプラズマクリーニング条件と利用した薬液とその条件は以下の通りである。なお利用したウエハのサイズは8インチで、Ni電極4の膜厚は0.5um、Au電極5の膜厚は0.08umである。表3においてステップ1後とステップ3から9の工程後には全て超純水による洗浄を実施した。
Figure 0005669780
上記条件で、第1の主電極110上に無電解Niメッキ層7を5.1um、無電解Auメッキ層8を0.05um、第2の主電極210上には無電解Niメッキ層7を4.5um、無電解Auメッキ層8を0.04um形成できた。また無電解Niメッキ層7中のP濃度は7.2wt%であった。またNi電極4のエッチング量は0.15umであった。
以上から実施の形態3によれば、Al以外のAuの表面にもジンケート法でメッキ層が形成でき、メッキをするために特別なメタル構成のウエハを作成する必要がなくなり、製造コスト削減につながる。
無電解Niメッキ層7は非晶質であるので、温度や応力変化にしたがってメッキ膜の結晶構造が変化したり、粒界ボイドが発生して皮膜が割れたりせず信頼性が高くなる。
実施の形態4.
図5に実施の形態4における半導体装置の断面構造を示す。
図5は、実施の形態3の図4に示した無電解Niメッキ層7と無電解Auメッキ層8間に無電解Pdメッキ層9を設けたものである。
その製造方法は実施の形態3の無電解Niメッキ層7の上に無電解Pdメッキ層9を付加したものである。
この実施の形態4に際してのプラズマクリーニング条件と利用した薬液とその条件は以下の表4の通りである。なお利用したウエハのサイズは8インチで、Ni電極4の膜厚は0.5um、Au電極5の膜厚は0.08umである。表4においてステップ1とステップ3から10の工程後には全て超純水による洗浄を実施した。
Figure 0005669780
上記条件で、第1の主電極110上に無電解Niメッキ層7を5.0um、無電解Pdメッキ層9を0.10um、無電解Auメッキ層8を0.03um、第2の主電極210上には無電解Niメッキ層7を4.6um、無電解Pdメッキ層9を0.08um、無電解Auメッキ層8を0.03um形成できた。また無電解Niメッキ層7中のP濃度は6.7wt%であった。
以上から実施の形態4によれば、一括してメッキ処理することで、実施の形態1で示した効果に加えて、無電解Pdメッキ層9は、無電解Niメッキ層7の表面を覆い、Niの酸化を抑制し、AuのNiへの拡散を防止できるため、はんだ付け時のぬれ性を高く維持できるため、はんだ付け作業が容易となり、製造コストの削減や信頼性の向上といった効果も期待できる。
実施の形態5.
図6に実施の形態5における半導体装置の断面構造を示す。
この実施の形態5は、実施の形態1の図1に対して、バリヤメタル3とNi電極4の間に、Al合金電極10を付加したものである。そのため、メッキを析出させる条件については、実施の形態1と同様であるため、ここでは詳細な説明を省略する。
以上から実施の形態5によれば実施の形態1と同様の効果を奏する。
実施の形態6.
図7に実施の形態6における半導体装置の断面構造を示す。
この実施の形態6は、実施の形態2の図3に対して、バリヤメタル3とNi電極4の間に、Al合金電極10を付加したものである。そのため、メッキを析出させる条件については、実施の形態2と同様であるため、ここでは詳細な説明を省略する。
実施の形態6によれば、一括してメッキ処理することで、実施の形態2で示した効果に加えて、無電解Pdメッキ層9は、無電解Niメッキ層7の表面を覆い、Niの酸化を抑制し、AuのNiへの拡散を防止できるため、はんだ付け時のぬれ性を高く維持できるため、はんだ付け作業が容易となり、製造コストの削減や信頼性の向上といった効果も期待できる。またバリヤメタル3の上にAl合金を形成しているため、不純物元素の拡散による半導体装置性能の低下を抑制できる。
実施の形態7.
図8に実施の形態7における半導体装置の断面構造を示す。
この実施の形態7は、実施の形態3の図4に対して、バリヤメタル3とNi電極4の間に、Al合金電極10を付加したものである。そのため、メッキを析出させる条件については、実施の形態3と同様であるため、ここでは詳細な説明を省略する。
以上から実施の形態7によれば、実施の形態3の効果に加えてバリヤメタル3の上にAl合金電極10を形成しているため、不純物元素の拡散による半導体装置性能の低下を抑制できる。
実施の形態8.
図9に実施の形態8における半導体装置の断面構造を示す。
この実施の形態8は、実施の形態4の図5に対して、バリヤメタル3とNi電極4の間に、Al合金電極10を付加したものである。そのため、メッキを析出させる条件については、実施の形態4と同様であるため、ここでは詳細な説明を省略する。
以上から実施の形態8によれば、一括してメッキ処理することで、実施の形態4で示した効果に加えて、無電解Pdメッキ層9は、無電解Niメッキ層7の表面を覆い、Niの酸化を抑制し、AuのNiへの拡散を防止できるため、はんだ付け時のぬれ性を高く維持できるため、はんだ付け作業が容易となり、製造コストの削減や信頼性の向上といった効果も期待できる。バリヤメタル3の上にAl合金電極10を形成しているため、不純物元素の拡散による半導体装置性能の低下を抑制できる。
実施の形態9.
図10に実施の形態9における半導体装置の断面構造を示す。
この実施の形態9は、バリヤメタル3の上にAl合金電極10を付加したものである。そのため析出させる条件は、実施の形態1と同様であるため、ここでは詳細な説明を省略する。
以上から実施の形態9によれば、第2の主電極210のバリヤメタル3の上にAl合金電極10を形成しているため、不純物元素の拡散による半導体装置性能の低下を抑制できる。
実施の形態10.
図11に実施の形態10における半導体装置の断面構造を示す。
この実施の形態10は、第2の主電極210のバリヤメタル3の上にAl合金電極10を付加したものである。そのため、メッキを析出させる条件は、実施の形態2と同様であるため、ここでは詳細な説明を省略する。
この実施の形態10によれば、バリヤメタル3の上にAl合金を形成しているため、不純物元素の拡散による半導体装置性能の低下を抑制できる。
なお、上記実施の形態1から10において、無電解Niメッキ層7に含まれる元素はPであり、Pの皮膜中の重量比率は4%以上、15%以下で、5−10wt%程度が好適であり、これらのNi合金皮膜は非晶質である。また無電解メッキ液の還元剤として、ジメチルアミンボラン、ヒドラジン等を利用し、皮膜中にBを含有させても構わない。
尚本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
1 半導体基板、1a 第1の主面、1b 第2の主面、2,10 Al合金電極、
3 バリヤメタル、4 Ni電極、5 Au電極、7 無電解Niメッキ層、
8 無電解Auメッキ層、9 無電解Pdメッキ層、110 第1の主電極、
210 第2の主電極。

Claims (2)

  1. 次のステップを備えたことを特徴とする半導体装置の製造方法。
    ステップ1.半導体基板の第1の主面に第1の主電極、および第2の主面に第2の主電極を形成するステップ。
    ステップ2.前記第1の主電極および前記第2の主電極をプラズマクリーニングを行い、脱脂後酸洗いといった表面を清浄にするステップ。
    ステップ3.前記第1の主電極および前記第2の主電極を第1のジンケート処理後に、このジンケートを剥離するステップ。
    ステップ4.前記第1の主電極および前記第2の主電極を第2のジンケート処理を行うステップ。
    ステップ5.前記第1の主電極および前記第2の主電極上に非晶質の無電解Niメッキを行うステップ。
    ステップ6.前記非晶質の無電解Niメッキ上に無電解Auメッキを行うステップ。
  2. 請求項1に記載の半導体装置の製造方法において、前記ステップ6に代替して、次のステップを備えたことを特徴とする半導体装置の製造方法。
    ステップ6.前記非晶質の無電解Niメッキ上に無電解Pdメッキを行うステップ。
    ステップ7.前記無電解Pdメッキ上に無電解Auメッキを行うステップ。
JP2012063617A 2012-03-21 2012-03-21 半導体装置の製造方法 Active JP5669780B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012063617A JP5669780B2 (ja) 2012-03-21 2012-03-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012063617A JP5669780B2 (ja) 2012-03-21 2012-03-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013194291A JP2013194291A (ja) 2013-09-30
JP5669780B2 true JP5669780B2 (ja) 2015-02-18

Family

ID=49393605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012063617A Active JP5669780B2 (ja) 2012-03-21 2012-03-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5669780B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847614B2 (en) 2018-08-28 2020-11-24 Hitachi Power Semiconductor Device, Ltd. Semiconductor device having a stacked electrode with an electroless nickel plating layer

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015204301A (ja) 2014-04-10 2015-11-16 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2016004877A (ja) * 2014-06-16 2016-01-12 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
JP6296970B2 (ja) * 2014-12-12 2018-03-20 三菱電機株式会社 半導体装置及びその製造方法
WO2016163319A1 (ja) * 2015-04-06 2016-10-13 三菱電機株式会社 半導体素子及びその製造方法
DE112015006472T5 (de) * 2015-04-20 2017-12-28 Mitsubishi Electric Corporation Verfahren zum herstellen einer halbleiteranordnung
JP2017059636A (ja) * 2015-09-15 2017-03-23 三菱電機株式会社 半導体装置の製造方法
JP6918902B2 (ja) * 2015-09-15 2021-08-11 三菱電機株式会社 半導体装置の製造方法
DE112016006952T5 (de) * 2016-06-08 2019-02-14 Mitsubishi Electric Corporation Halbleitervorrichtung
US11335595B2 (en) * 2017-02-15 2022-05-17 Mitsubishi Electric Corporation Method of manufacturing a semiconductor element front side electrode
JP7009075B2 (ja) * 2017-04-19 2022-01-25 Jx金属株式会社 半導体装置、及び半導体装置の製造方法
JP6494899B1 (ja) * 2017-11-16 2019-04-03 Jx金属株式会社 半導体基板、及びその製造方法
CN111315918B (zh) * 2017-11-16 2022-07-08 Jx金属株式会社 半导体基板及其制造方法
EP3730671A4 (en) 2017-12-19 2021-08-18 JX Nippon Mining & Metals Corporation SEMICONDUCTOR WAFER AND METHOD OF MANUFACTURING THEREOF
JP7005356B2 (ja) 2018-01-19 2022-01-21 三菱電機株式会社 半導体装置の製造方法
JP6873311B2 (ja) * 2018-02-22 2021-05-19 三菱電機株式会社 半導体素子及びその製造方法
CN109736251B (zh) * 2018-12-26 2019-11-08 中国水利水电科学研究院 叠梁门分层取水下泄水温的计算方法及装置
JP7189846B2 (ja) * 2019-07-16 2022-12-14 株式会社東芝 半導体装置の製造方法および金属の積層方法
US20230040727A1 (en) 2020-05-13 2023-02-09 Mitsubishi Electric Corporation Semiconductor device
WO2022072254A2 (en) * 2020-09-30 2022-04-07 Gentherm Gmbh Interposers for splicing flexible circuits to printed circuit boards
CN113140468A (zh) * 2021-04-22 2021-07-20 上海华友金裕微电子有限公司 一种集成电路晶圆正面处理工艺

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3345529B2 (ja) * 1995-06-20 2002-11-18 日立化成工業株式会社 ワイヤボンディング用端子とその製造方法並びにそのワイヤボンディング端子を用いた半導体搭載用基板の製造方法
US6974776B2 (en) * 2003-07-01 2005-12-13 Freescale Semiconductor, Inc. Activation plate for electroless and immersion plating of integrated circuits
JP2005336522A (ja) * 2004-05-25 2005-12-08 Noge Denki Kogyo:Kk 熱処理後の金めっき
JP2007115743A (ja) * 2005-10-18 2007-05-10 Seiko Epson Corp パターン形成方法、薄膜トランジスタ、及び電子機器
JP5483906B2 (ja) * 2009-03-04 2014-05-07 三菱電機株式会社 半導体装置およびその製造方法
JP5707709B2 (ja) * 2009-03-23 2015-04-30 富士電機株式会社 半導体装置の製造方法
JP2013166998A (ja) * 2012-02-16 2013-08-29 Jx Nippon Mining & Metals Corp 無電解Niめっき被膜を有する構造物、半導体ウェハ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847614B2 (en) 2018-08-28 2020-11-24 Hitachi Power Semiconductor Device, Ltd. Semiconductor device having a stacked electrode with an electroless nickel plating layer
DE102019210821B4 (de) 2018-08-28 2022-09-08 Hitachi Power Semiconductor Device, Ltd. Halbleitervorrichtung und Leistungsumsetzungsvorrichtung

Also Published As

Publication number Publication date
JP2013194291A (ja) 2013-09-30

Similar Documents

Publication Publication Date Title
JP5669780B2 (ja) 半導体装置の製造方法
US9779951B2 (en) Method for manufacturing semiconductor device
JP6678633B2 (ja) 半導体素子及びその製造方法
US11335595B2 (en) Method of manufacturing a semiconductor element front side electrode
US8426311B2 (en) Method and apparatus for manufacturing semiconductor device
JP5483906B2 (ja) 半導体装置およびその製造方法
JP2011219828A (ja) 半導体装置および半導体装置の製造方法
US8158507B2 (en) Method for manufacturing semiconductor device
US20160172202A1 (en) Integrated circuits with backside metalization and production method thereof
CN110197799B (zh) 半导体制造装置及半导体装置的制造方法
JP7170849B2 (ja) 半導体装置及びその製造方法
JP6385921B2 (ja) パワーデバイスの製造方法
JP7240008B2 (ja) マイクロ電子デバイスのための保護層を備えたダイ取り付け表面銅層
WO2019163484A1 (ja) 半導体素子及びその製造方法
US10937657B2 (en) Semiconductor device including a reactant metal layer disposed between an aluminum alloy film and a catalyst metal film and method for manufacturing thereof
JP6918902B2 (ja) 半導体装置の製造方法
JP6333062B2 (ja) 半導体装置の製造方法
US20230326758A1 (en) Semiconductor device and method for manufacturing the same
JP7313559B2 (ja) 半導体素子および半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141216

R150 Certificate of patent or registration of utility model

Ref document number: 5669780

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250